JP2016134577A - Solid state image pickup element manufacturing method - Google Patents
Solid state image pickup element manufacturing method Download PDFInfo
- Publication number
- JP2016134577A JP2016134577A JP2015009941A JP2015009941A JP2016134577A JP 2016134577 A JP2016134577 A JP 2016134577A JP 2015009941 A JP2015009941 A JP 2015009941A JP 2015009941 A JP2015009941 A JP 2015009941A JP 2016134577 A JP2016134577 A JP 2016134577A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- solid
- layer
- dummy substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000007787 solid Substances 0.000 title claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 59
- 238000003384 imaging method Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 23
- 239000007767 bonding agent Substances 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 238000010030 laminating Methods 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 2
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 79
- 239000010931 gold Substances 0.000 description 41
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 12
- 229910052738 indium Inorganic materials 0.000 description 8
- 238000000227 grinding Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000011669 selenium Substances 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- DVRDHUBQLOKMHZ-UHFFFAOYSA-N chalcopyrite Chemical group [S-2].[S-2].[Fe+2].[Cu+2] DVRDHUBQLOKMHZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、固体撮像素子の製造方法に関し、特に光電変換部にCuと、InまたはGaまたはその両方と、SまたはSeまたはその両方と、を含むカルコパイライト構造の化合物半導体膜(以下、CIGS膜)を備えた固体撮像素子の製造方法に関する。 The present invention relates to a method for manufacturing a solid-state imaging device, and in particular, a compound semiconductor film having a chalcopyrite structure (hereinafter referred to as a CIGS film) including Cu, In or Ga or both, and S or Se or both in a photoelectric conversion portion. ) Is provided.
近年、固体撮像素子の高解像度化が進み、それに伴って光電変換部の面積が縮小したことにより受光感度低下の問題が顕在化するようになってきている。これを解決するための手法として、CMOS固体撮像素子の裏面から光を照射する構造を備えた従来技術が知られている(非特許文献1を参照)。
しかし、同手法は光電変換部への光の到達率を高めることが目的であり、光電変換部の材料に用いられたSiの物性である量子効率や光吸収係数に基づく受光感度を超えることはできない。したがって将来のさらなる高解像度化に伴う受光感度低下の問題を解決するためには、光電変換部に、量子効率や光吸収係数の点でSiを超える材料を用いる手法の開発が不可欠となる。
こうした材料は主に有機材料(非特許文献2を参照)と無機材料に大別されるが、無機材料としては、c-Se(非特許文献3を参照)やCuInSe2とCuGaSe2の混晶であるCIGS(特許文献1−7)が知られている。
In recent years, the resolution of solid-state imaging devices has been increased, and the area of the photoelectric conversion unit has been reduced accordingly, and the problem of a decrease in light receiving sensitivity has become apparent. As a technique for solving this problem, a conventional technique having a structure in which light is irradiated from the back surface of a CMOS solid-state imaging device is known (see Non-Patent Document 1).
However, the purpose of this method is to increase the arrival rate of light to the photoelectric conversion unit, and it does not exceed the light receiving sensitivity based on the quantum efficiency and light absorption coefficient which are the physical properties of Si used for the material of the photoelectric conversion unit. Can not. Therefore, in order to solve the problem of reduction in light receiving sensitivity due to further higher resolution in the future, it is indispensable to develop a method that uses a material that exceeds Si in terms of quantum efficiency and light absorption coefficient in the photoelectric conversion unit.
Such materials are mainly classified into organic materials (see Non-Patent Document 2) and inorganic materials. As inorganic materials, c-Se (see Non-Patent Document 3) and mixed crystals of CuInSe 2 and CuGaSe 2 are used. CIGS (patent documents 1-7) is known.
特に、上述したCIGSは優れた量子効率、光吸収係数および安定性を兼ね備えており、将来の固体撮像素子の光電変換部用材料として期待されている。膜厚が薄くても光を十分に吸収することができるため、印加電圧が低くても高い内部電界を与えることが可能である。このことは、膜中でのキャリア増倍動作を可能とし、さらなる高感度化をもたらす。CIGSの固体撮像素子への応用は1993年に提案され(非特許文献4を参照)、現在では車載や防犯、生体認証用途への応用に向けて実用化の研究が進められている。 In particular, the CIGS described above has excellent quantum efficiency, light absorption coefficient, and stability, and is expected as a material for a photoelectric conversion part of a future solid-state imaging device. Even when the film thickness is thin, light can be sufficiently absorbed, so that a high internal electric field can be applied even when the applied voltage is low. This enables carrier multiplication operation in the film, resulting in higher sensitivity. The application of CIGS to a solid-state imaging device was proposed in 1993 (see Non-Patent Document 4), and research into practical use is currently being promoted for applications in vehicles, crime prevention, and biometric authentication.
従来技術に係る、CIGSを用いた固体撮像素子の製造方法を図7を用いて説明する。
同撮像素子は、例えば、図7(4)に示すように、CMOSで構成された信号読出回路を付設した基板231上に、複数のMo電極232を設け、該基板231またはMo電極232の上方に、CIGS膜213を設け、さらにバッファ層219、N型半導体層215およびITO層(透明電極)216を備えてなる。なお、ITO層(透明電極)216の上面の一部にAlからなるパッド電極が形成されてなる。
A method for manufacturing a solid-state imaging device using CIGS according to the prior art will be described with reference to FIG.
For example, as shown in FIG. 7 (4), the image pickup device is provided with a plurality of Mo electrodes 232 on a substrate 231 provided with a signal readout circuit composed of CMOS, and above the substrate 231 or the Mo electrodes 232. Further, a CIGS film 213 is provided, and a buffer layer 219, an N-type semiconductor layer 215, and an ITO layer (transparent electrode) 216 are further provided. A pad electrode made of Al is formed on a part of the upper surface of the ITO layer (transparent electrode) 216.
ところで、CIGS膜の成膜時における基板温度の上限は、CMOSの配線材料における耐熱性等の観点から350〜450°に制限される。しかしながら、この上限温度はCIGSの特性、例えば高い量子効率を発揮する等の特性を得るためには不十分であるため、結果として膜の品質や感度を上げることが困難となり、CIGSの本来の性能が得られるまでには至っていなかった。 By the way, the upper limit of the substrate temperature at the time of forming the CIGS film is limited to 350 to 450 ° from the viewpoint of heat resistance or the like in the CMOS wiring material. However, this upper temperature limit is insufficient to obtain CIGS characteristics, such as high quantum efficiency, resulting in difficulty in improving film quality and sensitivity, resulting in the original performance of CIGS. Has not yet been achieved.
本発明は、これらの課題を解決するためになされたもので、光電変換層としてCIGS膜を用いた固体撮像素子の製造方法において、CIGS膜の成膜に必要な温度が固体撮像素子の配線材料等についての許容温度以上であっても、その許容温度に拘らず、CIGS膜の成膜を必要十分な温度で行って、高品質のCIGS膜を得ることで感度を高めることができる固体撮像素子の製造方法を提供することを目的とするものである。 The present invention has been made to solve these problems, and in a method for manufacturing a solid-state imaging device using a CIGS film as a photoelectric conversion layer, the temperature required for forming the CIGS film is a wiring material for the solid-state imaging device. A solid-state imaging device that can increase the sensitivity by obtaining a high-quality CIGS film by forming the CIGS film at the necessary and sufficient temperature, regardless of the allowable temperature An object of the present invention is to provide a manufacturing method.
以上の目的を達成するため、本発明の固体撮像素子の製造方法は以下のような構成とされている。
すなわち、本発明の固体撮像素子の製造方法は、
信号の読出処理を行う信号読出回路を付設した半導体基板の上方にCIGSからなる光電変換層を成膜する固体撮像素子の製造方法において、
前記半導体基板とは異なる第1のダミー基板の上方に前記光電変換層を所定の温度に設定した状態で成膜し、この光電変換層の上方に、少なくとも、N型の半導体層、仮接合剤および第2のダミー基板を積層して第1の積層体を作製し、
次に、前記第1の積層体における前記第1のダミー基板を除去し、このダミー基板が除去された該第1の積層体の面に画素電極層を成膜するとともにこの画素電極層を所定のパターニングにより複数の画素電極に分離し、
別途、信号読出回路を付設した前記半導体基板の上方に、分離された前記画素電極の各々に対向するように配された基板側電極を形成して第2の積層体を作製し、
この後、前記第1の積層体の画素電極と前記第2の積層体の電極を接合用のバンプを各々挟むように配設し、このバンプをつぶすように、これら2つの積層体を押圧することにより、前記第1の積層体と前記第2の積層体をバンプ接合し、
次に、前記第2のダミー基板を剥離させる剥離処理を行うことにより、固体撮像素子を作製することを特徴とするものである。
In order to achieve the above object, the manufacturing method of the solid-state imaging device of the present invention is configured as follows.
That is, the manufacturing method of the solid-state imaging device of the present invention,
In a method for manufacturing a solid-state imaging device in which a photoelectric conversion layer made of CIGS is formed above a semiconductor substrate provided with a signal readout circuit for performing signal readout processing,
The photoelectric conversion layer is formed at a predetermined temperature above a first dummy substrate different from the semiconductor substrate, and at least an N-type semiconductor layer and a temporary bonding agent are formed above the photoelectric conversion layer. And a second dummy substrate are laminated to produce a first laminate,
Next, the first dummy substrate in the first stacked body is removed, a pixel electrode layer is formed on the surface of the first stacked body from which the dummy substrate is removed, and the pixel electrode layer is formed on the predetermined layer. Is separated into a plurality of pixel electrodes by patterning,
Separately, a substrate-side electrode disposed to face each of the separated pixel electrodes is formed above the semiconductor substrate provided with a signal readout circuit, and a second stacked body is manufactured.
Thereafter, the pixel electrode of the first laminated body and the electrode of the second laminated body are arranged so as to sandwich the bumps for bonding, and the two laminated bodies are pressed so as to crush the bumps. Thus, the first laminate and the second laminate are bump-bonded,
Next, a solid-state imaging device is manufactured by performing a peeling process for peeling the second dummy substrate.
また、前記光電変換層はSi層上に成膜されることが好ましい。
また、前記仮接合剤が液状とされており、前記第2のダミー基板の剥離処理においては、前記第1の積層体と前記第2の積層体を接合したものを、所定の温度以上の液体内に収容することにより、前記仮接合剤の接合効果を低減せしめて、前記第1の積層体から前記第2のダミー基板を剥離させることが可能である。
The photoelectric conversion layer is preferably formed on the Si layer.
Further, the temporary bonding agent is in a liquid state, and in the peeling process of the second dummy substrate, a liquid having a predetermined temperature or higher is obtained by bonding the first laminated body and the second laminated body. By accommodating in, the bonding effect of the temporary bonding agent can be reduced, and the second dummy substrate can be peeled from the first laminate.
また、前記仮接合剤がシート状とされており、前記第2のダミー基板の剥離処理においては、前記第1の積層体と前記第2の積層体を接合したものを、ホットプレートを用いて
所定の温度以上に加熱することにより、前記仮接合剤の接合効果を低減せしめて、前記第1の積層体から前記第2のダミー基板を剥離させることが好ましい。
また、前記バンプがAuからなるときは、前記第1の積層体の画素電極と前記第2の積層体の電極がバンプを各々挟むように押圧する際に、このバンプに対して所定周波数の超音波による振動を与えて加熱することも好ましい。
Further, the temporary bonding agent is formed into a sheet shape, and in the peeling process of the second dummy substrate, a hot plate is used to bond the first stacked body and the second stacked body. It is preferable that the bonding effect of the temporary bonding agent is reduced by heating to a predetermined temperature or more, and the second dummy substrate is peeled from the first laminate.
Further, when the bump is made of Au, when the pixel electrode of the first laminated body and the electrode of the second laminated body are pressed so as to sandwich the bump, the bump having a predetermined frequency is exceeded. It is also preferable to heat by applying vibration by sound waves.
また、前記光電変換層を構成するCIGS膜は、多元蒸着法を用いるとともに、成膜の進行程度に伴い、第1段階は相対的に低温、第2段階は相対的に高温、第3段階は相対的に低温、というように温度制御される3段階成長方式を用いて、成膜されることが好ましい。
また、前記固体撮像素子がCMOSからなることが好ましい。
The CIGS film constituting the photoelectric conversion layer uses a multi-source deposition method, and the first stage is relatively low temperature, the second stage is relatively high temperature, and the third stage is according to the progress of film formation. It is preferable to form the film using a three-stage growth method in which the temperature is controlled such that the temperature is relatively low.
Moreover, it is preferable that the said solid-state image sensor consists of CMOS.
固体撮像素子の製造で、光電変換層であるCIGS膜の成膜を行う際に、信号読出回路を付設した半導体基板(特にCMOS基板)の上方にCIGS膜を形成しようとすると、CIGS膜の成膜処理時の熱によって半導体基板に付設された信号回路部が損傷を受けてしまう。
そこで、本発明の固体撮像素子の製造方法においては、膜転写技術(Layer Transfer
)を用いて、このような問題を解決している。
When a CIGS film, which is a photoelectric conversion layer, is formed in the manufacture of a solid-state imaging device, if a CIGS film is formed above a semiconductor substrate (especially a CMOS substrate) provided with a signal readout circuit, the CIGS film is formed. The signal circuit portion attached to the semiconductor substrate is damaged by heat during the film processing.
Therefore, in the manufacturing method of the solid-state imaging device of the present invention, the film transfer technology (Layer Transfer technology)
) Is used to solve such problems.
この膜転写技術は、高い温度を与えることが可能なダミー基板上に、十分に高い温度をかけて高品質なCIGS膜を成膜し、この後、ダミー基板を除去し、その代わりに、本来の信号読出回路を付設した半導体基板を接合することにより、CIGS膜の成膜処理時の熱によって、基板に付設された信号回路部が損傷を受けるという事態を回避する技術である。 In this film transfer technology, a high-quality CIGS film is formed on a dummy substrate capable of applying a high temperature by applying a sufficiently high temperature, and then the dummy substrate is removed. This is a technique for avoiding a situation in which the signal circuit portion attached to the substrate is damaged by heat at the time of forming the CIGS film by bonding the semiconductor substrate provided with the signal readout circuit.
すなわち、本発明方法においては、樹脂やフィルムの仮接合剤を用いた接合技術と、InやAuのバンプを用いた接合技術とを用いて、完成したCIGS膜を信号読出回路付き基板上に転写するようにしているので、高品質なCIGS膜をもつ感度の高い固体撮像素子を実現することができる。
なお、本発明方法においては、このような接合処理をすべて大気中で行うことが可能であり、製造コストを低減することができる。
That is, in the method of the present invention, a completed CIGS film is transferred onto a substrate with a signal readout circuit by using a bonding technique using a temporary bonding agent for resin or film and a bonding technique using a bump of In or Au. Therefore, a highly sensitive solid-state imaging device having a high-quality CIGS film can be realized.
In the method of the present invention, all such bonding processes can be performed in the atmosphere, and the manufacturing cost can be reduced.
以下、本発明の実施形態に係る固体撮像素子の製造方法について図面を用いて説明する。
まず、第1の実施形態および第2の実施形態に係る方法により製造された固体撮像素子を図1を用いて説明する。
Hereinafter, a method for manufacturing a solid-state imaging device according to an embodiment of the present invention will be described with reference to the drawings.
First, a solid-state imaging device manufactured by the method according to the first embodiment and the second embodiment will be described with reference to FIG.
図1に示すように、第1の実施形態にかかる固体撮像素子は、大きく分けると、基板部30、積層部10およびパッド部20からなり、基板部30上に積層部10が接合され、さらに積層部10上の一部にパッド部20が接合されている。
そして、対向する、基板部30の電極32と積層部10の各画素電極(18、19)との間には各々、球状のバンプ33が配されており、このバンプ33を上下方向から押圧することにより、基板部30と積層部10を接合する。
As shown in FIG. 1, the solid-state imaging device according to the first embodiment is roughly divided into a substrate unit 30, a
Spherical bumps 33 are arranged between the opposing electrodes 32 of the substrate portion 30 and the pixel electrodes (18, 19) of the stacked
上記基板部30は、信号読出回路付き基板31の上にAu電極32およびInバンプ33を、順に形成してなる。
また、積層部10は、光電変換層として機能するCIGS膜13と、CIGS膜13の下部に画素電極(Cr膜18、Au膜19)を形成するとともに、CIGS膜13の上部に、バッファ層としてのGa2O3:Sn層14、N型半導体層としてのGa2O3層15、透明電極としてのITO層16を積層してなる。
さらに、パッド部20は、Cr膜18とAu膜19を、中間層10のITO層16上に、
この順に形成してなる(いわゆる金メッキを施してなる)。
The substrate unit 30 is formed by sequentially forming an Au electrode 32 and an In bump 33 on a substrate 31 with a signal readout circuit.
In addition, the stacked
Further, the pad portion 20 includes a Cr film 18 and an Au film 19 on the ITO layer 16 of the
They are formed in this order (so-called gold plating is applied).
そして、前述したように、画素電極(Cr膜18、Au膜19)とIn電極32がInバンプ33を介して接合される。 As described above, the pixel electrode (Cr film 18, Au film 19) and the In electrode 32 are bonded via the In bump 33.
なお、2つのパッド電極42、42のうち一方は信号読出回路付き基板31の配線パターンに、他方はパッド部29のAu電極に各々接続されている(ワイヤボンディング)。また、上述した構成要素は、セラミックス材(またはプラスチック材)によりパッケージ51として構成されている。 One of the two pad electrodes 42, 42 is connected to the wiring pattern of the substrate 31 with signal readout circuit, and the other is connected to the Au electrode of the pad portion 29 (wire bonding). The above-described components are configured as a package 51 by a ceramic material (or a plastic material).
<第1の実施形態の製造方法>
次に、第1の実施形態にかかる固体撮像素子の製造方法について図2および図3のフローを用いて、順に説明する。
(1)処理開始
まず、第1のダミー基板としてSi基板61を用意する。ここでは幅が4インチ、厚さ
が400μmの大きさのものを用いる。最終的には除去されるダミー基板であるから、不純
物濃度やN型かP型か等の内容的な条件は不問とされる。
<The manufacturing method of 1st Embodiment>
Next, the manufacturing method of the solid-state imaging device according to the first embodiment will be described in order with reference to the flowcharts of FIGS.
(1) Start of processing First, a Si substrate 61 is prepared as a first dummy substrate. Here, the width of 4 inches and the thickness of 400 μm are used. Since the dummy substrate is finally removed, the content conditions such as impurity concentration and N-type or P-type are not questioned.
(2)CIGS成膜処理
CIGS膜13を多元蒸着法による3段階成長方式で成膜する。
3段階成長方式では、バンドギャップを制御するために最初と最後の段階でInとGaを400℃以下の低温で成膜させ、中間ではCuとS(またはSe)を600℃以上の高温で成膜する。
なお、多元蒸着法による3段階成長方式に替えて、バイレイヤー法やセレン化法などを用いることもできる。
膜厚はトータルで1μm(500nm〜2μmの範囲であればよい)程度である。膜全体で
のCu,In,Ga,Sのモル比率は2:1:1:4とする。このCIGS膜13はP型半導体層と
して機能する。この方法では、Si上にCIGS膜13を成膜できるので、結晶性を上げることができる。
(2) CIGS deposition process
The CIGS film 13 is formed by a three-stage growth method using a multi-source deposition method.
In the three-stage growth method, in order to control the band gap, In and Ga films are formed at a low temperature of 400 ° C. or lower in the first and last stages, and Cu and S (or Se) are formed at a high temperature of 600 ° C. or higher in the middle. Film.
Note that a bilayer method, a selenization method, or the like can be used instead of the three-stage growth method based on the multi-source deposition method.
The total film thickness is about 1 μm (may be in the range of 500 nm to 2 μm). The molar ratio of Cu, In, Ga, S in the entire film is 2: 1: 1: 4. The CIGS film 13 functions as a P-type semiconductor layer. In this method, since the CIGS film 13 can be formed on Si, the crystallinity can be improved.
(3)Ga2O3:Sn、Ga2O3の成膜処理
続いてN型半導体層を成膜してp-n接合を形成する。N型半導体層(バッファ層として
機能するものも含む)としては、Ga2O3、Ga2O3:Sn、ZnO、CIGS:Zn、In2S3、Zn(Mg,O)、Zn(O,S)、CdS等からなる層を用いることが可能であり、所望の空乏層の形成に応じて選択し、これらを積層することもできる。本実施形態では、CIGS膜13内に空乏層を形成するために、バッファ層としても機能するGa2O3:Sn層14を1μm(2nm〜2μm)の厚みに成膜し
、その後、N型半導体層としてのGa2O3層15を1μm(2nm〜2μm)の厚みに成膜する。
(3) Ga 2 O 3 : Sn, Ga 2 O 3 Film Formation Process Subsequently, an N-type semiconductor layer is formed to form a pn junction. N-type semiconductor layers (including those that function as buffer layers) include Ga 2 O 3 , Ga 2 O 3 : Sn, ZnO, CIGS: Zn, In 2 S 3 , Zn (Mg, O), Zn (O , S), CdS, or the like, and can be selected according to the formation of a desired depletion layer and laminated. In this embodiment, in order to form a depletion layer in the CIGS film 13, a Ga 2 O 3 : Sn layer 14 that also functions as a buffer layer is formed to a thickness of 1 μm (2 nm to 2 μm), and then an N-type A Ga 2 O 3 layer 15 as a semiconductor layer is formed to a thickness of 1 μm ( 2 nm to 2 μm).
(4)仮接合剤の塗布処理
ITO層16上に仮接合剤24を塗布する。ここでは紫外線硬化・温水剥離タイプの液状
の仮接合剤(例えば、電気化学工業製・テンプロック)をスピンコート法を用いて厚さが5μmとなるように塗布する。
(4) Temporary bonding agent coating treatment
A temporary bonding agent 24 is applied on the ITO layer 16. Here, an ultraviolet curing / hot water peeling type liquid temporary bonding agent (for example, Temploc manufactured by Denki Kagaku Kogyo Co., Ltd.) is applied by spin coating so as to have a thickness of 5 μm.
(5)ダミーウエハの貼付処理
仮接合剤24を塗布した上に、第2のダミー基板として、4インチ、厚さ400μmの無ア
ルカリガラスからなるダミーウエハ21を貼り付け、5mW/cm2の紫外線を10秒間照射して
仮接合する。
(5) Dummy wafer pasting process After the temporary bonding agent 24 is applied, a dummy wafer 21 made of non-alkali glass having a thickness of 4 inches and a thickness of 400 μm is pasted as a second dummy substrate, and ultraviolet rays of 5 mW / cm 2 are applied. Irradiate for 2 seconds to temporarily bond.
(6)第1のダミー基板の研削処理
ダイヤモンドホイールを用いて最下層に位置する第1のダミー基板としてのSi基板61を、厚さが50μm程度になるまで研削する。ここでは、ダイヤモンドホイールの回転速度を毎分3000回転とし、研削量の最初の90%ではホイールの進行速度を毎秒5μmとし、仕上げの10%では進行速度を毎秒0.5μmとすることで、膜を剥離させることなしに研削可能である。
(6) Grinding process of the first dummy substrate The Si substrate 61 as the first dummy substrate located in the lowermost layer is ground using a diamond wheel until the thickness becomes about 50 μm. Here, the rotation speed of the diamond wheel is set to 3000 revolutions per minute, the first 90% of the grinding amount is set to 5 μm / second, and 10% of the finish is set to 0.5 μm / second to achieve the film. It can be ground without peeling.
(7)XeF2エッチング処理
XeF2エッチングにより、研削処理の後に残されていた50μm厚程度のSi基板61を除去する。
エッチング条件は、XeF2圧力を3Torrとし、エッチング時間を30秒×100回とする。
この結果、最下層にCIGS膜13が露出する。
このように、本実施形態および第2の実施形態においては、XeF2がSiに対して顕著なエッチング効果を示すという特性を利用している。すなわち、本願発明者の実験によれば、XeF2はCIGS膜113に対しては非浸食的であるが、Siに対しては顕著な浸食性を有しているので、本実施形態のように、CIGS膜113は残し、Siのみを除去する必要がある場合に好適である。
(7) XeF 2 etching treatment
The Si substrate 61 having a thickness of about 50 μm left after the grinding process is removed by XeF 2 etching.
The etching conditions are such that the XeF 2 pressure is 3 Torr and the etching time is 30 seconds × 100 times.
As a result, the CIGS film 13 is exposed in the lowermost layer.
Thus, in the present embodiment and the second embodiment, the characteristic that XeF 2 exhibits a remarkable etching effect on Si is used. That is, according to the experiment of the present inventor, XeF 2 is non-erosive to the CIGS film 113, but has a significant erodibility to Si. The CIGS film 113 remains, which is suitable when only Si needs to be removed.
(8)Au/Cr成膜処理
Si層61が除去されたCIGS膜13の下面にCr膜18およびAu膜19をスパッタリングにより成膜する(いわゆる金メッキを施す)。膜厚はそれぞれ100nm(50nm〜200nmの範囲で可)とする。
(8) Au / Cr film formation process The Cr film 18 and the Au film 19 are formed on the lower surface of the CIGS film 13 from which the Si layer 61 has been removed by sputtering (so-called gold plating is performed). The film thickness is 100 nm (possible in the range of 50 nm to 200 nm).
(9)Au/Cr膜にパターンを形成
画素分離を行うために、フォトリソグラフィーを用いて、Au膜119およびCr膜118に所定のパターニングを行う。ここでは16μm角の正方形パターンとし、ピッチを20
μmとする。膜厚1μmのフォトレジストでパターンを形成したのち、Au膜12およびC
r膜11に対するエッチング液を用いてエッチングし、CIGS膜13を露出させる。その後、剥離液を用いてフォトレジストを剥離する。
(9) Forming a pattern on the Au / Cr film In order to perform pixel separation, the Au film 119 and the Cr film 118 are subjected to predetermined patterning using photolithography. Here, a square pattern of 16 μm square is used, and the pitch is 20
μm. After forming a pattern with a 1 μm-thick photoresist, the Au film 12 and C
Etching is performed using an etchant for the r film 11 to expose the CIGS film 13. Thereafter, the photoresist is stripped using a stripping solution.
(10)バンプ接合処理
別途用意しておいた信号読出回路を設けたSi基板(信号読出回路付き基板)31に対し、CIGS膜13を設けた積層部10をバンプ接合する。なお、信号読出回路は図4に示す構成を有している。
なお、図4に示す信号読出回路付き基板31について説明するに、Si層31Aとその上方に位置する層間絶縁膜31Bとからなる。Si層31Aの上部には信号読み取り素子であるCMOSトランジスタ72が設けられており、CMOSトランジスタ72とAu電極(画素電極)とはビア71によって接続されている。なお、層間絶縁膜31B中には配線層が設
けられている(第2の実施形態においても同様である)。
(10) Bump Bonding Process The
The substrate 31 with a signal readout circuit shown in FIG. 4 will be described. The substrate 31 includes a Si layer 31A and an interlayer insulating film 31B located thereabove. A
ここでは、図1に示すAu電極32が基板31の表面に形成されている。さらにAu電極32の上には直径10μmのInバンプ33を形成する。このInバンプ33を150℃以上に加熱した状態で、Si基板(信号読出回路付き基板)31と積層部10に1バンプあたり0.1gf以下の圧力を加えて、基板部30と積層部10を接合する。接合後、上下基板間
の間隙に液状封止剤(接着効果を有する)を注入し、ホットプレートを用いて75℃に加熱し、60分間硬化させる。
Here, the Au electrode 32 shown in FIG. 1 is formed on the surface of the substrate 31. Further, an In bump 33 having a diameter of 10 μm is formed on the Au electrode 32. With this In bump 33 heated to 150 ° C. or higher, a pressure of 0.1 gf or less per bump is applied to the Si substrate (substrate with signal readout circuit) 31 and the
(11)剥離処理
上述した(10)の処理で作製した接合体を、90℃の温水中に10分間程度浸すことで第2のダミー基板である、ダミーウエハ21を剥離する。
(11) Stripping process The bonded body produced by the above-described process (10) is immersed in warm water at 90 ° C. for about 10 minutes to strip the dummy wafer 21 that is the second dummy substrate.
(12)ITO成膜、パッド処理
この後、ダミーウエハ21が除去された面上に、スパッタリングを用いて、ITO膜16
を成膜する。膜厚は30nm(10nm〜50nmの範囲で可)とする。さらに、Cr膜28およびAu膜29をITO膜16上の一部にスパッタリングを用いて成膜し、パッド電極20とする
。
(12) ITO film formation, pad processing Thereafter, the ITO film 16 is formed on the surface from which the dummy wafer 21 has been removed by sputtering.
Is deposited. The film thickness is 30 nm (can be in the range of 10 nm to 50 nm). Further, a Cr film 28 and an Au film 29 are formed on a part of the ITO film 16 by sputtering to form a pad electrode 20.
(13)パッケージング処理、処理終了
完成した固体撮像素子(主要部)をセラミックスのパッケージ51内に実装し、2つのパッド電極42、42のうち一方は信号読出回路付き基板31の配線パターンに、他方は貫通電極22に、各々Au製のワイヤ41、41を用いて接続する(ワイヤボンディング)。
以上の方法を用いることにより、感度の高い固体撮像素子を作製することができる。
(13) Packaging processing, processing end The completed solid-state imaging device (main part) is mounted in a ceramic package 51, and one of the two pad electrodes 42, 42 is formed on the wiring pattern of the substrate 31 with a signal readout circuit. The other is connected to the through electrode 22 using Au wires 41 and 41, respectively (wire bonding).
By using the above method, a highly sensitive solid-state imaging device can be manufactured.
<第2の実施形態の製造方法>
次に、第2の実施形態に係る固体撮像素子の製造方法について図5および図6を用いて説明する。なお、第2の実施形態の各要素に付した符号は、それに対応する上記第1の実施形態の各要素に付した符号に100を加えて表す。
<Manufacturing Method of Second Embodiment>
Next, a method for manufacturing a solid-state imaging device according to the second embodiment will be described with reference to FIGS. In addition, the code | symbol attached | subjected to each element of 2nd Embodiment adds and adds 100 to the code | symbol attached | subjected to each element of the said 1st Embodiment corresponding to it.
(1)処理開始
まず、第1のダミー基板としてSi基板161を用意する。ここでは幅が4インチ、厚
さが400μmの大きさのものを用いる。最終的には除去されるダミー基板であるから、不
純物濃度やP型かN型か等の内容的な条件は不問とされる。
(1) Start of processing First, a Si substrate 161 is prepared as a first dummy substrate. Here, the width of 4 inches and the thickness of 400 μm are used. Since the dummy substrate is finally removed, the content conditions such as impurity concentration and P-type or N-type are not questioned.
(2)CIGS成膜処理
CIGS膜113を多元蒸着法による3段階成長方式で成膜する。
3段階成長方式では、バンドギャップを制御するために最初と最後の段階でInとGaを400℃以下の低温で成膜させ、中間ではCuとS(またはSe)を600℃以上の高温で成膜する。
なお、多元蒸着法による3段階成長方式に替えて、バイレイヤー法やセレン化法などを用いることもできる。
膜厚はトータルで1μm(500nm〜2μmの範囲であればよい)程度である。膜全体で
のCu、In、Ga、Sのモル比率は2:1:1:4とする。このCIGS膜113はP型半導体層
として機能する。この方法では、Si上にCIGS膜113を成膜できるので、結晶性を上げることができる。
(2) CIGS deposition process
The CIGS film 113 is formed by a three-stage growth method using a multi-source deposition method.
In the three-stage growth method, in order to control the band gap, In and Ga films are formed at a low temperature of 400 ° C. or lower in the first and last stages, and Cu and S (or Se) are formed at a high temperature of 600 ° C. or higher in the middle. Film.
Note that a bilayer method, a selenization method, or the like can be used instead of the three-stage growth method based on the multi-source deposition method.
The total film thickness is about 1 μm (may be in the range of 500 nm to 2 μm). The molar ratio of Cu, In, Ga, S in the entire film is 2: 1: 1: 4. This CIGS film 113 functions as a P-type semiconductor layer. In this method, since the CIGS film 113 can be formed on Si, the crystallinity can be improved.
(3)Ga2O3:Sn、Ga2O3の成膜処理
続いてN型半導体層を成膜してp-n接合を形成する。N型半導体層(バッファ層として
機能するものも含む)としては、Ga2O3、Ga2O3:Sn、ZnO、CIGS:Zn、In2S3、Zn(Mg,O)、Zn(O,S)、CdS等からなる層を用いることが可能であり、所望の空乏層の形成に応じて選択したり、これらを積層することもできる。本実施形態では、CIGS膜113内に空乏層を形成するため、まず、バッファ層としても機能するGa2O3:Sn層114を1μm(2nm〜2μm)の
厚みに成膜し、その後、N型半導体層としてのGa2O3層115を1μm(2nm〜2μm)の厚みに成膜する。
(3) Ga 2 O 3 : Sn, Ga 2 O 3 Film Formation Process Subsequently, an N-type semiconductor layer is formed to form a pn junction. N-type semiconductor layers (including those that function as buffer layers) include Ga 2 O 3 , Ga 2 O 3 : Sn, ZnO, CIGS: Zn, In2S3, Zn (Mg, O), Zn (O, S) A layer made of CdS or the like can be used, and can be selected according to the formation of a desired depletion layer or can be laminated. In this embodiment, in order to form a depletion layer in the CIGS film 113, first, a Ga 2 O 3 : Sn layer 114 that also functions as a buffer layer is formed to a thickness of 1 μm (2 nm to 2 μm), and then N A Ga 2 O 3 layer 115 as a type semiconductor layer is formed to a thickness of 1 μm ( 2 nm to 2 μm).
(4)仮接合剤の塗布処理
ITO層116上に仮接合剤124を貼付する。ここでは熱剥離タイプの仮止めフィルム
(例えば、日東電工製・リバアルファ)を貼り付ける。
(4) Temporary bonding agent coating treatment
A temporary bonding agent 124 is pasted on the ITO layer 116. Here, a heat-peeling temporary fixing film (for example, Nitto Denko's Riva Alpha) is attached.
(5)ダミーウエハの貼付処理
仮接合剤124を貼付した上に、第2のダミー基板として、4インチ、厚さ400μmの無
アルカリガラスからなるダミーウエハ121を貼り付け、仮接合する。
(5) Dummy wafer pasting process After the temporary bonding agent 124 is pasted, a dummy wafer 121 made of non-alkali glass having a thickness of 4 inches and a thickness of 400 μm is pasted as a second dummy substrate and temporarily joined.
(6)第1のダミー基板の研削処理
ダイヤモンドホイールを用いて最下層に位置する第1のダミー基板としてのSi基板161を、厚さが50μm程度になるまで研削する。ここでは、ダイヤモンドホイールの回転速度を毎分3000回転とし、研削量の最初の90%ではホイールの進行速度を毎秒5μmとし、仕上げの10%では進行速度を毎秒0.5μmとすることで、膜が剥離することなしに研削可能である。
(6) Grinding process of the first dummy substrate The Si substrate 161 as the first dummy substrate located in the lowermost layer is ground using a diamond wheel until the thickness becomes about 50 μm. Here, the rotation speed of the diamond wheel is set to 3000 rpm, the progress speed of the wheel is 5 μm per second for the first 90% of the grinding amount, and the progress speed is 0.5 μm per second for the finishing 10%, so that the film is formed. It can be ground without peeling.
(7)XeF2エッチング処理
XeF2エッチングにより、研削処理の後に残されていた50μm厚程度のSi基板161を除去する。
エッチング条件は、XeF2圧力を3Torrとし、エッチング時間を30秒×100回とする。
この結果、最下層にCIGS膜113が露出する。
(7) XeF 2 etching treatment
The Si substrate 161 having a thickness of about 50 μm left after the grinding process is removed by XeF 2 etching.
The etching conditions are such that the XeF 2 pressure is 3 Torr and the etching time is 30 seconds × 100 times.
As a result, the CIGS film 113 is exposed in the lowermost layer.
(8)Au/Cr成膜処理
Si層161が除去されたCIGS膜113の下面に、Cr膜118およびAu膜119をスパッタリングにより成膜する(いわゆる金メッキを施す)。膜厚はそれぞれ100nm(50nm〜200nmの範囲で可)とする。
(8) Au / Cr film forming process A Cr film 118 and an Au film 119 are formed by sputtering on the lower surface of the CIGS film 113 from which the Si layer 161 has been removed (so-called gold plating is performed). The film thickness is 100 nm (possible in the range of 50 nm to 200 nm).
(9)Au/Cr膜にパターンを形成
画素分離を行うため、フォトリソグラフィーを用いて、Au膜119およびCr膜118に所定のパターニングを行う。ここでは16μm角の正方形パターンとし、ピッチを20μmとした。膜厚1μmのフォトレジストでパターンを形成した後、Au膜112およびCr膜111をエッチング液を用いてエッチングし、CIGS膜113を露出させる。その後、剥離液を用いてフォトレジストを剥離する。
(9) Forming a pattern on the Au / Cr film In order to perform pixel separation, the Au film 119 and the Cr film 118 are subjected to predetermined patterning using photolithography. Here, a 16 μm square pattern was used, and the pitch was 20 μm. After forming a pattern with a photoresist having a thickness of 1 μm, the Au film 112 and the Cr film 111 are etched using an etching solution to expose the CIGS film 113. Thereafter, the photoresist is stripped using a stripping solution.
(10)バンプ接合処理
別途用意しておいた信号読出回路を設けたSi基板(信号読出回路付き基板)131に対し、CIGS膜113を設けた基板をバンプ接合する。なお、信号読出回路は上記第1の実施形態と同様に、図4に示す構成を有しており、図中に示すAu電極132が基板131の表面に形成されている。さらにAu電極132の上には直径が10μmの球状のAuバン
プ133が形成されている。
(10) Bump Bonding Process A substrate provided with the CIGS film 113 is bump bonded to a Si substrate (substrate with a signal read circuit) 131 provided with a signal read circuit prepared separately. As in the first embodiment, the signal readout circuit has the configuration shown in FIG. 4, and the Au electrode 132 shown in the figure is formed on the surface of the substrate 131. Further, a spherical Au bump 133 having a diameter of 10 μm is formed on the Au electrode 132.
このAuバンプ133を、室温の状態で、上下基板に圧力を1バンプあたり0.5gf以下加えながら振幅1μm、周波数50kHzの超音波を与えて接合する。接合後、CIGS膜113とS
i基板(信号読出回路付き基板)131の間の隙間に液状封止剤(接着剤)を注入し、ホ
ットプレートを用いて75℃に加熱し、60分間にわたり硬化させる。
The Au bump 133 is bonded at room temperature by applying ultrasonic waves having an amplitude of 1 μm and a frequency of 50 kHz to the upper and lower substrates while applying a pressure of 0.5 gf or less per bump. After bonding, CIGS film 113 and S
A liquid sealant (adhesive) is injected into a gap between the i substrates (substrates with signal readout circuits) 131, heated to 75 ° C. using a hot plate, and cured for 60 minutes.
なお、InはAuと比べて軟化する温度が低く、加熱温度をそれほど高くしなくてもよいので、基板131の信号読出回路に対して悪影響を及ぼす虞は低い。
その一方、第1の実施形態で用いられるバンプ133は、Au製であり、Auを軟化させるには大きなエネルギーを要するから、ホットプレートを用いた加熱ではなく、超音波振動により局所的に温度を上げて軟化させるようにしている。
Note that In is softer than Au and has a low heating temperature, so that the heating temperature does not have to be so high, so there is little risk of adverse effects on the signal readout circuit of the substrate 131.
On the other hand, since the bump 133 used in the first embodiment is made of Au and requires a large amount of energy to soften Au, the temperature is locally increased not by heating using a hot plate but by ultrasonic vibration. It is raised and softened.
(11)剥離処理
上述した(10)の処理で作製した接合体を、ホットプレート上に載せ、ホットプレートの温度を150℃まで上昇させ、仮接合剤124としての仮止めフィルムおよびダミー基
板121を剥離する。
(11) Peeling process The joined body produced by the process of (10) described above is placed on a hot plate, the temperature of the hot plate is raised to 150 ° C., and the temporary fixing film and the dummy substrate 121 as the temporary bonding agent 124 are attached. Peel off.
(12)ITO成膜、パッド処理
この後、ダミーウエハ121が除去された面上に、スパッタリングを用いてITO膜11
6を成膜する。膜厚は30nm(10nm〜50nmの範囲で可)とする。さらに、Cr膜128およびAu膜129をITO膜116上の一部にスパッタリングを用いて成膜し、パッド電極1
20とする。
(12) ITO film formation and pad processing Thereafter, the ITO film 11 is formed on the surface from which the dummy wafer 121 is removed by sputtering.
6 is formed. The film thickness is 30 nm (can be in the range of 10 nm to 50 nm). Further, a Cr film 128 and an Au film 129 are formed on a part of the ITO film 116 by sputtering, and the pad electrode 1
20
(13)パッケージング処理、処理終了
完成した固体撮像素子(主要部)をセラミックスのパッケージ151内に実装し、2つのパッド電極142、142のうち一方は信号読出回路付き基板131の配線パターンに、他方はパッド電極120のAu膜122に、各々Au製のワイヤ141、141を用いて接続する(ワイヤボンディング)。
以上の方法を用いることにより、感度の高い固体撮像素子を作製することができる。
(13) Packaging processing, processing end The completed solid-state imaging device (main part) is mounted in a ceramic package 151, and one of the two pad electrodes 142, 142 is formed on the wiring pattern of the substrate 131 with a signal readout circuit. The other is connected to the Au film 122 of the
By using the above method, a highly sensitive solid-state imaging device can be manufactured.
<変更態様>
本発明の固体撮像素子およびその製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。例えば、上記実施形態においては、CIGS層の上方に、バッファ層、N型半導体層、仮接合剤およびダミー基板を設けるように設定されているが、これらの間に他の層、例えばCIGS層以外にP型半導体層を設けるようにしてもよい。また、上記バッファ層をN型半導体層に含めるようにしてもよい。
<Modification>
The solid-state imaging device and the manufacturing method thereof according to the present invention are not limited to those of the above-described embodiment, and various other modes can be changed. For example, in the above embodiment, the buffer layer, the N-type semiconductor layer, the temporary bonding agent, and the dummy substrate are set above the CIGS layer, but other layers such as other than the CIGS layer are provided therebetween. A P-type semiconductor layer may be provided. Further, the buffer layer may be included in the N-type semiconductor layer.
また、「上方に」という用語を用いるときは、直上に、という意味のみならず、間に他の層を介して間接的にという意味を含めるものとする。
また、本発明方法において、第1の積層体と第2の積層体の作製は、いずれを先に行ってもよいし、両者を同時に行ってもよい。
上記実施形態においては、接合剤としてAuやInからなるバンプを用いているが、融点の低い金属であれば、その他の金属を用いることが可能である。
Further, when the term “above” is used, it means not only directly above but also indirectly through another layer.
In the method of the present invention, either the first laminate or the second laminate may be produced first, or both may be conducted simultaneously.
In the above embodiment, bumps made of Au or In are used as the bonding agent, but other metals can be used as long as they have a low melting point.
また、ダミー基板はSiによるものでなくてもよいが、エッチングによって除去できるものであることが好ましい。
また、信号読出回路付き基板に付設される電極はAu電極であれば酸化されない等の利点があるが、例えばIn電極等の他の電極を用いることも可能である。
Further, the dummy substrate may not be made of Si but is preferably removable by etching.
Further, the electrode attached to the substrate with the signal readout circuit has an advantage that it is not oxidized if it is an Au electrode, but other electrodes such as an In electrode can also be used.
1 固体撮像素子
10、110 積層部
13、113、213 CIGS膜(光電変換膜)
14、114 Ga2O3:Sn層(バッファ層)
15、115 Ga2O3層(N型半導体層)
16、116、216 ITO層
18、28 Cr膜
19、29 Au層
20、120 パッド部
21、121 ダミーウエハ
24、124 仮接合剤
28、128 Cr膜
29、129 Au膜
30、130 基板部
31、131、231 信号読出回路付き基板
31A Si層
31B 層間絶縁膜
32、132 Au電極
33 Inバンプ
34、134 液状封止剤
41、141 ワイヤ
42、142 パッド電極
51、151 パッケージ
61、161 Si基板
71 ビア
72 CMOSトランジスタ
73 配線層
133 Auバンプ
215 i-ZnO層(N型半導体層)
219 CdS層(バッファ層)
232 Mo電極
DESCRIPTION OF SYMBOLS 1 Solid-
14, 114 Ga 2 O 3 : Sn layer (buffer layer)
15, 115 Ga 2 O 3 layer (N-type semiconductor layer)
16, 116, 216 ITO layer 18, 28 Cr film 19, 29
219 CdS layer (buffer layer)
232 Mo electrode
Claims (7)
前記半導体基板とは異なる第1のダミー基板の上方に前記光電変換層を所定の温度に設定した状態で成膜し、この光電変換層の上方に、少なくとも、N型の半導体層、仮接合剤および第2のダミー基板を積層して第1の積層体を作製し、
次に、前記第1の積層体における前記第1のダミー基板を除去し、このダミー基板が除去された該第1の積層体の面に画素電極層を成膜するとともにこの画素電極層を所定のパターニングにより複数の画素電極に分離し、
別途、信号読出回路を付設した前記半導体基板の上方に、分離された前記画素電極の各々に対向するように配された基板側電極を形成して第2の積層体を作製し、
この後、前記第1の積層体の画素電極と前記第2の積層体の電極を接合用のバンプを各々挟むように配設し、このバンプをつぶすように、これら2つの積層体を押圧することにより、前記第1の積層体と前記第2の積層体をバンプ接合し、
次に、前記第2のダミー基板を剥離させる剥離処理を行うことにより、固体撮像素子を作製することを特徴とする固体撮像素子の製造方法。 In a method for manufacturing a solid-state imaging device in which a photoelectric conversion layer made of CIGS is formed above a semiconductor substrate provided with a signal readout circuit for performing signal readout processing,
The photoelectric conversion layer is formed at a predetermined temperature above a first dummy substrate different from the semiconductor substrate, and at least an N-type semiconductor layer and a temporary bonding agent are formed above the photoelectric conversion layer. And a second dummy substrate are laminated to produce a first laminate,
Next, the first dummy substrate in the first stacked body is removed, a pixel electrode layer is formed on the surface of the first stacked body from which the dummy substrate is removed, and the pixel electrode layer is formed on the predetermined layer. Is separated into a plurality of pixel electrodes by patterning,
Separately, a substrate-side electrode disposed to face each of the separated pixel electrodes is formed above the semiconductor substrate provided with a signal readout circuit, and a second stacked body is manufactured.
Thereafter, the pixel electrode of the first laminated body and the electrode of the second laminated body are arranged so as to sandwich the bumps for bonding, and the two laminated bodies are pressed so as to crush the bumps. Thus, the first laminate and the second laminate are bump-bonded,
Next, a solid-state imaging device is manufactured by performing a peeling process for peeling off the second dummy substrate.
The method for manufacturing a solid-state imaging element according to claim 1, wherein the solid-state imaging element is made of CMOS.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015009941A JP6465666B2 (en) | 2015-01-22 | 2015-01-22 | Manufacturing method of solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015009941A JP6465666B2 (en) | 2015-01-22 | 2015-01-22 | Manufacturing method of solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134577A true JP2016134577A (en) | 2016-07-25 |
JP6465666B2 JP6465666B2 (en) | 2019-02-06 |
Family
ID=56434577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015009941A Active JP6465666B2 (en) | 2015-01-22 | 2015-01-22 | Manufacturing method of solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6465666B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023189153A1 (en) * | 2022-03-30 | 2023-10-05 | 浜松ホトニクス株式会社 | Method for manufacturing optical semiconductor package |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042741A (en) * | 2005-08-01 | 2007-02-15 | Shinko Electric Ind Co Ltd | Structure for mounting electronic component and manufacturing method thereof |
JP2007088291A (en) * | 2005-09-22 | 2007-04-05 | Fujifilm Corp | Cutting method of solid-state image pickup device |
WO2008093834A1 (en) * | 2007-02-02 | 2008-08-07 | Rohm Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
WO2009078299A1 (en) * | 2007-12-19 | 2009-06-25 | Rohm Co., Ltd. | Solid-state imaging device and method for fabricating the same |
JP2010263190A (en) * | 2009-03-24 | 2010-11-18 | Rohm Co Ltd | Semiconductor device, photoelectric conversion device, and photoelectric conversion device manufacturing method |
JP2011151271A (en) * | 2010-01-22 | 2011-08-04 | Rohm Co Ltd | Photoelectric converter and process for producing the same, and solid state imaging device |
JP2014011417A (en) * | 2012-07-03 | 2014-01-20 | Sony Corp | Solid-state imaging device and electronic apparatus |
JP5520597B2 (en) * | 2009-05-19 | 2014-06-11 | ローム株式会社 | Photodiode manufacturing method |
WO2014097519A1 (en) * | 2012-12-18 | 2014-06-26 | パナソニック株式会社 | Semiconductor optical detector |
JP5536488B2 (en) * | 2010-02-22 | 2014-07-02 | ローム株式会社 | Solid-state imaging device for color |
JP5547717B2 (en) * | 2009-04-07 | 2014-07-16 | ローム株式会社 | Photoelectric conversion device and imaging device |
-
2015
- 2015-01-22 JP JP2015009941A patent/JP6465666B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042741A (en) * | 2005-08-01 | 2007-02-15 | Shinko Electric Ind Co Ltd | Structure for mounting electronic component and manufacturing method thereof |
JP2007088291A (en) * | 2005-09-22 | 2007-04-05 | Fujifilm Corp | Cutting method of solid-state image pickup device |
WO2008093834A1 (en) * | 2007-02-02 | 2008-08-07 | Rohm Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
WO2009078299A1 (en) * | 2007-12-19 | 2009-06-25 | Rohm Co., Ltd. | Solid-state imaging device and method for fabricating the same |
JP2010263190A (en) * | 2009-03-24 | 2010-11-18 | Rohm Co Ltd | Semiconductor device, photoelectric conversion device, and photoelectric conversion device manufacturing method |
JP5547717B2 (en) * | 2009-04-07 | 2014-07-16 | ローム株式会社 | Photoelectric conversion device and imaging device |
JP5520597B2 (en) * | 2009-05-19 | 2014-06-11 | ローム株式会社 | Photodiode manufacturing method |
JP2011151271A (en) * | 2010-01-22 | 2011-08-04 | Rohm Co Ltd | Photoelectric converter and process for producing the same, and solid state imaging device |
JP5536488B2 (en) * | 2010-02-22 | 2014-07-02 | ローム株式会社 | Solid-state imaging device for color |
JP2014011417A (en) * | 2012-07-03 | 2014-01-20 | Sony Corp | Solid-state imaging device and electronic apparatus |
WO2014097519A1 (en) * | 2012-12-18 | 2014-06-26 | パナソニック株式会社 | Semiconductor optical detector |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023189153A1 (en) * | 2022-03-30 | 2023-10-05 | 浜松ホトニクス株式会社 | Method for manufacturing optical semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP6465666B2 (en) | 2019-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3713418B2 (en) | Manufacturing method of three-dimensional image processing apparatus | |
US7276429B2 (en) | Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device | |
US11456395B2 (en) | Interconnection of solar cells in a solar cell module | |
CN100392861C (en) | Semiconductor device and method of manufacturing thereof | |
JP5536488B2 (en) | Solid-state imaging device for color | |
US9577005B2 (en) | Semiconductor device and solid-state imaging device with tantalum oxide layer formed by diffusing a material of an electrode of necessity or a counter electrode | |
US20090217969A1 (en) | Method for Manufacturing Photoelectric Converter and Photoelectric Converter | |
US20090212397A1 (en) | Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit | |
JP5404392B2 (en) | PIN diode, photodetector, photodetector array, and image sensor | |
JP2009064839A (en) | Optical device and method for fabricating the same | |
US20090124038A1 (en) | Imager device, camera, and method of manufacturing a back side illuminated imager | |
JP4095300B2 (en) | OPTICAL DEVICE AND ITS MANUFACTURING METHOD, OPTICAL MODULE, CIRCUIT BOARD AND ELECTRONIC DEVICE | |
CN102804405A (en) | Method for manufacturing photovoltaic modules comprising back-contact cells | |
CN103107137B (en) | The manufacture method of chip | |
JP2005259828A (en) | Solid state imaging device and its manufacturing method | |
JP6465666B2 (en) | Manufacturing method of solid-state imaging device | |
JP2005322745A (en) | Semiconductor element, method for manufacturing the same, solid-state imaging element, and method for manufacturing the same | |
JP2007266044A (en) | Method of manufacturing semiconductor device | |
JP6799386B2 (en) | Solid-state image sensor and its manufacturing method | |
JP2005268238A (en) | Rear surface irradiation type solid state imaging device and its manufacturing method | |
JP6465665B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2010258463A (en) | Method of manufacturing solid-state imaging device | |
KR20110001793A (en) | Solar cell and method of fabircating the same | |
JP2015060980A (en) | Method of manufacturing stacked image sensor and stacked image sensor | |
TW200847229A (en) | Flexible electronic device and process for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171130 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20180427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6465666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |