JP2016119776A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2016119776A JP2016119776A JP2014258283A JP2014258283A JP2016119776A JP 2016119776 A JP2016119776 A JP 2016119776A JP 2014258283 A JP2014258283 A JP 2014258283A JP 2014258283 A JP2014258283 A JP 2014258283A JP 2016119776 A JP2016119776 A JP 2016119776A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- choke coil
- switching
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 109
- 230000001360 synchronised effect Effects 0.000 claims abstract description 42
- 238000004804 winding Methods 0.000 claims description 85
- 238000001514 detection method Methods 0.000 claims description 74
- 238000009413 insulation Methods 0.000 abstract 1
- 230000001172 regenerating effect Effects 0.000 description 76
- 230000003071 parasitic effect Effects 0.000 description 61
- 238000010586 diagram Methods 0.000 description 26
- 230000010355 oscillation Effects 0.000 description 22
- 230000002265 prevention Effects 0.000 description 15
- 230000007423 decrease Effects 0.000 description 13
- 230000005284 excitation Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 238000011084 recovery Methods 0.000 description 10
- 230000002457 bidirectional effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000009499 grossing Methods 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 206010067482 No adverse event Diseases 0.000 description 1
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Abstract
Description
従来、入力電圧を所定の電圧に変換して出力電圧を得ることができる絶縁型コンバータとして、シングルエンディッドフォワードコンバータが知られている(特許文献1)。
Vo=(N2 / N1)・Vin・duty
シングルエンディッドフォワードコンバータ100は、固定のスイッチング周波数で動作し、出力電圧は主スイッチング素子106のオンデューティで制御することができるため、簡単な制御回路(PWM制御回路)で動作させることができる。また、主トランス104をフォワードトランスとして用いていることからトランスの変換効率が高い。
従来、入力電圧を所定の電圧に変換して出力電圧を得ることができる絶縁型コンバータの他の方式として、LLC共振コンバータがある(特許文献2,3)。
本発明は、
1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、
2次側回路として、チョークコイルに2次巻線を設け、2次巻線に整流素子と出力コンデンサの直列回路を接続し、出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、
チョークコイルのインダクタンスは、出力電流が所定の定格値(最大出力電流)以下のときにスイッチングの1周期内において、チョークコイルを流れる電流が正方向と負方向の双方に流れるような値に設定されており、
所定のスイッチング周波数で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフする機能を有するスイッチング制御回路を設けたことを特徴とする。
本発明は、
1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、
2次側回路として、チョークコイルに2次巻線を設け、2次巻線に整流素子と出力コンデンサの直列回路を接続し、出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、
チョークコイルのインダクタンスは、出力電流が所定の定格値(最大出力電流)以下のときにスイッチングの1周期内において、チョークコイルを流れる電流が正方向と負方向の双方に流れるような値に設定されており、
所定のスイッチング周波数で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路と、
チョークコイルの極性を検出して極性検出信号を出力する極性検出回路と、
極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御する主スイッチング素子オン保留制御回路と、
を設けたことを特徴とする。
本発明は、
1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、
2次側回路として、チョークコイルに2次巻線を設け、2次巻線に整流素子と出力コンデンサの直列回路を接続し、出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、
チョークコイルのインダクタンスは、出力電流が所定の定格値(最大出力電流)以下のときにスイッチングの1周期内において、チョークコイルを流れる電流が正方向と負方向の双方に流れるような値に設定されており、
所定のスイッチング周波数で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの1周期内に転流素子のオフ期間を設けるように制御する主スイッチング制御回路と、
チョークコイルの極性を検出して極性検出信号を出力する極性検出回路と、
極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する転流素子のオン信号を保留してオフを継続するように制御する転流素子オン保留制御回路と、
を設けたことを特徴とする。
本発明は、1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、2次側回路として、チョークコイルに2次巻線を設け、2次巻線に整流素子と出力コンデンサの直列回路を接続し、出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、チョークコイルのインダクタンスは、出力電流が所定の定格値(最大出力電流)以下のときにスイッチングの1周期内において、チョークコイルを流れる電流がゼロを跨いで正方向と負方向の双方に流れるような値に設定されており、所定のスイッチング周波数で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフする機能を有するスイッチング制御回路を設けるようにしたため、1次側の同期整流昇圧チョッパー回路では、転流素子に接続されたコンデンサをバッファコンデンサとして使用し、主スイッチング素子がオンしているときに、チョークコイルに励磁エネルギーを蓄え、転流素子がオンしているときに、チョークコイルの励磁エネルギーとバッファコンデンサの電荷エネルギーをチョークコイルの2次巻線から負荷側に伝送する。このとき、チョークコイルはフライバックトランスと同時にフォワードトランスとして動作し、1次巻線と2次巻線が結合された状態となるので、バッファコンデンサから入力電圧を引いた電圧(チョークコイルの1次巻線に印加される電圧)と出力コンデンサの電圧は、チョークコイルの1次巻線と2次巻線の巻数比で比例した関係となり、絶縁型コンバータしての動作を可能とする。
本発明は、1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、2次側回路として、チョークコイルに2次巻線を設け、2次巻線に整流素子と出力コンデンサの直列回路を接続し、出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、チョークコイルのインダクタンスは、出力電流が所定の定格値(最大出力電流)以下のときにスイッチングの1周期内において、チョークコイルを流れる電流がゼロを跨いで正方向と負方向の双方に流れるような値に設定されており、所定のスイッチング周波数で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路と、チョークコイルの極性を検出して極性検出信号を出力する極性検出回路と、極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御する主スイッチング素子オン保留制御回路とを設けるようにしたため、最大出力電流値以上の電流を流そうとした場合でも、転流素子の寄生ダイオードに電流が流れていない状態で、主スイッチング素子をオンすることになるため、サージ電圧を発生させることがない。
本発明は、1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、2次側回路として、チョークコイルに2次巻線を設け、2次巻線に整流素子と出力コンデンサの直列回路を接続し、出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、チョークコイルのインダクタンスは、出力電流が所定の定格値(最大出力電流)以下のときにスイッチングの1周期内において、チョークコイルを流れる電流がゼロを跨いで正方向と負方向の双方に流れるような値に設定されており、所定のスイッチング周波数で主スイッチング素子および転流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの1周期内に転流素子のオフ期間を設けるように制御するスイッチング制御回路と、チョークコイルの極性を検出して極性検出信号を出力する極性検出回路と、極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する転流素子のオン信号を保留してオフを継続するように制御する転流素子オン保留制御回路とを設けるようにしたため、出力側から入力側に電力を回生する機能を備えた、低ノイズで高効率なスイッチング電源装置を実現可能とする。
図1は絶縁コンバータとして機能するスイッチング電源装置の実施形態を示した回路ブロック図である。
図1に示すように、本実施形態のスイッチング電源装置は、1次側のパワー回路として同期整流昇圧チョッパー回路10を設けている。同期整流昇圧チョッパー回路10は、1次側回路として、入力電源12と並列にチョークコイル18とMOS−FETを使用した主スイッチング素子14の直列回路を接続し、主スイッチング素子14と並列にMOS−FETを使用した転流素子16とバッファコンデンサ20の直列回路を接続する。
Vin:入力電圧
duty:主スイッチング素子14のオンデューティ
VCo:出力コンデンサ24の電圧
N1:チョークコイル(1次巻線)18の巻き数
N2:2次巻線22の巻き数
スイッチング制御回路30は、スイッチング周波数発生回路32、三角波発生回路34、PWM回路(パルス幅変調回路)36、第1デッドタイム発生回路38、第2デッドタイム発生回路40、転流制御用インバータ42で構成している。
本実施形態のスイッチング電源装置は、出力電流によらず、スイッチングの1周期内において、チョークコイル18を流れる電流がゼロを跨いで正方向と負方向の双方に流れ、主スイッチング素子14がオンするタイミングでは、チョークコイル18の電流が入力電源12に向かって流れているようにチョークコイル(1次巻線)18のインダクタンスLpを式(3)のように設定する。この詳細は後の説明で明らかにする。
fsw:スイッチング周波数
IoMAX:スイッチング電源装置の最大出力電流(定格値)
(出力電流がゼロの場合の動作)
図2は図1について出力電流がゼロとなる場合の動作波形を示した説明図、図3は出力電流がゼロの場合のスイッチング1周期の回路動作を期間A〜Fに分けて示した説明図である。
出力電流Ioがゼロの場合、図2の期間Aに示すように、図2(f)のVGS1がHレベルにあることで主スイッチング素子14がオンしており、また図2(g)のVGS2がLレベルにあることで転流素子16がオフしており、図2(l)のチョークコイル電流ILがプラス方向を向いて増加している。
主スイッチング素子14がオフした後、主スイッチング素子14および転流素子16の両方がオフする第1デッドタイムとなる期間Bを持つ。このときチョークコイル18はチョークコイル電流ILを流し続けようと動作するため、チョークコイル18のドットで示す側がプラス極性となり、反対側がマイナス極性となる。従って、図3(期間B)に矢印で示すように、チョークコイル18のドットで示すプラス側から転流素子16の寄生容量66、バッファコンデンサ20、入力電源12、及びチョークコイル18のドットで示すマイナス側となる経路で電流が流れる。このため、第1デッドタイムの期間Bで転流素子16の寄生容量66に蓄えられた電荷が引き抜かれる。
期間Bの第1デッドタイムが過ぎて図2(g)のVGS2がLレベルからHレベルに立ち上がって転流素子16がオンするタイミングでは、転流素子16の寄生容量66の電荷が期間Bで引き抜かれているため、期間Cの最初で転流素子16はソフトスイッチング動作によりオンすることができる。
期間Cにおいて、主スイッチング素子14がオフし、転流素子16がオンしている状態で、チョークコイル18の電流が低下してゼロを過ぎると、電流方向がマイナス方向となる期間Dに入る。
転流素子16がオフした後、主スイッチング素子14および転流素子16の両方がオフする第2デッドタイムとなる期間Eを持つ。このときチョークコイル18はチョークコイル電流ILを流し続けようと動作するため、チョークコイル18のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
期間Eの第2デッドタイムが過ぎて図2(f)のVGS1がLレベルからHレベルに立ち上がって主スイッチング素子14がオンするタイミングでは、主スイッチング素子14の寄生容量62の電荷が期間Eで回収されているため、期間Fの最初で主スイッチング素子14はソフトスイッチング動作によりオンすることができる。
図4は図1について出力電流が大きい場合の動作波形を示した説明図であり、図2(a)〜(l)と同様に図4(a)〜(l)に分けて示している。図5は出力電流が大きい場合のスイッチング1周期の回路動作を期間A〜Fに分けて示した説明図である。
期間Bの第1デッドタイムが過ぎて図4(g)のVGS2がLレベルからHレベルに立ち上がって転流素子16がオンするタイミングでは、転流素子16の寄生容量66の電荷が期間Bで引き抜かれているため、期間Cの最初で転流素子16はソフトスイッチング動作によりオンすることができる。
期間Cにおいて、主スイッチング素子14がオフし、転流素子16がオンしている状態で、チョークコイル18の電流が低下してゼロを過ぎると、電流方向がマイナス方向となる期間Dに入る。
本実施形態のスイッチング電源装置は、主スイッチング素子14がオン(転流素子16がオフ)しているときにチョークコイル18に励磁エネルギーを蓄える。そして、転流素子16がオン(主スイッチング素子14がオフ)しているときに、チョークコイル18の励磁エネルギーとバッファコンデンサ20の電荷エネルギーをチョークコイル18の2次巻線22から負荷側の出力コンデンサ24へ伝送する。
Vin:入力電圧
VCb:バッファコンデンサ20の電圧
(同期整流昇圧チョッパー回路10として考えた場合の出力電圧)
ICbMAX: 同期整流昇圧チョッパー回路10として考えた場合の最大出力電流
fsw:スイッチング周波数
図1に示したスイッチング電源装置は、簡単な構成で、主スイッチン素子14及び転流素子16として設けたMOS−FETなどの半導体素子のソフトスイッチング動作を実現可能であり、入力電圧、出力電圧、出力電流等が変化しても、固定周波数で動作させることができる。
(スイッチング電源装置の構成)
図6は過大出力電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。図6のスイッチング電源装置は、図1のスイッチング電源装置の特徴に加えて、最大出力電流IoMAX以上の電流が流れる場合でもサージ電圧を発生させないことを特徴とする。
図6の実施形態のように極性検出回路70と主スイッチング素子オン保留制御回路74を設けていない図1の実施形態について、出力電流Ioが最大出力電流IoMAX以上に流れた場合の動作について、図7及び図8に基づいて説明する。
図7(c)に示すように、負荷28が大電流を要求して出力電流Ioが最大出力電流IoMAX以上に流れたことに対しデューティ制御信号E3の信号電圧が上昇し、三角波信号E2がデューティ制御信号E3に交差するまでの期間が長くなるため、図7(d)のPMW信号がHレベルからLレベルに立下るまでの期間が長くなる。
主スイッチング素子14がオフした後、主スイッチング素子14および転流素子16の両方がオフする第1デッドタイムとなる期間Bを持つことで、転流素子16の寄生容量66に蓄えられた電荷が引き抜かれる。
期間Bの第1デッドタイムが過ぎて図7(g)のVGS2がLレベルからHレベルに立ち上がって転流素子16がオンするタイミングでは、転流素子16の寄生容量66の電荷が期間Bで引き抜かれているため、転流素子16はソフトスイッチング動作によりオンすることができる。転流素子16がオンしている期間Cでは、チョークコイル18がエネルギーを放出し、チョークコイル電流ILが低下する。
転流素子16がオフした後、主スイッチング素子14および転流素子16の両方がオフする第2デッドタイムとなる期間Gを持つ。このとき出力電流Ioが最大出力電流IoMAXよりも大きくなっている状態であるので、チョークコイル電流ILはゼロ以下まで低下しない。
期間Gの第2デッドタイムが過ぎて図7(f)のVGS1がLレベルからHレベルに立ち上がって主スイッチング素子14がオンする。しかし、主スイッチング素子14がオンした直後、転流素子16の寄生ダイオード64のリカバリー動作により、図8(期間H)に矢印で示すように、バッファコンデンサ20のプラス側、転流素子16の寄生ダイオード64、主スイッチング素子14及びバッファコンデンサ20のマイナス側となる経路で大きなリカバリー電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが転流素子16に図7(i)のVSD2に示すようにサージ電圧Vsを発生させる。
図6の実施形態のように、極性検出回路70と主スイッチング素子オン保留制御回路74を付加した場合に、出力電流Ioが最大出力電流IoMAX以上に流れた場合の動作について、図9に基づいて説明する。
図9(c)に示すように、負荷28が大電流を要求して出力電流Ioが最大出力電流IoMAX以上に流れたことに対しデューティ制御信号E3の信号電圧が上昇し、三角波信号E2がフィードバック制御信号E3に交差するまでの期間が長くなるため、図9(d)のPMW信号E4がHレベルからLレベルに立下るまでの期間が長くなる。
主スイッチング素子14がオフした後、主スイッチング素子14および転流素子16の両方がオフする第1デッドタイムとなる期間Bを持つことで、転流素子16の寄生容量66に蓄えられた電荷が引き抜かれる。
期間Bの第1デッドタイムが過ぎて図9(h)のVGS2がLレベルからHレベルに立ち上がって転流素子16がオンするタイミングでは、転流素子16の寄生容量の電荷が期間Bで引き抜かれているため、転流素子16はソフトスイッチング動作によりオンすることができる。転流素子16がオンしている期間Cでは、チョークコイル18がエネルギーを放出し、チョークコイル電流ILが低下する。
転流素子16がオフした後、主スイッチング素子14および転流素子16の両方がオフする第2デッドタイムとなる期間Gを持つ。期間Gでは、図8の期間Gと同様に、チョークコイル18のドットで示すプラス側から転流素子16の寄生ダイオード64、バッファコンデンサ20、入力電源12及びチョークコイル18のドットの無いマイナス側となる経路で、チョークコイル18のエネルギー放出による電流が流れ、チョークコイル電流ILは低下し続け、同時にチョークコイル18の2次巻線22から負荷28側へ伝送されて負荷電流が流れる。
期間Iでは、図9(d)のPWM信号E4がHレベルとなって主スイッチング素子14をオンさせようとするが、このときは、チョークコイル18はエネルギーを放出している状態であるため、極性検出回路70からの極性検出信号E8はLレベルの状態を維持している。
図6に示したスイッチング電源装置は、極性検出回路70と主スイッチング素子オン保留制御回路74の機能により、最大出力電流IoMAX以上の出力電流Ioを流そうとした場合でも、転流素子16の寄生ダイオードに電流が流れている最中に主スイッチング素子14がオンすることがなくなるため、転流素子16にサージ電圧を発生させることがなく、転流素子16として使用するMOS−FET等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率のスイッチング電源装置を実現することができる。
図11は過大出力電流に対するサージ電圧防止機能及び過電流保護機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
図1に示したスイッチング電源装置は、ダイオードを用いた整流素子26を、双方向整流機能をもつMOS−FET等に変更することで、出力側から入力側に電力を回生する機能を実現することができる。
図1のダイオードを用いた整流素子26をMOS−FETに変更することで回生機能を備えたスイッチング電源装置のソフトスイッチング動作について図12及び図13に基づいて説明する。
回生機能を備えたスイッチング電源装置の出力に外部電圧が印加されると、回生電流が流れる。スイッチング電源装置は、出力電圧Voが自身の設定値になるように電流を回生する。即ち、スイッチング電源装置の出力端子に印加される電圧は、回生電流が流れることで電圧降下が発生し、スイッチング電源装置の出力端子に印加される電圧Voが設定値となる。回生電流が流れている状態では、チョークコイル18のチョークコイル電流ILの平均値がマイナスになる。
PWM信号E4がHレベルにあることで主スイッチング素子14がオンし、一方、転流素子16がオフしており、回生電流の大小によらず、チョークコイル18の電流がプラス方向を向いている。この状態で、図12(c)に示す三角波信号E2がデューティ制御信号E3に交差すると、図12(d)のPMW信号がHレベルからLレベルに立下り、図12(f)のVGS1がHレベルからLレベルとなることで、期間Aの最後に示すように、主スイッチング素子14がオフする。
主スイッチング素子14がオフした後、主スイッチング素子14および転流素子16の両方がオフする第1デッドタイムとなる期間Bを持つことで、転流素子16の寄生容量66に蓄えられた電荷を回収する。
期間Bの第1デッドタイムが過ぎて図12(g)のVGS2がLレベルからHレベルに立ち上がって転流素子16がオンするタイミングでは、転流素子16の寄生容量の電荷が期間Bで回収されているため、転流素子16はソフトスイッチング動作によりオンすることができる。この場合、図13の期間Jに示すように、2次側および1次側に回生電流が流れ、チョークコイル18及びバッファコンデンサ20に回生エネルギーが蓄積される。
期間Jにおいて、主スイッチング素子14がオフし、転流素子16がオンしている状態で、チョークコイル18のチョークコイル電流ILが低下してゼロを過ぎると、電流方向がマイナス方向となる期間Kに入る。この場合、図13の期間Kに示すように、2次側および1次側に回生電流が流れ、チョークコイル18に対する回生エネルギーの蓄積が継続される。この期間Kでは、バッファコンデンサ20は期間Jにおいて蓄積した回生エネルギーをチョークコイル18に向けて放出する。
転流素子16がオフした後、主スイッチング素子14および転流素子16の両方がオフする第2デッドタイムとなる期間Eを持つ。このときチョークコイル18はチョークコイル電流ILを流し続けようと動作するため、チョークコイル18のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
このように本実施形態の回生機能を備えたスイッチング電源装置では、回生動作中においても、回生電流が最大回生電流IoMAX以下であれば、即ちチョークコイル18のチョークコイル電流ILがゼロを跨いで変化すれば、主スイッチング素子14および転流素子16の寄生ダイオードにリカバリー電流が流れることが無いため、サージ電圧が発生しない。
(サージ電圧防止機能がない場合の動作)
回生機能を備えたスイッチング電源装置は、回生動作により最大回生電流IoMAX以上の回生電流を流そうとした場合にサージ電圧が発生する。この場合の動作を図12及び図13の期間L,Mについて説明する。
回生機能を備えたスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図12(c)に示すように、デューティ制御信号E3の信号電圧が低下し、三角波信号E2がデューティ制御信号E3に交差するまでの期間が短くなるため、これによりPWM信号E4がHレベルからLレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子14のオンデューティを狭くするようにスイッチング制御回路30が動作する。
主スイッチング素子14がオフした後、主スイッチング素子14および転流素子16の両方がオフする第1デッドタイムとなる期間Lを持つ。このときチョークコイル18はチョークコイル電流ILを流し続けようと動作するため、チョークコイル18のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
期間Lの第1デッドタイムが過ぎて図12(g)のVGS2がLレベルからHレベルに立ち上がって転流素子16がオンする。しかし、転流素子16がオンした直後、主スイッチング素子14の寄生ダイオード60のリカバリー動作により、図13の期間Mに矢印で示すように、バッファコンデンサ20のプラス側、転流素子16、主スイッチング素子14の寄生ダイオード60、バッファコンデンサ20のマイナス側となる経路で、大きなリカバリー電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが転流素子16に図12(h)のVSD1に示すようにサージ電圧Vsを発生させる。
図14は過大回生電流に対するサージ電圧防止機能と回生過電流保護機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
図14のスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図15(c)に示すように、デューティ制御信号E3の信号電圧が低下し、三角波信号E2がデューティ制御信号E3に交差するまでの期間が短くなるため、これによりPWM信号E4がHレベルからLレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子14のオンデューティを狭くするようにスイッチング制御回路30が動作する。
期間Lは、主スイッチング素子14および転流素子16の両方がオフする第1デッドタイムであり、チョークコイル18はチョークコイル電流ILを流し続けようと動作するため、チョークコイル18のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
期間Nでは、スイッチング制御回路30の第1デッドタイム発生回路38からの遅延信号E6を転流制御用インバータ42に出力することでHレベルとなる転流制御信号E7が出力されるが、このとき、チョークコイル18がエネルギーを放出している状態であるため、極性検出回路84の極性検出信号E9はLレベルの状態を維持している。
図14のスイッチング電源装置は、極性検出回路84と転流素子オン保留制御回路88による図16(期間N)における転流素子16のオン保留制御で、これに続く期間J,Kのように、転流素子16のオン期間が長くなっても、第2デッドタイム発生回路40に設けた発振回路50からのパルス信号E5により転流素子16がオフとなるように制御され、このためスイッチング電源装置に過大な回生電流が流れることを抑制する過電流防止機能を実現できる。
図14の回生機能を備えたスイッチング電源装置は、極性検出回路84と転流素子オン保留制御回路88を付加したことにより、大きな回生電流が流れた場合でも、主スイッチング素子14の寄生ダイオードに電流が流れている最中に転流素子16がオンすることがなくなるため、主スイッチング素子14にサージ電圧を発生させることがなく、主スイッチング素子14に用いるMOS−FET等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率の回生機能を持ったスイッチング電源装置を実現することができる。
本発明はその目的と利点を損なうことのない適宜の変形を含む。例えば、主スイッチング素子オン保留回路74と転流素子オン保留回路88を同時に備えたスイッチング電源装置としても良いし、極性検出コイル72と極性検出コイル86を1つのコイルで共用した極性検出回路を構成し、1つの極性検出回路で主スイッチング素子オン保留回路74と転流素子オン保留回路88を制御する構成としても良い。また、極性検出コイルを極性検出回路に用いると同時に、補助電源回路を構成し、制御回路の駆動電力を生成しても良い。更に上記の実施形態に示した数値による限定は受けない。
12:入力電源
14:主スイッチング素子
16:転流素子
18:チョークコイル
20:バッファコンデンサ
22:2次巻線
24:出力コンデンサ
26:整流素子
28:負荷
30:スイッチング制御回路
31,50:発振回路
32:スイッチング周波数発生回路
34:三角波発生回路
36:PWM回路
38:第1デッドタイム発生回路
40:第2デッドタイム発生回路
42:転流制御用インバータ
60,64:寄生ダイオード
62,66:寄生容量
70,84:極性検出回路
74:主スイッチング素子オン保留制御回路
78:最大デューティ制限回路
88:転流素子オン保留制御回路
Claims (4)
- 1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、前記主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、
2次側回路として、前記チョークコイルに2次巻線を設け、前記2次巻線に整流素子と出力コンデンサの直列回路を接続し、前記出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、
前記チョークコイルのインダクタンスは、出力電流が所定の定格値以下のときにスイッチングの1周期内において、前記チョークコイルを流れる電流が正方向と負方向の双方に流れるような値に設定されており、
所定のスイッチング周波数で主スイッチング素子および前記転流素子を、デッドタイムを設けて相補的にオン、オフする機能を有するスイッチング制御回路を設けたことを特徴とするスイッチング電源装置
- 1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、前記主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、
2次側回路として、前記チョークコイルに2次巻線を設け、前記2次巻線に整流素子と出力コンデンサの直列回路を接続し、前記出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、
前記チョークコイルのインダクタンスは、出力電流が所定の定格値以下のときにスイッチングの1周期内において、前記チョークコイルを流れる電流が正方向と負方向の双方に流れるような値に設定されており、
所定のスイッチング周波数で主スイッチング素子および前記転流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路と、
前記チョークコイルの極性を検出して極性検出信号を出力する極性検出回路と、
前記極性検出回路が前記極性検出信号を出力しているときには、前記スイッチング制御回路が出力する前記主スイッチング素子のオン信号を保留してオフを継続するように制御する主スイッチング素子オン保留制御回路と、
を設けたことを特徴とするスイッチング電源装置。
- 請求項2記載のスイッチング電源装置に於いて、更に、スイッチング周期の1周期内に前記主スイッチング素子のオフ期間を設けて最大出力電流を制限する電流制限回路を設けたことを特徴とするスイッチング電源装置。
- 1次側回路として、入力電源と並列にチョークコイルと主スイッチング素子の直列回路を接続し、前記主スイッチング素子と並列に転流素子とバッファコンデンサの直列回路を接続して同期整流昇圧チョッパー回路を構成し、
2次側回路として、前記チョークコイルに2次巻線を設け、前記2次巻線に整流素子と出力コンデンサの直列回路を接続し、前記出力コンデンサの両端から出力電力を得る回路を構成したスイッチング電源装置に於いて、
前記チョークコイルのインダクタンスは、出力電流が所定の定格値以下のときにスイッチングの1周期内において、前記チョークコイルを流れる電流が正方向と負方向の双方に流れるような値に設定されており、
所定のスイッチング周波数で主スイッチング素子および前記転流素子を、デッドタイムを設けて相補的にオン、オフすると共に、前記スイッチングの1周期内に前記転流素子のオフ期間を設けるように制御するスイッチング制御回路と、
前記チョークコイルの極性を検出して極性検出信号を出力する極性検出回路と、
前記極性検出回路が前記極性検出信号を出力しているときには、前記スイッチング制御回路が出力する前記転流素子のオン信号を保留してオフを継続するように制御する転流素子オン保留制御回路と、
を設けたことを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014258283A JP6284238B2 (ja) | 2014-12-22 | 2014-12-22 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014258283A JP6284238B2 (ja) | 2014-12-22 | 2014-12-22 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016119776A true JP2016119776A (ja) | 2016-06-30 |
JP6284238B2 JP6284238B2 (ja) | 2018-02-28 |
Family
ID=56244559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014258283A Active JP6284238B2 (ja) | 2014-12-22 | 2014-12-22 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6284238B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018211694A1 (ja) * | 2017-05-19 | 2018-11-22 | 三菱電機株式会社 | 電力変換装置 |
US11705814B2 (en) | 2020-05-27 | 2023-07-18 | Fuji Electric Co., Ltd. | Switching control circuit and LLC converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60194762A (ja) * | 1984-03-14 | 1985-10-03 | Ricoh Co Ltd | 電源装置 |
JP2010093926A (ja) * | 2008-10-07 | 2010-04-22 | Toshiba Corp | 制御回路 |
JP2014521285A (ja) * | 2011-07-01 | 2014-08-25 | リナック エー/エス | 出力整流器を備えた電源 |
-
2014
- 2014-12-22 JP JP2014258283A patent/JP6284238B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60194762A (ja) * | 1984-03-14 | 1985-10-03 | Ricoh Co Ltd | 電源装置 |
JP2010093926A (ja) * | 2008-10-07 | 2010-04-22 | Toshiba Corp | 制御回路 |
JP2014521285A (ja) * | 2011-07-01 | 2014-08-25 | リナック エー/エス | 出力整流器を備えた電源 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018211694A1 (ja) * | 2017-05-19 | 2018-11-22 | 三菱電機株式会社 | 電力変換装置 |
CN110622405B (zh) * | 2017-05-19 | 2021-07-06 | 三菱电机株式会社 | 电力变换装置 |
US11705814B2 (en) | 2020-05-27 | 2023-07-18 | Fuji Electric Co., Ltd. | Switching control circuit and LLC converter |
Also Published As
Publication number | Publication date |
---|---|
JP6284238B2 (ja) | 2018-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5691137B2 (ja) | スイッチング電源 | |
JP5088386B2 (ja) | スイッチング電源装置 | |
JP5447507B2 (ja) | スイッチング電源装置 | |
JP5463759B2 (ja) | スイッチング電源装置およびスイッチング電源制御回路 | |
US9071155B2 (en) | Switching power supply apparatus including a plurality of outputs | |
TWI483518B (zh) | 用於接收輸入電壓的開關調製器的控制電路及在開關調製器中利用接通時間恆定體系控制主開關和低端開關的方法 | |
JP5170241B2 (ja) | 絶縁型スイッチング電源装置 | |
JP4232845B1 (ja) | 直流変換装置 | |
WO2016139745A1 (ja) | 電力変換器 | |
US20160322912A1 (en) | Switching power supply device | |
JP2010098935A (ja) | スイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法 | |
JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
JP5849599B2 (ja) | フォワード形直流−直流変換装置 | |
JP6452231B2 (ja) | スイッチング電源装置 | |
JP6284238B2 (ja) | スイッチング電源装置 | |
JP6247176B2 (ja) | スイッチング電源装置 | |
JP5644954B2 (ja) | 絶縁型スイッチング電源装置 | |
US7729136B2 (en) | Isolated DC-DC converter | |
TWI482407B (zh) | 電源轉換裝置 | |
JP2018093600A (ja) | 誘導負荷駆動回路 | |
JP6395316B2 (ja) | スイッチング電源装置 | |
JP6253200B2 (ja) | スイッチング電源装置 | |
WO2022009308A1 (ja) | 電源装置および電源システム | |
JP2017158301A (ja) | スイッチング電源装置及びスイッチング電源制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6284238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |