JP2016119774A - 電力変換装置 - Google Patents

Abstract

【課題】低コスト化が図られた、高性能な電力変換装置を提供する。【解決手段】直流電源の高電位端子と出力端子との間に接続される第１のスイッチング素子と、前記直流電源の低電位端子と前記出力端子との間に接続される第２のスイッチング素子と、を有するスイッチングレグと、前記第１のスイッチング素子と前記第２のスイッチング素子とを、相補的にオンオフ動作させる駆動回路と、を備えた電力変換装置において、前記第１のスイッチング素子はＮチャネルＭＯＳＦＥＴであり、前記第２のスイッチング素子はＰチャネルＭＯＳＦＥＴであり、前記駆動回路は、前記第１のスイッチング素子および前記第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号を出力する。【選択図】図１

Description

本発明は、スイッチングレグと、当該スイッチングレグを相補的にオンオフ動作させる駆動回路とを備えた電力変換装置に関するものである。

従来から、多相交流電力を直流電力に変換する多相コンバータ回路や、直流電力を多相交流電力に変換する多相インバータ回路などの電力変換装置が用いられている。これらの電力変換装置は、所定の電圧を出力するために、スイッチングレグと呼ばれる上段アーム側のスイッチング素子と下段アーム側のスイッチング素子とが直列に接続された構成を入力もしくは出力の相数分備えた、いわゆるブリッジ回路で構成されている。また、各アームのスイッチング素子のオンオフを行うために、ゲート駆動回路を用いることが一般的となっている。

ところで、このようなスイッチングレグと、駆動回路とを備えた電力変換装置では、従来のＳｉ（Silicon）半導体を用いたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子が使用されている。

このような電力変換装置は、スイッチングレグを構成する２つのスイッチング素子を、ＮチャネルＩＧＢＴかＮチャネルＭＯＳＦＥＴのいずれか一方で構成することが行われていた。また、下記特許文献１には、ＮチャネルＩＧＢＴとＰチャネルＩＧＢＴからなるパワー回路部（スイッチングレグ）および制御回路部（駆動回路）とを備えるパワー半導体モジュールについて開示されている。

特許第３５２５８２３号公報

K.Ueno et al, "Improvement of the safe operating area for p-channel insulated gate bipolar transistors(IGBT),"Japanese Journal of Applied Physics, vol.30,No.6A,pp.L.966‐969 (1991) N.Iwamuro et al, "Numerical Analysis of Short-circuit Safe Operating Area for p-Channel and n-Channel IGBT’s," IEEE Trans on Electron Devices , Vol.38, No.2, pp.303‐309 (1991)

しかしながら、特許文献１に記載のスイッチングレグでは、スイッチング素子がいずれもＮチャネル素子を使用している場合と同様、電力変換装置を構成する駆動回路の部品点数が減らないため、電力増幅装置の低コスト化が図れないという問題があった。

また、特許文献１に記載のスイッチングレグでは、スイッチング素子がいずれもＮチャネル素子を使用している場合と同様、両方のスイッチング素子がオンすることを防ぐため、デッドタイムを長く設ける必要があり、スイッチングの高周波化に伴う変調の歪みや損失の増加を防げず、電力変換装置の高性能化を妨げるという問題があった。

また、特許文献１に記載のスイッチングレグでは、ＳｉデバイスであるＰチャネルＩＧＢＴを使用しているため、ＰチャネルＩＧＢＴがオンからオフ状態に遷移する際、例えば３８０Ｖ程度の高電圧が加わりながら電流が導通するモードがあると、ＰチャネルＩＧＢＴが破壊するという信頼性上の問題があった。なおこの現象は非特許文献１または２にすでに公開されている。すなわち、電力変換装置の高信頼性化を妨げるという問題があった。このための対策として、ＳｉデバイスをＩＧＢＴからＭＯＳＦＥＴに変えることが考えられるが、ＳｉデバイスであるＰチャネルＭＯＳＦＥＴは、抵抗値が高かったため、電力変換装置の高性能化を妨げるという問題があった。

本発明は、上記のような問題点を解決するためになされたものであり、低コスト化が図られた、高性能な電力変換装置を提供することにある。

上記の課題を解決するために、本発明の電力変換装置は、直流電源の高電位端子と出力端子との間に接続される第１のスイッチング素子と、前記直流電源の低電位端子と前記出力端子との間に接続される第２のスイッチング素子と、を有するスイッチングレグと、前記第１のスイッチング素子と前記第２のスイッチング素子とを、相補的にオンオフ動作させる駆動回路と、を備えた電力変換装置において、前記第１のスイッチング素子はＮチャネルＭＯＳＦＥＴであり、前記第２のスイッチング素子はＰチャネルＭＯＳＦＥＴであり、前記駆動回路は、前記第１のスイッチング素子および前記第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号を出力する、ことを特徴とする。

この構成により、本発明の電力変換装置は、第１のスイッチング素子はＮチャネルＭＯＳＦＥＴであり、第２のスイッチング素子はＰチャネルＭＯＳＦＥＴであり、駆動回路は、第１のスイッチング素子および第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号を出力する。これにより、電力変換装置を構成する駆動回路の部品点数を減らすことができる。また、共通に駆動する駆動信号を出力することにより、デッドタイムを最小化することができるため、スイッチングの高周波化に伴い変調の歪みや損失の増加につながることを防ぐことができ、電力変換装置の高性能化を図ることができる。

また、本発明の電力変換装置は、前記第１のスイッチング素子および前記第２のスイッチング素子は、Ｓｉデバイスである、ことを特徴とする。

この構成により、スイッチングレグでは、低抵抗なＳｉ（Silicon、ケイ素）デバイスであるＰチャネルＭＯＳＦＥＴを使用することにより、電力変換装置の高性能化を図ることができる。

また、本発明の電力変換装置は、前記スイッチングレグを複数台備え、複数台のスイッチングレグ各々に対して前記駆動回路を設けて構成される、ことを特徴とする。

この構成により、スイッチングレグを複数台備える電力変換装置において、駆動回路の部品点数を半減することができる。

また、本発明の電力変換装置は、前記駆動回路は、絶縁電源とフォトカプラを備え、前記絶縁電源は、前記スイッチングレグの前記出力端子に接続される基準電圧入力端子の電位を基準電位として、前記基準電位より高い電位を生成して、生成した電位を第１の電源電圧出力端子から出力し、前記基準電位より低い電位を生成して、生成した電位を第２の電源電圧出力端子から出力し、前記フォトカプラは、出力回路側の電源のうち高電位側電源が前記第１の電源電圧出力端子に接続され、低電位側電源が前記第２の電源電圧出力端子に接続され、入力信号がＨレベルのとき、電位が高電位の前記駆動信号を前記ゲート端子に接続された第２の出力端子へ出力し、前記入力信号がＬレベルのとき、電位が低電位の前記駆動信号を前記第２の出力端子へ出力する、ことを特徴とする。

この構成により、駆動回路は、第１のスイッチング素子および第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号を出力することができる。

また、本発明の電力変換装置は、前記駆動回路は、絶縁電源とフォトカプラと第２のフォトカプラを備え、前記絶縁電源は、基準電圧入力端子の電位を基準電位として、前記基準電位より高い電位を生成して、生成した電位を第１の電源電圧出力端子から出力し、前記基準電位より低い電位を生成して、生成した電位を第２の電源電圧出力端子から出力し、前記フォトカプラは、出力回路側の電源のうち高電位側電源が前記第１の電源電圧出力端子に接続され、低電位側電源が前記第２の電源電圧出力端子に接続され、入力信号がＨレベルのとき、電位が高電位の前記駆動信号を前記ゲート端子に接続された第２の出力端子へ出力し、前記入力信号がＬレベルのとき、電位が低電位の前記駆動信号を前記第２の出力端子へ出力し、前記第２のフォトカプラは、出力回路側の電源のうち高電位側電源が前記第１の電源電圧出力端子に接続され、低電位側電源が前記基準電圧入力端子に接続され、第２の入力信号がＨレベルのとき、電位が高電位の第２の駆動信号を前記出力端子に接続された第３の出力端子へ出力し、前記第２の入力信号がＬレベルのとき、電位が前記基準電位の第２の駆動信号を前記第３の出力端子へ出力する、ことを特徴とする。

この構成により、スイッチングレグの出力を、電力変換装置の停止時、負荷短絡時、負荷地絡時のユーザ保護および電力変換装置の保護のため、両方のスイッチング素子をオフ状態にすることができる。この後もＭＯＳＦＥＴ自体が持つ逆導電性によって、第１もしくは第２のスイッチング素子に電流が流れるが、電流が速やかに減少することになるので保護の目的を果たすことができる。

本発明によれば、低コスト化が図られた、高性能な電力変換装置を提供することができる。

第１の実施形態の電力変換装置の構成を示す回路図である。 負荷電流が正の場合の負荷電圧の時間変化を示す図である。 負荷電流が負の場合の負荷電圧の時間変化を示す図である。 第２の実施形態の電力変換装置の構成を示す回路図である。 第３の実施形態の駆動回路２ａの構成を示す回路図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

［第１の実施形態］
図１は、第１の実施形態の電力変換装置の構成を示す回路図である。
電力変換装置は、スイッチングレグ１と駆動回路２とを備える。
なお、電力変換装置は、スイッチングレグ１と駆動回路２とを備えることが特徴であり、図１に示すコンデンサＣ１、コンデンサＣ２、抵抗ＲおよびコイルＬは必須のものではない。コンデンサＣ１およびコンデンサＣ２は通常の３相インバータ回路などに用いられる平滑コンデンサと同様のものであり、抵抗ＲおよびコイルＬは模擬負荷である。すなわち、図１は、例えばハーフブリッジインバータを模式的に表した図面となる。

スイッチングレグ１は、パワー半導体素子として、スイッチング素子Ｔ１（第１のスイッチング素子）とスイッチング素子Ｔ２（第２のスイッチング素子）とを備える。
スイッチング素子Ｔ１は、ＮチャネルＭＯＳＦＥＴであり、ドレイン端子Ｔｄｎが高電位端子ＴＨに接続され、ゲート端子Ｔｇｎが駆動回路２の出力端子Ｔｏｕｔ２（第２の出力端子）に接続され、ソース端子Ｔｓｎがスイッチングレグ１の出力端子Ｔｏｕｔ１（出力端子）に接続される。また、スイッチング素子Ｔ１はボディダイオードを含んでいる。ボディダイオードの電流の向きは、ソース端子Ｔｓｎからドレイン端子Ｔｄｎへ電流を流す向きである。また、スイッチング素子Ｔ１に逆並列に接続されたダイオードを設けてもよい。ダイオードの電流の向きは、ソース端子Ｔｓｎからドレイン端子Ｔｄｎへ電流を流す向きである。
スイッチング素子Ｔ２は、ＰチャネルＭＯＳＦＥＴであり、ドレイン端子Ｔｄｐが低電位端子ＴＬに接続され、ゲート端子Ｔｇが駆動回路２の出力端子Ｔｏｕｔ２に接続され、ソース端子Ｔｓｐがスイッチングレグ１の出力端子Ｔｏｕｔ１に接続される。また、スイッチング素子Ｔ２はボディダイオードを含んでいる。ボディダイオードの電流の向きは、ドレイン端子Ｔｄｐからソース端子Ｔｓｐへ電流を流す向きである。また、スイッチング素子Ｔ２に逆並列に接続されたダイオードを設けてもよい。ダイオードの電流の向きは、ドレイン端子Ｔｄｐからソース端子Ｔｓｐへ電流を流す向きである。
スイッチング素子Ｔ１およびスイッチング素子Ｔ２各々のゲート端子とソース端子との間は、駆動回路２が出力する駆動信号φｄｒｖにより共通に駆動される。

なお、本実施形態において、スイッチングレグ１のスイッチング素子Ｔ１としてＳｉデバイスであるＮチャネルＭＯＳＦＥＴを、スイッチングレグ１のスイッチング素子Ｔ２としてＳｉデバイスであるＰチャネルＭＯＳＦＥＴを使用している。これは現状において低抵抗化が進むＳｉデバイスであるＰチャネルＭＯＳＦＥＴを使用することにより、電力変換装置の高性能化を図るためである。この低抵抗化は、ＰチャネルＭＯＳＦＥＴのＳｉデバイスの構造により保証されるものであり、保証されるＰチャネルＭＯＳＦＥＴの低抵抗化の程度は、製品としての電力変換装置のスペックにより判断されるものである。

駆動回路２は、絶縁電源２１と、スイッチングレグ１を駆動する駆動信号φｄｒｖを出力するフォトカプラ２２とから構成される。駆動回路２は、スイッチングレグを構成する２つのスイッチング素子が、ＮチャネルＭＯＳＦＥＴで構成される場合、２つのスイッチング素子を相補的にオンオフ動作させるため、図１に示す駆動回路を２台使用していた。なお、２つのスイッチング素子を相補的にオンオフ動作させるとは、２つのスイッチング素子の一方のスイッチング素子をオンさせている状態では、他方のスイッチング素子をオフの状態にし、一方のスイッチング素子をオフさせている状態では、他方のスイッチング素子をオンしている状態にすることをいう。これに対して、本願の電力変換装置では、図１に示すように１台の駆動回路で、２つのスイッチング素子を相補的にオンオフ動作させることが可能となる。

絶縁電源２１は、例えばトランスやＤＣ／ＤＣコンバータにより構成されており、フォトカプラ２２に動作電圧を供給するための回路である。絶縁電源２１は、基準電圧入力端子ＣＯＭがスイッチングレグ１の出力端子Ｔｏｕｔ１に接続され、基準電圧入力端子ＣＯＭの電位を、一例として＋１５Ｖして、出力端子ＨＶＰ（第１の電源電圧出力端子）から出力する。また、絶縁電源２１は、基準電圧入力端子ＣＯＭの電位を、一例として−１５Ｖして、出力端子ＨＶＭ（第２の電源電圧出力端子）から出力する。すなわち、基準電圧入力端子ＣＯＭの電位を基準電位として、出力端子ＨＶＰおよび出力端子ＨＶＭの電位が決まる。決められた出力端子ＨＶＰおよび出力端子ＨＶＭの電位は、フォトカプラ２２の出力側の電源の電位として与えられる。

フォトカプラ２２は、マイコン（不図示）からの入力信号φｇ（ＰＷＭ信号）が入力される。入力信号φｇは、例えばハイ（Ｈ）レベルが５Ｖ、ロウ（Ｌ）レベルが０Ｖの信号である。フォトカプラ２２は、入力信号φｇが入力され、入力信号φｇを増幅した駆動信号φｄｒｖを、ゲート抵抗Ｒｇを介して出力する。駆動信号φｄｒｖの増幅度は、（出力端子ＨＶＰの電位−出力端子ＨＶＭの電位）／５Ｖである。

このように、駆動回路２は、絶縁電源２１とフォトカプラ２２を有している。この絶縁電源２１は、スイッチングレグ１の出力端子Ｔｏｕｔ１に接続される基準電圧入力端子ＣＯＭの電位（Ｖｔｏｕｔ１とする）を基準電位として、基準電位より高い電位（Ｖｈｖｐとする）と基準電位より低い電位（Ｖｈｖｍとする）を生成し、それぞれの生成した電位を出力端子ＨＶＰ、出力端子ＨＶＭから出力する。また、フォトカプラ２２は、出力回路側の電源のうち高電位側電源が出力端子ＨＶＰに接続され、低電位側電源が出力端子ＨＶＭに接続される。フォトカプラ２２は、入力信号φｇがＨレベルのとき、電位が（Ｖｔｏｕｔ１＋Ｖｈｖｐ）である高電位の駆動信号φｄｒｖを出力し、入力信号φｇがＬレベルのとき、電位が（Ｖｔｏｕｔ１−Ｖｈｖｍ）である低電位の駆動信号φｄｒｖを出力する。ここで、Ｖｈｖｐ＝Ｖｈｖｍとする。

このような構成により、駆動回路２は、パワー半導体素子として動作するスイッチングレグ１の両スイッチング素子のゲート−ソース間に、共通の電位（以下、電位差Ｖｇｓとする）を印加することが可能となる。
駆動回路２は、例えば、高電位端子ＴＨの電位が＋３８０Ｖ、低電位端子ＴＬの電位が０Ｖのとき、スイッチングレグ１のスイッチング素子Ｔ１をオン、スイッチング素子Ｔ２をオフさせるため、両スイッチング素子のゲート−ソース間を、共通の電位差Ｖｇｓのうち最大の１５Ｖにより駆動することができる。また、駆動回路２は、スイッチングレグ１のスイッチング素子Ｔ１をオフ、スイッチング素子Ｔ２をオンさせるため、両スイッチング素子のゲート−ソース間を、共通の電位差Ｖｇｓのうち最小の−１５Ｖにより駆動することができる。

すなわち、駆動回路２は、従来ではＮチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとを、相補的にオンオフ動作させるために２台必要であった。これに対し、本願では、駆動回路２は、ＮチャネルＭＯＳＦＥＴおよびＰチャネルＭＯＳＦＥＴを相補的にオンオフ動作させるため、ＮチャネルＭＯＳＦＥＴおよびＰチャネルＭＯＳＦＥＴ各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖを出力するので、１台あればよい。これにより、電力変換装置を構成する駆動回路の部品点数を減らすことができる。

続いて、本実施形態の電力変換装置の高性能化（デットタイムを小さくできること）について、図２および図３を参照しつつ説明する。図２は、負荷電流が正の場合の負荷電圧（Load voltage）の時間変化を示す図であり、図３は、負荷電流が負の場合の負荷電圧の時間変化を示す図である。ここで、負荷電流が正の場合とは、スイッチングレグ１の出力端子Ｔｏｕｔ１から模擬負荷へ電流が流れ出す場合をいい、負荷電流が負の場合とは、スイッチングレグ１の出力端子Ｔｏｕｔ１へ模擬負荷から電流が流れ込む場合をいう。また、負荷電圧とは、スイッチングレグ１の出力端子Ｔｏｕｔ１の電位をいう。
また、負荷電流を正にする場合とは、フォトカプラ２２に入力される入力信号φｇの周波数が、例えば５ｋＨｚでｄｕｔｙ比が０．７の場合である。また、負荷電流を負にする場合とは、フォトカプラ２２に入力される入力信号φｇの周波数が、例えば５ｋＨｚでｄｕｔｙ比が０．３の場合である。また、ここでは、高電位端子ＴＨの電位が５０Ｖ、低電位端子ＴＬの電位が−５０Ｖである場合について説明する。

図２（ａ）に示すように、駆動回路２により、−１３Ｖ〜１３Ｖで変化する電位差Ｖｇｓがスイッチングレグ１のスイッチング素子Ｔ１およびスイッチング素子Ｔ２各々のゲート−ソース間に共通に加わる。
スイッチングを始めるとき（時刻ｔ＝０）、駆動回路２によりスイッチング素子Ｔ１のゲート−ソース間容量を充電し、スイッチング素子Ｔ２のゲート−ソース間容量を放電するため、時間を１μｓ程度要する。
電位差Ｖｇｓがスイッチング素子Ｔ２の閾値−５Ｖになると（時刻ｔ１）、スイッチング素子Ｔ２がオフする。その後、しばらく２μｓの期間、スイッチング素子Ｔ１およびスイッチング素子Ｔ２の両方がオフである時間が続く。電位差Ｖｇｓがスイッチング素子Ｔ１の閾値５Ｖになると（時刻ｔ２）、スイッチング素子Ｔ１がオンする。時刻（ｔ２−ｔ１）の期間がデッドタイムに相当する。

このデッドタイムは、駆動回路２による電位差Ｖｇｓの立ち上りを早くすれば短くできる。このように、駆動回路２が、スイッチングレグ１のスイッチング素子Ｔ１およびスイッチング素子Ｔ２を相補的にオンオフ動作させるため、スイッチングレグ１のスイッチング素子Ｔ１およびスイッチング素子Ｔ２各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖを出力することが、本願の特徴である。

これに対して、スイッチング素子Ｔ１およびスイッチング素子Ｔ２がＮチャネルＭＯＳＦＥＴである場合は、別々の駆動回路でスイッチング素子Ｔ１、スイッチング素子Ｔ２を駆動するため、簡単に両方がオンしない期間を短くするのが難しい。なぜなら、非常に高速でスイッチングさせるため、駆動回路の遅延などを考慮して、確実にスイッチング素子Ｔ２がオフしてから、スイッチング素子Ｔ１をオンさせなければならないため、デッドタイムが非常に長い時間となってしまうからである。

本願では、一つの駆動回路２によりスイッチングレグ１のスイッチング素子Ｔ１およびスイッチング素子Ｔ２を相補的にオンオフ動作させるため、スイッチングレグ１のスイッチング素子Ｔ１およびスイッチング素子Ｔ２各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖを出力するので、デッドタイムを短くでき、両方がオンする期間が発生することを排除できる。

また、スイッチング素子Ｔ２のボディダイオードまたは逆並列接続されたダイオードは、負荷電流が正の場合であるので、時刻ｔ１にスイッチング素子Ｔ２がオフしても、時刻ｔ２まで上向きに電流を流す。時刻ｔ２になると、スイッチング素子Ｔ１がオンするので、ダイオードからの電流パスがスイッチング素子Ｔ１からの電流パスに切り替わって、図２（ａ）に示すように、負荷電圧が−５０Ｖから５０Ｖへと変わるスイッチングが生じる。

逆に、スイッチング素子Ｔ１がオフするとき、図２（ｂ）に示すように、電位差Ｖｇｓがスイッチング素子Ｔ１の閾値５Ｖになると（時刻ｔ３）、スイッチング素子Ｔ１がオフする。ここで、負荷電流が正の場合であるので、スイッチング素子Ｔ１からの電流パスがダイオードからの電流パスに切り替わって、負荷電圧が５０Ｖから−５０Ｖへと変わるスイッチングが生じる。その後、電位差Ｖｇｓがスイッチング素子Ｔ２の閾値−５Ｖになっても（時刻ｔ４）、スイッチングは生じない。

一方、負荷電流が負の場合については、図３（ａ）に示すように、電位差Ｖｇｓがスイッチング素子Ｔ２の閾値−５Ｖになると（時刻ｔ１）、負荷電圧が−５０Ｖから５０Ｖへと変わるスイッチングが生じる。また、図３（ｂ）に示すように、電位差Ｖｇｓがスイッチング素子Ｔ２の閾値−５Ｖになると（時刻ｔ４）、負荷電圧が５０Ｖから−５０Ｖへと変わるスイッチングが生じる。

図２と図３とを比較すると、負荷電圧の立ち上がりおよび立ち下りの時刻が、デッドタイムに相当する期間だけ前後にずれてしまうことが判る。しかしながら、この負荷電圧の立ち上がりおよび立ち下りの時刻のずれは、デッドタイムを短くすることにより、緩和できる。なお、デッドタイムを短くすることは、駆動回路２の出力部のゲート抵抗Ｒｇを小さい値にし、駆動信号φｄｒｖの立ち上がりを早くすることにより可能である。

このように、デッドタイムの期間においては、スイッチング素子Ｔ２のボディダイオードまたは逆並列接続されたダイオードにより、損失が生じる。スイッチング素子Ｔ１およびスイッチング素子Ｔ２がＮチャネルＭＯＳＦＥＴである場合は、デッドタイムが長くなるため、損失の増加を抑制することができない。これに対して、本実施形態では、一つの駆動回路２によりスイッチングレグ１のスイッチング素子Ｔ１およびスイッチング素子Ｔ２を相補的にオンオフ動作させるため、スイッチング素子Ｔ１およびスイッチング素子Ｔ２各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖを出力するので、デッドタイムを短くでき、損失の増加を抑制することができる。

また、負荷電流が正の場合と、負の場合とでは、デッドタイムに相当する分だけ、スイッチングの起こる時刻に誤差が生じ、制御上期待される＋５０Ｖ、−５０Ｖが出力される期間とは異なる期間で＋５０Ｖ、−５０Ｖが出力されることになり、たとえばデューティー比を正弦波状に制御することによって負荷に出力する交流電圧を正弦波とするＰＷＭ変調においては負荷電圧に歪みが生じることとなる。スイッチング素子Ｔ１およびスイッチング素子Ｔ２がＮチャネルＭＯＳＦＥＴである場合は、デッドタイムが長くなるため、歪みの増加を抑制することができない。これに対して、本実施形態では、一つの駆動回路２によりスイッチングレグ１のスイッチング素子Ｔ１およびスイッチング素子Ｔ２を相補的にオンオフ動作させるため、スイッチング素子Ｔ１およびスイッチング素子Ｔ２各々のゲート端子とソース端子との間を共通に駆動する駆動信号を出力するので、デッドタイムを短くでき、歪みの増加を抑制することができる。

このように、本実施形態の電力変換装置は、直流電源の高電位端子ＴＨと出力端子Ｔｏｕｔ１との間に接続されるスイッチング素子Ｔ１（第１のスイッチング素子）と、直流電源の低電位端子ＴＬと出力端子Ｔｏｕｔ１との間に接続されるスイッチング素子Ｔ１（第２のスイッチング素子）と、を有するスイッチングレグ１と、第１のスイッチング素子と第２のスイッチング素子とを、相補的にオンオフ動作させる駆動回路２と、を備える。この電力変換装置において、第１のスイッチング素子はＮチャネルＭＯＳＦＥＴであり、第２のスイッチング素子はＰチャネルＭＯＳＦＥＴであり、駆動回路２は、第１のスイッチング素子および第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖを出力する、ことを特徴とする。

これにより、本実施形態の電力変換装置によれば、駆動回路２が、第１のスイッチング素子および第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖを出力することにより、電力変換装置を構成する駆動回路の部品点数を減らすことができる。また、駆動回路２が、第１のスイッチング素子および第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖを出力することにより、デッドタイムを短くできるため、電力変換装置の高性能化を図ることができる。

［第２の実施形態］
第２の実施形態では、第１の実施形態で説明したスイッチングレグを３台用いた電力変換装置について説明する。
図４は、第２の実施形態の電力変換装置の構成を示す回路図である。図４は、具体例として、三相インバータ回路の主要部の構成を示している。
三相インバータ回路は、スイッチングレグ１Ｕ、スイッチングレグ１Ｖ、およびスイッチングレグ１Ｗの３つのレグを備える。スイッチングレグ１Ｕ、スイッチングレグ１Ｖ、およびスイッチングレグ１Ｗ各々は、高電位端子ＴＨと低電位端子ＴＬとの間に加わる直流電力を負荷の各相（Ｕ相、Ｖ相、Ｗ相）に対応する三相の交流電力に変換し、それぞれの出力端子Ｔｏｕｔ１Ｕ、出力端子Ｔｏｕｔ１Ｖ、出力端子Ｔｏｕｔ１Ｗから出力する。出力端子Ｔｏｕｔ１Ｕ、出力端子Ｔｏｕｔ１Ｖ、出力端子Ｔｏｕｔ１Ｗに接続する負荷としては、例えば三相モータなどを用いることができる。

スイッチングレグ１Ｕ、スイッチングレグ１Ｖ、スイッチングレグ１Ｗ各々は、第１の実施形態で説明したスイッチングレグ１と同様な構成を有している。すなわち、スイッチングレグ１Ｕは、高電位端子ＴＨと低電位端子ＴＬとの間に直列に接続された、スイッチング素子Ｔ１Ｕ（ＮチャネルＭＯＳＦＥＴ）とスイッチング素子Ｔ２Ｕ（ＰチャネルＭＯＳＦＥＴ）とを備える。また、スイッチングレグ１Ｖは、高電位端子ＴＨと低電位端子ＴＬとの間に直列に接続された、スイッチング素子Ｔ１Ｖ（ＮチャネルＭＯＳＦＥＴ）とスイッチング素子Ｔ２Ｖ（ＰチャネルＭＯＳＦＥＴ）とを備える。また、スイッチングレグ１Ｗは、高電位端子ＴＨと低電位端子ＴＬとの間に直列に接続された、スイッチング素子Ｔ１Ｗ（ＮチャネルＭＯＳＦＥＴ）とスイッチング素子Ｔ２Ｗ（ＰチャネルＭＯＳＦＥＴ）とを備える。

また、スイッチングレグ１Ｕ、スイッチングレグ１Ｖ、スイッチングレグ１Ｗ各々は、第１の実施形態で説明したスイッチングレグ１と同様に、それぞれ一つの駆動回路２Ｕ，駆動回路２Ｖ、駆動回路２Ｗから、２つスイッチング素子を駆動する駆動信号φｄｒｖＵ、駆動信号φｄｒｖＶ、駆動信号φｄｒｖＷが入力される。
すなわち、駆動回路２Ｕは、マイコンから入力される入力信号φｇＵ（ＰＷＭ信号）に基づいて、スイッチングレグ１Ｕを構成するスイッチング素子Ｔ１Ｕおよびスイッチング素子Ｔ２Ｕに対して、スイッチング素子Ｔ１Ｕおよびスイッチング素子Ｔ２Ｕ各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖＵを出力する。
また、駆動回路２Ｖは、マイコンから入力される入力信号φｇＶ（ＰＷＭ信号）に基づいて、スイッチングレグ１Ｖを構成するスイッチング素子Ｔ１Ｖおよびスイッチング素子Ｔ２Ｖに対して、スイッチング素子Ｔ１Ｖおよびスイッチング素子Ｔ２Ｖ各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖＶを出力する。
また、駆動回路２Ｗは、マイコンから入力される入力信号φｇＷ（ＰＷＭ信号）に基づいて、スイッチングレグ１Ｗを構成するスイッチング素子Ｔ１Ｗおよびスイッチング素子Ｔ２Ｗに対して、スイッチング素子Ｔ１Ｗおよびスイッチング素子Ｔ２Ｗ各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖＷを出力する。

従来の三相インバータ回路では、３台のスイッチングレグにおいて、ＮチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとを相補的にオンオフ動作させるために、駆動回路が６台必要であった。
これに対して、本実施形態の三相インバータ回路では、３台のスイッチングレグにおいて、ＮチャネルＭＯＳＦＥＴおよびＰチャネルＭＯＳＦＥＴを相補的にオンオフ動作させるために、ＮチャネルＭＯＳＦＥＴおよびＰチャネルＭＯＳＦＥＴ各々のゲート端子とソース端子との間を共通に駆動する駆動信号φｄｒｖＵ〜駆動信号φｄｒｖＷを出力する駆動回路２Ｕ〜駆動回路２Ｗが３台あればよい。すなわち、三相インバータ回路を構成する駆動回路の部品点数を６台から３台へと半減することができる。

［第３の実施形態］
第３の実施形態では、第１の実施形態、第２の実施形態で説明したスイッチングレグの出力を、電力変換装置の停止時、負荷短絡時、負荷地絡時のユーザ保護および電力変換装置の保護のため、両方のスイッチング素子をオフ状態にする場合について説明する。
図５は、第３の実施形態の駆動回路２ａの構成を示す回路図である。図５において、図１と同じ部分には、同じ符号を付し、その説明を省略する。
図５に示すように、駆動回路２ａは、駆動回路２に対してフォトカプラ２２ａ（第２のフォトカプラ）を備えている。
フォトカプラ２２ａは、出力回路側の電源のうち高電位側電源が、フォトカプラ２２と同様に、絶縁電源２１の出力端子ＨＶＰに接続され、低電位側電源が基準電圧入力端子ＣＯＭに接続される。フォトカプラ２２ａは、入力信号φｇａ（第２の入力信号）がＨレベルのとき、電位が（Ｖｔｏｕｔ１＋Ｖｈｖｐ）である高電位の駆動信号φｄｒｖａ（第２の駆動信号）を、スイッチングレグ１の出力端子Ｔｏｕｔ１に接続された出力端子Ｔｏｕｔ３（第３の出力端子）に出力する。また、フォトカプラ２２ａは、入力信号φｇａがＬレベルのとき、電位が基準電位の駆動信号φｄｒｖａを出力端子Ｔｏｕｔ３へ出力する。

本実施形態において、フォトカプラ２２ａが（Ｖｔｏｕｔ１＋Ｖｈｖｐ）である高電位の駆動信号φｄｒｖａを出力する期間を、フォトカプラ２２が（Ｖｔｏｕｔ１＋Ｖｈｖｐ）である高電位の駆動信号φｄｒｖを出力する期間と一致させる。これにより、この期間においては、スイッチングレグ１の両スイッチング素子のゲート−ソース間に、共通の電位差Ｖｇｓ＝０を印加することが可能となる。
すなわち、駆動回路２ａは、マイコンから入力される入力信号φｇ、入力信号φｇａをＨレベルにすることにより、両方のスイッチング素子をオフ状態にすることが可能となり、電力変換装置の停止時、負荷短絡時、負荷地絡時のユーザ保護および電力変換装置の保護を行うことができる。この後もＭＯＳＦＥＴ自体が持つ逆導電性によって、第１もしくは第２のスイッチング素子に電流が流れるが、電流が速やかに減少することになるので保護の目的を果たすことができる。

以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
例えば、実施形態では、電力変換装置として三相インバータ回路について説明を行った。しかし、スイッチングレグが２つのスイッチング素子で構成される、例えば、多相インバータ回路や、ＤＣ／ＤＣコンバータ回路、或いはＡＣ／ＤＣコンバータ回路などの電力変換装置などであってもよい。

本発明の電力変換装置は、モータードライブ用インバータ、太陽光発電用パワーコンディショナー、その他自然エネルギーの系統連系装置、ハイブリッド・電気自動車・電気鉄道のドライブ、ＡＣアダプタなど直流電源装置に利用できる。

１，１Ｕ，１Ｖ，１Ｗ…スイッチングレグ、２，２Ｕ，２Ｖ，２Ｗ…駆動回路、２１，２１Ｕ，２１Ｖ，２１Ｗ…絶縁電源、２２，２２Ｕ，２２Ｖ，２２Ｗ，２２ａ…フォトカプラ、Ｔ１，Ｔ１Ｕ，Ｔ１Ｖ，Ｔ１Ｗ，Ｔ２，Ｔ２Ｕ，Ｔ２Ｖ，Ｔ２Ｗ…スイッチング素子、Ｔｇｎ，ＴｇｎＵ，ＴｇｎＶ，ＴｇｎＷ，Ｔｇｐ，ＴｇｐＵ，ＴｇｐＶ，ＴｇｐＷ…ゲート端子、Ｔｓｎ，ＴｓｎＵ，ＴｓｎＶ，ＴｓｎＷ，Ｔｓｐ，ＴｓｐＵ，ＴｓｐＶ，ＴｓｐＷ…ソース端子、Ｔｄｎ，ＴｄｎＵ，ＴｄｎＶ，ＴｄｎＷ，Ｔｄｐ，ＴｄｐＵ，ＴｄｐＶ，ＴｄｐＷ…ドレイン端子、Ｔｏｕｔ１，Ｔｏｕｔ２，ＨＶＰ，ＨＶＭ…出力端子、ＴＨ…高電位端子、ＴＬ…低電位端子、ＣＯＭ…入力端子、Ｒｇ，Ｒ…抵抗、Ｃ１，Ｃ２…コンデンサ、Ｌ…コイル、φｇ，φｇＵ，φｇＶ，φｇＷ…入力信号、φｄｒｖ，φｄｒｖＵ，φｄｒｖＶ，φｄｒｖＷ，φｄｒｖａ…駆動信号

Claims (5)

1. 直流電源の高電位端子と出力端子との間に接続される第１のスイッチング素子と、前記直流電源の低電位端子と前記出力端子との間に接続される第２のスイッチング素子と、を有するスイッチングレグと、
   前記第１のスイッチング素子と前記第２のスイッチング素子とを、相補的にオンオフ動作させる駆動回路と、を備えた電力変換装置において、
   前記第１のスイッチング素子はＮチャネルＭＯＳＦＥＴであり、
   前記第２のスイッチング素子はＰチャネルＭＯＳＦＥＴであり、
   前記駆動回路は、前記第１のスイッチング素子および前記第２のスイッチング素子各々のゲート端子とソース端子との間を共通に駆動する駆動信号を出力する、
   ことを特徴とする電力変換装置。
2. 前記第１のスイッチング素子および前記第２のスイッチング素子は、Ｓｉデバイスである、
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記スイッチングレグを複数台備え、複数台のスイッチングレグ各々に対して前記駆動回路を設けて構成される、
   ことを特徴とする請求項１または請求項２に記載の電力変換装置。
4. 前記駆動回路は、絶縁電源とフォトカプラを備え、
   前記絶縁電源は、前記スイッチングレグの前記出力端子に接続される基準電圧入力端子の電位を基準電位として、前記基準電位より高い電位を生成して、生成した電位を第１の電源電圧出力端子から出力し、前記基準電位より低い電位を生成して、生成した電位を第２の電源電圧出力端子から出力し、
   前記フォトカプラは、出力回路側の電源のうち高電位側電源が前記第１の電源電圧出力端子に接続され、低電位側電源が前記第２の電源電圧出力端子に接続され、入力信号がＨレベルのとき、電位が高電位の前記駆動信号を前記ゲート端子に接続された第２の出力端子へ出力し、前記入力信号がＬレベルのとき、電位が低電位の前記駆動信号を前記第２の出力端子へ出力する、
   ことを特徴とする請求項１から請求項３いずれか一項に記載の電力変換装置。
5. 前記駆動回路は、絶縁電源とフォトカプラと第２のフォトカプラを備え、
   前記絶縁電源は、基準電圧入力端子の電位を基準電位として、前記基準電位より高い電位を生成して、生成した電位を第１の電源電圧出力端子から出力し、前記基準電位より低い電位を生成して、生成した電位を第２の電源電圧出力端子から出力し、
   前記フォトカプラは、出力回路側の電源のうち高電位側電源が前記第１の電源電圧出力端子に接続され、低電位側電源が前記第２の電源電圧出力端子に接続され、入力信号がＨレベルのとき、電位が高電位の前記駆動信号を前記ゲート端子に接続された第２の出力端子へ出力し、前記入力信号がＬレベルのとき、電位が低電位の前記駆動信号を前記第２の出力端子へ出力し、
   前記第２のフォトカプラは、出力回路側の電源のうち高電位側電源が前記第１の電源電圧出力端子に接続され、低電位側電源が前記基準電圧入力端子に接続され、第２の入力信号がＨレベルのとき、電位が高電位の第２の駆動信号を前記出力端子に接続された第３の出力端子へ出力し、前記第２の入力信号がＬレベルのとき、電位が前記基準電位の第２の駆動信号を前記第３の出力端子へ出力する、
   ことを特徴とする請求項１から請求項３いずれか一項に記載の電力変換装置。

Images