JP2016111641A - 固体撮像装置及びその駆動方法 - Google Patents

固体撮像装置及びその駆動方法 Download PDF

Info

Publication number
JP2016111641A
JP2016111641A JP2014249713A JP2014249713A JP2016111641A JP 2016111641 A JP2016111641 A JP 2016111641A JP 2014249713 A JP2014249713 A JP 2014249713A JP 2014249713 A JP2014249713 A JP 2014249713A JP 2016111641 A JP2016111641 A JP 2016111641A
Authority
JP
Japan
Prior art keywords
signal
pixels
time
charge
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014249713A
Other languages
English (en)
Other versions
JP6508929B2 (ja
Inventor
雅章 箕輪
Masaaki Minowa
雅章 箕輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014249713A priority Critical patent/JP6508929B2/ja
Priority to US14/929,818 priority patent/US9794497B2/en
Publication of JP2016111641A publication Critical patent/JP2016111641A/ja
Application granted granted Critical
Publication of JP6508929B2 publication Critical patent/JP6508929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】フォトダイオードの飽和による画質の劣化を抑制しうる固体撮像装置及びその駆動方法を提供する。【解決手段】入射した光を光電変換して信号電荷を生成する光電変換部と、光電変換部から転送される信号電荷を蓄積する電荷蓄積部と、電荷蓄積部から転送される信号電荷を蓄積するフローティングディフュージョン部と、電荷蓄積部からフローティングディフュージョン部へ信号電荷を転送し、フローティングディフュージョン部に転送した信号電荷に応じた信号を読み出す読み出し部と、をそれぞれが含む複数の画素とを有する固体撮像装置において、複数の画素の電荷蓄積部からの一のフレームの信号の読み出しの開始の後に、複数の画素の光電変換部への次のフレームのための信号電荷の蓄積を同時に開始し、当該一のフレームの信号の読み出しが完了する前に、複数の画素のうち既に信号を読み出した画素の電荷蓄積部への信号電荷の蓄積を開始する。【選択図】図４

Description

本発明は、固体撮像装置及びその駆動方法に関する。
近年、低消費電力や高速読み出しに適したＣＭＯＳイメージセンサを使用した、デジタルビデオカメラやデジタルカメラなどの撮像装置が広く一般に普及している。ＣＭＯＳイメージセンサにおいては、画素を１行毎或いは数行のブロック毎に順次読み出す行順次読み出し動作（ローリングシャッター動作）が基本であるが、全画素同時電子シャッターの機能を有するＣＭＯＳイメージセンサも提案されている。特許文献１には、全画素同時電子シャッターの機能を有するＣＭＯＳイメージセンサのダイナミックレンジを拡大するための技術が開示されている。
特開２００６−２４６４５０号公報
全画素同時電子シャッターの機能を有するＣＭＯＳイメージセンサは、フォトダイオードで生成された信号電荷を一時的に蓄積する電荷蓄積部を有する。この電荷蓄積部に蓄積された信号の読み出し期間は、次のフレームのためのフォトダイオードへの信号電荷の蓄積期間と重複する。しかしながら、電荷蓄積部からの信号の読み出し期間中にフォトダイオードの飽和電荷量を超える信号電荷が発生した場合、飽和電荷量を超えた分の信号電荷は捨てられるため、画質が劣化することがあった。
本発明の目的は、フォトダイオードの飽和による画質の劣化を抑制しうる固体撮像装置及びその駆動方法を提供することにある。
本発明の一観点によれば、入射した光を光電変換して信号電荷を生成する光電変換部と、前記光電変換部から転送される前記信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部から転送される前記信号電荷を蓄積するフローティングディフュージョン部と、前記電荷蓄積部から前記フローティングディフュージョン部へ前記信号電荷を転送し、前記フローティングディフュージョン部に転送した前記信号電荷に応じた信号を読み出す読み出し部と、をそれぞれが含む複数の画素と、前記複数の画素の前記電荷蓄積部からの一のフレームの信号の読み出しの開始の後に、前記複数の画素の前記光電変換部への次のフレームのための信号電荷の蓄積を同時に開始し、前記一のフレームの前記信号の読み出しが完了する前に、前記複数の画素のうち既に信号を読み出した画素の前記電荷蓄積部への信号の蓄積を開始するように、前記読み出し部を制御する制御部とを有することを特徴とする固体撮像装置が提供される。
また、本発明の他の一観点によれば、入射した光を光電変換して信号電荷を生成する光電変換部と、前記光電変換部から転送される前記信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部から転送される前記信号電荷を蓄積するフローティングディフュージョン部と、前記電荷蓄積部から前記フローティングディフュージョン部へ前記信号電荷を転送し、前記フローティングディフュージョン部に転送した前記信号電荷に応じた信号を読み出す読み出し部と、をそれぞれが含む複数の画素とを有する固体撮像装置の駆動方法であって、前記複数の画素の前記電荷蓄積部からの一のフレームの信号の読み出しの開始の後に、前記複数の画素の前記光電変換部への次のフレームのための信号電荷の蓄積を同時に開始し、前記一のフレームの前記信号の読み出しが完了する前に、前記複数の画素のうち既に信号を読み出した画素の前記電荷蓄積部への信号電荷の蓄積を開始することを特徴とする固体撮像装置の駆動方法が提供される。
本発明によれば、光電変換部の飽和による画質への影響を低減することができる。
本発明の第１実施形態による固体撮像装置の構成を示すブロック図である。 本発明の第１実施形態による固体撮像装置の画素の回路構成を示す図である。 本発明の第１実施形態による固体撮像装置の画素領域の構成を示す図である。 本発明の第１実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。 本発明の第２実施形態による固体撮像装置の画素領域の構成を示す図である。 本発明の第３実施形態による固体撮像装置の画素の回路構成を示す図である。 本発明の第３実施形態による固体撮像装置の駆動方法を示すタイミングチャート（その１）である。 本発明の第３実施形態による固体撮像装置の駆動方法を示すタイミングチャート（その２）である。 本発明の第４実施形態による固体撮像装置の画素の回路構成を示す図である。 本発明の第４実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。 本発明の第５実施形態による撮像システムの構成を示す概略図である。
［第１実施形態］
本発明の第１実施形態による固体撮像装置及びその駆動方法について、図１乃至図４を用いて説明する。
図１は、本実施形態による固体撮像装置の構成を示すブロック図である。図２は、本実施形態による固体撮像装置の画素の回路構成を示す図である。図３は、本実施形態による固体撮像装置の画素領域の構成を示す図である。図４は、本実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。
はじめに、本実施形態による固体撮像装置の構造について、図１乃至図３を用いて説明する。
本実施形態による固体撮像装置１００は、図１に示すように、画素領域１０、垂直走査回路２０、列読み出し回路３０、水平走査回路４０を有している。
画素領域１０には、複数の画素１２が行方向及び列方向に沿って行列状に配置されている。図１には、図面の簡略化のため、画素アレイのうち一部の画素１２のみを示している。行方向及び列方向に配置される画素１２の数は、特に限定されるものではない。なお、本明細書において、行方向とは図面において横方向（水平方向）を示し、列方向とは図面において縦方向（垂直方向）を示すものとする。
画素１２は、図２に示すように、フォトダイオード１０１、第１転送トランジスタ１０４、第２転送トランジスタ１０５を含む。画素１２は、また、リセットトランジスタ１０６、増幅トランジスタ１０７、選択トランジスタ１０８、オーバーフロードレイン制御トランジスタ１０９を含む。
フォトダイオード（以下、「ＰＤ」と表記する）１０１のアノードは接地電圧線に接続され、カソードは第１転送トランジスタ１０４のソース及びオーバーフロードレイン（以下、「ＯＦＤ」と表記する）制御トランジスタ１０９のソースに接続されている。第１転送トランジスタ１０４のドレインは、第２転送トランジスタ１０５のソースに接続されている。第１転送トランジスタ１０４のドレインと第２転送トランジスタ１０５のソースとの間の接続ノードは、電荷蓄積部（以下、「ＭＥＭ」と表記する）１０２を構成している。図１には、ＭＥＭ１０２を容量素子で表している。第２転送トランジスタ１０５のドレインは、リセットトランジスタ１０６のソース及び増幅トランジスタ１０７のゲートに接続されている。第２転送トランジスタ１０５のドレイン、リセットトランジスタ１０６のソース及び増幅トランジスタ１０７のゲートの接続ノードは、フローティングディフュージョン部（以下、「ＦＤ部」と表記する）１０３を構成している。リセットトランジスタ１０６のドレイン及び増幅トランジスタ１０７のドレインは、電源電圧線（電圧Ｖｄｄ）に接続されている。増幅トランジスタ１０７のソースは、選択トランジスタ１０８のドレインに接続されている。
なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソース及びドレインの一部或いは全部が逆の名称で呼ばれることもある。本明細書では、ＰＤにより生成された信号電荷の伝搬経路に位置するトランジスタについては、信号電荷が流入するノードをソース、信号電荷が流出するノードをドレインと表記している。
ＰＤ１０１は、入射する光の強さに応じた信号電荷を生成する光電変換部である。第１転送トランジスタ１０４は、ＰＤ１０１において生成・蓄積されている電荷をＭＥＭ１０２に転送するためのものである。第２転送トランジスタ１０５は、ＭＥＭ１０２に蓄積されている電荷をＦＤ部１０３に転送するためのものである。リセットトランジスタ１０６は、ＦＤ部１０３の電荷をリセットする際に用いられる。増幅トランジスタ１０７は、ＦＤ部１０３の電荷量に応じた信号を増幅して出力するためのものである。選択トランジスタ１０８は、読み出す画素１２を選択するためのものである。ＯＦＤ制御トランジスタ１０９は、ＰＤ１０１の電荷をリセットする際に用いられる。
なお、画素領域１０に配置される複数の画素１２のうちの一部は、後述するように、遮光された画素や、ＰＤを含まないダミー画素で構成されることもある。
画素領域１０の画素アレイの各行には、行方向に延在して、駆動信号線１４がそれぞれ配置されている。駆動信号線１４は、行方向に並ぶ画素１２に共通の信号線をなしている。駆動信号線１４は、垂直走査回路２０に接続されている。駆動信号線１４には、画素１２から信号を読み出す際に、垂直走査回路２０から所定のタイミングで、画素１２の画素読み出し部を駆動するための所定の駆動信号が出力される。垂直走査回路２０は、画素１２の画素読み出し部を制御して画素１２から画素信号を読み出すための制御部である。図１には、各行に１本ずつの駆動信号線１４を示しているが、典型的には各行に複数の駆動信号線が含まれる。
図２に示す画素１２の場合、駆動信号線１４には、リセット信号線ＲＥＳ、第１転送ゲート信号線ＴＸ１、第２転送ゲート信号線ＴＸ２、選択信号線ＳＥＬ、ＯＦＤ制御信号線ＯＦＤが含まれる。リセット信号線ＲＥＳは、リセットトランジスタ１０６のゲートに接続されており、垂直走査回路２０から出力されるリセット制御信号ＰＲＥＳによってリセットトランジスタ１０６の動作を制御するためのものである。第１転送ゲート信号線ＴＸ１は、第１転送トランジスタ１０４のゲートに接続されており、垂直走査回路２０から出力される第１転送ゲート制御信号ＰＴＸ１によって第１転送トランジスタ１０４の動作を制御するためのものである。第２転送ゲート信号線ＴＸ２は、第２転送トランジスタ１０５のゲートに接続されており、垂直走査回路２０から出力される第２転送ゲート制御信号ＰＴＸ２によって第２転送トランジスタ１０５の動作を制御するためのものである。選択信号線ＳＥＬは、選択トランジスタ１０８のゲートに接続されており、垂直走査回路２０から出力される選択制御信号ＰＳＥＬによって選択トランジスタ１０８の動作を制御するためのものである。ＯＦＤ制御信号線ＯＦＤは、ＯＦＤ制御トランジスタ１０９のゲートに接続されており、垂直走査回路２０から出力されるＯＦＤ制御信号ＰＯＦＤによってＯＦＤ制御トランジスタ１０９の動作を制御するためのものである。
画素領域１０の画素アレイの各列には、列方向に延在して、垂直信号線１６が配置されている。垂直信号線１６は、列方向に並ぶ画素１２の選択トランジスタ１０８のソースに接続されており、これら画素１２に共通の信号線をなしている。垂直信号線１４の一端部は、列読み出し回路３０及び電流源１８に接続されている。
列読み出し回路３０は、画素領域１０から出力される画素信号を列毎に読み出すための回路である。列読み出し回路３０には、水平走査回路４０が接続されている。列読み出し回路３０は、水平走査回路４０からの制御信号に基づき、画素１２から読み出された画素信号を列毎に順次、出力回路（図示せず）へ出力する。
画素領域１０は、図３に示すように、有効領域５０、垂直オプティカルブラック領域（以下、「垂直ＯＢ領域」と表記する）領域５２及び水平オプティカルブラック領域（以下、「水平ＯＢ領域」と表記する）５４を有する。画素領域１０内に行列状に配置された画素１２は、行単位或いは列単位で各領域に割り当てられる。
有効領域５０は、図２の画素１２が行列状に配置された連続した領域であり、この領域上に結像した像の画像信号を得るための領域である。
水平ＯＢ領域５４は、有効領域５０に隣接して行方向に配置される。水平ＯＢ領域５４は、遮光された画素１２又はＰＤを含まないダミー画素で構成され、黒レベルの基準信号を得るため、或いは、行毎のばらつきを補正するために用いられる。水平ＯＢ領域５４の画素１２（或いはダミー画素）と、有効領域５０の画素１２とは、画素アレイの異なる列に配置されている。
垂直ＯＢ領域５２は、有効領域５０に隣接して列方向に配置される。垂直ＯＢ領域５２は、遮光された画素１２又はＰＤを含まないダミー画素で構成され、黒レベルの基準信号を得るため、或いは、列毎のばらつきを補正するために用いられる。垂直ＯＢ領域５２の画素１２（或いはダミー画素）と、有効領域５０の画素１２とは、画素アレイの異なる行に配置されている。
また、画素領域１０は、図３に示すように、行により領域１（第１の領域）と領域２（第２の領域）とに分けられる。画素領域１０からの画素信号の読み出しの際、領域１内の画素１２が領域２内の画素１２よりも先に読み出される。図３の例において、領域１は、有効領域５０の画素１２が属する総ての行を含む。領域２は、垂直ＯＢ領域５２の画素１２が属する行の少なくとも一部を含む。領域２が垂直ＯＢ領域５２の画素１２が属する行の一部のみを含む場合、垂直ＯＢ領域５２の画素１２が属するその他の行は、領域１に含まれる。
次に、本実施形態による固体撮像装置の駆動方法について、図４を用いて説明する。図４（ａ）は１フレーム期間における動作を示すタイミングチャートであり、図４（ｂ）は１水平期間における動作を示すタイミングチャートである。なお、１水平期間とは、１行分の画素信号を読み出す期間である。
図４（ａ）において、時刻ｔ３０１から時刻ｔ３０８までが、ここで説明する１フレーム期間（図中、当該フレーム）である。時刻ｔ３０１から時刻ｔ３０４までが前フレーム期間と重なっており、時刻ｔ３０５から時刻ｔ３０８までが次フレーム期間と重なっている。
時刻ｔ３０１において、ＭＥＭ１０２には、前フレームの信号電荷が蓄積されている。画素領域１０内の画素１２のうち、領域１内の画素１２のＭＥＭ１０２に蓄積されている信号電荷は、時刻ｔ３０１〜時刻ｔ３０３の期間に順次読み出される（以下、ＭＥＭ１０２からの読み出し動作を、「ＭＥＭ読み出し」と表記する）。また、領域２内の画素１２のＭＥＭ１０２に蓄積されている信号電荷は、続く時刻ｔ３０３〜時刻ｔ３０４の期間に順次読み出される（ＭＥＭ読み出し）。なお、時刻ｔ３０１〜時刻ｔ３０４のＭＥＭ読み出しの手順は、後述する時刻ｔ３０５〜時刻ｔ３０８のＭＥＭ読み出しの手順と同じであるため、ここでは説明を省略する。
前フレームのＭＥＭ読み出しと並行して、時刻ｔ３０１から、次のフレーム期間（図中、当該フレーム）が開始する。
時刻ｔ３０１において、第１転送ゲート制御信号ＰＴＸ１はローレベルであり、第１転送トランジスタ１０４はオフしている。
時刻ｔ３０１〜時刻ｔ３０２において、垂直走査回路２０から、総ての行のＯＦＤ制御信号線ＯＦＤにハイレベルのＯＦＤ制御信号ＰＯＦＤが出力される。これにより、ＯＦＤ制御トランジスタ１０９がオンし、総ての画素１２のＰＤ１０１がリセットされる（以下、ＰＤ１０１のリセット期間を「ＰＤリセット」と表記する）。
次いで、時刻ｔ３０２においてＯＦＤ制御信号ＰＯＦＤがローレベルになると、ＯＦＤ制御トランジスタ１０９がオフしてＰＤ１０１のリセットが解除され、全画素同時にＰＤ１０１において信号電荷の蓄積が開始される。
時刻ｔ３０２〜時刻ｔ３０３の期間において、領域１のＰＤ１０１で生成された信号電荷は、そのままＰＤ１０１に蓄積される（以下、ＰＤ１０１における信号電荷の蓄積期間を、「ＰＤ蓄積」と表記する）。また、時刻ｔ３０２〜時刻ｔ３０４の期間において、領域２のＰＤ１０１で生成された信号電荷は、そのままＰＤ１０１に蓄積される（ＰＤ蓄積）。
次いで、時刻ｔ３０３〜時刻ｔ３０５において、垂直走査回路２０から、領域１内の画素１２に接続された第１転送ゲート制御信号線ＴＸ１に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１が出力される。これにより、領域１内の画素１２の第１転送トランジスタ１０４がオンし、領域１内の画素１２のＰＤ１０１に蓄積されていた信号電荷がＭＥＭ１０２に転送される。なお、時刻ｔ３０３において、領域１の前フレームのＭＥＭ読み出しは終了しており、領域１内の画素１２のＭＥＭ１０２は空になっている。また、時刻ｔ３０３〜時刻ｔ３０５において、領域１内の画素１２に接続された第１転送ゲート制御信号ＰＴＸ１は常時ハイレベルであり、ＰＤ１０１で生成された信号電荷は即座にＭＥＭ１０２へ転送され、ＭＥＭ１０２に蓄積される。以下、ＭＥＭ１０２への信号電荷の蓄積期間を、「ＭＥＭ蓄積」と表記する。
また、時刻ｔ３０３よりも後の時刻ｔ３０４〜時刻ｔ３０５において、垂直走査回路２０から、領域２内の画素１２に接続された第１転送ゲート制御信号線ＴＸ１に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１が出力される。これにより、領域２内の画素１２の第１転送トランジスタ１０４がオンし、領域２内の画素１２のＰＤ１０１に蓄積されていた信号電荷がＭＥＭ１０２に転送される。なお、時刻ｔ３０４において、領域２の前フレームのＭＥＭ読み出しは終了しており、領域２内の画素１２のＭＥＭ１０２は空になっている。また、時刻ｔ３０４〜時刻ｔ３０５において、領域２内の画素１２に接続された第１転送ゲート制御信号ＰＴＸ１は常時ハイレベルであり、ＰＤ１０１で生成された信号電荷は即座にＭＥＭ１０２へ転送され、ＭＥＭ１０２に蓄積される（ＭＥＭ蓄積）。
次いで、時刻ｔ３０５において総ての行の第１転送ゲート制御信号ＰＴＸ１がローレベルになると、第１転送トランジスタ１０４がオフし、総ての画素１２で同時にＭＥＭ１０２への信号電荷の転送が終了する。このような駆動により、総ての画素１２において信号電荷の蓄積期間の揃った信号を取得することが可能となり、グローバル電子シャッターを実現することができる。
次いで、時刻ｔ３０５〜時刻ｔ３０６において、垂直走査回路２０から、総ての行のＯＦＤ制御信号線ＯＦＤにハイレベルのＯＦＤ制御信号ＰＯＦＤが出力される。これにより、ＯＦＤ制御トランジスタ１０９がオンし、ＰＤ１０１がリセットされる（ＰＤリセット）。
次いで、時刻ｔ３０６においてＯＦＤ制御信号ＰＯＦＤがローレベルになると、ＯＦＤ制御トランジスタ１０９がオフしてＰＤ１０１のリセットが解除され、次のフレーム（図中、次フレーム）の信号蓄積が開始される（ＰＤ蓄積）。
また、時刻ｔ３０５〜時刻ｔ３０７において、領域１内の画素１２のＭＥＭ１０２に蓄積されている信号電荷が順次読み出される（ＭＥＭ読み出し）。
次いで、時刻ｔ３０７〜時刻ｔ３０８において、領域２内の画素１２のＭＥＭ１０２に蓄積されている信号電荷が順次読み出される（ＭＥＭ読み出し）。
時刻ｔ３０５〜時刻ｔ３０７における領域１内の画素１２からのＭＥＭ読み出し方法と、時刻ｔ３０７〜時刻ｔ３０８における領域２内の画素１２からのＭＥＭ読み出し方法は、図４（ｂ）のタイミングチャートに従う。
まず、時刻ｔ３１１において、垂直走査回路２０から、読み出し対象の画素行の選択信号線ＳＥＬに、ハイレベルの選択信号ＰＳＥＬが出力される。これにより、当該画素行に属する画素１２の選択トランジスタ１０８がオンし、読み出す画素行が選択される。
また、時刻ｔ３１１〜時刻ｔ３１２において、読み出し対象の画素行のリセット信号線ＲＥＳには、垂直走査回路２０からハイレベルのリセット制御信号ＰＲＥＳが出力されており、ＦＤ部１０３はリセット状態となっている。
次いで、時刻ｔ３１２においてリセット制御信号ＰＲＥＳがローレベルになると、リセットトランジスタ１０６がオフし、ＦＤ部１０３のリセットが解除される。垂直信号線１６には、ＦＤ部１０３のリセットレベルに相当する画素信号が出力される。
次いで、時刻ｔ３１２〜時刻ｔ３１３において、垂直信号線１６に出力されたＦＤ部１０３のリセットレベルに相当する信号を、列読み出し回路３０により取得する（以下、リセットレベルに相当する信号の読み出しを「Ｎ読み」と表記する）。なお、列読み出し回路３０には、公知の列読み出し回路の構成を適用することができる。ここでは、列読み出し回路３０についての詳細な説明は省略する。
次いで、時刻ｔ３１３〜時刻ｔ３１４において、垂直走査回路２０から、読み出し対象の画素行の第２転送ゲート制御信号線ＴＸ２に、ハイレベルの第２転送ゲート制御信号ＰＴＸ２が出力される。これにより、当該画素行に属する画素１２の第２転送トランジスタ１０５がオンし、ＭＥＭ１０２に蓄積されていた信号電荷がＦＤ部１０３へ転送される。これにより、ＭＥＭ１０２に蓄積されていた信号電荷の量に応じた信号が、増幅トランジスタ１０７で増幅されて垂直信号線１６に出力される。
次いで、時刻ｔ３１４〜時刻ｔ３１５において、垂直信号線１６に出力された信号電荷の量に応じた信号を、列読み出し回路３０により取得する（以下、信号電荷の量に応じた信号の読み出しを「Ｓ読み」と表記する）。Ｓ読みで取得した信号とＮ読みで取得した信号との差分を取ることで、リセットトランジスタ１０６のリセットノイズや増幅トランジスタ１０７の閾値ばらつきなど、Ｓ読み及びＮ読みの際に共通して重畳するノイズ成分を除去することができる。
次いで、時刻ｔ３１５において、垂直走査回路２０から、読み出し対象の画素行のリセット信号線ＲＥＳに、ハイレベルのリセット信号ＰＲＥＳが出力される。これにより、リセットトランジスタ１０６がオンし、ＦＤ部１０３がリセットされる。
次いで、時刻ｔ３１６において、垂直走査回路２０により、選択信号線ＳＥＬに出力される選択信号ＰＳＥＬがハイレベルからローレベルに遷移される。これにより、選択トランジスタ１０８がオフし、画素行の選択が解除される。
このようにして、時刻ｔ３１１〜時刻ｔ３１７の期間に、行列状に配置された画素１２の１行分の信号読み出しが完了する。
時刻ｔ３０５〜時刻３０７の期間に、領域１内の行を走査しながら、領域１内の行数分この動作を繰り返すことにより、領域１内の画素１２から画素信号を読み出すことができる。時刻ｔ３１１〜時刻ｔ３１７の間の時間をＴｈとすると、（Ｔｈ×領域１の行数）が、図４（ａ）の時刻ｔ３０１〜時刻ｔ３０３及び時刻ｔ３０５〜時刻ｔ３０７の時間に等しい。
同様に、時刻ｔ３０７〜時刻３０８の期間に、領域２内の行を走査しながら、領域２内の行数分この動作を繰り返すことにより、領域２内の画素１２から画素信号を読み出すことができる。時刻ｔ３１１〜時刻ｔ３１７の間の時間をＴｈとすると、（Ｔｈ×領域２の行数）が、図４（ａ）の時刻ｔ３０３〜時刻ｔ３０４及び時刻ｔ３０７〜時刻ｔ３０８の時間に等しい。なお、領域２の一部の行又は全部の行を、１フレームの読み出し期間中に複数回巡回して読み出すこともあり得る。この場合は、重複して読み出す行を別の行として行数をカウントする。
以上のような駆動をする場合、ＭＥＭ１０２は、時刻ｔ３０２〜時刻ｔ３０５の信号蓄積期間にＰＤ１０１で生成される信号電荷（ここでは、電子を例に説明する）を蓄積できる必要がある。これに対し、ＰＤ１０１は、前フレームの信号読み出し期間である時刻ｔ３０２〜時刻ｔ３０４に生成される電子のみを蓄積できればよい。そのため、ＰＤ１０１の飽和電子数をＭＥＭ１０２の飽和電子数よりも小さく設計することができる。ＰＤ１０１の飽和電子数をＳｐ、ＭＥＭ１０２の飽和電子数をＳｍ、時刻ｔ３０２〜時刻ｔ３０５の時間をＴａ、時刻ｔ３０２〜時刻ｔ３０４の時間をＴｒとして、例えば、Ｓｐ＝Ｓｍ×Ｔｒ／Ｔａ（＜Ｓｍ）とすることができる。ＰＤ１０１の飽和電子数が少なくてよい分、ＰＤ１０１の面積を小さくし、ＭＥＭ１０２に大きな面積を割り当てることで、ＭＥＭ１０２の飽和電子数を大きくし、ダイナミックレンジを拡大することができる。
しかし、このような設計をした場合、瞬間的に強い光が入射するような状況下で画質が劣化するという課題が生じることがある。例えば、時刻ｔ３０２〜時刻ｔ３０４の期間に強い光が照射され、ＭＥＭ１０２が飽和する量の電子がＰＤ１０１で発生したとする。ＰＤ１０１にはその飽和電子数の電子しか蓄積できないため、溢れた電子は捨てられる。ＰＤ１０１の飽和電子数がＭＥＭ１０２の飽和電子数より少ないため、時刻ｔ３０４においてＰＤ１０１の信号をＭＥＭ１０２に転送しても、ＭＥＭ１０２は飽和せず、本来飽和出力に相当する強い光が入射したにもかかわらず、飽和出力が得られない。時刻ｔ３０２〜時刻ｔ３０４の期間にＰＤ１０１が飽和し、飽和電子数を超えて発生した電子が捨てられることで、画質の劣化が生じる。
このような観点から、本実施形態による固体撮像装置の駆動方法では、領域１の画素１２からのＭＥＭ読み出しを、領域２の画素１２からのＭＥＭ読み出しよりも先に行う。そして、領域１の画素１２のＭＥＭ読み出し終了後、領域２の画素１２のＭＥＭ読み出し終了よりも前に、次のフレームの読み出しのための処理である、領域１の画素１２のＰＤ１０１からＭＥＭ１０２への信号電荷の転送（ＭＥＭ蓄積）を開始する。これにより、領域１の画素１２のＰＤ１０１で信号電荷を蓄積する期間を、領域２の画素１２の信号読み出し期間である時刻ｔ３０３〜時刻ｔ３０４に相当する時間分だけ短縮することができる。したがって、領域１の画素１２のＰＤ１０１の飽和する可能性が減少し、領域１における画質劣化を軽減することができる。
領域２の画素１２のＰＤ１０１において信号電荷を蓄積する期間は、領域１の画素１２のＰＤ１０１で信号電荷を蓄積する期間に、前フレームにおいて領域２のＭＥＭ読み出しを行う期間を加えた期間（時刻ｔ３０２〜時刻ｔ３０４）となる。このため、本実施形態による駆動方法を採用しても、領域２の画素１２のＰＤ１０１において信号電荷を蓄積する期間は短縮されず、領域２においては上記課題の低減効果はない。しかしながら、図３に示すように領域２が垂直ＯＢ領域５２の一部又は全部である場合、領域２の画素１２は遮光されているか、ＰＤを有しないダミー画素であるため、領域２の画素１２のＰＤ１０１が飽和する心配はなく、上記課題が生じることはない。
なお、図２において、ＰＤ１０１からＭＥＭ１０２への電荷転送、ＭＥＭ１０２からＦＤ部１０３への電荷転送及びＰＤ１０１をリセットする際のＰＤ１０１からＯＦＤへの電荷転送は、完全転送であることが望ましい。完全転送されず転送元に残る電子は、ノイズ要因となるためである。
また、図４では、領域１の画素１２は時刻ｔ３０３〜時刻ｔ３０５の期間に、領域２の画素１２は時刻ｔ３０４〜時刻ｔ３０５の期間に、第１転送ゲート制御信号ＰＴＸ１を常時ハイレベルとしている。しかしながら、ＰＤ１０１に蓄積された信号電荷は、ＰＤ１０１が飽和する前にＭＥＭ１０２に転送すればよく、時刻ｔ３０３〜時刻ｔ３０５又は時刻ｔ３０４〜時刻ｔ３０５の期間に、第１転送ゲート制御信号ＰＴＸ１を間欠的にハイレベルにしてもよい。第１転送ゲート制御信号ＰＴＸ１を常時ハイレベルにすると、第１転送トランジスタ１０４のゲート直下の界面欠陥から発生する暗電流が蓄積され、画質の劣化を招く可能性がある。第１転送トランジスタ１０４を間欠駆動すれば、このような画質劣化を回避することができる。
また、図４では、時刻ｔ３０３又は時刻ｔ３０４において、領域１又は領域２の画素１２の第１転送トランジスタ１０４を一括でオンし、ＭＥＭ１０２への電荷蓄積を同時に開始している。しかしながら、前フレームの信号読み出しが終了した画素から順次第１転送トランジスタ１０４をオンし、ＭＥＭ１０２での蓄積を開始するようにしてもよい。この場合、領域１の画素１２については時刻ｔ３０１〜時刻ｔ３０３において順次第１転送トランジスタ１０４をオンにし、領域２の画素１２については時刻ｔ３０３〜ｔ３０４において順次第１転送トランジスタ１０４をオンにする。このような駆動によっても、上述した本実施形態の効果を得ることができる。信号の蓄積期間は、第１転送トランジスタ１０４をオンするタイミングには関係なく、ＯＦＤ制御トランジスタ１０９をオフする時刻ｔ３０２と第１転送トランジスタをオフする時刻ｔ３０５で決まる。したがって、このような駆動であっても、グローバル電子シャッターを実現することができる。
このように、本実施形態によれば、全画素同時電子シャッターを用いた固体撮像装置において、光電変換部のみによって信号電荷を蓄積する期間を短縮することができる。これにより、光電変換部において生成される電荷量が飽和電荷量を上回る可能性が減少し、光電変換部の飽和による画質劣化を低減することができる。
［第２実施形態］
本発明の第２実施形態による固体撮像装置及びその駆動方法について、図５を用いて説明する。
図５は、本実施形態による固体撮像装置の画素領域の構成を示す図である。図１乃至図４に示す第１実施形態による固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本実施形態による固体撮像装置及びその駆動方法は、画素領域１０における領域１及び領域２の分け方が異なるほかは、第１実施形態による固体撮像装置及びその駆動方法と同様である。
第１実施形態では、図３に示すように、有効領域５０の画素１２が属する総ての行を含む領域を領域１、垂直ＯＢ領域５２の画素１２が属する行の少なくとも一部を含む領域を領域２に設定した。
これに対し、本実施形態による固体撮像装置では、有効領域５０の画素１２が属する行のうちの一部を含む領域を、領域１に設定している。そして、垂直ＯＢ領域５２の画素１２が属する総ての行と、有効領域５０の画素１２が属する行のうち領域１に含まれないその他の行とを含む領域を、領域２に設定している。例えば、図５の例では、垂直ＯＢ領域５２の画素１２が属する行とともに、有効領域５０の画素１２が属する行のうち、上端部の１行或いは複数行と下端部の１行或いは複数行とを領域２に設定し、これらの間の複数行を領域１に設定している。
第１実施形態で説明したように、領域２では、ＰＤ１０１において信号電荷を蓄積する期間は短縮されず、ＰＤ１０１の飽和する可能性を減少することはできない。このため、有効領域５０の画素１２が属する行を領域２に含めると、この行においてＰＤ１０１の飽和が生じて画質を劣化する可能性がある。しかしながら、このような場合にも、ＰＤ１０１の飽和を防止したい領域を選んで領域１に設定することで、効率的に画質劣化を抑制することができる。
例えば、瞬間的な光によってＰＤ１０１を飽和させる可能性のある明滅する光源をリアルタイムに検出し、その光源の位置を含む行を領域１に設定するといった駆動方法が考えられる。このようにすることで、有効領域５０の画素１２が属する行を領域２に含めても、ＰＤ１０１の飽和によって画質が劣化することはない。したがって、領域２に属する行数を増やし、領域１のＰＤ１０１における信号電荷の蓄積期間を更に短縮することができ、ＰＤ１０１の飽和が生じて画質を劣化する可能性を更に低減することができる。
なお、本実施形態による駆動方法を用いる場合、領域２には、必ずしも垂直ＯＢ領域５２が配置されていなくてもよい。
このように、本実施形態によれば、全画素同時電子シャッターを用いた固体撮像装置において、光電変換部のみによって信号電荷を蓄積する期間を短縮することができる。これにより、光電変換部において生成される電荷量が飽和電荷量を上回る可能性が減少し、光電変換部の飽和による画質劣化を低減することができる。
［第３実施形態］
本発明の第３実施形態による固体撮像装置及びその駆動方法について、図６乃至図８を用いて説明する。
図６は、本実施形態による固体撮像装置の画素の回路構成を示す図である。図７及び図８は、本実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。図１乃至図５に示す第１及び第２実施形態による固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
はじめに、本実施形態による固体撮像装置の構造について、図６を用いて説明する。
図６は、本実施形態による固体撮像装置の画素領域１０を構成する画素１２のうち、列方向に隣接する２つの画素１２の回路図を示したものである。ここでは便宜上、図６において上側の画素１２を画素１２Ａと表記し、図６において下側の画素１２を画素１２Ｂと表記するものとする。画素領域１０には、この２つの画素１２Ａ，１２Ｂの組を基本単位として、この基本単位が行方向及び列方向に繰り返し配置されている。なお、本実施形態では、別の基本単位に含まれる構成要素を示す場合、対応する構成要素については同一の符号で表すものとする。また、以下の説明において、この基本単位について、「単位領域」と呼ぶこともある。
画素１２Ａは、ＰＤ５０１、２つのＭＥＭ５０３，５０４、３つの第１転送トランジスタ５０８，５０９，５１０、３つの第２転送トランジスタ５１４，５１５，５１６、ＯＦＤ制御トランジスタ５２３を含む。画素１２Ａは、また、リセットトランジスタ５２０、増幅トランジスタ５２１、選択トランジスタ５２２を含む。また、画素１２Ｂは、ＰＤ５０２、２つのＭＥＭ５０５，５０６、３つの第１転送トランジスタ５１１，５１２，５１３、３つの第２転送トランジスタ５１７，５１８，５１９、ＯＦＤ制御トランジスタ５２４を含む。
ＰＤ５０１のアノードは接地電圧線に接続され、カソードは第１転送トランジスタ５０８，５０９，５１０のソース及びＯＦＤ制御トランジスタ５２３のソースに接続されている。第１転送トランジスタ５０８，５０９，５１０のドレインは、第２転送トランジスタ５１４，５１５，５１６のソースに、それぞれ接続されている。第１転送トランジスタ５０８のドレインと第２転送トランジスタ５１４のソースとの接続ノード及び第１転送トランジスタ５０９のドレインと第２転送トランジスタ５１５のソースとの接続ノードは、それぞれ、ＭＥＭ５０３及びＭＥＭ５０４を構成している。図６には、ＭＥＭ５０３，５０４を容量素子で表している。
同様に、ＰＤ５０２のアノードは接地電圧線に接続され、カソードは第１転送トランジスタ５１１，５１２，５１３のソース及びＯＦＤ制御トランジスタ５２４のソースに接続されている。第１転送トランジスタ５１１，５１２，５１３のドレインは、第２転送トランジスタ５１７，５１８，５１９のソースに、それぞれ接続されている。第１転送トランジスタ５１１のドレインと第２転送トランジスタ５１７のソースとの接続ノード及び第１転送トランジスタ５１２のドレインと第２転送トランジスタ５１８のソースとの接続ノードは、それぞれ、ＭＥＭ５０５及びＭＥＭ５０６を構成している。図６には、ＭＥＭ５０５，５０６を容量素子で表している。
第１転送トランジスタ５１０のドレインと第２転送トランジスタ５１６のソースとの間の接続ノードは、また、第１転送トランジスタ５１１のドレインと第２転送トランジスタ５１７のソースとの間の接続ノードに接続されている。第１転送トランジスタ５１３のドレインと第２転送トランジスタ５１９のソースとの間の接続ノードは、列方向に隣接する他の単位領域の第１転送トランジスタ５０８のドレインと第２転送トランジスタ５１４のソースとの間の接続ノードに、接続されている。
第２転送トランジスタ５１４，５１５，５１６，５１７，５１８，５１９のドレインは、リセットトランジスタ５２０のソース及び増幅トランジスタ５２１のゲートに接続されている。第２転送トランジスタ５１４，５１５，５１６，５１７，５１８，５１９のドレインと、リセットトランジスタ５２０のソースと、増幅トランジスタ５２１のゲートとの接続ノードは、ＦＤ部５０７を構成している。リセットトランジスタ５２０のドレイン及び増幅トランジスタ５２１のドレインは、電源電圧線（電圧Ｖｄｄ）に接続されている。増幅トランジスタ５２１のソースは、選択トランジスタ５２２のドレインに接続されている。このように、画素１２Ａ及び画素１２Ｂにおいて、画素読み出し部を構成するリセットトランジスタ５２０、増幅トランジスタ５２１、選択トランジスタ５２２は、共用されている。
第１転送トランジスタ５０８，５０９，５１０，５１１，５１２，５１３のゲートには、駆動信号線１４である第１転送ゲート信号線ＴＸ１１，ＴＸ１２，ＴＸ１３，ＴＸ１４，ＴＸ１５，ＴＸ１６（いずれも図示せず）が、それぞれ接続されている。第１転送ゲート信号線ＴＸ１１，ＴＸ１２，ＴＸ１３，ＴＸ１４，ＴＸ１５，ＴＸ１６には、垂直走査回路２０から、第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２，ＰＴＸ１３，ＰＴＸ１４，ＰＴＸ１５，ＰＴＸ１６が、それぞれ出力される。同様に、第２転送トランジスタ５１４，５１５，５１６，５１７，５１８，５１９のゲートには、駆動信号線１４である第２転送ゲート信号線ＴＸ２１，ＴＸ２２，ＴＸ２３，ＴＸ２４，ＴＸ２５，ＴＸ２６（いずれも図示せず）が、それぞれ接続されている。第２転送ゲート信号線ＴＸ２１，ＴＸ２２，ＴＸ２３，ＴＸ２４，ＴＸ２５，ＴＸ２６には、垂直走査回路２０から、第２転送ゲート制御信号ＰＴＸ２１，ＰＴＸ２２，ＰＴＸ２３，ＰＴＸ２４，ＰＴＸ２５，ＰＴＸ２６が、それぞれ出力される。
次に、本実施形態による固体撮像装置の駆動方法について、図７及び図８を用いて説明する。図７は連続する２フレーム期間における動作を示すタイミングチャートであり、図８（ａ）〜（ｄ）は１水平期間における動作を示すタイミングチャートである。
図７において、時刻ｔ６０１から時刻ｔ６０８までの期間及び時刻ｔ６０５から時刻ｔ６１０までの期間が、それぞれ１フレーム期間である。
時刻ｔ６０１において、ＭＥＭ５０３，５０４，５０５，５０６には、前フレームの信号電荷が蓄積されている。これらのうち、ＭＥＭ５０３，５０４に蓄積されている信号電荷は、時刻ｔ６０１〜時刻ｔ６０３の期間に順次読み出される（ＭＥＭ読み出し）。ＭＥＭ５０３，５０４からのＭＥＭ読み出し方法は、後で説明する図８（ａ）のタイミングチャートに従う。また、ＭＥＭ５０５，５０６に蓄積されている信号電荷は、時刻ｔ６０３〜時刻ｔ６０４の期間に順次読み出される（ＭＥＭ読み出し）。ＭＥＭ５０５，５０６からのＭＥＭ読み出し方法は、後で説明する図８（ｂ）のタイミングチャートに従う。
前フレームのこれらＭＥＭ読み出しと並行して、時刻ｔ６０１から、次のフレーム期間が開始する。
時刻ｔ６０１において、第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２，ＰＴＸ１３，ＰＴＸ１４，ＰＴＸ１５，ＰＴＸ１６はローレベルであり、第１転送トランジスタ５０８，５０９，５１０，５１１，５１２，５１３はオフしている。
時刻ｔ６０１〜時刻ｔ６０２において、垂直走査回路２０から、総ての行のＯＦＤ制御信号線ＯＦＤにハイレベルのＯＦＤ制御信号ＰＯＦＤが出力される。これにより、ＯＦＤ制御トランジスタ５２３，５２４がオンし、総ての画素１２のＰＤ５０１，５０２がリセットされる（ＰＤリセット）。
次いで、時刻ｔ６０２においてＯＦＤ制御信号ＰＯＦＤがローレベルになると、ＯＦＤ制御トランジスタ５２３，５２４がオフしてＰＤ５０１，５０２のリセットが解除され、全画素同時にＰＤ５０１，５０２において信号電荷の蓄積が開始される。時刻ｔ６０２〜時刻ｔ６０３の期間において、ＰＤ５０１で生成された信号電荷はＰＤ５０１に蓄積され、ＰＤ５０２で生成された信号電荷はＰＤ５０２に蓄積される（ＰＤ蓄積）。
次いで、時刻ｔ６０３〜時刻ｔ６０５において、垂直走査回路２０から、第１転送ゲート制御信号線ＴＸ１２，ＴＸ１６に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１２，ＰＴＸ１６が出力される。これにより、第１転送トランジスタ５０９，５１３がオンし、ＰＤ５０１に蓄積された信号電荷がＭＥＭ５０４に、ＰＤ５０２に蓄積された信号電荷が隣接する単位領域のＭＥＭ５０３に、それぞれ転送される。なお、時刻ｔ６０３において、前フレームにおけるＭＥＭ５０３，５０４からのＭＥＭ読み出しは終了しており、ＭＥＭ５０３，５０４は空になっている。また、時刻ｔ６０３〜時刻ｔ６０４において、第１転送ゲート制御信号ＰＴＸ１２は常時ハイレベルであり、ＰＤ５０１で生成された信号電荷は即座にＭＥＭ５０４に転送され、ＭＥＭ５０４に蓄積される。同様に、第１転送ゲート制御信号ＰＴＸ１６は常時ハイレベルであり、ＰＤ５０２で生成された信号電荷は即座に隣接する単位領域のＭＥＭ５０３に転送され、隣接する単位領域のＭＥＭ５０３に蓄積される（ＭＥＭ蓄積）。
次いで、時刻ｔ６０４〜時刻ｔ６０５において、垂直走査回路２０から、第１転送ゲート制御信号線ＴＸ１３，ＴＸ１５に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１３，ＰＴＸ１５が出力される。これにより、第１転送トランジスタ５１０，５１２がオンする。時刻ｔ６０４〜時刻ｔ６０５において、第１転送ゲート制御信号ＰＴＸ１２，ＰＴＸ１３，ＰＴＸ１５，ＰＴＸ１６は常時ハイレベルである。したがって、ＰＤ５０１で生成された信号電荷はＭＥＭ５０４及びＭＥＭ５０５に蓄積され、ＰＤ５０２で生成された信号電荷はＭＥＭ５０６及び隣接する単位領域のＭＥＭ５０３に蓄積される（ＭＥＭ蓄積）。なお、時刻ｔ６０４において、前フレームにおけるＭＥＭ５０５，５０６からのＭＥＭ読み出しは終了しており、ＭＥＭ５０５，５０６は空になっている。
次いで、時刻ｔ６０５において第１転送ゲート制御信号ＰＴＸ１２，ＰＴＸ１３，ＰＴＸ１５，ＰＴＸ１６がローレベルになると、第１転送トランジスタ５０９，５１０，５１２，５１３がオフする。これにより、総ての画素１２で同時にＭＥＭ５０３，５０４，５０５，５０６への信号電荷の転送が終了する。このような駆動により、総ての画素１２において信号電荷の蓄積期間の揃った信号を取得することが可能となり、グローバル電子シャッターを実現することができる。
次いで、時刻ｔ６０５〜時刻ｔ６０６において、垂直走査回路２０から、総ての行のＯＦＤ制御信号線ＯＦＤにハイレベルのＯＦＤ制御信号ＰＯＦＤが出力される。これにより、ＯＦＤ制御トランジスタ５２３，５２４がオンし、ＰＤ５０１，５０２がリセットされる。
次いで、時刻ｔ６０６においてＯＦＤ制御信号ＰＯＦＤがローレベルになると、ＯＦＤ制御トランジスタ５２３，５２４がオフしてＰＤ５０１，５０２のリセットが解除され、次フレームの信号蓄積（ＰＤ蓄積）が開始される。
また、時刻ｔ６０５〜時刻ｔ６０７において、ＭＥＭ５０４，５０５に蓄積されている前フレームの信号電荷を順次読み出す。ＭＥＭ５０４，５０５からのＭＥＭ読み出し方法は、後で説明する図８（ｃ）のタイミングチャートに従う。
次いで、時刻ｔ６０７〜時刻ｔ６０８において、ＭＥＭ５０３，５０６に蓄積されている前フレームの信号電荷を順次読み出す。ＭＥＭ５０３，５０６からのＭＥＭ読み出し方法は、後で説明する図８（ｄ）のタイミングチャートに従う。
次いで、時刻ｔ６０７〜時刻ｔ６０９において、垂直走査回路２０から、第１転送ゲート制御信号線ＴＸ１２，ＴＸ１４に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１２，ＰＴＸ１４が出力される。これにより、第１転送トランジスタ５０９，５１１がオンし、ＰＤ５０１に蓄積された信号電荷がＭＥＭ５０４に、ＰＤ５０２に蓄積された信号電荷がＭＥＭ５０５に、それぞれ転送される。なお、時刻ｔ６０７において、前フレームにおけるＭＥＭ５０４，５０５からのＭＥＭ読み出しは終了しており、ＭＥＭ５０４，５０５は空になっている。
次いで、時刻ｔ６０８〜時刻ｔ６０９において、垂直走査回路２０から、第１転送ゲート制御信号線ＴＸ１１，ＴＸ１５に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１５が出力される。これにより、第１転送トランジスタ５０８，５１２がオンする。時刻ｔ６０８〜時刻ｔ６０９において、第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２，ＰＴＸ１４，ＰＴＸ１５は常時ハイレベルである。したがって、ＰＤ５０１で生成された信号電荷はＭＥＭ５０３及びＭＥＭ５０４に蓄積され、ＰＤ５０２で生成された信号電荷はＭＥＭ５０５及びＭＥＭ５０６に蓄積される（ＭＥＭ蓄積）。なお、時刻ｔ６０８において、前フレームにおけるＭＥＭ５０３，５０６からのＭＥＭ読み出しは終了しており、ＭＥＭ５０３，５０６は空になっている。
次いで、時刻ｔ６０９において第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２，ＰＴＸ１４，ＰＴＸ１５がローレベルになると、第１転送トランジスタ５０８，５０９，５１１，５１２がオフする。これにより、総ての画素１２で同時にＭＥＭ５０３，５０４，５０５，５０６への信号電荷の転送が終了する。
時刻ｔ６０９以降は、時刻ｔ６０１〜時刻ｔ６０９の動作が繰り返し行われる。
時刻ｔ６０１〜時刻ｔ６０３におけるＭＥＭ５０３，５０４からのＭＥＭ読み出し方法は、図８（ａ）のタイミングチャートに従う。
まず、時刻ｔ６１１において、垂直走査回路２０から、読み出し対象の画素行の選択信号線ＳＥＬに、ハイレベルの選択信号ＰＳＥＬが出力される。これにより、当該画素行に属する画素１２の選択トランジスタ５２２がオンし、読み出す画素行が選択される。
また、時刻ｔ６１１〜時刻ｔ６１２において、読み出し対象の画素行のリセット信号線ＲＥＳには、垂直走査回路２０からハイレベルのリセット制御信号ＰＲＥＳが出力されており、ＦＤ部５０７はリセット状態となっている。
次いで、時刻ｔ６１２においてリセット制御信号ＰＲＥＳがローレベルになると、リセットトランジスタ５２０がオフし、ＦＤ部５０７のリセットが解除される。垂直信号線１６には、ＦＤ部５０７のリセットレベルに相当する画素信号が出力される。
次いで、時刻ｔ６１２〜時刻ｔ６１３において、垂直信号線１６に出力されたＦＤ部５０７のリセットレベルに相当する信号を、列読み出し回路３０により取得する（Ｎ読み）。
次いで、時刻ｔ６１３〜時刻ｔ６１４において、垂直走査回路２０から、読み出し対象の画素行の第２転送ゲート制御信号線ＴＸ２１，ＴＸ２２に、ハイレベルの第２転送ゲート制御信号ＰＴＸ２１，ＰＴＸ２２が出力される。これにより、当該画素行に属する画素１２の第２転送トランジスタ５１４，５１５がオンし、ＭＥＭ５０３，５０４に蓄積されていた信号電荷がＦＤ部５０７へ転送される。これにより、ＭＥＭ５０３に蓄積されていた信号電荷とＭＥＭ５０４に蓄積されていた信号電荷との合計の量に応じた信号が、増幅トランジスタ５２１で増幅されて垂直信号線１６に出力される。
次いで、時刻ｔ６１４〜時刻ｔ６１５において、垂直信号線１６に出力された信号電荷の量に応じた信号を、列読み出し回路３０により取得する（Ｓ読み）。Ｓ読みで取得した信号とＮ読みで取得した信号との差分を取ることで、リセットトランジスタ１０６のリセットノイズや増幅トランジスタ１０７の閾値ばらつきなど、Ｓ読み及びＮ読みの際に共通して重畳するノイズ成分を除去することができる。
次いで、時刻ｔ６１５において、垂直走査回路２０から、読み出し対象の画素行のリセット信号線ＲＥＳに、ハイレベルのリセット信号ＰＲＥＳが出力される。これにより、リセットトランジスタ５２０がオンし、ＦＤ部５０７がリセットされる。
次いで、時刻ｔ６１６において、垂直走査回路２０により、選択信号線ＳＥＬに出力される選択信号ＰＳＥＬがハイレベルからローレベルに遷移される。これにより、選択トランジスタ５２２がオフし、画素の選択が解除される。
このようにして、時刻ｔ６１１〜時刻ｔ６１７の期間に、行列状に配置された画素１２の１行分の信号読み出しが完了する。読み出し行を１行おきに走査しながら、全画素領域の行数の１／２に対応する回数、この動作を繰り返すことにより、全画素領域のＭＥＭ５０３及びＭＥＭ５０４に蓄積された信号を読み出すことができる。時刻ｔ６１１〜時刻ｔ６１７の時間をＴｈ＿２とすると、（Ｔｈ＿２×全画素領域の行数×１／２）は、図７の時刻ｔ６０１〜時刻ｔ６０３の時間に等しい。
時刻ｔ６０３〜時刻ｔ６０４におけるＭＥＭ５０５，５０６からのＭＥＭ読み出し方法は、図８（ｂ）のタイミングチャートに従う。時刻ｔ６２１〜時刻ｔ６２７の駆動は、時刻ｔ６２３〜時刻ｔ６２４を除いて、図８（ａ）の時刻ｔ６１１〜時刻ｔ６１７と同じである。
時刻ｔ６２３〜時刻ｔ６２４において、垂直走査回路２０から、読み出し対象の画素行の第２転送ゲート制御信号線ＴＸ２４，ＴＸ２５に、ハイレベルの第２転送ゲート制御信号ＰＴＸ２４，ＰＴＸ２５が出力される。これにより、当該画素行に属する画素１２の第２転送トランジスタ５１７，５１８がオンし、ＭＥＭ５０５，５０６に蓄積されていた信号電荷がＦＤ部５０７に転送される。これにより、ＭＥＭ５０５に蓄積されていた信号電荷とＭＥＭ５０６に蓄積されていた信号電荷との合計の量に応じた信号が、増幅トランジスタ５２１で増幅されて垂直信号線１６に出力される。
読み出し行を１行おきに走査しながら、全画素領域の行数の１／２に対応する回数、時刻ｔ６２１〜時刻ｔ６２７の動作を繰り返すことにより、全画素領域のＭＥＭ５０５及びＭＥＭ５０６に蓄積された信号を読み出すことができる。
時刻ｔ６０５〜時刻ｔ６０７におけるＭＥＭ５０４，５０５からのＭＥＭ読み出し方法は、図８（ｃ）のタイミングチャートに従う。時刻ｔ６３１〜時刻ｔ６３７の駆動は、時刻ｔ６３３〜時刻ｔ６３４を除いて、図８（ａ）の時刻ｔ６１１〜時刻ｔ６１７と同じである。
時刻ｔ６３３〜時刻ｔ６３４において、垂直走査回路２０から、読み出し対象の画素行の第２転送ゲート制御信号線ＴＸ２２，ＴＸ２３に、ハイレベルの第２転送ゲート制御信号ＰＴＸ２２，ＰＴＸ２３が出力される。これにより、当該画素行に属する画素１２の第２転送トランジスタ５１５，５１６がオンし、ＭＥＭ５０４，５０５に蓄積されていた信号電荷がＦＤ部５０７に転送される。これにより、ＭＥＭ５０４に蓄積されていた信号電荷とＭＥＭ５０５に蓄積されていた信号電荷との合計の量に応じた信号が、増幅トランジスタ５２１で増幅されて垂直信号線１６に出力される。
読み出し行を１行おきに走査しながら、全画素領域の行数の１／２に対応する回数、時刻ｔ６３１〜時刻ｔ６３７の動作を繰り返すことにより、全画素領域のＭＥＭ５０４及びＭＥＭ５０５に蓄積された信号を読み出すことができる。
時刻ｔ６０７〜時刻ｔ６０８におけるＭＥＭ５０６，５０３からのＭＥＭ読み出し方法は、図８（ｄ）のタイミングチャートに従う。時刻ｔ６４１〜時刻ｔ６４７の駆動は、時刻ｔ６４３〜時刻ｔ６４４を除いて、図８（ａ）の時刻ｔ６１１〜時刻ｔ６１７と同じである。
時刻ｔ６４３〜時刻ｔ６４４において、垂直走査回路２０から、読み出し対象の画素行の第２転送ゲート制御信号線ＴＸ２５，ＴＸ２６に、ハイレベルの第２転送ゲート制御信号ＰＴＸ２５，ＰＴＸ２６が出力される。これにより、当該画素行に属する画素１２の第２転送トランジスタ５１８，５１９がオンし、ＭＥＭ５０６，５０３に蓄積されていた信号電荷がＦＤ部５０７に転送される。これにより、ＭＥＭ５０６に蓄積されていた信号電荷とＭＥＭ５０３に蓄積されていた信号電荷との合計の量に応じた信号が、増幅トランジスタ５２１で増幅されて垂直信号線１６に出力される。
読み出し行を１行おきに走査しながら、全画素領域の行数の１／２に対応する回数、時刻ｔ６４１〜時刻ｔ６４７の動作を繰り返すことにより、全画素領域のＭＥＭ５０６及びＭＥＭ５０３に蓄積された信号を読み出すことができる。
本実施形態による固体撮像装置においては、１つの画素につき２つのＭＥＭを用意し、全画素の１／２の画素の信号読み出しを終了した時点で、同一画素の信号を蓄積していた２つのＭＥＭのそれぞれに異なる２つの画素の信号蓄積を開始する。こうすることにより、総ての画素で、ＰＤ蓄積期間（時刻ｔ６０１〜時刻ｔ６０３及び時刻ｔ６０５〜時刻ｔ６０７）を、信号読み出し期間（時刻ｔ６０１〜時刻ｔ６０４及び時刻ｔ６０５〜時刻ｔ６０８）の１／２に短縮することができる。
このような駆動を実現するため、本実施形態では、時刻ｔ６０４〜時刻ｔ６０５と時刻ｔ６０８〜時刻ｔ６０９とで、ＰＤ５０１，５０２の信号を蓄積するＭＥＭの組み合わせが異なるようにしている。すなわち、時刻ｔ６０４〜時刻ｔ６０５においては、ＰＤ５０１の信号をＭＥＭ５０４，５０５で蓄積し、ＰＤ５０２の信号をＭＥＭ５０３，５０６で蓄積する。これに対し、時刻ｔ６０８〜時刻ｔ６０９においては、ＰＤ５０１の信号をＭＥＭ５０３，５０４で蓄積し、ＰＤ５０２の信号をＭＥＭ５０５，５０６で蓄積する。
なお、図７では、時刻ｔ６０３，ｔ６０４，ｔ６０７，ｔ６０８において、全画素領域の第１転送トランジスタを一括でオンし、ＭＥＭでの信号蓄積を開始している。しかし、前フレームの信号読み出しが終了した画素から順次第１転送トランジスタをオンしてもいいことは、第１実施形態と同じである。
また、図７において、第１転送ゲート制御信号ＰＴＸ１１〜ＰＴＸ１６がハイレベルの期間は、必ずしも常時ハイレベルとする必要はなく、ＰＤ５０１，５０２が飽和しない程度に間欠的にハイレベルとしてもよい。
また、図６に示す回路では、２つの画素１２で１つのリセットトランジスタ５２０、増幅トランジスタ５２１、選択トランジスタ５２２を共有している。しかしながら、本実施形態においてこの構成は必須ではなく、これらトランジスタは、１画素に１つずつ形成するようにしてもよいし、３画素以上で共有するようにしてもよい。
また、本実施形態は、第１実施形態と組み合わせて実施することも可能である。すなわち、本実施形態の画素１２Ａ，１２Ｂが行列状に配置された画素領域１０を、領域１と領域２とに分割し、領域１の画素１２を領域２の画素１２よりも先に、本実施形態の駆動方法を用いて読み出す。このようにすることで、領域１の画素のＰＤで信号蓄積する期間を、領域１の信号読み出し期間の１／２に短縮することが可能である。これにより、読み出し期間中にＰＤが飽和する確率を、第１実施形態の場合よりも更に軽減することができる。
また、本実施形態においては、１つの画素に２つのＭＥＭを有する構成を説明した。同様の考え方で、１つの画素にＮ個（Ｎは２以上の整数）のＭＥＭを有する場合は、ＰＤで蓄積する期間を信号読み出し期間の１／Ｎにすることが原理上可能である。すなわち、全画素の１／Ｎの信号読み出しが終了した時点で、同一画素の信号を蓄積していたＮ個のＭＥＭのそれぞれに、互いに異なるＮ個の画素の信号蓄積を開始する。これにより、信号読み出し期間の１／Ｎが経過した後、総ての画素でＭＥＭによる信号蓄積を開始することができる。
以上のように、本実施形態の回路構成及び駆動により、ＰＤで信号蓄積する期間を短縮でき、読み出し期間中にＰＤが飽和することによる画質劣化を低減することができる。
このように、本実施形態によれば、全画素同時電子シャッターを用いた固体撮像装置において、光電変換部のみによって信号電荷を蓄積する期間を短縮することができる。これにより、光電変換部において生成される電荷量が飽和電荷量を上回る可能性が減少し、光電変換部の飽和による画質劣化を低減することができる。
［第４実施形態］
本発明の第４実施形態による固体撮像装置及びその駆動方法について、図９及び図１０を用いて説明する。
図９は、本実施形態による固体撮像装置の画素の回路構成を示す図である。図１０は、本実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。図１乃至図８に示す第１乃至第３実施形態による固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
はじめに、本実施形態による固体撮像装置の構造について、図９を用いて説明する。
図９は、本実施形態による固体撮像装置の画素領域１０を構成する画素１２のうち、列方向に隣接する２つの画素１２の回路図を示したものである。ここでは便宜上、図９において上側の画素１２を画素１２Ａと表記し、図９において下側の画素１２を画素１２Ｂと表記するものとする。画素領域１０には、この２つの画素１２Ａ，１２Ｂの組を基本単位として、この基本単位が行方向及び列方向に繰り返し配置されている。なお、本実施形態では、別の基本単位に含まれる構成要素を示す場合、対応する構成要素については同一の符号で表すものとする。
画素１２Ａは、ＰＤ７０１、２つのＭＥＭ７０３，７０４、２つの第１転送トランジスタ７０８，７０９、第２転送トランジスタ７１１、２つの第３転送トランジスタ７１３，７１４、ＯＦＤ制御トランジスタ７２０を含む。画素１２Ａは、また、リセットトランジスタ７１７、増幅トランジスタ７１８、選択トランジスタ７１９を含む。また、画素１２Ｂは、ＰＤ７０２、２つのＭＥＭ７０５，７０６、第１転送トランジスタ７１０、第２転送トランジスタ７１２、２つの第３転送トランジスタ７１５，７１６、ＯＦＤ制御トランジスタ７２１を含む。
ＰＤ７０１のアノードは接地電圧線に接続され、カソードは第１転送トランジスタ７０８のソース及びＯＦＤ制御トランジスタ７２０のソースに接続されている。第１転送トランジスタ７０８のドレインは、第２転送トランジスタ７１１のソース及び第３転送トランジスタ７１３のソースに接続されている。第１転送トランジスタ７０８のドレイン、第２転送トランジスタ７１１のソース及び第３転送トランジスタ７１３のソースの接続ノードは、ＭＥＭ７０３を構成している。第１転送トランジスタ７０９のドレインは、第３転送トランジスタ７１３のドレイン及び第３転送トランジスタ７１４のソースに接続されている。第１転送トランジスタ７０９のドレイン、第３転送トランジスタ７１３のドレイン及び第３転送トランジスタ７１４のソースの接続ノードは、ＭＥＭ７０４を構成している。図９には、ＭＥＭ７０３，７０４を容量素子で表している。
ＰＤ７０２のアノードは接地電圧線に接続され、カソードは第１転送トランジスタ７０９のソース、第１転送トランジスタ７１０のソース及びＯＦＤ制御トランジスタ７２１のソースに接続されている。第１転送トランジスタ７１０のドレインは、第３転送トランジスタ７１５のソース及び第３転送トランジスタ７１６のドレインに接続されている。第３転送トランジスタ７１５のドレインは、第３転送トランジスタ７１４のドレイン及び第２転送トランジスタ７１２のソースに接続されている。第３転送トランジスタ７１５のドレイン、第３転送トランジスタ７１４のドレイン及び第２転送トランジスタ７１２のソースの接続ノードは、ＭＥＭ７０５を構成している。第１転送トランジスタ７１０のドレイン、第３転送トランジスタ７１５のソース及び第３転送トランジスタ７１６のドレインの接続ノードは、ＭＥＭ７０６を構成している。図９には、ＭＥＭ７０５，７０６を容量素子で表している。
第１転送トランジスタ７０８のドレイン、第２転送トランジスタ７１１のソース及び第３転送トランジスタ７１３のソースの接続ノードは、また、列方向に隣接する他の単位領域の第３転送トランジスタ７１６のソースに接続されている。
第２転送トランジスタ７１１，７１２のドレインは、リセットトランジスタ７１７のソース及び増幅トランジスタ７１８のゲートに接続されている。第２転送トランジスタ７１１，７１２のドレイン、リセットトランジスタ７１７のソース及び増幅トランジスタ７１８のゲートの接続ノードは、ＦＤ部７０７を構成している。リセットトランジスタ７１７のドレイン及び増幅トランジスタ７１８のドレインは、電源電圧線（電圧Ｖｄｄ）に接続されている。増幅トランジスタ７１８のソースは、選択トランジスタ７１９のドレインに接続されている。このように、画素１２Ａ及び画素１２Ｂにおいて、画素読み出し部を構成するリセットトランジスタ７１７、増幅トランジスタ７１８、選択トランジスタ７１９は、共用されている。
第１転送トランジスタ７０８，７０９，７１０のゲートには、駆動信号線１４である第１転送ゲート信号線ＴＸ１１，ＴＸ１２，ＴＸ１３（いずれも図示せず）が、それぞれ接続されている。第１転送ゲート信号線ＴＸ１１，ＴＸ１２，ＴＸ１３には、垂直走査回路２０から、第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２，ＰＴＸ１３が、それぞれ出力される。また、第２転送トランジスタ７１１，７１２のゲートには、駆動信号線１４である第２転送ゲート信号線ＴＸ２１，ＴＸ２２（いずれも図示せず）が、それぞれ接続されている。第２転送ゲート信号線ＴＸ２１，ＴＸ２２には、垂直走査回路２０から、第２転送ゲート制御信号ＰＴＸ２１，ＰＴＸ２２が、それぞれ出力される。同様に、第３転送トランジスタ７１３，７１４，７１５，７１６のゲートには、駆動信号線１４である第３転送ゲート信号線ＴＸ３１，ＴＸ３２，ＴＸ３３，ＴＸ３４（いずれも図示せず）が、それぞれ接続されている。第３転送ゲート信号線ＴＸ３１，ＴＸ３２，ＴＸ３３，ＴＸ３４には、垂直走査回路２０から、第３転送ゲート制御信号ＰＴＸ３１，ＰＴＸ３２，ＰＴＸ３３，ＰＴＸ３４が、それぞれ出力される。
次に、本実施形態による固体撮像装置の駆動方法について、図１０を用いて説明する。図１０（ａ）は連続する２フレーム期間における動作を示すタイミングチャートであり、図１０（ｂ）及び図１０（ｃ）は１水平期間における動作を示すタイミングチャートである。
図１０（ａ）において、時刻ｔ８０１から時刻ｔ８０８までの期間及び時刻ｔ８０５から時刻ｔ８１０までの期間が、それぞれ１フレーム期間である。
時刻ｔ８０１において、ＭＥＭ７０３，７０４，７０５，７０６には、前フレームの信号電荷が蓄積されている。これらのうち、ＭＥＭ７０３，７０４に蓄積されている信号電荷は、時刻ｔ８０１〜時刻ｔ８０３の期間に順次読み出される（ＭＥＭ読み出し）。ＭＥＭ７０３，７０４からのＭＥＭ読み出し方法は、後で説明する図１０（ｂ）のタイミングチャートに従う。また、ＭＥＭ７０５，７０６に蓄積されている信号電荷は、時刻ｔ８０３〜時刻ｔ８０４の期間に順次読み出される（ＭＥＭ読み出し）。ＭＥＭ７０５，７０６からのＭＥＭ読み出し方法は、後で説明する図１０（ｃ）のタイミングチャートに従う。
前フレームのこれらＭＥＭ読み出しと並行して、時刻ｔ８０１から、次のフレーム期間が開始する。
時刻ｔ８０１において、第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２，ＰＴＸ１３はローレベルであり、第１転送トランジスタ７０８，７０９，７１０はオフしている。第３転送ゲート制御信号ＰＴＸ３２，ＰＴＸ３４はローレベルであり、第３転送トランジスタ７１４，７１６はオフしている。また、第３転送ゲート制御信号ＰＴＸ３１，ＰＴＸ３３はハイレベルであり、第３転送トランジスタ７１３，７１５はオンしている。
時刻ｔ８０１〜時刻ｔ８０２において、垂直走査回路２０から、総ての行のＯＦＤ制御信号線ＯＦＤにハイレベルのＯＦＤ制御信号ＰＯＦＤが出力される。これにより、ＯＦＤ制御トランジスタ７２０，７２１がオンし、総ての画素１２のＰＤ７０１，７０２がリセットされる（ＰＤリセット）。
次いで、時刻ｔ８０２においてＯＦＤ制御信号ＰＯＦＤがローレベルになると、ＯＦＤ制御トランジスタ７２０，７２１がオフしてＰＤ７０１，７０２のリセットが解除され、全画素同時にＰＤ７０１，７０２において信号電荷の蓄積が開始される。時刻ｔ８０２〜時刻ｔ８０３の期間において、ＰＤ７０１で生成された信号電荷はＰＤ７０１に蓄積され、ＰＤ７０２で生成された信号電荷はＰＤ７０２に蓄積される（ＰＤ蓄積）。
次いで、時刻ｔ８０３において、垂直走査回路２０により、第３転送ゲート制御信号ＰＴＸ３１がハイレベルからローレベルへと遷移され、第３転送トランジスタ７１３がオフする。また、時刻ｔ８０３〜時刻ｔ８０５において、垂直走査回路２０から、第１転送ゲート制御信号線ＴＸ１１，ＴＸ１２に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２が出力される。これにより、第１転送トランジスタ７０８，７０９がオンし、ＰＤ７０１に蓄積されていた信号電荷がＭＥＭ７０３に、ＰＤ７０２に蓄積されていた信号電荷がＭＥＭ７０４に、それぞれ転送される。なお、時刻ｔ８０３において、前フレームにおけるＭＥＭ７０３，７０４からのＭＥＭ読み出しは終了しており、ＭＥＭ７０３，７０４は空になっている。また、時刻ｔ８０３〜時刻ｔ８０４において、第１転送ゲート制御信号ＰＴＸ１１は常時ハイレベルであり、ＰＤ７０１で生成された信号電荷は即座にＭＥＭ７０３に転送され、ＭＥＭ７０３に蓄積される。同様に、第１転送ゲート制御信号ＰＴＸ１２は常時ハイレベルであり、ＰＤ７０２で生成された信号電荷は即座にＭＥＭ７０４に転送され、ＭＥＭ７０４に蓄積される（ＭＥＭ蓄積）。
次いで、時刻ｔ８０４において、垂直走査回路２０により、第３転送ゲート制御信号ＰＴＸ３３がハイレベルからローレベルへと遷移され、第３転送トランジスタ７１５がオフする。また、時刻ｔ８０４〜時刻ｔ８０８において、垂直走査回路２０から、第３転送ゲート制御信号線ＴＸ３２に、ハイレベルの第３転送ゲート制御信号ＰＴＸ３２が出力される。また、時刻ｔ８０４〜時刻ｔ８０７において、垂直走査回路２０から、第３転送ゲート制御信号線ＴＸ３４に、ハイレベルの第３転送ゲート制御信号ＰＴＸ３４が出力される。これにより、第３転送トランジスタ７１４，７１６がオンする。時刻ｔ８０４〜時刻ｔ８０５において、第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２及び第３転送ゲート制御信号ＰＴＸ３２，ＰＴＸ３４は常時ハイレベルである。したがって、ＰＤ７０１で生成された信号電荷はＭＥＭ７０３及び隣接する単位領域のＭＥＭ７０６に蓄積され、ＰＤ７０２で生成された信号電荷はＭＥＭ７０４及びＭＥＭ７０５に蓄積される（ＭＥＭ蓄積）。なお、時刻ｔ８０４において、前フレームにおけるＭＥＭ７０５，７０６からのＭＥＭ読み出しは終了しており、ＭＥＭ７０５，７０６は空になっている。
次いで、時刻ｔ８０５において第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１２がローレベルになると、第１転送トランジスタ７０８，７０９がオフする。これにより、総ての画素１２で同時にＭＥＭ７０３，７０４，７０５，７０６への信号電荷の転送が終了する。このような駆動により、総ての画素１２において信号電荷の蓄積期間の揃った信号を取得することが可能となり、グローバル電子シャッターを実現することができる。
次いで、時刻ｔ８０５〜時刻ｔ８０６において、垂直走査回路２０から、総ての行のＯＦＤ制御信号線ＯＦＤにハイレベルのＯＦＤ制御信号ＰＯＦＤが出力される。これにより、ＯＦＤ制御トランジスタ７２０，７２１がオンし、ＰＤ７０１，７０２がリセットされる。
次いで、時刻ｔ８０６においてＯＦＤ制御信号ＰＯＦＤがローレベルになると、ＯＦＤ制御トランジスタ７２０，７２１がオフしてＰＤ７０１，７０２のリセットが解除され、次フレームの信号蓄積（ＰＤ蓄積）が開始される。
また、時刻ｔ８０５〜時刻ｔ８０７において、ＭＥＭ７０３，７０６に蓄積されている前フレームの信号電荷を順次読み出す。ＭＥＭ７０３，７０６からのＭＥＭ読み出し方法は、後で説明する図１０（ｂ）のタイミングチャートに従う。
次いで、時刻ｔ８０７〜時刻ｔ８０８において、ＭＥＭ７０４，７０５に蓄積されている前フレームの信号電荷を順次読み出す。ＭＥＭ７０４，７０５からのＭＥＭ読み出し方法は、後で説明する図１０（ｃ）のタイミングチャートに従う。
次いで、時刻ｔ８０７において第３転送ゲート制御信号ＰＴＸ３４がローレベルになると、第３転送トランジスタ７１６がオフする。また、時刻ｔ８０７〜時刻ｔ８０９において、垂直走査回路２０から、第１転送ゲート制御信号線ＴＸ１１，ＴＸ１３に、ハイレベルの第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１３が出力される。これにより、第１転送トランジスタ７０８，７１０がオンし、ＰＤ７０１の信号電荷がＭＥＭ７０３に、ＰＤ７０２の信号電荷がＭＥＭ７０６に、それぞれ転送される。なお、時刻ｔ８０７において、前フレームにおけるＭＥＭ７０３，７０６からのＭＥＭ読み出しは終了しており、ＭＥＭ７０３，７０６は空になっている。
次いで、時刻ｔ８０８において第３転送ゲート制御信号ＰＴＸ３２がローレベルになると、第３転送トランジスタ７１４がオフする。また、第３転送ゲート制御信号ＰＴＸ３１，ＰＴＸ３３がローレベルからハイレベルへと遷移され、第３転送トランジスタ７１３，７１５がオンする。これにより、ＰＤ７０１で生成された信号電荷はＭＥＭ７０３及びＭＥＭ７０４に蓄積され、ＰＤ７０２で生成された信号電荷がＭＥＭ７０５及びＭＥＭ７０６に蓄積される。なお、時刻ｔ８０８において、前フレームにおけるＭＥＭ７０４，７０５からのＭＥＭ読み出しは終了しており、ＭＥＭ７０４，７０５は空になっている。
次いで、時刻ｔ８０９において第１転送ゲート制御信号ＰＴＸ１１，ＰＴＸ１３がローレベルになると、第１転送トランジスタ７０８，７１０がオフする。これにより、総ての画素１２で同時にＭＥＭ７０３，７０４，７０５，７０６への信号電荷の転送が終了する。
時刻ｔ８０９以降は、時刻ｔ８０１〜時刻ｔ８０９の駆動が繰り返し行われる。
時刻ｔ８０１〜時刻ｔ８０３及び時刻ｔ８０５〜時刻ｔ８０７におけるＭＥＭ読み出し方法は、図１０（ｂ）のタイミングチャートに従う。
まず、時刻ｔ８１１において、垂直走査回路２０から、読み出し対象の画素行の選択信号線ＳＥＬに、ハイレベルの選択信号ＰＳＥＬが出力される。これにより、当該画素行に属する画素１２の選択トランジスタ７１９がオンし、読み出す画素行が選択される。
また、時刻ｔ８１１〜時刻ｔ８１２において、読み出し対象の画素行のリセット信号線ＲＥＳには、垂直走査回路２０からハイレベルのリセット制御信号ＰＲＥＳが出力されており、ＦＤ部７０７はリセット状態となっている。
次いで、時刻ｔ８１２において、リセット制御信号ＰＲＥＳがローレベルになると、リセットトランジスタ７１７がオフし、ＦＤ部７０７のリセットが解除される。垂直信号線１６には、ＦＤ部７０７のリセットレベルに相当する画素信号が出力される。
次いで、時刻ｔ８１２〜時刻ｔ８１３において、垂直信号線１６に出力されたＦＤ部７０７のリセットレベルに相当する信号を、列読み出し回路３０により取得する（Ｎ読み）。
次いで、時刻ｔ８１３〜時刻ｔ８１４において、垂直走査回路２０から、読み出し対象の画素行の第２転送ゲート制御信号線ＴＸ２１に、ハイレベルの第２転送ゲート制御信号ＰＴＸ２１が出力される。これにより、当該画素行に属する画素１２の第２転送トランジスタ７１１がオンする。そして、第３転送トランジスタ７１３，７１６のオン／オフの状況に応じて、ＭＥＭ７０３，７０４に蓄積されていた信号電荷又はＭＥＭ７０３，７０６に蓄積されていた信号電荷がＦＤ部７０７に転送される。そして、ＦＤ部７０７に転送された信号電荷の合計の量に応じた信号が、増幅トランジスタ７１８で増幅されて垂直信号線１６に出力される。
次いで、時刻ｔ８１４〜時刻ｔ８１５において、垂直信号線１６に出力された信号電荷の量に応じた信号を、列読み出し回路３０により取得する（Ｓ読み）。Ｓ読みで取得した信号とＮ読みで取得した信号との差分を取ることで、リセットトランジスタ１０６のリセットノイズや増幅トランジスタ１０７の閾値ばらつきなど、Ｓ読み及びＮ読みの際に共通して重畳するノイズ成分を除去することができる。
次いで、時刻ｔ８１５において、垂直走査回路２０から、読み出し対象の画素行のリセット信号線ＲＥＳに、ハイレベルのリセット信号ＰＲＥＳが出力される。これにより、リセットトランジスタ７１７がオンし、ＦＤ部７０７がリセットされる。
次いで、時刻ｔ８１６において、垂直走査回路２０により、選択信号線ＳＥＬに出力される選択信号ＰＳＥＬがハイレベルからローレベルへと遷移される。これにより、選択トランジスタ７１９がオフし、画素の選択が解除される。
このようにして、時刻ｔ８１１〜時刻ｔ８１７の期間に、行列状に配置された画素１２の１行分の信号読み出しが完了する。読み出し行を１行おきに走査しながら、全画素領域の行数の１／２に対応する回数、この動作を繰り返すことにより、全画素領域のＭＥＭ７０３及びＭＥＭ７０４に蓄積された信号又はＭＥＭ７０３及びＭＥＭ７０６に蓄積された信号を読み出すことができる。時刻ｔ８１１〜時刻ｔ８１７の時間をＴｈ＿３とすると、（Ｔｈ＿３×全画素領域の行数×１／２）は、図１０（ａ）の時刻ｔ８０１〜時刻ｔ８０３及び時刻ｔ８０５〜時刻ｔ８０７の時間に等しい。
時刻ｔ８０３〜時刻ｔ８０４及び時刻ｔ８０７〜時刻ｔ８０８におけるＭＥＭ読み出し方法は、図１０（ｃ）のタイミングチャートに従う。時刻ｔ８２１〜時刻ｔ８２７の駆動は、時刻ｔ８２３〜時刻ｔ８２４を除いて、図１０（ｂ）の時刻ｔ８１１〜時刻ｔ８１７と同じである。
時刻ｔ８２３〜時刻ｔ８２４において、垂直走査回路２０から、読み出し対象の画素行の第２転送ゲート制御信号線ＴＸ２２に、ハイレベルの第２転送ゲート制御信号ＰＴＸ２２が出力される。これにより、当該画素行に属する画素１２の第２転送トランジスタ７１２がオンする。そして、第３転送トランジスタ７１４，７１５のオン／オフの状況に応じて、ＭＥＭ７０４，７０５に蓄積されていた信号電荷又はＭＥＭ７０５，７０６に蓄積されていた信号電荷がＦＤ部７０７に転送される。そして、ＦＤ部７０７に転送された信号電荷の合計の量に応じた信号が、増幅トランジスタ７１８で増幅されて垂直信号線１６に出力される。
読み出し行を１行おきに走査しながら、全画素領域の行数の１／２に対応する回数、時刻ｔ８２１〜時刻ｔ８２７の動作を繰り返す。これにより、全画素領域のＭＥＭ７０４及びＭＥＭ７０５に蓄積された信号又はＭＥＭ７０５及びＭＥＭ７０６に蓄積された信号を読み出すことができる。
なお、本実施形態においても、第２実施形態の場合と同様に、信号電荷をＰＤで蓄積する期間を信号読み出し期間の１／２に短縮することが可能である。また、第１実施形態と組み合わせて実施することで、第２実施形態において説明したのと同様の効果を得ることができる。
また、図１０（ａ）では、時刻ｔ８０３，ｔ８０４，ｔ８０７，ｔ８０８において、全画素領域の第１転送トランジスタ或いは第３転送トランジスタのオン／オフを一括で切り替え、ＭＥＭでの信号蓄積を開始している。しかしながら、前フレームの信号読み出しが終了した画素から順次第１転送トランジスタ或いは第３転送トランジスタのオン／オフの切り替えを行ってもよい。
また、図１０（ａ）において、第１転送ゲート制御信号ＰＴＸ１１〜ＰＴＸ１３、第３転送ゲート制御信号ＰＴＸ３１〜ＰＴＸ３４がハイレベルは、必ずしも常時ハイレベルとする必要はなく、間欠的にハイレベルとしてもよい。
本実施形態においては、ＭＥＭ７０４とＭＥＭ７０６に蓄積された電荷をＦＤ部７０７に転送する際、必ずＭＥＭ７０３又はＭＥＭ７０５を経由する。そのため、ＭＥＭ７０４，７０６からＭＥＭ７０３，７０５へ信号電荷を完全転送できることが望ましい。そのために、例えば、ＭＥＭ７０３，７０５を形成する半導体領域の不純物濃度をＭＥＭ７０４，７０６に比べ高くしておくことや、第３転送トランジスタ７１３〜７１６のゲート下に信号電荷がトラップされないようなポテンシャル設計を行うことが有効である。
図９に示す本実施形態の固体撮像装置の画素回路は、図６に示す第２実施形態の画素回路に比べ、ＦＤ部に接続する第２転送トランジスタの数が少ない。このため、ＦＤ部に寄生する第２転送トランジスタのゲート−ドレイン間容量やドレインの接合容量を低減することができ、ＦＤ容量を小さく抑えられる。信号電荷量をＱ、ＦＤ容量をＣｆｄとすると、ＦＤ部上の信号電圧は、Ｑ／Ｃｆｄとして表される。ＦＤ容量Ｃｆｄが小さいほどＦＤ部上の信号電圧が大きくなり、後段の読み出し回路で乗るノイズの影響を受けにくくなる。すなわち、ＦＤ容量を小さくできる本実施形態は、第２実施形態に比べて高いＳ／Ｎ比を実現することができる。
図９の画素回路においては、リセットトランジスタ７１７、増幅トランジスタ７１８、選択トランジスタ７１９を２つの画素で共有しているが、これらトランジスタを１画素に１つずつ形成してもよい。このような構成によれば、ＦＤ部に接続される第２転送トランジスタは１つとなるため、ＦＤ容量を更に低減することができ、より高いＳ／Ｎ比を期待することができる。
以上のように、本実施形態の固体撮像装置によれば、第３実施形態による固体撮像装置により奏される効果に加え、より高いＳ／Ｎ比を実現することができる。
このように、本実施形態によれば、全画素同時電子シャッターを用いた固体撮像装置において、光電変換部のみによって信号電荷を蓄積する期間を短縮することができる。これにより、光電変換部において生成される電荷量が飽和電荷量を上回る可能性が減少し、光電変換部の飽和による画質劣化を低減することができる。
［第５実施形態］
本発明の第５実施形態による撮像システムについて、図１１を用いて説明する。
図１１は、本実施形態による撮像システムの構成例を示す概略図である。図１乃至図１０に示す第１乃至第４実施形態による固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態による撮像システム２００は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星等に適用可能である。
撮像システム２００は、固体撮像装置１００、レンズ２０２、絞り２０３、バリア２０１、信号処理部２０７、タイミング発生部２０８、全体制御・演算部２０９、メモリ部２１０、記録媒体制御Ｉ／Ｆ部２１１、外部Ｉ／Ｆ部２１３を有している。
レンズ２０２は、被写体の光学像を撮像装置１００に結像させるためのものである。絞り２０３は、レンズ２０２を通った光量を可変するためのものである。バリア２０１は、レンズ２０２の保護のためのものである。固体撮像装置１００は、先の実施形態で説明した固体撮像装置であって、レンズ２０２により結像された光学像を画像データに変換するものである。
信号処理部２０７は、固体撮像装置１００より出力された撮像データに各種の補正やデータを圧縮する処理を行う信号処理部である。画像データをＡＤ変換するためのＡＤ変換部は、固体撮像装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。また、信号処理部２０７も、固体撮像装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。タイミング発生部２０８は、固体撮像装置１００及び信号処理部２０７に、各種タイミング信号を出力するためのものである。全体制御・演算部２０９は、撮像システムの全体を制御する全体制御部である。ここで、タイミング信号などは撮像システム２００の外部から入力されてもよく、撮像システムは少なくとも固体撮像装置１００と、固体撮像装置１００から出力された撮像信号を処理する信号処理部２０７とを有していればよい。
メモリ部２１０は、画像データを一時的に記憶するためのフレームメモリ部である。記録媒体制御Ｉ／Ｆ部２１１は、記録媒体２１２への記録或いは記録媒体２１２からの読み出しを行うためのインターフェース部である。記録媒体２１２は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部２１３は、外部コンピュータ等と通信するためのインターフェース部である。
このようにして、第１乃至第４実施形態による固体撮像装置を適用した撮像システムを構成することにより、フォトダイオードの飽和による劣化を抑制した良質の画像を取得しうる撮像システムを実現することができる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、信号電荷として電子を用いた固体撮像装置について説明したが、信号電荷として正孔を用いた固体撮像装置についても同様である。
また、図２、図６及び図９に示す画素１２の回路構成は、それぞれ各実施形態に適用可能な画素回路の一例を示したものであり、本発明の固体撮像装置に適用可能な画素１２の回路構成はこれに限定されるものではない。
また、上記第３及び第４実施形態では、画素がそれぞれ２つの光電変換部を有する固体撮像装置を例に説明したが、前述のように、画素がそれぞれＮ個の光電変換部を有する固体撮像装置の場合についても同様である。この場合、１つの光電変換部で生成された信号電荷をＮ個の電荷蓄積部に分けて蓄積し、Ｎ個の電荷蓄積部に分けて蓄積した信号電荷は１つのフローティングディフュージョン部に転送して１つの信号として読み出す。そして、次のフレームにおいて、１つの信号の読み出しが完了したＮ個の電荷蓄積部に、Ｎ個の画素の光電変換部からの信号電荷をそれぞれ蓄積する。この蓄積は、複数の画素のうち１／Ｎの画素からの一のフレームの信号の読み出しが終了した時刻から、開始される。
また、上記実施形態では、フォトダイオードで生成された信号電荷を一時的に蓄積する電荷蓄積部を有する固体撮像装置に関し、全画素同時電子シャッター動作を行う場合について示したが、必ずしも全画素同時電子シャッター動作を行う必要はない。少なくとも一部の画素について、電荷蓄積部に蓄積された信号の読み出し期間と、次のフレームのためのフォトダイオードへの信号電荷の蓄積期間とが重複する動作を行う場合に、本発明を適用することができる。
また、第５実施形態に示した撮像システムは、本発明の固体撮像装置を適用しうる撮像システムの一例を示したものであり、本発明の固体撮像装置を適用可能な撮像システムは図１１に示した構成に限定されるものではない。
上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
５０ 有効領域
５２ 垂直オプティカルブラック（ＯＢ）領域
５４ 水平オプティカルブラック（ＯＢ）領域
１０１，５０１，５０２，７０１，７０２ フォトダイオード（ＰＤ）
１０２，５０３〜５０６，７０３〜７０６ 電荷蓄積部（ＭＥＭ）
１０３，５０７，７０７ フローティングディフュージョン（ＦＤ）部
１０４，５０８〜５１３，７０８〜７１０ 第１転送トランジスタ
１０５，５１４，５１９，７１１，７１２ 第２転送トランジスタ
１０６，５２０，７１７ リセットトランジスタ
１０７，５２１，７１８ 増幅トランジスタ
１０８，５２２，７１９ 選択トランジスタ
１０９，５２３，５２４，７２０，７２１ オーバーフロードレイン（ＯＦＤ）制御トランジスタ
７１３〜７１６ 第３転送トランジスタ

Claims (11)

  1. 入射した光を光電変換して信号電荷を生成する光電変換部と、前記光電変換部から転送される前記信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部から転送される前記信号電荷を蓄積するフローティングディフュージョン部と、前記電荷蓄積部から前記フローティングディフュージョン部へ前記信号電荷を転送し、前記フローティングディフュージョン部に転送した前記信号電荷に応じた信号を読み出す読み出し部と、をそれぞれが含む複数の画素と、
    前記複数の画素の前記電荷蓄積部からの一のフレームの信号の読み出しの開始の後に、前記複数の画素の前記光電変換部への次のフレームのための信号電荷の蓄積を同時に開始し、前記一のフレームの前記信号の読み出しが完了する前に、前記複数の画素のうち既に信号を読み出した画素の前記電荷蓄積部への信号電荷の蓄積を開始するように、前記読み出し部を制御する制御部と
    を有することを特徴とする固体撮像装置。
  2. 前記複数の画素は、第１の領域及び第２の領域を含む画素領域を構成し、
    前記制御部は、前記第１の領域の前記画素からの信号の読み出しが完了した後、前記第２の領域の前記画素からの信号の読み出しを行い、前記第１の領域の前記画素からの前記信号の読み出しが完了した後、前記第２の領域の前記画素からの前記信号の読み出しが完了する前に、前記第１の領域の前記画素の前記電荷蓄積部への信号の蓄積を開始するように、前記読み出し部を制御する
    ことを特徴とする請求項１記載の固体撮像装置。
  3. 前記第２の領域は、垂直オプティカルブラック領域の一部又は全部を含む
    ことを特徴とする請求項２記載の固体撮像装置。
  4. 前記複数の画素のそれぞれは、Ｎ個の前記電荷蓄積部を有し、
    前記制御部は、
    １つの前記光電変換部で生成された前記信号電荷を、Ｎ個の前記電荷蓄積部に分けて蓄積し、
    前記Ｎ個の前記電荷蓄積部に分けて蓄積した前記信号電荷は、１つの前記フローティングディフュージョン部に転送して１つの信号として読み出し、
    前記次のフレームにおいて、前記１つの信号の読み出しが完了した前記Ｎ個の前記電荷蓄積部に、前記Ｎ個の前記画素の前記光電変換部からの前記信号電荷をそれぞれ蓄積するように、前記読み出し部を制御する
    ことを特徴とする請求項１記載の固体撮像装置。
  5. 前記制御部は、前記複数の画素のうち１／Ｎの前記画素からの前記一のフレームの前記信号の読み出しが終了した時刻から、既に前記信号の読み出しの完了した前記電荷蓄積部への前記信号電荷の蓄積を開始するように、前記読み出し部を制御する
    ことを特徴とする請求項４記載の固体撮像装置。
  6. １つの前記画素に含まれる前記Ｎ個の前記電荷蓄積部のうち、少なくとも一つの前記電荷蓄積部は、蓄積された電荷を、他の少なくとも一つの前記電荷蓄積部に完全転送するように構成されている
    ことを特徴とする請求項４又は５記載の固体撮像装置。
  7. 入射した光を光電変換して信号電荷を生成する光電変換部と、前記光電変換部から転送される前記信号電荷を蓄積する電荷蓄積部と、をそれぞれが含む複数の画素と、
    前記複数の画素からの信号の読み出しが終了する前に、前記複数の画素のうち既に信号の読み出しが終了した画素の前記電荷蓄積部への信号の蓄積を開始するように構成された制御部と
    を有することを特徴とする固体撮像装置。
  8. 入射した光を光電変換して信号電荷を生成する光電変換部と、前記光電変換部から転送される前記信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部から転送される前記信号電荷を蓄積するフローティングディフュージョン部と、前記電荷蓄積部から前記フローティングディフュージョン部へ前記信号電荷を転送し、前記フローティングディフュージョン部に転送した前記信号電荷に応じた信号を読み出す読み出し部と、をそれぞれが含む複数の画素とを有する固体撮像装置の駆動方法であって、
    前記複数の画素の前記電荷蓄積部からの一のフレームの信号の読み出しの開始の後に、前記複数の画素の前記光電変換部への次のフレームのための信号電荷の蓄積を同時に開始し、
    前記一のフレームの前記信号の読み出しが完了する前に、前記複数の画素のうち既に信号を読み出した画素の前記電荷蓄積部への信号電荷の蓄積を開始する
    ことを特徴とする固体撮像装置の駆動方法。
  9. 前記複数の画素は、第１の領域及び第２の領域を含む画素領域を構成し、
    前記第１の領域の前記画素からの信号の読み出しが完了した後、前記第２の領域の前記画素からの信号の読み出しを行い、
    前記第１の領域の前記画素からの前記信号の読み出しが完了した後、前記第２の領域の前記画素からの前記信号の読み出しが完了する前に、前記第１の領域の前記画素の前記電荷蓄積部への信号の蓄積を開始する
    ことを特徴とする請求項８記載の固体撮像装置の駆動方法。
  10. 前記複数の画素のそれぞれは、Ｎ個の前記電荷蓄積部を有し、
    １つの前記光電変換部で生成された前記信号電荷を、Ｎ個の前記電荷蓄積部に分けて蓄積し、
    前記Ｎ個の前記電荷蓄積部に分けて蓄積した前記信号電荷は、１つの前記フローティングディフュージョン部に転送して１つの信号として読み出し、
    前記次のフレームにおいて、前記１つの信号の読み出しが完了した前記Ｎ個の前記電荷蓄積部に、前記Ｎ個の前記画素の前記光電変換部からの前記信号電荷をそれぞれ蓄積する
    ことを特徴とする固体撮像装置の駆動方法。
  11. 請求項１乃至７のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力された前記信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
JP2014249713A 2014-12-10 2014-12-10 固体撮像装置及びその駆動方法 Expired - Fee Related JP6508929B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014249713A JP6508929B2 (ja) 2014-12-10 2014-12-10 固体撮像装置及びその駆動方法
US14/929,818 US9794497B2 (en) 2014-12-10 2015-11-02 Solid-state imaging device controlling read-out of signals from pixels in first and second areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014249713A JP6508929B2 (ja) 2014-12-10 2014-12-10 固体撮像装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2016111641A true JP2016111641A (ja) 2016-06-20
JP6508929B2 JP6508929B2 (ja) 2019-05-08

Family

ID=56112420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249713A Expired - Fee Related JP6508929B2 (ja) 2014-12-10 2014-12-10 固体撮像装置及びその駆動方法

Country Status (2)

Country Link
US (1) US9794497B2 (ja)
JP (1) JP6508929B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098690A (ja) * 2016-12-15 2018-06-21 キヤノン株式会社 撮像装置、撮像装置の駆動方法及び撮像システム
US10304894B2 (en) 2016-06-06 2019-05-28 Canon Kabushiki Kaisha Imaging sensor, imaging system, and moving body
US10880509B2 (en) 2016-12-22 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state imaging element, electronic device, and method for correcting uneven luminance

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9900539B2 (en) 2015-09-10 2018-02-20 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
JP6541523B2 (ja) 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
JP6674219B2 (ja) 2015-10-01 2020-04-01 キヤノン株式会社 固体撮像装置及び撮像システム
US10182199B2 (en) * 2016-02-22 2019-01-15 Canon Kabushiki Kaisha Imaging device and reproducing device
FR3074991B1 (fr) * 2017-12-07 2019-11-22 Teledyne E2V Semiconductors Sas Capteur d'image haute dynamique
CN114205543A (zh) 2020-09-18 2022-03-18 三星电子株式会社 图像传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246728A (ja) * 2008-03-31 2009-10-22 Canon Inc 固体撮像装置の駆動方法及び撮像システム
JP2009296574A (ja) * 2008-05-02 2009-12-17 Canon Inc 固体撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273124B2 (ja) 2005-02-04 2009-06-03 キヤノン株式会社 撮像装置及び撮像システム
JP5516960B2 (ja) * 2010-04-02 2014-06-11 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP2013005396A (ja) * 2011-06-21 2013-01-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5864990B2 (ja) 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
JP5967915B2 (ja) 2011-12-09 2016-08-10 キヤノン株式会社 固体撮像装置の駆動方法
JP5968146B2 (ja) 2012-07-31 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246728A (ja) * 2008-03-31 2009-10-22 Canon Inc 固体撮像装置の駆動方法及び撮像システム
JP2009296574A (ja) * 2008-05-02 2009-12-17 Canon Inc 固体撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304894B2 (en) 2016-06-06 2019-05-28 Canon Kabushiki Kaisha Imaging sensor, imaging system, and moving body
JP2018098690A (ja) * 2016-12-15 2018-06-21 キヤノン株式会社 撮像装置、撮像装置の駆動方法及び撮像システム
US10880509B2 (en) 2016-12-22 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state imaging element, electronic device, and method for correcting uneven luminance
US11394913B2 (en) 2016-12-22 2022-07-19 Sony Semiconductor Solutions Corporation Solid-state imaging element, electronic device, and method for controlling correction of luminance in the solid-state imaging element

Also Published As

Publication number Publication date
US20160173797A1 (en) 2016-06-16
JP6508929B2 (ja) 2019-05-08
US9794497B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
JP6688165B2 (ja) 撮像装置及び撮像システム
JP6508929B2 (ja) 固体撮像装置及びその駆動方法
US10771718B2 (en) Imaging device and imaging system
JP6541523B2 (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
US9894295B2 (en) Imaging device and imaging system
JP6776011B2 (ja) 撮像装置及び撮像システム
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP6482186B2 (ja) 撮像装置及びその駆動方法
JP2016005068A (ja) 固体撮像装置および電子機器
JPWO2009150828A1 (ja) 固体撮像素子
JP6734649B2 (ja) 撮像装置、撮像システム、及び、撮像装置の制御方法
JP2013005396A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2014078870A (ja) 固体撮像素子および撮像装置
US8629923B2 (en) Solid-state imaging element and camera system that determine in which horizontal read period a dummy pixel section is to be shuttered
JP6012196B2 (ja) 光電変換装置の駆動方法
JP6600202B2 (ja) 撮像装置、撮像システム及び撮像装置の駆動方法
JP6574653B2 (ja) 撮像装置及び撮像システム
JP5210833B2 (ja) 固体撮像装置
JP5672363B2 (ja) 固体撮像素子およびカメラシステム
JP6412347B2 (ja) 画素回路およびこれを搭載した撮像装置
JP2011142434A (ja) 固体撮像装置
JP6053321B2 (ja) 固体撮像装置
JP5539562B2 (ja) 固体撮像装置の駆動方法および固体撮像装置
JP5402993B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011151669A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171019

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190402

R151 Written notification of patent or utility model registration

Ref document number: 6508929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees