JP2016110459A - プログラマブル・ロジック・コントローラ及びプログラマブル・ロジック・コントローラの拡張ユニット、制御方法および制御プログラム - Google Patents
プログラマブル・ロジック・コントローラ及びプログラマブル・ロジック・コントローラの拡張ユニット、制御方法および制御プログラム Download PDFInfo
- Publication number
- JP2016110459A JP2016110459A JP2014248403A JP2014248403A JP2016110459A JP 2016110459 A JP2016110459 A JP 2016110459A JP 2014248403 A JP2014248403 A JP 2014248403A JP 2014248403 A JP2014248403 A JP 2014248403A JP 2016110459 A JP2016110459 A JP 2016110459A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- read
- basic unit
- buffering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
【解決手段】CPU10からバッファリング開始要求が拡張ユニット4に送信されると、データ収集制御部711は外部装置からデータを取得してFIFOバッファ712へのバッファリングを開始する。そしてバッファ割当領域相当のデータのバッファリングが完了すると、その旨をCPU10に通知する。CPU10はその通知をテストし、オンであれば共有メモリ713のバッファ割当領域からデータ読み出しを開始する。データ収集制御部711は、バッファしたデータをデータの出力を終えるまでバッファ割当領域に書き込み、それを繰り返す。
【選択図】図11
Description
ユーザプログラムを周期的に実行する基本ユニットと、該基本ユニットと外部機器とに接続される拡張ユニットとを有するプログラマブルコントローラであって、
前記拡張ユニットは、
前記外部機器と接続するためのインターフェースと、
前記インターフェースに入力される前記外部機器からの信号を、予め設定された周期でサンプリングするサンプリング手段と、
前記サンプリング手段によりサンプリングされたデータを順次記憶する記憶部と、
前記基本ユニットからの読み出し要求に応じて、前記記憶部に記憶されているデータを前記基本ユニットに出力するデータ収集制御手段と、を備え、
前記データ収集制御手段は、
前記読み出し要求に含まれる読み出し対象のデータ個数に基づいて、前記記憶部に記憶されている特定の先頭データから、記憶された順に該データ個数のデータを読み出して出力した後、
次回の前記読み出し要求に応じるために前記特定の先頭データとする対象を前記データ個数に応じて変更させることを特徴とする。
ユーザプログラムを周期的に実行する基本ユニットと外部機器とに接続されるプログラマブルコントローラの拡張ユニットであって、
前記外部機器と接続するためのインターフェースと、
前記インターフェースに入力される前記外部機器からの信号を、予め設定された周期でサンプリングするサンプリング手段と、
前記サンプリング手段によりサンプリングされたデータを順次記憶する記憶部と、
前記基本ユニットからの読み出し要求に応じて、前記記憶部に記憶されているデータを前記基本ユニットに出力するデータ収集制御手段と、を備え、
前記データ収集制御手段は、
前記読み出し要求に含まれる読み出し対象のデータ個数に基づいて、前記記憶部に記憶されている特定の先頭データから、記憶された順に該データ個数のデータを読み出して出力した後、
次回の前記読み出し要求に応じるために前記特定の先頭データとする対象を前記データ個数に応じて変更させることを特徴とする。
以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念および下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
図6(A)はPLC2を構成する基本ユニット3、拡張ユニット4およびエンドユニット11が連結される前の状態を示している。この例では、基本ユニット3の右方向に1つ以上の拡張ユニット4が連結される。最も右に位置する拡張ユニット4にはエンドユニット11が連結される。エンドユニット11は、最も右に位置する拡張ユニット4の右側面を保護するものであり、バスの終端機能を備えていてもよい。なお、拡張ユニット4の前面にはダイレクトアクセススイッチ27が設けられてもよい。ダイレクトアクセススイッチ27が操作されると、操作されたことを示す信号が通信バスを介して拡張ユニット4から基本ユニット3に伝達される。基本ユニット3は、この信号を受信することで、拡張ユニット4のダイレクトアクセススイッチ27が操作されたことを認識し、所定の処理(テスト結果の表示など)を実行する。
図7は、基本ユニット3及び拡張ユニット4それぞれの機能の一例を示す機能ブロック図である。これらの機能ブロックは、たとえばそれぞれのユニットのCPUが制御プログラムを実行することで実現される。なお、各機能はASIC(特定用途集積回路)などの論理回路として実装されてもよい。記憶装置12は、設定データ105及びラダープログラム106を含むプロジェクトデータ104などを記憶している。プロジェクトデータ104は、プログラム作成支援装置1によって作成されて転送されてきたものであり、各拡張ユニットによるデータのバッファリングに関する設定を含む設定データ105と、ラダープログラム106とを含んでいる。プロジェクトデータ管理部700は、通信部14を介してプログラム作成支援装置1からプロジェクトデータ104を受信して記憶装置12に格納する。バッファリング設定部701は、プロジェクトデータ104に含まれた設定データのうち、バッファリングに関する設定値を、所定の格納場所にセットする。所定の格納場所とは、たとえば後述する共有メモリ713のバッファリング設定領域7131などである。メモリ制御部702は、たとえばラダープログラムの実行により共有メモリ713を含むメモリへのアクセスを制御する。ローカルメモリ703は、基本ユニット10により使用されるメモリであり、たとえば共有メモリ713から読み取られたデータの転送先であり、あるいは共有メモリ713に書き込まれるデータの転送元となる。バスインターフェース(I/F)704は、拡張ユニット4と接続するバスのインターフェースであり、バスの構成に応じた機能を有する。たとえばバスがシリアルバスであれば、シリアル−パラレル変換等を行う機能を有していてもよい。表示部5は、デバイスの状態を表示したり、あるいはユーザが操作部8を用いてデバイスへの値の設定を行うためのユーザインターフェース等を表示できる表示部である。表示部5および操作部8により行える設定には、バッファリング設定を含む。
図8は、プログラム作成支援装置のCPU24が制御プログラムを実行することで実現する機能の一例を示す図である。プログラム作成支援装置1の機能のうち、基本ユニット3や拡張ユニット4の配置に関するユニット構成情報(設定データ105など)の設定機能を少なくとも有した設定支援装置が提供されてもよい。ここでは、説明の便宜上、プログラム作成支援機能も含むプログラム作成支援装置1として設定データ105の設定支援装置について説明する。設定データ105には、各拡張ユニット4が、被制御装置16から入力される信号等をサンプリングし、デジタルデータとしてバッファリングするためのトリガやサンプリング周期等が含まれる。なお、ラダープログラムを作成して基本ユニット3に転送する支援装置と、設定データ105を作成して基本ユニット3に転送する支援装置とはそれぞれ別々に用意されてもよい。つまり、設定データ105の設定支援装置は、設定データ105の設定機能を有した支援装置であってもよいし、設定データ105の設定機能およびプログラム作成支援機能も含む支援装置であってもよい。なおラダープログラムを構成する個々の命令を本例ではラダー命令と呼ぶことがある。
(1)バッファリングを使用するか、すなわちバッファリングを行うか否かを示すバッファリング使用設定。
(2)バッファリング周期の指定方法(たとえばバッファリング設定編集部101によるか、それともラダープログラムによるか等)を設定するバッファリング周期指定。
(3)バッファリングを実行する周期であるバッファリング周期(サンプリング周期をいうこともできる)設定。
(4)バッファリングを開始するトリガ条件設定。
(5)トリガレベルの指定方法(たとえばバッファリング設定編集部101によるか、それともラダープログラムによるか等)を設定するトリガレベル指定、
(6)バッファリングを開始するために、指定されたトリガ条件が満たすべきトリガレベル設定。
(7)バッファリング点数の指定方法(たとえばバッファリング設定編集部101によるか、それともラダープログラムによるか等)を設定するバッファリング点数指定。
(8)バッファリング点数(サンプル数ということもできる)設定。
(9)トリガ条件がトリガレベルに達する前にサンプリングしておくべきデータ点数であるトリガ条件トリガ前データ点数設定。
共有メモリ713の構成例を図12に示す。図12に示すように、共有メモリ713は、バスI/F715からは読み出しのみが可能で、拡張ユニット4では、たとえばそのCPUが読み書き可能なデータ入力領域と、バスI/F715からは読み書きが可能で、拡張ユニット4では読み出しのみが可能なデータ出力領域と、バスI/Fおよび拡張ユニット4がともに読み書き可能な双方向領域と、バッファメモリ712のデータ等を基本ユニットから読み取るためのバッファ割り当て領域とを含む。例えば、バッファリング設定領域7131は図12のデータ出力領域に、バッファ割当領域7132は図12のバッファ割当領域に割り当てられている。基本ユニット3から見た場合、データ入力領域は入力デバイス、データ出力領域は出力デバイスとして扱うことができる。共有メモリ713は主として図5に示したプログラム実行202の間に行われる通信であるダイレクト通信のために用いられる。バッファ割当領域7132は固定的であり、データ収集制御部711や、ユーザプログラム内でバッファ割当領域7132へアクセスする命令では、固定的に割り当てられたアドレスおよび領域サイズが用いられる。
基本ユニット3は、ラダープログラムを実行することで拡張ユニット4が被制御装置16等から取得してバッファリングしたデータを、共有メモリ713を介して読み取ることができる。図10にそのラダープログラムの一例を示す。図中、#は10進数、$は16進数を示す。これは他の図においても同様である。ラダープログラムは、ラインの左側に実行条件となるデバイス等を記述し、右側に、条件が満たされた場合に実行される命令を記述する。ラダープログラムが実行され、デバイスがテストされた時点で実行条件が満たされていなければ、対応する命令はスキップされ実行されない。ひとつの条件に対して複数の命令を実行する場合には、それらの命令は実行順に線で結ばれて示される。なお以下では、拡張ユニット4ではチャネルは1つであるものとし、拡張ユニット4が有するチャネルが唯一の場合にはその指定を省くものとして説明する。
図11は、基本ユニット3が共有メモリ713のバッファ割当領域7132からデータを読み出した際に行われるPLC2の動作例を示す模式図である。CPU10がたとえば、共有メモリ713の所定アドレスの領域に所定値を書き込むことでバッファリング開始要求、すなわちバファリング開始の指示を拡張ユニット4に与える。拡張ユニット4のデータ収集制御部711は例えば定期的に当該領域を参照し、バッファリング開始指示があれば、別途格納されたバッファリング設定を参照し、設定に従ってバッファリングを開始する。データ収集制御部711は、入力されるデータを時系列にバッファメモリ712に格納する。すなわちFIFOの末尾に新たなデータを格納していく。データ収集制御部711は、バッファリング設定で指定された量(たとえばサンプル数)のデータのバッファリングを完了するまでバッファリングを続ける。そしてバッファ割当領域7132相当の量のデータのバッファリングが完了すると、バッファリング完了通知を、共有メモリ713を介して基本ユニット3へと送る。
図13に、上述したバッファからの読み出し処理のためにCPU10により実行される処理手順を示す。図13において、まずバッファリング関連設定(すなわちバッファリング設定)を行う(S1301)。バッファリング設定は、図9で説明した要領で例えば管理者等が入力した設定値を、たとえば共有メモリ713のバッファリング設定領域7131に書き込むことで実現される。なおステップS1301はラダープログラムに含まれ、スキャンの中で実行されてもよいが、ラダープログラムの実行に先立って予め実行されてもよい。これに対してステップS1303以降はスキャンの中で実行される。すなわち、1回のスキャンにつき1回実行される。ステップS1303ではバッファリング設定に従ったバッファリングの開始要求を行う。次にステップS1305で読み出し数に相当するデータがバッファリングされたか判定する。読み出し数とは、たとえばバッファ割当領域7132のサイズ相当のデータ量である。この判定は、上述のようにデータ収集制御部711からのバッファリング完了通知をテストし、バッファリング完了通知がセットされていれば満たされたものと判定する。バッファリングが完了していなければS1305を繰り返す。ラダープログラムでは条件不備の命令はスキップされるので、この繰り返しは次のスキャンで行われることになる。
図14は拡張ユニット4のデータ収集制御部711によるバッファリングおよびその読み出し時の手順を示す。図14(A)はバッファリング開始要求を基本ユニット3から受けた場合に実行する手順である。データ収集制御部711は、たとえば周期的に共有メモリ713に書き込まれるバッファリング開始要求をテストし、オンであれば図14(A)の手順を実行する。ステップS1401では、被制御装置14から入力される信号等をサンプリングし、A/D変換等必要な処理を施してFIFO構成を有するバッファメモリ712に時系列に格納する。ステップS1403で全てのデータのバッファリングが完了したか判定し、完了したなら、ステップS1409でバッファリングを停止し、バッファリングの完了を共有メモリ713に書き込むことなどで基本ユニット3に通知する。なお、この通知は、基本ユニット3の処理によっては行わなくともよい。なお、バッファリングの終了条件は、バッファリング設定を参照することで充足されているか否かを判定できる。またバッファリングのトリガ条件がバッファリング設定で与えられている場合には、トリガ条件を満たすデータがサンプリングされ、バッファリングされる。一方、全てのデータのバッファリングが完了していない場合には、ステップS1405で、読み出し領域分のバッファリングが完了したか判定する。読み出し領域とは、本実施形態ではバッファ割当領域7132に相当する。すなわちステップS1405では、バッファ割当領域7132のサイズに相当する量のデータがバッファリングされたか判定する。本実施形態では、バッファ割当領域7132は固定的に割り当てられているため、そのサイズもまた固定値である。読み出し領域分のバッファリングが完了していなければ、ステップS1401に戻ってバッファリングを行う。一方、読み出し領域分のバッファリングが完了していれば、ステップS1407で、共有メモリ713を介してそのバッファリング完了通知を基本ユニット3に通知する。この通知が図13のステップS1305でテストされる。なお図14(A)ではフローチャートの表現上の制約で、処理が逐次的に進むものとして説明しているが、ステップS1401、S1403、S1409の処理とは非同期に、ステップS1405、S1407を実行してもよい。また、読み出し領域について、本実施形態では、上述したようにバッファ割当領域7132に相当するとしているが、本発明はこれに限られない。例えば、バッファメモリ712のサイズ以下の所定データ量であれば、バッファ割当領域7132のサイズを超えていても構わない。更に、本実施形態では、バッファ割当領域7132のサイズに相当する量のデータがバッファリングされたか否かを判定しているが、例えば、バッファメモリ712内のデータ量が一定量以上になったか否かを判定してもよい。この点、従来のページ切替方式によるバッファリングの場合には、読み出すデータ量はページサイズ分(共有メモリのバッファ割り当て領域分)を読み出す必要があったが、FIFO方式によるバッファリングであれば、読出しデータ量とバッファ割り当て領域が同じである必要はない。FIFOからは読出し要求のあったデータ数(データ量)分のみが共有メモリ713に即時出力されることになる。
図15に、共有メモリ713を介してFIFOバッファからデータを読み取るためのラダープログラムの他の例を示す。図15(A)は、ユニットIDおよびチャネル番号を指定した読み取り命令U_FIFORの例である。指定するパラメータはユニットID、チャネル番号、読み取ったデータの格納先アドレス、データ数(データ長)である。読み取るべきアドレスは固定的に割り当てられているバッファ割当領域7132であるので、パラメータとして指定する必要はない。またデータ数についても、バッファ割当領域7132のサイズに応じて固定された値を用いるなら指定しなくともよい。実行の条件は左端に記載した読み出し量分のデータの「バッファ完了」すなわちバッファリング完了通知である。図15(B)は、チャネル番号の指定を省いたもので、先頭のチャネル番号を規定値として指定した図15(A)の命令を同じ意味を持つ。
図16に、共有メモリ713を介した通信ではなく、割り込みによってバッファ完了の通知を行う構成例を示す。この構成では図16(A)に示すように、バッファ完了割り込み1501がデータ収集制御部711から出力され、バスI/F715に入力される。データ収集制御部711は、バッファ割当領域7132のサイズに相当する量のデータのバッファリングを完了する都度、完了通知を共有メモリ713に書き込む代わりに、バッファ完了割り込み1501を出力する。この割込はバスを介して基本ユニット3へと通知される。
第2の実施形態として、バックアップ機能の付いたバッファ読み出し処理について説明する。なお第1実施形態の基本例と共通する構成及び処理については説明を省略し、相違点について説明する。なお説明の便宜のために図18のフローチャートの対象となるコマンドはバッファ割当領域7132のデータの読み取りコマンドに限るものとする。その他のコマンドについては説明を省略する。また本実施形態では説明を省略するがデータ収集制御部711によるバッファの管理動作および基本ユニット3の動作については第1の実施形態と同様に実施される。
なおバックアップ及びリトライのためには他の構成であってもよい。たとえば、バックアップメモリ1601も基本ユニット3からアクセス可能に構成しておく。そして、基本ユニット3は読み取り命令の実行時に、それがリトライである場合には、当該命令の読み出し先のアドレスを、バッファ割当領域7132のアドレスからバックアップメモリのアドレスへと変更する。そして基本ユニット3は拡張ユニット4にアクセスする。メモリからのデータの読み出しは指定されたアドレスに従って実行する。ただし、バスI/Fユニット715またはデータ収集制御部711は、バッファ割当領域7132が読み取り先アドレスとして指定されている場合には、読み出したデータをバックアップメモリ1601に格納する。
さて、上記実施形態すべてにおいては、データを拡張ユニット4から読み出す場合について説明した。しかしながら、これら実施形態の構成は基本ユニット3から拡張ユニット4へのデータの書き込みを行う場合にも有効である。図19に書き込みの場合の模式図を示す。構成要素については図11と同様である。
第1及び第2の実施形態によれば、PLC2は、ユーザプログラムを繰り返し実行する基本ユニット3と、基本ユニット3によって制御される1つ以上の拡張ユニット4とを有している。拡張ユニット4は、基本ユニット3と拡張ユニット4の双方からアクセス可能な共有記憶領域を含む第1の記憶部として、バッファ割当領域7132を含む共有メモリ713を有している。さらに拡張ユニットはFIFO記憶であるバッファメモリ712を第2の記憶部として有している。さらに拡張ユニット4は、被制御装置16である外部機器から取得したデータをバッファメモリ712に時系列に入力し、基本ユニット3からの読み出し要求に応じてバッファメモリ712に格納したデータをバッファ割当領域7132に出力するデータ収集制御部711を有する。これにより、拡張ユニット4が内部的にバッファを管理することで、バッファは基本ユニット3から遮蔽され、ユーザプログラムにより管理する必要がなくなって、プログラム設計が簡素化できる。
Claims (13)
- ユーザプログラムを周期的に実行する基本ユニットと、該基本ユニットと外部機器とに接続される拡張ユニットとを有するプログラマブルコントローラであって、
前記拡張ユニットは、
前記外部機器と接続するためのインターフェースと、
前記インターフェースに入力される前記外部機器からの信号を、予め設定された周期でサンプリングするサンプリング手段と、
前記サンプリング手段によりサンプリングされたデータを順次記憶する記憶部と、
前記基本ユニットからの読み出し要求に応じて、前記記憶部に記憶されているデータを前記基本ユニットに出力するデータ収集制御手段と、を備え、
前記データ収集制御手段は、
前記読み出し要求に含まれる読み出し対象のデータ個数に基づいて、前記記憶部に記憶されている特定の先頭データから、記憶された順に該データ個数のデータを読み出して出力した後、
次回の前記読み出し要求に応じるために前記特定の先頭データとする対象を前記データ個数に応じて変更させることを特徴とするプログラマブルコントローラ。 - 前記記憶部は、記憶されているデータの記憶位置をシフトさせるシフトレジスタを含み、
前記データ収集制御手段は、前記シフトレジスタに最も古く記憶されているデータを、前記特定の先頭データにすることを特徴とする請求項1に記載のプログラマブルコントローラ。 - 前記記憶部は、終端の記憶位置と先端の記憶位置が連結されたリングバッファを含み、
前記データ収集制御手段は、前記リングバッファにおいて次の読み出し先を示すポインタにて特定されるデータを、前記特定の先頭データにすることを特徴とする請求項1に記載のプログラマブルコントローラ。 - 前記基本ユニットと前記拡張ユニットの双方からアクセス可能な共有記憶領域を含む第1の記憶部と、前記記憶部である第2の記憶部とを有し、
前記データ収集制御手段は、前記外部機器からサンプリングされたデータを前記第2の記憶部に順に記憶させ、前記基本ユニットからの読み出し要求に応じて、前記第2の記憶部に格納されたデータを前記第1の記憶部の前記共有記憶領域に記憶させることを特徴とする請求項1乃至3のいずれか一項に記載のプログラマブルコントローラ。 - 前記データ収集制御手段は、前記基本ユニットからのバッファリング要求に応じて前記外部機器からサンプリングしたデータを前記第2の記憶部に入力して格納することを特徴とする請求項4に記載のプログラマブルコントローラ。
- 前記データ収集制御手段は、前記基本ユニットからの前記バッファリング要求に応じた前記第2の記憶部へのデータの格納が完了すると、前記共有記憶領域に格納完了情報を格納し、
前記基本ユニットは、前記ユーザプログラムを実行する中で前記格納完了情報を周期的に判定し、前記格納完了情報が格納されていれば、前記共有記憶領域からの読み出し要求を発行することを特徴とする請求項5に記載のプログラマブルコントローラ。 - 前記データ収集制御手段は、前記基本ユニットからのバッファリング要求に応じた前記第2の記録部へのデータの格納が完了すると前記基本ユニットに対して割り込み要求を出力する割り込み要求部を有し、
前記基本ユニットは前記割り込み要求に応じて、前記共有記憶領域からの読み出し要求を発行することを特徴とする請求項5に記載のプログラマブルコントローラ。 - 前記基本ユニットは、前記ユーザプログラムに含まれた読み出し命令およびバッファリング命令それぞれの実行により、前記拡張ユニットに前記読み出し要求および前記バッファリング要求それぞれを発行することを特徴とする請求項5乃至7のいずれか一項に記載のプログラマブルコントローラ。
- 前記基本ユニットは、前記読み出し要求として、前記拡張ユニットの識別情報と前記共有記憶領域内のアドレスとデータ長とを指定し、
前記識別情報で特定される前記拡張ユニットの前記データ収集制御手段は、前記第2の記憶部に格納されたデータを、指定された前記アドレスとデータ長とにより特定される記憶領域に出力することを特徴とする請求項4乃至8のいずれか一項に記載のプログラマブルコントローラ。 - 前記第2の記憶部および第3の記憶部を前記基本ユニットと接続するためのインターフェース部を更に有し、
前記インターフェース部は、前記読み出し要求に応じて、前記読み出し要求が前回の読み出し要求のリトライでない場合には前記共有記憶領域からデータを読み出すとともに該データを複製して前記第3の記憶部に保存し、前記読み出し要求が前回の読み出し要求のリトライである場合には、前記第3の記憶部からデータを読み出すことを特徴とする請求項4乃至9のいずれか一項に記載のプログラマブルコントローラ。 - 前記第1の記憶部は、前記ユーザプログラムで設定される前記拡張ユニットによる動作のパラメータを記憶するデバイス領域をさらに含むことを特徴とする請求項4乃至10のいずれか一項に記載のプログラマブルコントローラ。
- 前記データ収集制御手段はさらに、前記基本ユニットからの書き込み要求に応じて前記基本ユニットからのデータを前記共有記憶領域に格納し、前記共有記憶領域に格納したデータを指定された順序で前記第2の記憶部に入力し、前記第2の記憶部に格納されたデータを前記外部装置に出力することを特徴とする請求項4乃至11のいずれか一項に記載のプログラマブルコントローラ。
- ユーザプログラムを周期的に実行する基本ユニットと外部機器とに接続されるプログラマブルコントローラの拡張ユニットであって、
前記外部機器と接続するためのインターフェースと、
前記インターフェースに入力される前記外部機器からの信号を、予め設定された周期でサンプリングするサンプリング手段と、
前記サンプリング手段によりサンプリングされたデータを順次記憶する記憶部と、
前記基本ユニットからの読み出し要求に応じて、前記記憶部に記憶されているデータを前記基本ユニットに出力するデータ収集制御手段とを備え、
前記データ収集制御手段は、
前記読み出し要求に含まれる読み出し対象のデータ個数に基づいて、前記記憶部に記憶されている特定の先頭データから、記憶された順に該データ個数のデータを読み出して出力した後、
次回の前記読み出し要求に応じるために前記特定の先頭データとする対象を前記データ個数に応じて変更させることを特徴とするプログラマブルコントローラの拡張ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014248403A JP6470955B2 (ja) | 2014-12-08 | 2014-12-08 | プログラマブルコントローラ及びプログラマブルコントローラの拡張ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014248403A JP6470955B2 (ja) | 2014-12-08 | 2014-12-08 | プログラマブルコントローラ及びプログラマブルコントローラの拡張ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016110459A true JP2016110459A (ja) | 2016-06-20 |
JP6470955B2 JP6470955B2 (ja) | 2019-02-13 |
Family
ID=56124488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014248403A Active JP6470955B2 (ja) | 2014-12-08 | 2014-12-08 | プログラマブルコントローラ及びプログラマブルコントローラの拡張ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6470955B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10656615B2 (en) | 2018-01-18 | 2020-05-19 | Mitsubishi Electric Corporation | PLC, network unit, CPU, and data transfer method |
JP2020177713A (ja) * | 2018-10-23 | 2020-10-29 | 株式会社キーエンス | プログラマブルロジックコントローラ |
WO2022059588A1 (ja) * | 2020-09-16 | 2022-03-24 | ファナック株式会社 | Plc装置及び産業機械システム |
WO2023276351A1 (ja) * | 2021-07-02 | 2023-01-05 | オムロン株式会社 | 制御装置、システムプログラムおよび方法 |
US11656596B2 (en) | 2018-10-23 | 2023-05-23 | Keyence Corporation | Programmable logic controller and program creation supporting apparatus |
JP7414532B2 (ja) | 2020-01-07 | 2024-01-16 | 株式会社東芝 | 単位時間当たりのデータを作成するコントローラ、方法、およびプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944212A (ja) * | 1995-07-28 | 1997-02-14 | Omron Corp | シリアル・コミュニケーション・インタフェース |
US20050203649A1 (en) * | 2004-03-12 | 2005-09-15 | David Martin | System and method for providing an application with memory access methods |
JP2008251052A (ja) * | 2008-07-08 | 2008-10-16 | Omron Corp | I/oユニット及びプログラマブルコントローラシステム |
JP2008251051A (ja) * | 2008-07-07 | 2008-10-16 | Okwave:Kk | 管理サーバ |
JP2014052672A (ja) * | 2012-09-04 | 2014-03-20 | Keyence Corp | プログラマブルコントローラ、プログラム作成支援装置、プログラム及び基本ユニット |
WO2014064846A1 (ja) * | 2012-10-26 | 2014-05-01 | 三菱電機株式会社 | アナログ変換装置およびプログラマブルコントローラシステム |
-
2014
- 2014-12-08 JP JP2014248403A patent/JP6470955B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944212A (ja) * | 1995-07-28 | 1997-02-14 | Omron Corp | シリアル・コミュニケーション・インタフェース |
US20050203649A1 (en) * | 2004-03-12 | 2005-09-15 | David Martin | System and method for providing an application with memory access methods |
JP2008251051A (ja) * | 2008-07-07 | 2008-10-16 | Okwave:Kk | 管理サーバ |
JP2008251052A (ja) * | 2008-07-08 | 2008-10-16 | Omron Corp | I/oユニット及びプログラマブルコントローラシステム |
JP2014052672A (ja) * | 2012-09-04 | 2014-03-20 | Keyence Corp | プログラマブルコントローラ、プログラム作成支援装置、プログラム及び基本ユニット |
WO2014064846A1 (ja) * | 2012-10-26 | 2014-05-01 | 三菱電機株式会社 | アナログ変換装置およびプログラマブルコントローラシステム |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10656615B2 (en) | 2018-01-18 | 2020-05-19 | Mitsubishi Electric Corporation | PLC, network unit, CPU, and data transfer method |
JP2020177713A (ja) * | 2018-10-23 | 2020-10-29 | 株式会社キーエンス | プログラマブルロジックコントローラ |
US11656596B2 (en) | 2018-10-23 | 2023-05-23 | Keyence Corporation | Programmable logic controller and program creation supporting apparatus |
JP7405714B2 (ja) | 2018-10-23 | 2023-12-26 | 株式会社キーエンス | プログラマブルロジックコントローラ |
JP7414532B2 (ja) | 2020-01-07 | 2024-01-16 | 株式会社東芝 | 単位時間当たりのデータを作成するコントローラ、方法、およびプログラム |
WO2022059588A1 (ja) * | 2020-09-16 | 2022-03-24 | ファナック株式会社 | Plc装置及び産業機械システム |
WO2023276351A1 (ja) * | 2021-07-02 | 2023-01-05 | オムロン株式会社 | 制御装置、システムプログラムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6470955B2 (ja) | 2019-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6470955B2 (ja) | プログラマブルコントローラ及びプログラマブルコントローラの拡張ユニット | |
JP6626315B2 (ja) | プログラマブル・ロジック・コントローラのモニタ装置及びプログラマブル・ロジック・コントローラ・システム | |
JP2938374B2 (ja) | 順序シーケンス・プログラムの作成装置及び制御装置 | |
US8938559B2 (en) | Isochronous data transfer between memory-mapped domains of a memory-mapped fabric | |
TWI425415B (zh) | 顯示系統及其顯示方法 | |
JP6535459B2 (ja) | プログラマブル・ロジック・コントローラ、基本ユニット、制御方法およびプログラム | |
US4454577A (en) | Linked data systems | |
KR860009351A (ko) | 입출력 제어 시스템 | |
JP4831793B2 (ja) | データ制御装置 | |
JP7320953B2 (ja) | プログラマブルロジックコントローラ及びそのログデータ保存方法 | |
JP2016110460A (ja) | プログラマブルコントローラ、プログラマブルコントローラの制御方法およびプログラム | |
JPS582761A (ja) | ユニツトのテスト方法 | |
JP5987203B1 (ja) | A/d変換装置、d/a変換装置、及びplc | |
JP6767896B2 (ja) | プログラマブルロジックコントローラシステム、プログラマブルロジックコントローラ、通信テスト支援装置、通信テスト支援方法、及び通信テスト支援装置で実行することが可能なコンピュータプログラム | |
JP2013181833A (ja) | 試験装置および試験モジュール | |
JP2016081301A (ja) | プログラマブル・ロジック・コントローラ、システム、制御方法およびプログラム | |
CN109765850B (zh) | 控制系统 | |
WO2015181921A1 (ja) | プログラマブル表示器及び作画ソフトウェア | |
JP2009252113A (ja) | 情報処理装置、その制御方法及びコンピュータプログラム | |
JP6484015B2 (ja) | プログラマブル・ロジック・コントローラおよびその制御方法 | |
JP2003263339A (ja) | デバック機能内蔵型マイクロコンピュータ | |
EP2562634A2 (en) | Data copy processing system, storage device, and data copy processing method | |
CN104123010A (zh) | 一种kvm设备通道记忆功能的处理方法 | |
JPH05241619A (ja) | プログラマブルコントローラのプログラミング装置 | |
US11095379B2 (en) | Data processing unit and information processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6470955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |