JP2016109456A - フェーズドアレイレーダ装置 - Google Patents

フェーズドアレイレーダ装置 Download PDF

Info

Publication number
JP2016109456A
JP2016109456A JP2014244424A JP2014244424A JP2016109456A JP 2016109456 A JP2016109456 A JP 2016109456A JP 2014244424 A JP2014244424 A JP 2014244424A JP 2014244424 A JP2014244424 A JP 2014244424A JP 2016109456 A JP2016109456 A JP 2016109456A
Authority
JP
Japan
Prior art keywords
signal
complex
transmission wave
transmission
calculation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014244424A
Other languages
English (en)
Inventor
正一郎 安達
Shoichiro Adachi
正一郎 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014244424A priority Critical patent/JP2016109456A/ja
Publication of JP2016109456A publication Critical patent/JP2016109456A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】適正な送信波形制御を行なうことができるフェーズドアレイレーダ装置を提供することである。【解決手段】実施形態のフェーズドアレイレーダ装置は、複数のアンテナと、外部アンテナと、複素スペクトル算出部と、補正データ算出部と、I信号発生部と、Q信号発生部と、複素演算部と、送信波生成部とを持つ。複数のアンテナは、送信波を出力する。外部アンテナは、送信波を受信する。複素スペクトル算出部は、外部アンテナが受信した送信波の信号を周波数分析することによって複素スペクトルを算出する。補正データ算出部は、複素スペクトルおよび参照スペクトルから補正データを算出する。複素演算部は、I信号およびQ信号の各々に補正データを複素乗算する。送信波生成部は、補正データが複素乗算されたI信号およびQ信号から送信波を生成する。【選択図】図1

Description

本発明の実施形態は、フェーズドアレイレーダ装置に関する。
従来、非線形性を有する飽和型増幅器を用いるレーダ装置がある。また、従来、飽和型増幅器の単体に対して、デジタルプリディストーションによるスペクトルマスク制御を行なう技術がある。しかしながら、非線形性を有する飽和型増幅器の入力前段に他の非線形デバイスが存在するとともに、飽和型増幅器の出力側にフィルタおよびアンテナ素子などが存在するレーダ装置においては、適正な送信波形制御を行なうことができない可能性があった。
D. R. Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan, "A Generalized Memory Polynomial Model for Digital Predistortion of RF Power Amplifiers", IEEE Trans. on Signal Processing, Vol. 54, No. 10, pp.3852-3860, Oct. 2006.
本発明が解決しようとする課題は、適正な送信波形制御を行なうことができるフェーズドアレイレーダ装置を提供することである。
実施形態のフェーズドアレイレーダ装置は、複数のアンテナと、外部アンテナと、複素スペクトル算出部と、補正データ算出部と、I信号発生部と、Q信号発生部と、複素演算部と、送信波生成部とを持つ。複数のアンテナは、送信波を出力する。外部アンテナは、送信波を受信する。複素スペクトル算出部は、外部アンテナが受信した送信波の信号を周波数分析することによって複素スペクトルを算出する。補正データ算出部は、複素スペクトルおよび参照スペクトルから補正データを算出する。I信号発生部は、I信号を発生する。Q信号発生部は、Q信号を発生する。複素演算部は、I信号およびQ信号の各々に補正データを複素乗算する。送信波生成部は、補正データが複素乗算されたI信号およびQ信号から送信波を生成する。
実施形態のフェーズドアレイレーダ装置の構成を示す図。 実施形態のフェーズドアレイレーダ装置の送信部の構成を示す図。 実施形態のフェーズドアレイレーダ装置の動作を示すフローチャート。
以下、実施形態のフェーズドアレイレーダ装置を、図面を参照して説明する。
実施形態のフェーズドアレイレーダ装置10は、図1に示すように、送信部11、アンテナ部12、外部アンテナ13、受信部14、および信号処理部15を備える。
送信部11は、FM変調を施したパルス波形(チャープ信号と称する)をデジタル信号として記憶している。送信部11は、チャープ信号をD/A変換することで、IF(中間波周波数)信号として出力する。送信部11は、IF信号を送信周波数変換によって、送信周波数信号に周波数変換する。
アンテナ部12は、分配器21、複数の増幅器22、複数のサーキュレータ23、複数のフィルタ24、複数の素子アンテナ25、および合成器26を備えている。
分配器21は、送信部11から出力される送信周波数信号を複数に分配して、複数の増幅器22に入力する。
複数の増幅器22の各々は、分配器21から送られてくる送信周波数信号を非線形増幅して出力する。
複数のサーキュレータ23の各々は、各増幅器22から送られてくる送信周波数信号をアンテナ端に接続された各フィルタ24に出力する。また、各サーキュレータ23は、各素子アンテナ25からアンテナ端を経由して送られてくる受信信号を合成器26に出力する。
複数のフィルタ24の各々は、低域通過フィルタであり、チャープ信号から高調波(スプリアス)を低減して出力する。
複数の素子アンテナ25の各々は、各フィルタ24から送られてくる送信周波数信号を、順次、各素子アンテナ25毎に空間に放射する。
合成器26は、複数のサーキュレータ23から送られてくる受信信号を用いて、和信号であるΣ信号、横方向(アジマス方向)の差信号であるΔAZ信号、および縦方向(エレベーション方向)の差信号であるΔEL信号を生成する。合成器26は、Σ信号、ΔAZ信号、およびΔEL信号を受信部14へ出力する。
外部アンテナ13は、複数の素子アンテナ25が、順次、各素子アンテナ25毎に空間に放射する送信周波数信号の電波を受信して、受信した信号(送信周波数信号)を受信部14へ出力する。
受信部14は、合成器26からΣ信号、ΔAZ信号、およびΔEL信号を受け取り、Σ信号、ΔAZ信号、およびΔEL信号の各々の周波数をベースバンド帯に変換する。受信部14は、周波数変換後のΣ信号、ΔAZ信号、およびΔEL信号の各々を増幅する。受信部14は、増幅後のΣ信号、ΔAZ信号、およびΔEL信号の各々をデジタル信号に変換する。受信部14は、アナログ−デジタル変換後のΣ信号、ΔAZ信号、およびΔEL信号の各々を信号処理部15へ出力する。
受信部14は、外部アンテナ13から信号(送信周波数信号)を受け取り、この信号を受信周波数変換によってIF信号に周波数変換する。受信部14は、周波数変換後のIF信号をデジタル信号に変換する。受信部14は、アナログ−デジタル変換の条件として必要帯域幅の2.5倍以上のサンプル周波数とする。受信部14は、I/Q検波回路を用いて、アナログ−デジタル変換後のIF信号をI,Qの時間信号に復調する。受信部14は、非線形データ取得用の帯域制限フィルタを備え、IF信号のI/Q直交検波において帯域制限フィルタを用いて帯域制限を行なう。受信部14は、IF信号のI/Q直交検波後に得られるI,Qの時間信号を信号処理部15へ出力する。
信号処理部15は、各素子アンテナ25毎に、順次、受信部14から送られてくるI,Qの時間信号(時間波形)を記憶する。信号処理部15は、全ての素子アンテナ25の時間波形のアンサンブル平均を算出する。信号処理部15は、アンサンブル平均により得られる信号の周波数分析を行なうことによって、複素スペクトルを算出する。信号処理部15は、複素スペクトルと、予め設定している参照スペクトル(所望のスペクトル)との差異を定量的に示す複素補正係数を算出する。信号処理部15は、既知であるメモリポリノミアルモデルまたはボルテラ級数展開法等などを用いて複素補正係数を算出する。この複素補正係数は、送信部11から出力される送信周波数信号に生じる歪みを打ち消すための係数となる。信号処理部15は、算出した複素補正係数を送信部11へ転送する。
送信部11は、図2に示すように、チャープI信号メモリ31、チャープQ信号メモリ32、複素積和演算部33、補正係数メモリ34、第1ミキサー35、第2ミキサー36、数値制御発振器(NCO)37、合成器38、およびD/A変換器39を備えている。
チャープI信号メモリ31およびチャープQ信号メモリ32の各々は、複素数形態のI,Q個別にチャープI信号およびチャープQ信号を発生する。
複素積和演算部33は、補正係数メモリ34から複素補正係数を取得する。複素積和演算部33は、チャープI信号およびチャープQ信号の各々に、複素補正係数を用いて積和演算を行なう。
補正係数メモリ34は、信号処理部15から転送された複素補正係数を記憶する。
第1ミキサー35は、数値制御発振器(NCO)37から発生する正弦波信号と、複素積和演算部33から出力されるチャープI信号とを用いてミキシングを行なう。
第2ミキサー36は、数値制御発振器(NCO)37から発生する余弦波信号(つまり90°の位相オフセットを含む正弦波信号)と、複素積和演算部33から出力されるチャープQ信号とを用いてミキシングを行なう。
合成器38は、第1ミキサー35から出力されるチャープI信号と第2ミキサー36から出力されるチャープQ信号とを合成する。
D/A変換器39は、合成器38から出力される信号をアナログ信号に変換することで、IF(中間波周波数)信号とする。送信部11は、IF信号を送信周波数変換によって、送信周波数信号に周波数変換する。
以下に、実施形態のフェーズドアレイレーダ装置10の動作について説明する。
図3に示すように、先ず、複数の素子アンテナ25は、送信を行なう素子アンテナ25を順次切り替えつつ、送信波(送信周波数信号)を各素子アンテナ25毎に空間に放射する(ステップS01)。
次に、外部のアンテナ13は、各素子アンテナ25毎に送信波を受信して、受信した信号を受信部14に入力する(ステップS02)。
次に、受信部14は、受信した信号に対して、順次、受信周波数変換、アナログ−デジタル変換、およびI/Q直交検波を行ない、I,Qの時間信号を信号処理部15へ出力する。信号処理部15は、各素子アンテナ25毎に、順次、受信部14から送られてくるI,Qの時間信号(時間波形)を記憶する(ステップS03)。
次に、信号処理部15は、各素子アンテナ25毎にI,Qの時間信号(時間波形)を記憶する処理が、全ての素子アンテナ25に対して終了したか否かを判定する(ステップS04)。
この判定結果が「NO」の場合には、信号処理部15は、処理をステップS01に戻す(ステップS04のNO側)。
一方、この判定結果が「YES」の場合には、信号処理部15は、処理をステップS05に進める(ステップS04のYES側)。
次に、信号処理部15は、全ての素子アンテナ25の時間波形のアンサンブル平均を算出する(ステップS05)。
次に、信号処理部15は、高速フーリエ変換(FFT)によって、アンサンブル平均により得られる信号の周波数分析を行なうことによって、複素スペクトルを算出する(ステップS06)。
次に、信号処理部15は、複素スペクトルと、予め設定している参照スペクトル(所望のスペクトル)との差異を定量的に示す複素補正係数を算出する(ステップS07)。
次に、信号処理部15は、算出した複素補正係数を送信部11へ転送する(ステップS08)。
次に、送信部11は、信号処理部15から転送された複素補正係数を用いてチャープI信号およびチャープQ信号の各々に積和演算を行なう。次に、送信部11は、数値制御発振器(NCO)37から発生する正弦波信号および余弦波信号を用いてチャープI信号およびチャープQ信号の各々にミキシングを行なう。次に、送信部11は、チャープI信号およびチャープQ信号を合成し、デジタル−アナログ変換および送信周波数変換を行なう(ステップS09)。
そして、フェーズドアレイレーダ装置10は、一連の処理を終了する。
以上説明した実施形態によれば、外部アンテナ13が受信する送信波の複素スペクトルに基づく補正データをI信号およびQ信号に複素乗算する複素積和演算部33を持つことにより、装置全体の非線形特性を補正して、適正に送信波形制御を行なうことができる。これによりフェーズドアレイレーダ装置10は、複数の素子アンテナ25に接続される複数の増幅器22を含む各種の非線形デバイスから成る送信系全体の特性に応じて、スペクトルマスク制御を容易に実施することができる。
以下、変形例について説明する。
上述した実施形態において、複数の素子アンテナ25の各々は、各フィルタ24から送られてくる送信周波数信号を、順次、各素子アンテナ25毎に空間に放射するとしたが、これに限定されない。
複数の素子アンテナ25は、同時に送信周波数信号を空間に放射してもよい。例えば、複数の素子アンテナ25は、開口が小さく、電波暗室等でファーフィールド領域(つまり、複数の素子アンテナ25の合成ビームが形成できる距離領域など)となる場合には、同時に送信周波数信号を空間に放射する。
この変形例において、信号処理部15は、上述したステップS05におけるアンサンブル平均の算出処理を省略する。
この変形例によれば、複数の素子アンテナ25は、各素子アンテナ25毎に送信周波数信号の送信実行と送信停止とを繰り返すのではなく、一度に同時に送信周波数信号を送信する。信号処理部15は、受信部14から送られてくるI,Qの時間信号を、アンサンブル平均を行なう必要無しに、全ての素子アンテナ25に対して合成したデータとして処理することができる。
以上説明した少なくともひとつの実施形態によれば、外部アンテナ13が受信する送信波の複素スペクトルに基づく補正データをI信号およびQ信号に複素乗算する複素積和演算部33を持つことにより、装置全体の非線形特性を補正して、適正に送信波形制御を行なうことができる。これによりフェーズドアレイレーダ装置10は、複数の素子アンテナ25に接続される複数の増幅器22を含む各種の非線形デバイスから成る送信系全体の特性に応じて、スペクトルマスク制御を容易に実施することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…フェーズドアレイレーダ装置、11…送信部、12…アンテナ部、13…外部アンテナ、14…受信部、15…信号処理部、21…分配器、22…増幅器、23…サーキュレータ、24…フィルタ、25…素子アンテナ、26…合成器、31…チャープI信号メモリ、32…チャープQ信号メモリ、33…複素積和演算部、34…補正係数メモリ、35…第1ミキサー、36…第2ミキサー、37…数値制御発振器(NCO)、38…合成器、39…D/A変換器

Claims (3)

  1. 送信波を出力する複数のアンテナと、
    前記送信波を受信する外部アンテナと、
    前記外部アンテナが受信した前記送信波の信号を周波数分析することによって複素スペクトルを算出する複素スペクトル算出部と、
    前記複素スペクトルおよび参照スペクトルから補正データを算出する補正データ算出部と、
    I信号を発生するI信号発生部と、
    Q信号を発生するQ信号発生部と、
    前記I信号および前記Q信号の各々に前記補正データを複素乗算する複素演算部と、
    前記補正データが複素乗算された前記I信号および前記Q信号から前記送信波を生成する送信波生成部と、
    を備える、
    フェーズドアレイレーダ装置。
  2. 前記複数のアンテナは、順次、各前記アンテナ毎に前記送信波を出力し、
    前記複素スペクトル算出部は、各前記アンテナ毎に前記外部アンテナが受信した前記送信波を用いて、全ての前記アンテナの前記送信波のアンサンブル平均により得られる信号を周波数分析する、
    請求項1に記載のフェーズドアレイレーダ装置。
  3. 前記複数のアンテナは、同時に前記送信波を出力し、
    前記複素スペクトル算出部は、前記複数のアンテナに対して前記外部アンテナが同時に受信した前記送信波の信号を周波数分析する、
    請求項1に記載のフェーズドアレイレーダ装置。
JP2014244424A 2014-12-02 2014-12-02 フェーズドアレイレーダ装置 Pending JP2016109456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014244424A JP2016109456A (ja) 2014-12-02 2014-12-02 フェーズドアレイレーダ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014244424A JP2016109456A (ja) 2014-12-02 2014-12-02 フェーズドアレイレーダ装置

Publications (1)

Publication Number Publication Date
JP2016109456A true JP2016109456A (ja) 2016-06-20

Family

ID=56123738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014244424A Pending JP2016109456A (ja) 2014-12-02 2014-12-02 フェーズドアレイレーダ装置

Country Status (1)

Country Link
JP (1) JP2016109456A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376938A (en) * 1994-04-04 1994-12-27 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for maintaining linearity and frequency accuracy of an FM chirp waveform
JP2007333656A (ja) * 2006-06-16 2007-12-27 Murata Mfg Co Ltd レーダ装置
WO2008072481A1 (ja) * 2006-12-11 2008-06-19 Murata Manufacturing Co., Ltd. レーダ装置
JP2010032442A (ja) * 2008-07-30 2010-02-12 Hitachi Ltd 測位システム及び処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376938A (en) * 1994-04-04 1994-12-27 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for maintaining linearity and frequency accuracy of an FM chirp waveform
JP2007333656A (ja) * 2006-06-16 2007-12-27 Murata Mfg Co Ltd レーダ装置
WO2008072481A1 (ja) * 2006-12-11 2008-06-19 Murata Manufacturing Co., Ltd. レーダ装置
JP2010032442A (ja) * 2008-07-30 2010-02-12 Hitachi Ltd 測位システム及び処理装置

Similar Documents

Publication Publication Date Title
US10516209B2 (en) Phased array antenna device
US10050812B2 (en) Methods and apparatuses for interference cancellation
EP3151495B1 (en) Interference cancellation device and method
EP3480947A3 (en) Phased array amplifier linearization
US8224268B2 (en) Transmitter linearization
EP3985866A1 (en) Digital predistortion using coding for phased antenna arrays
CN110800210A (zh) 用于相控阵列发射机的使用闭环反馈的无线架构和数字预失真(dpd)技术
JP6264204B2 (ja) 通信装置及び位相調整方法
Wang et al. Real-time single channel over-the-air data acquisition for digital predistortion of 5G massive MIMO wireless transmitters
Ayed et al. Digital predistortion of millimeter-wave arrays using near-field based transmitter observation receivers
CN109981505B (zh) 功率可扩展的波束定向数字预失真装置及方法、收发系统
Ayed et al. On the effectiveness of near-field feedback for digital pre-distortion of millimeter-wave RF beamforming arrays
CN104181522A (zh) 一种实时混沌伪随机信号雷达收发系统
JP2016109456A (ja) フェーズドアレイレーダ装置
Frasier et al. Predistortion for very low pulse-compression sidelobes in solid-state meteorological radar
Beltagy et al. On the calibration of the feedback receiver using reduced sampling rate and its application to digital predistortion of 5G power amplifiers
JP7249749B2 (ja) アンテナシステム、送受信システム及び信号処理方法
Sun et al. Digital radar implementation with amplitude predistortion
EP3531644B1 (en) Transmitter and digital pre-distortion calibration method
JP2020016474A (ja) レーダシステム及び信号処理方法
WO2018218487A1 (zh) 预失真处理方法和装置
US11656330B2 (en) Built in self test transmitter phase calibration
Ayed et al. Digital predistortion of millimeter-wave hybrid beamforming transmitters using observation receivers with low-bit resolution analog-to-digital converter
US20150035603A1 (en) Feed-forward amplifier device and method thereof
JP2008003078A (ja) 送信信号発生器及びそれを用いたレーダ送信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170310

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170911

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180821