JP2016105477A - 基板アダプタを製造する方法、基板アダプタ、および半導体素子を接触させるための方法 - Google Patents

基板アダプタを製造する方法、基板アダプタ、および半導体素子を接触させるための方法 Download PDF

Info

Publication number
JP2016105477A
JP2016105477A JP2015228544A JP2015228544A JP2016105477A JP 2016105477 A JP2016105477 A JP 2016105477A JP 2015228544 A JP2015228544 A JP 2015228544A JP 2015228544 A JP2015228544 A JP 2015228544A JP 2016105477 A JP2016105477 A JP 2016105477A
Authority
JP
Japan
Prior art keywords
metal element
contact material
substrate
adapter
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015228544A
Other languages
English (en)
Other versions
JP6251715B2 (ja
Inventor
ブライフス マルティン
Bleifuss Martin
ブライフス マルティン
ハインリック アンドレアス
Hinrich Andreas
ハインリック アンドレアス
クライン アンドレアス
Klein Andreas
クライン アンドレアス
シェーファー ミヒャエル
Michael Schaefer
シェーファー ミヒャエル
クリル エリーザ
Wieseler Elisa
クリル エリーザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Deutschland GmbH and Co KG filed Critical Heraeus Deutschland GmbH and Co KG
Publication of JP2016105477A publication Critical patent/JP2016105477A/ja
Application granted granted Critical
Publication of JP6251715B2 publication Critical patent/JP6251715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/03438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体素子との接触部の信頼性を改善した基板アダプタを製造する方法、基板アダプタ及び半導体素子を接触させるための方法を提供する。【解決手段】半導体素子２６と接触するよう機能する基板アダプタ５０を製造する方法であって、導電金属素子１５を構築するステップと、電気絶縁体１０、特にプラスチックによって少なくともいくつかの区分において構築された金属素子１５を封止するステップ及び金属素子１５の第１の面上に接触材１３を塗布するステップを含む。【選択図】図２

Description

本発明は、特に、半導体素子と接触するよう機能する、基板アダプタを製造する方法に関する。さらに、本発明は、基板アダプタ、および当該基板アダプタを使用する半導体素子、特にパワーコンポーネントと接触させるための方法に関する。
パワー・エレクトロニクス・モジュールにおける要求、例えば、その伝導率およびサービス寿命に関する要求の増加は、パワー半導体を互いに、またはパワー・エレクトロニクス・モジュール内の他の端子に接触させるためのＣｕボンドワイヤを使用することを必要とする。現在使用されているチップメタライゼーションの主な方法は、アルミニウムコーティングまたはアルミニウムメタライゼーションであり、接触処理において、およびデバイスの後の使用において問題を引き起こす可能性がある。例えば、そのようなメタライゼーション方法は、動作中のモジュールにおいて後に故障を引き起こす可能性がある。
システムのサービス寿命を延ばすために、いわゆるフレックス回路基板を使用するなどの、さまざまな手法が存在する。しかし、そのようなフレックス回路基板も欠点がある。すなわち、フレックス回路基板は従来のワイヤボンド処理で接触させることができず、既存の製造能力は、もはや使用できないからである。
本発明の目的は、特に、製造された半導体デバイス、特に、パワー半導体デバイスの信頼性に関する改善策を提供することである。さらに、特に下流のピックアンドプレース技術に関し、改善をもたらす方法を説明する。
本発明によると、特に半導体素子と接触するよう機能する基板アダプタを製造する方法に関して、この目的は、請求項１の特徴を有する方法によって実現され、基板アダプタに関して、請求項１７の発明の主題によって実現され、半導体素子、特に、パワーコンポーネントと接触させるための方法に関して、本発明に係る基板アダプタによって、請求項２４の特徴を有する方法によって実現される。
基板アダプタを製造するための本発明に係る方法の、または半導体素子と接触させるための本発明に係る方法の、または本発明に係る基板アダプタの有利で簡便な構成は、従属請求項で説明する。
基板アダプタを製造するための本発明に係る方法は、特に、半導体素子と接触するよう機能し、以下のステップを含む。
−導電金属素子を構築するステップ、
−電気絶縁体、特にプラスチックによって、構築された金属素子を少なくともいくつかの区分において封止するステップ、
−金属素子の第１の面に接触材を塗布するステップ。
導電金属素子の構築は、構築物を導電金属素子に組み込むことに関し、その構築物は、導電金属素子の片側および２つ以上の面に組み込むことができる。例えば、導電金属素子の構築は、実現される基板アダプタの形状、または実現される接触材の形状に関して実行される。例えば、同一形状または対応する形状を、導電金属素子に、互いに間隔を空けて組み込むことが可能である。
導電金属素子は、金属箔、特に、銅箔とすることができる。金属素子は、銅合金で形成することもできる。この点に関して、ＣｕＮｉ、ＣｕＳｎ、ＣｕＦｅ、ＣｕＮｉＳｚ、ＣｕＡｇ、ＣｕＷ、またはＣｕＭｏが使用されると考えられる。金属素子は、純銀からなるものとすることも可能である。
構築された金属素子の第１の面を、第１のコーティング系でコーティングし、および／または構築された金属素子の第２の面を、第２のコーティング系でコーティングすることを任意選択的に行うことができる。第１および／または第２のコーティング系を伴う金属素子の第１の面および／または第２の面のオプションのコーティングは、例えば、亜鉛メッキで実行することができる。コーティング、すなわち、第１および／または第２のコーティング系はそれぞれ、異なる金属、特に、ニッケル、銀、および／または金が好ましい。
本発明に係る方法において、構築された金属素子は、電気絶縁体、特にプラスチックにより少なくともいくつかの区分において封止される。その場合、本発明に係る方法は、まず、電気絶縁体で封止されるため、金属素子の電気絶縁が、生産処理の間、改善され、さらに、より良好な安定した中間および／または最終生成物がもたらされるということによって特徴づけられる。
本発明に係る方法において、構築された金属素子を、基板および接触材に接合するか、または基板および接触材と共に接合することができる。
接触材を備える構築された金属素子の細分化を、基板が、細分化された金属素子を互いに距離をおいて固定するように、さらなる処理のために実行することができる。したがって、基板上に、接触材を備える複数の細分化された金属素子が設置され、ここで、金属素子は、基板上に互いに隣接して配置され、細分化された金属素子の基板上の互いの間隔が維持される。基板は細分化された金属素子が、定位置に保持されるという効果を有する。
本発明を拡張すると、好ましくは、接触材を備える構築された金属素子を細分化する前に、保護箔を、構築された金属素子の第２の面に付着させることが提起される。保護箔により、構築された金属素子の第２の面を、電気的接触、および／または異物混入、および／または損傷に対して保護することができる。
構築された金属素子を、電気絶縁体によって少なくともいくつかの区分において封止することは、圧送成形、特に、フィルムアシスト成型または熱圧縮成形によって、または射出成形、特に、マイクロ成形によって行うことができる。選択した成形方法に応じて、さまざまな異なる材料を使用することができる。射出成形の場合、ＰＰＥまたはＰＥＥＫなどの熱可塑性材料を使用することができる。圧送成形の場合では、熱硬化性樹脂を使用することが好ましい。成形材料は、フィラー材料、例えば、ガラス繊維要素を混合するということも考えられる。
構築された金属素子を封止する場合、金属素子の側面の少なくともいくつかの部分が、電気絶縁体でカバーされ、ここで、電気絶縁体のフレームが形成される。金属素子の側面は、構築された金属素子の厚さを形成する面である。言い換えると、構築された金属素子の側面は、金属箔の厚さまたは高さを形成する面である。構築された金属素子の側面はまた、縁面と呼ぶこともできる。
そのように形成されたフレームを有するため、構築された金属素子は、腐食に対して保護されるように設計される。さらに、非常に堅実な中間要素が形成され、この中間要素は有利な手法で既存の下流のピックアンドプレース処理に搬送することができ、これは、フレームの破壊電圧が高まるからである。
電気絶縁体で作られたフレームは、構築された金属素子の２つの区分の間に、電気絶縁体からなる少なくとも１つの分離片を設けることができる。金属素子の構築および後続の細分化の一部としてゲートおよびエミッタが形成された場合、分離片は、構築された金属素子の２つの区分の間、すなわち、ゲートおよびエミッタの間に形成することができる。分離片は、フレームの一部または区分として理解されよう。そのような分離片により、ゲートおよびエミッタの間に明確な分離を形成することができる。
電気絶縁体、特に、プラスチックからなるフレームの高さは、金属素子の厚さと等しくすることができる。フレームのそのような設計では、金属素子は、フレームと同一平面で終端することが可能である。
本発明の一部として、金属素子の第１の面上で、フレームは、中に接触材が導入される、境界面を伴う空隙を形成することも提起される。そのような空隙は、接触材を塗布するための位置決め補助として使用される。さらに、フレームの少なくともいくつかの部分は、金属素子の第１の面および／または第２の面の縁部の後方で結合することができる。金属素子の第１の面および／または第２の面の縁部のそのような結合により、金属素子のさらなる安定化をもたらす。その結果、金属素子の縁部および／または角部を、プラスチックでコーティングまたは封止することもできる。
本発明によれば、境界面の少なくとも１つの高さを、接触材の厚さ未満にするか、または接触材の厚さより高くするか、または接触材の厚さと等しくすることも提供することができる。接触材の厚さが境界面の高さと等しい場合、金属素子の第１の面の接触材は、境界面と、したがって、電気絶縁体のフレームと、同一平面で終端する。境界面の１つの高さが接触材の厚さ未満である場合、金属素子の第１の面の接触材は、フレームを超えて、またはフレームより高く、少なくともいくつかの区分に延在する。より大きな境界面の少なくとも１つの高さが接触材の厚さより高い場合、フレームワークの少なくともいくつかの区分が接触材より上に配置され、その効果は、例えば、基板および／または基板箔がフレーム上に載ることである。
本発明のさらなる実施形態において、フレームの少なくとも１つの分離片を、境界面に接続することができ、ここで、この境界面の高さは、接触材の厚さ未満である。
本発明によれば、境界面が、金属素子の第１の面に対し少なくとも９０°の角度をなすよう形成され、接触材が塗布される位置決め形状を形成することを提供することができる。
接触材を金属素子の第１の面に塗布することは、以下のステップを含むことができる。
−特に、スクリーン印刷またはテンプレート印刷によって、基板の１つの面上に塗布するステップ、
−いくつかの区分に封止される金属素子、および基板を、金属素子の第１の面と接触材とが互いに反対に位置するように配置するステップ、
−構築された金属素子を基板に、および基板上に配置された接触材に接合するステップ。
そのような方法は、間接印刷と呼ぶことができる。
接触材は、例えば、スクリーン印刷またはテンプレート印刷によって、金属素子の第１の面上に直接塗布することができる。接触材のそのような塗布は、フレームの高さが金属素子の厚さに等しいような場合に実行されることが好ましい。
接触材が、少なくとも１つの空隙に、スキージーを使用する、またはスプレーするもしくは噴霧するもしくは投与することによって、金属素子の第１の面上に直接塗布されることをさらに提供してもよい。接触材のこの種類の塗布は、好ましくは、フレームが金属素子と同一平面で終端しないが、空隙が形成される場合に、選択すべきである。空隙を接触材で完全に満たすことを提供することができる。空隙が、それらの高さまたは深さに関して、ある区分内を接触材で満たされるか、または充填されればよいとも考えることができる。したがって、本発明によれば、構築された金属素子が少なくともいくつかの区分において封止された場合、金属素子に組み込まれた構造は、絶縁体で充填される、および／またはいくつかの区分で充填されることもまた提起される。金属素子に組み込まれた構造は、例えば、凹部、および／またはトレンチ、および／または溝とすることができ、これによってこの凹部、トレンチ、または溝は、例えば、電気絶縁体で完全に満たされる。電気絶縁体で凹部、溝、またはトレンチの深さに対する部分を充填することもまた、考えられる。
例えば、接触材は、易焼結性材料または焼結材とすることができる。接触材は、焼結ペーストおよび／または焼結箔とすることができ、焼結材および／または焼結ペーストおよび／または焼結箔は、例えば、銀および／または銀化合物を含むことができる。接触材は、はんだ、および／または導電性接着剤であるとも考えられる。
二次的な態様において、本発明は、第１の面および第２の面を伴う金属素子を備える基板アダプタに関し、接触材が第１の面に塗布され、外側フレームが電気絶縁体から作られ、金属素子の面の少なくともいくつかの区分を被覆する。
本発明を拡張すると、フレームは、構築された金属素子の２つの区分の間に、電気絶縁体で作られた少なくとも１つの分離片を含むことができる。そのような分離片は、金属素子の２つの区分によって形成される、ゲートとエミッタとの間の規定されたスペーサーとして主に理解されよう。したがって、２つの区分は、互いに電気的に絶縁される。
本発明に係る基板アダプタに関し、少なくともいくつかの区分において、フレームが、金属素子の第１および／または第２の面の縁部の後方で結合することも提起される。このことは、基板アダプタのさらなる補強に繋がり、極めて堅実に設計され、したがって、ピックアンドプレース技術によって搬送することができる。
金属素子の第１の面上で、中に接触材が導入される、境界面を伴う空隙を形成することができる。境界面の少なくとも１つの高さを、接触材の厚さ未満にするか、または接触材の厚さより高くするか、または接触材の厚さと等しくすることも可能である。同等の利点は、本発明に係る方法と関連してすでに説明したように得られる。
少なくとも１つの分離片を、空隙の境界面に接続することができ、ここで、境界面の高さは、接触材の厚さ未満である。
境界面が、金属素子の第１の面と少なくとも９０°の角度を有し、位置決め形状を形成することも可能である。この位置決め形状は、接触材が塗布される場合に有利である。さらに、基板アダプタの位置決め形状は、接触材または金属素子に対して半導体を位置決めするために使用することができる。
電気絶縁体から構成されるフレームと、空隙とは、接触材を塗布するための、ある種の三次元テンプレートを形成する。金属素子は、銅または銅合金で形成することができる。この点に関して、ＣｕＮｉ、ＣｕＳｎ、ＣｕＦｅ、ＣｕＮｉＳｚ、ＣｕＡｇ、ＣｕＷ、またはＣｕＭｏが使用されると考えられる。金属素子は、純銀から作ることも可能である。
本発明のさらなる二次態様は、本発明に係る基板アダプタによって、半導体素子、特に、パワーコンポーネントを接触させる方法に関する。本発明に係る接触方法は、以下のステップを含む。
−金属素子に接合された接触材を伴う当該金属素子と、電気絶縁体から作られるフレームとを備える細分化された基板アダプタを基板から取り外すステップ、
−接触材と半導体素子とが互いに向き合うように当該半導体素子に基板アダプタを位置づけるステップ、
−熱および／または圧力の印加によって半導体素子に基板アダプタを取り付けるステップ、
−任意選択的にコーティングされた金属素子の第２の面を接触要素、特に、ボンディングワイヤ、および／またはボンディングストリップおよび／またはクリップと接触させるステップ。
ボンディングワイヤ、および／またはボンディングストリップ、および／またはクリップは、純銅または銅合金から作ることができる。この点に関して、以下の材料が考えられる。 ＣｕＮｉ、ＣｕＳｎ、ＣｕＦｎ、ＣｕＮｉＳｚ、ＣｕＡｇ、ＣｕＷ、またはＣｕＭｏ。金属素子を、純銀から製造することも可能である。
半導体素子を接触させるための本発明に係る方法のさらなる実施形態において、特に、金属素子の第２の面を接触要素と接触させるステップの前に、保護箔の除去および金属素子の第２の面の露出を含むさらなるステップを実行する。さらに、本発明に係る接触方法は、基板アダプタを半導体素子に、および／または半導体素子を備える基板に、焼結する、および／またはハンダ付けする、および／または接着する方法ステップを含むことができる。
基板アダプタを製造するための本発明に係る方法により、および本発明に係る基板アダプタにより、接触材と共に、顧客に供給され、および／または加工ラインに供給されることが可能である基板アダプタが提供される。基板アダプタは、フィルムフレームに供給することができる。そのような送達形式では、基板アダプタは、以後の処理または方法ステップでフィルムフレームから直接除去され、半導体素子、特に、パワーコンポーネントに配置することができる。これは、ピックアンドプレース技術と同等であり、すなわち、基板アダプタを、ロボット技術または把持装置または吸引器を使用してフィルムフレームから取り外し、対応する半導体素子に搬送することができる。
少なくともいくつかの区分において構築された金属素子の本発明における封止によって、ゲートおよびエミッタの間の改善された機械的接続を提供し、したがって、この処理は、より剛性の高いコンポーネントによって実現することができる。
本発明は、例示的な実施形態を用いて、添付図面を参照して、以下に詳細に説明する。
少なくともいくつかの区分においてプラスチックで封止された金属素子を示す断面図である。 下側から見た、少なくともいくつかの区分においてプラスチックで封止された金属素子を示す図である。 本発明に係る基板アダプタを使用して接触された半導体素子を示す図である。 本発明に係る基板アダプタのさらなる実施形態を示す図である。 本発明に係る基板アダプタのさらなる実施形態を示す図である。
以下において、同一の参照番号は、同一か、または機能的に同等の部分に対して使用される。
図１ａおよび図１ｂは、すでに構築された金属素子１５、すなわち、銅箔を示す。これを実現するために、分離点２４が、金属素子１５の第１の面１７に組み込まれ、ここで、分離点２４は、全体の厚さｄにわたって金属素子１５を分割し、したがって、構造体１６が、金属素子１５の第１の面１７上に得られる。
金属素子１５の第１の面１７および金属素子１５の第２の面２０の両方に、第１の面１７では第１のコーティング系により、および第２の面２０では第２のコーティング系により、コーティングを塗布することができる。したがって、構築された金属素子１５のオプションのコーティングが、金属素子１５の構築後に実行されることが好ましい。金属素子１５の第１の面１７および第２の面２０のコーティングは、例えば、亜鉛メッキによって実行される。
第１のコーティング系および第２のコーティング系は、異なる金属、特に、例えば、ニッケル、銀、および／または金が好ましい。
構築された金属素子１５は、電気絶縁体１０、特にプラスチックにより少なくともいくつかの区分に封止される。構築された金属素子１５を、電気絶縁体１０を伴う少なくともいくつかの区分に封止することは、圧送成形処理、特に、フィルムアシスト成型または熱圧縮成形によって、または射出成形処理、特に、マイクロ成形によって行うことができる。
構築された金属素子１５が封止された場合、金属素子１５の側面は、少なくともいくつかの区分において、電気絶縁体１０で被覆され、したがって、電気絶縁体１０で作られたフレーム３１が形成される。フレーム３１は、構築された金属素子１５の２つの区分１９’および１９’’の間に、電気絶縁体１０で作られた少なくとも１つの分離片４５を備える。言い換えると、分離片４５は、分離点２４を満たす。構築された金属素子１５の区分１９’および１９’’は、ゲートおよびエミッタを形成する。
図示したフレーム３１は、金属素子１５の第１の面１７の縁部３３の後方で、その全体にわたって、結合される。縁部３３の完全密封により、フレーム３１の完全な支持要素３２が形成される。この支持要素３２は、形成される基板アダプタのさらなる安定を保証する。支持要素３２は、空隙４０の一部である境界面４１を有する。図示した２つの空隙４０において、接触材１３が塗布されている。
図示した本例における分離片４５は、金属素子の厚さｄより高く、したがって、分離片４５はまた、境界面４１を伴う支持要素３２を形成する。図示した断面図における分離片４５は、Ｔ型である。金属素子１５の第１の面１７に塗布された接触材１３は、例えば、スキージーを使用することによって、または空隙４０にスプレーするか、噴射するか、もしくは投与することによって、塗布することができる。スキージー処理の場合、フレーム３１は、金属素子１５の第１の面１７に塗布される接触材１３のためのテンプレートまたはスクリーンとして機能する。接触材１３は、例えば、銀ベースの、または銀合金ベースの焼結ペーストである。塗布状態にある接触材１３は構造体１４を有し、ここで、構造体１４は、金属素子１５の構造体１６に対応する。
図１ａは、接触材１３に接合した、すでに組み立てられた状態での封止された金属素子１５を示す。さらに、構築された金属素子１５は、後に、基板に接合することができる。破線の要素は、金属素子１５、外側フレーム３１、および接触材１３を備える複数の基板アダプタを、単一のステップで形成することができることを示す。垂直の破線は、接触材１３を備える構築された金属素子１５を、さらなる処理のために細分化することができる区分を示し、細分化された金属素子１５は、基板上で、例えば、互いに距離をおいて固定される。細分化は、ソーイングおよび／またはレーザ切断および／またはパンチングおよび／またはエッチングおよび／またはウォータージェット切断によって実行することができる。
図２に示すように、金属素子１５の第２の面２０は、接触要素２５、すなわち、銅ボンディングワイヤと接触させることができる。基板アダプタ５０は、例えば、標準組立および接続処理により、基板６０の半導体素子２６に焼結される。
図３は、可能な基板アダプタ５０のさらなる実施形態を示す。基板アダプタ５０は、２つの区分１９’および１９’’を伴う金属素子１５を備える。金属素子１５は、第１の面１７と第２の面２０とを有し、接触材１３は、第１の面１７に塗布される。電気絶縁体１０で作られた外側フレーム３１も示され、金属素子１５の側面３０を被覆する。側面３０は、金属素子１５の第１の面１７および第２の面２０に対して、垂直である。側面３０は、金属素子１５の厚さｄを決定する。さらに、フレーム３１は、電気絶縁体１０で作られた分離片４５を備える。フレーム３１は、第１の面１７の縁部３３の後方で結合する。金属素子１５の第１の面１７上で、中へ接触材１３が導入される、境界面４１、４１’を伴う２つの空隙４０が形成される。
分離片４５は、境界面４１’に接続され、境界面４１’の高さＨ１は、接触材１３の厚さｄＫＭ未満である。これは、境界面４１’の両方に適用され、そのそれぞれが、分離空隙４０の一部を形成する。
境界面４１の高さＨ２は、接触材１３の厚さｄＫＭより高い。したがって、分離片４５の高さは、金属素子１５の側面３０の後方で結合するフレーム３１の部分の高さ未満である。
境界面４１、４１’は、金属素子１５の第１の面１７から、９０°を超える値を有する角度αで閉じられ、これにより、位置決め形状が、接触材１３が導入されるよう形成される。図３は、接触材１３に接続される半導体素子２８を示す。フレーム３１もまた、半導体素子２８に対する位置決め補助とすることができる。
図４は、本発明に係る基板アダプタ５０に対するさらなる実施形態の一部を示す。金属素子１５はまた、２つの区分１９’、１９’’を備える。図示する分離片４５は、Ｈ型断面を有する。したがって、図示していないが、フレーム３１の分離片４５は、金属素子１５に導入される構造の陰極である。図４における金属素子１５の構造体は、凸部３４を有する。凸部３４は、フレーム３１の電気絶縁体１０またはフレームの分離片４５によって、完全に封止される。フレーム３１の、すなわち、それぞれがフレームと関連づけられた分離片４５の高さは、金属素子１５の厚さｄに等しい。
金属素子１５の第１の面１７に、接触材１３が塗布される。この実施形態における接触材１３は、例えば、スクリーン印刷もしくはテンプレート印刷によって、または間接印刷によって、金属素子１５の第１の面１７上に塗布することができる。
ここで、図１ａ、図１ｂ、および図２から図４で示した実施形態に関して上記した全ての方法ステップおよび要素、特に、図面で示した詳細は、それ自体単独でも、任意の組み合わせでも、本発明にとって重要なものであることに留意されたい。
１０ 電気絶縁体
１３ 接触材
１４ 接触材の構造体
１５ 金属素子
１６ 金属素子の構造体
１７ 金属素子の第１の面
１９’、１９’’ 金属素子の区分
２０ 金属素子の第２の面
２４ 分離点
２５ 銅ボンディングワイヤ
２６ 半導体素子
２８ 半導体素子
３０ 金属素子の側面
３１ フレーム
３２ 支持要素
３３ 金属素子の周縁部
３４ 金属素子の凸部
４０ 空隙
４１、４１’ 境界面
４５ 分離片
５０ 基板アダプタ
６０ 基板
ｄ 金属素子の厚さ
ｄＫＭ 接触材の厚さ
Ｈ１、Ｈ２ 境界面の高さ
α 角度

Claims (17)

  1. 特に半導体素子（２６）と接触するよう機能する基板アダプタ（５０）を製造する方法であって、
    −導電金属素子（１５）を構築するステップと、
    −電気絶縁体（１０）、特にプラスチックによって少なくともいくつかの区分において前記構築された金属素子（１５）を封止するステップと、
    −前記金属素子（１５）の第１の面（１７）に接触材（１３）を塗布するステップと、を含む、方法。
  2. 前記構築された金属素子（１５）を、基板に、および前記接触材（１３）に接合することを特徴とする、請求項１に記載の方法。
  3. 接触材（１３）を備える前記構築された金属素子（１５）を細分化して、前記基板が、互いに距離をおいて前記細分化された金属素子（１５）を固定するようさらに処理することを特徴とする、請求項２に記載の方法。
  4. 前記構築された金属素子（１５）を、電気絶縁体（１０）によって少なくともいくつかの区分において封止する前記ステップは、圧送成形、特に、フィルムアシスト成型または熱圧縮成形によって、または射出成形、特に、マイクロ成形によって行うことができることを特徴とする、請求項１から３のいずれか一項に記載の方法。
  5. 前記構築された金属素子（１５）が封止された場合、少なくともいくつかの区分において、前記金属素子（１５）の側面（３０）は、電気絶縁体（１０）で被覆され、電気絶縁体（１０）で作られたフレーム（３１）が形成されることを特徴とする、請求項１から４のいずれか一項に記載の方法。
  6. 前記金属素子（１５）の前記第１の面（１７）に、前記フレーム（３１）が、境界面（４１、４１’）を伴う空隙（４０）を形成し、当該空隙の中に前記接触材（１３）が導入されることを特徴とする、請求項５に記載の方法。
  7. 前記境界面（４１）の少なくとも１つの高さは、前記接触材（１３）の厚さ（ｄＫＭ）未満（Ｈ１）であり、または前記接触材（１３）の厚さ（ｄＫＭ）より高く（Ｈ２）、または前記接触材（１３）の厚さ（ｄＫＭ）と等しいことを特徴とする、請求項６に記載の方法。
  8. 前記境界面（４１、４１’）が、前記金属素子（１５）の前記第１の面（１７）に対し少なくとも９０°の角度（α）をなすよう形成されて、前記接触材（１３）が導入される位置決め形状を形成することを特徴とする、請求項５から６のいずれか一項に記載の方法。
  9. 前記少なくとも１つの空隙（４０）へのスキージー、またはスプレー、または噴射、または投与によって、前記金属素子（１５）の前記第１の面（１７）に、前記接触材（１３）を直接塗布することを特徴とする、請求項６から８のいずれか一項に記載の方法。
  10. 基板アダプタ（５０）であって、第１の面（１７）および第２の面（２０）を有する金属素子（１５）と、前記第１の面（１７）に塗布される接触材（１３）と、少なくともいくつかの区分において、前記金属素子（１５）の側面（３０）を被覆する電気絶縁体（１０）で作製される外側フレーム（３１）とを備える、基板アダプタ（５０）。
  11. 前記フレーム（３１）が、前記金属素子（１５）の２つの区分（１９’、１９’’）間に、電気絶縁体（１０）で作製された少なくとも１つの分離片（４５）を備えることを特徴とする、請求項１０に記載の基板アダプタ（５０）。
  12. 少なくともいくつかの区分において、前記フレーム（３１）が、前記金属素子（１５）の前記第１の面（１７）および／または第２の面（２０）の縁部（３３）の後方で結合することを特徴とする、請求項１０または１１に記載の基板アダプタ（５０）。
  13. 前記金属素子（１５）の前記第１の面（１７）に、境界面（４１、４１’）を伴う空隙（４０）が形成され、当該空隙（４０）の中に前記接触材（１３）が導入されることを特徴とする、請求項１０から１２のいずれか一項に記載の基板アダプタ（５０）。
  14. 前記境界面（４１）の少なくとも１つの高さは、前記接触材（１３）の厚さ（ｄＫＭ）未満（Ｈ１）であり、または前記接触材（１３）の厚さ（ｄＫＭ）より高く（Ｈ２）、または前記接触材（１３）の厚さ（ｄＫＭ）と等しいことを特徴とする、請求項１３に記載の基板アダプタ（５０）。
  15. 少なくとも１つの分離片（４５）が境界面（４１’）に接続され、当該境界面（４１’）の高さが、前記接触材（１３）の厚さ（ｄＫＭ）未満（Ｈ１）であることを特徴とする、請求項１４に記載の基板アダプタ（５０）。
  16. 前記境界面（４１、４１’）が、前記金属素子（１５）の前記第１の面（１７）に対し少なくとも９０°の角度（α）をなして、位置決め形状を形成することを特徴とする、請求項１３から１５のいずれか一項に記載の基板アダプタ（５０）。
  17. 請求項１０から１６のいずれか一項に記載の基板アダプタ（５０）によって半導体素子（２６）、特に、パワーコンポーネントを接触させるための方法であって、
    −接触材（１３）が接合された金属素子（１５）と、電気絶縁体から作製されるフレーム（３１）とを備える細分化された基板アダプタ（５０）を基板から取り外すステップと、
    −前記接触材（１３）と前記半導体素子（２６）とが互いに向き合うように当該半導体素子（２６）に前記基板アダプタ（５０）を位置づけるステップと、
    −熱および／または圧力の印加によって前記半導体素子（２６）に前記基板アダプタ（５０）を取り付けるステップと、
    −前記任意選択的にコーティングされた金属素子（１５）の前記第２の面（２０）を接触要素、特に、ボンディングワイヤ（２５）、および／またはボンディングストリップ、および／またはクリップで接触させるステップと、を含む方法。
JP2015228544A 2014-11-25 2015-11-24 基板アダプタを製造する方法、基板アダプタ、および半導体素子を接触させるための方法 Active JP6251715B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014117246.9 2014-11-25
DE102014117246.9A DE102014117246B4 (de) 2014-11-25 2014-11-25 Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements

Publications (2)

Publication Number Publication Date
JP2016105477A true JP2016105477A (ja) 2016-06-09
JP6251715B2 JP6251715B2 (ja) 2017-12-20

Family

ID=54705003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015228544A Active JP6251715B2 (ja) 2014-11-25 2015-11-24 基板アダプタを製造する方法、基板アダプタ、および半導体素子を接触させるための方法

Country Status (6)

Country Link
EP (1) EP3026703B1 (ja)
JP (1) JP6251715B2 (ja)
KR (1) KR102047899B1 (ja)
CN (1) CN105632949B (ja)
DE (1) DE102014117246B4 (ja)
HU (1) HUE047589T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017204321A1 (ja) 2016-05-26 2017-11-30 株式会社アミノアップ化学 睡眠改善剤

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016101688U1 (de) 2016-03-30 2016-04-21 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Schaltungsträger
DE102019111437B4 (de) * 2019-05-03 2023-09-28 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines elektronischen Zwischenprodukts und Verfahren zur Herstellung eines Elektronik-Bauteils
DE102019112477B4 (de) 2019-05-13 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit einer Kontakteinrichtung
DE102021116053A1 (de) 2021-06-22 2022-12-22 Danfoss Silicon Power Gmbh Elektrischer Leiter, elektronische Baugruppe mit elektrischem Leiter und Verfahren zum Herstellen einer elektronischen Baugruppe mit einem elektrischen Leiter
WO2023174581A1 (en) * 2022-03-15 2023-09-21 Alpha Assembly Solutions Inc. Sinter ready multilayer wire/ribbon bond pads and method for die top attachment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2000277670A (ja) * 1999-03-29 2000-10-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2000349125A (ja) * 1999-06-08 2000-12-15 Hitachi Ltd 半導体パッケージ
JP2009016380A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2016100604A (ja) * 2014-11-25 2016-05-30 ヘレウス ドイチェラント ゲーエムベーハー ウント カン 基板アダプタを有する半導体素子、固体基板アダプタを有する半導体素子を製造するための方法および半導体素子を接触させるための方法
WO2016136457A1 (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
DE102005047566C5 (de) * 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
US7858440B2 (en) * 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
US20120326287A1 (en) * 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
CN102324415B (zh) * 2011-09-13 2013-03-06 江苏长电科技股份有限公司 无基岛预填塑封料先刻后镀引线框结构及其生产方法
JPWO2013069232A1 (ja) * 2011-11-07 2015-04-02 パナソニックＩｐマネジメント株式会社 配線板とそれを用いた発光装置及びそれらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2000277670A (ja) * 1999-03-29 2000-10-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2000349125A (ja) * 1999-06-08 2000-12-15 Hitachi Ltd 半導体パッケージ
JP2009016380A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2016100604A (ja) * 2014-11-25 2016-05-30 ヘレウス ドイチェラント ゲーエムベーハー ウント カン 基板アダプタを有する半導体素子、固体基板アダプタを有する半導体素子を製造するための方法および半導体素子を接触させるための方法
WO2016136457A1 (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017204321A1 (ja) 2016-05-26 2017-11-30 株式会社アミノアップ化学 睡眠改善剤

Also Published As

Publication number Publication date
JP6251715B2 (ja) 2017-12-20
EP3026703B1 (de) 2019-11-20
EP3026703A1 (de) 2016-06-01
CN105632949B (zh) 2019-04-30
KR20160062709A (ko) 2016-06-02
HUE047589T2 (hu) 2020-04-28
DE102014117246A1 (de) 2016-05-25
KR102047899B1 (ko) 2019-11-22
DE102014117246B4 (de) 2018-11-15
CN105632949A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP6251715B2 (ja) 基板アダプタを製造する方法、基板アダプタ、および半導体素子を接触させるための方法
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
EP3226292A1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
WO2009150995A1 (ja) 電力半導体回路装置およびその製造方法
JP2010027814A (ja) 電力用半導体装置
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
JP5861260B2 (ja) 半導体装置の製造方法及び半導体装置
US9337172B2 (en) Semiconductor device
US9978662B2 (en) Semiconductor device and manufacturing method for same
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP7555257B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP5206007B2 (ja) パワーモジュール構造
JP6337954B2 (ja) 絶縁基板及び半導体装置
CN109727932B (zh) 功率半导体模块
JP2009164240A (ja) 半導体装置
CN205319149U (zh) 半导体封装体
CN110998832B (zh) 半导体装置以及半导体模块
CN102738022A (zh) 组装包括绝缘衬底和热沉的半导体器件的方法
JP5124329B2 (ja) 半導体装置
US20240186199A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
US20230136604A1 (en) Semiconductor device
WO2018008214A1 (ja) 配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法
CN114207964A (zh) 集成二极管激光冷却器
JP2010278046A (ja) モールドパッケージの製造方法及びモールドパッケージ
JP2009158824A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6251715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111