JP2016095175A - 半導体集積回路の試験装置、試験システム、及び、試験方法 - Google Patents
半導体集積回路の試験装置、試験システム、及び、試験方法 Download PDFInfo
- Publication number
- JP2016095175A JP2016095175A JP2014230300A JP2014230300A JP2016095175A JP 2016095175 A JP2016095175 A JP 2016095175A JP 2014230300 A JP2014230300 A JP 2014230300A JP 2014230300 A JP2014230300 A JP 2014230300A JP 2016095175 A JP2016095175 A JP 2016095175A
- Authority
- JP
- Japan
- Prior art keywords
- test
- clock signal
- signal
- circuit
- auxiliary device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】外部試験補助装置を用いて半導体集積回路を試験する試験装置において、デバイステスト信号を用いることなく、外部試験補助装置をテスト信号に同期して制御する。【解決手段】この試験装置は、第1のクロック信号を生成するクロック信号生成回路と、第1のクロック信号を分周して第2のクロック信号を生成するシーケンスコントローラーと、第2のクロック信号に同期してテスト信号を生成する試験回路と、第2のクロック信号に同期してパラレルの制御信号を生成し、外部試験補助装置に供給するパラレル制御回路と、外部試験補助装置との間でシリアルデータを送信又は受信するシリアルI/F回路と、第2のクロック信号の周波数よりも高い周波数を有し、第1のクロック信号に同期する第3のクロック信号を生成して、外部試験補助装置に供給する高速クロック信号生成回路と、テスターコントローラーとを備える。【選択図】図1
Description
本発明は、外部試験補助装置を用いて半導体集積回路を試験する試験装置に関する。さらに、本発明は、そのような試験装置と外部試験補助装置とを備える試験システム、及び、そのような試験システムにおいて用いられる試験方法等に関する。
従来より、LSIテスター等の半導体試験装置を用いてLSI等の半導体集積回路を試験する際に、半導体試験装置の機能を補完し、測定精度及びスループットを向上させるために、BOST(Build-Out Self Test)装置(外部試験補助装置)が用いられている。従来技術においては、BOST装置を用いる場合に、半導体試験装置のデバイステスト用の信号端子の一部が、BOST装置の制御用に割り当てられていた。
しかしながら、デバイステスト用の信号を用いてBOST装置を制御すると、デバイステスト用に割り当てられる信号が少なくなって、試験対象デバイスが制限されたり、又は、同時に試験可能なデバイス数が制約されることがあった。また、デバイステスト用の信号の周波数よりも高い周波数を有する高速クロック信号でBOST装置を動作させることができなかった。
従って、BOST装置を動作させるために高速クロック信号を必要とする場合には、半導体試験装置とは別個に高速クロック信号生成回路をBOST装置に設ける必要があり、半導体試験装置とBOST装置とを同期させて半導体集積回路の試験を行うことができなかった。
関連する技術として、特許文献1の図1には、半導体集積回路の試験装置において、BOST装置20に、テスター40A又は40BのCPUとの間で信号のやり取りを行うインターフェース28を設け、このインターフェース28を介してテスト用の制御信号及びテスト解析結果信号をやり取りし、テストと評価を行うことが開示されている。
しかしながら、特許文献1には、テスター40Aがインターフェース28に接続される場合の具体的な信号伝送方式が開示されていない。また、テスター40Bがインターフェース28に接続される場合には、図4に示されている従来技術と同様に、BOST装置20とテスター40Bとの間で信号をやり取りするためにテストヘッドのピンの一部が割り当てられる。
特許文献2の図1には、半導体集積回路の試験装置が、測定部5と解析部6とで構成されるBOSTボード1と、このBOSTボード1とは別ボードで構成され、BOSTボード1と接続されてこのBOSTボード1を制御し、かつ汎用コンピューター装置2と通信を行う制御・通信カード3とを備えることが開示されている。
この構成により、テスターメーカーが提供する高額な試験装置は用いずに、低コスト化が図れる。しかしながら、特許文献2には、従来の試験装置の替りに用いられる制御・通信カード3が、半導体集積回路及びBOSTボード1の両方と並列的に信号のやり取りを行うことは開示されていない。
特許文献3には、アナログ処理とデジタル処理とを混載した半導体集積回路の試験装置が開示されている。この試験装置は、主試験装置と、主試験装置からの制御信号を受けて被試験半導体集積回路とアナログ信号を授受するインターフェースボードとを備える。インターフェースボードは、被試験半導体集積回路に試験用アナログ信号を出力するアナログ信号発生装置と、試験用アナログ信号をアナログ・デジタル変換し、第1デジタル信号として記憶する第1デジタル信号記憶装置と、試験用アナログ信号の供給を受けて被試験半導体集積回路から出力されたアナログ出力信号をアナログ・デジタル変換し、第2デジタル信号として記憶する第2デジタル信号記憶装置と、第1デジタル信号と第2デジタル信号とを比較演算して良否判定結果を得る演算装置とからなる。
特許文献3においては、試験装置が、被試験半導体集積回路及びインターフェースボードの両方と並列的に信号のやり取りを行う。しかしながら、デバイステスト用の信号を用いてBOST装置を制御すると、デバイステスト用に割り当てる信号が少なくなって、試験対象デバイスが制限されたり、又は、同時に試験可能なデバイス数が制約されることがある。
そこで、上記の点に鑑み、本発明の第1の目的は、外部試験補助装置を用いて半導体集積回路を試験する試験装置において、デバイステスト用のテスト信号を用いることなく、外部試験補助装置をテスト信号に同期して制御できるようにすることである。また、本発明の第2の目的は、外部試験補助装置をテスト信号に同期してテスト信号よりも高速に動作させることである。さらに、本発明の第3の目的は、そのような試験装置と外部試験補助装置とを備える試験システム、及び、そのような試験システムにおいて用いられる試験方法等を提供することである。
以上の課題の少なくとも一部を解決するため、本発明の1つの観点に係る試験装置は、外部試験補助装置を用いて半導体集積回路を試験する試験装置であって、第1のクロック信号を生成するクロック信号生成回路と、第1のクロック信号を分周して第2のクロック信号を生成するシーケンスコントローラーと、第2のクロック信号に同期してテスト信号を生成し、テスト信号を半導体集積回路に供給する試験回路と、第2のクロック信号に同期してパラレルの制御信号を生成し、パラレルの制御信号を外部試験補助装置に供給するパラレル制御回路と、外部試験補助装置との間でシリアルデータを送信又は受信するシリアルインターフェース回路と、第2のクロック信号の周波数よりも高い周波数を有し、第1のクロック信号に同期する第3のクロック信号を生成して、第3のクロック信号を外部試験補助装置に供給する高速クロック信号生成回路と、少なくともパラレル制御回路、シリアルインターフェース回路、及び、高速クロック信号生成回路を制御するテスターコントローラーとを備える。
本発明の本発明の1つの観点に係る試験装置によれば、試験装置が、デバイステスト用のテスト信号を用いることなく、テスト信号に同期するパラレルの制御信号を用いて外部試験補助装置を制御することができると共に、外部試験補助装置との間でシリアルデータを送信又は受信することができる。また、試験装置が、デバイステスト用のテスト信号よりも高速な第3のクロック信号を用いて、外部試験補助装置をテスト信号に同期して高速動作させることができる。
ここで、パラレル制御回路が、制御データを格納する制御メモリーと、制御メモリーから制御データを読み出すことにより、テスト信号に同期するパラレルの制御信号を生成する波形生成部とを含むようにしても良い。その場合には、予め設定された制御データに基づいて、テスト信号に同期するパラレルの制御信号を生成することができる。
また、高速クロック信号生成回路が、テスターコントローラーから供給されるテストスタート信号が活性化されているときに、第1のクロック信号に同期してシーケンスコントローラースタート信号を生成する同期回路を含み、シーケンスコントローラーが、シーケンスコントローラースタート信号に応答して第1のクロック信号の分周を開始することにより、第2のクロック信号を生成するようにしても良い。その場合には、テストスタート信号の活性化のタイミングが第1のクロック信号に同期していなくても、第2のクロック信号の生成開始のタイミングを第1のクロック信号に同期させることができる。
本発明の第1の観点に係る試験システムは、本発明のいずれかの観点に係る試験装置と、外部試験補助装置とを備える試験システムであって、外部試験補助装置が、シリアルインターフェース回路から受信されるシリアルデータを格納するメモリーと、メモリーに格納されているデータをアナログ信号に変換するD/Aコンバーターと、得られたアナログ信号を半導体集積回路に供給するアナログ回路とを含む。本発明の第1の観点に係る試験システムによれば、試験装置にアナログ回路が含まれていなくても、半導体集積回路にアナログ信号を供給して試験を行うことができる。
本発明の第2の観点に係る試験システムは、本発明のいずれかの観点に係る試験装置と、外部試験補助装置とを備える試験システムであって、外部試験補助装置が、半導体集積回路から出力されるアナログ信号を入力するアナログ回路と、第3のクロック信号に同期して、アナログ回路から出力されるアナログ信号をデジタル信号に変換するA/Dコンバーターと、第3のクロック信号に同期してデジタル信号を格納するメモリーと、第3のクロック信号に同期してメモリーからデジタル信号を読み出して演算を行い、演算結果をシリアルデータとしてシリアルインターフェース回路に送信する演算部とを含む。本発明の第2の観点に係る試験システムによれば、試験装置にアナログ回路が含まれていなくても、半導体集積回路から出力されるアナログ信号を処理して試験を行うことができる。
本発明の1つの観点に係る試験方法は、外部試験補助装置を用いて半導体集積回路を試験する試験方法であって、クロック信号生成回路が、第1のクロック信号を生成するステップ(a)と、シーケンスコントローラーが、第1のクロック信号を分周して第2のクロック信号を生成するステップ(b)と、高速クロック信号生成回路が、第2のクロック信号の周波数よりも高い周波数を有し、第1のクロック信号に同期する第3のクロック信号を生成して、第3のクロック信号を外部試験補助装置に供給するステップ(c)と、試験回路が、第2のクロック信号に同期してテスト信号を生成し、テスト信号を半導体集積回路に供給するステップ(d)と、パラレル制御回路が、第2のクロック信号に同期してパラレルの制御信号を生成し、パラレルの制御信号を外部試験補助装置に供給するステップ(e)と、シリアルインターフェース回路が、外部試験補助装置との間でシリアルデータを送信又は受信するステップ(f)とを備える。
本発明の1つの観点に係る試験方法によれば、デバイステスト用のテスト信号を用いることなく、テスト信号に同期するパラレルの制御信号を用いて外部試験補助装置を制御することができると共に、外部試験補助装置との間でシリアルデータを送信又は受信することができる。また、デバイステスト用のテスト信号よりも高速な第3のクロック信号を用いて、外部試験補助装置をテスト信号に同期して高速動作させることができる。
ここで、外部試験補助装置が、パラレル制御回路から供給されるパラレルの制御信号、又は、シリアルインターフェース回路から受信されるシリアルデータに基づいて、半導体集積回路の設定又は制御を行うステップ(g)をさらに設けても良い。その場合には、外部試験補助装置が、テスト信号に同期するパラレルの制御信号、又は、テスト信号と非同期なシリアルデータに基づいて、半導体集積回路の設定又は制御を行うことができる。
また、外部試験補助装置が、半導体集積回路から出力される信号に基づいて得られるデータをシリアルデータとしてシリアルインターフェース回路に送信するステップ(h)をさらに設けても良い。その場合には、外部試験補助装置が、テスト信号と非同期なシリアルデータとして試験結果データを出力することも可能となる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図1は、本発明の一実施形態に係る試験システムの構成例を示すブロック図である。図1に示すように、この試験システムは、試験装置100と、BOST装置(外部試験補助装置)200とを備えており、試験装置100は、BOST装置200を用いて半導体集積回路DUT(被試験デバイス)を試験する。
図1は、本発明の一実施形態に係る試験システムの構成例を示すブロック図である。図1に示すように、この試験システムは、試験装置100と、BOST装置(外部試験補助装置)200とを備えており、試験装置100は、BOST装置200を用いて半導体集積回路DUT(被試験デバイス)を試験する。
試験装置100は、クロック信号生成回路10と、シーケンスコントローラー20と、試験回路30と、パラレル制御回路40と、シリアルI/F(インターフェース)回路50と、高速クロック信号生成回路60と、テスターコントローラー70とを含んでいる。
クロック信号生成回路10は、所定の周波数を有する第1のクロック信号CK1を生成する。シーケンスコントローラー20は、第1のクロック信号CK1を分周して第2のクロック信号(シーケンス制御クロック信号)CK2を生成する。
試験回路30は、第2のクロック信号CK2に同期してDUTテスト信号を生成し、DUTテスト信号を半導体集積回路DUTに供給して半導体集積回路DUTの設定又は制御を行う。また、試験回路30は、半導体集積回路DUTから出力されるDUT出力信号を受信して得られるDUT出力データをファイルデータメモリー35に格納する。
パラレル制御回路40は、第2のクロック信号CK2に同期してパラレルの制御信号を生成し、パラレルの制御信号をBOST装置200に供給する。シリアルI/F回路50は、BOST装置200との間でシリアルデータを送信又は受信する。
高速クロック信号生成回路60は、第2のクロック信号CK2の周波数よりも高い周波数を有し、第1のクロック信号CK1に同期する第3のクロック信号(高速クロック信号)CK3を生成して、第3のクロック信号CK3をBOST装置200に供給する。また、試験装置100は、BOST装置200に電源電圧を供給する。
テスターコントローラー70は、例えば、CPU(中央演算装置)と、幾つかのメモリーと、入出力部とを含むMCU(マイクロコントローラー)等で構成される。テスターコントローラー70は、シーケンスコントローラー20、試験回路30、パラレル制御回路40、シリアルI/F回路50、及び、高速クロック信号生成回路60を制御する。
以上の構成により、試験装置100は、デバイステスト用のDUTテスト信号を用いることなく、DUTテスト信号に同期するパラレルの制御信号を用いてBOST装置200を制御することができると共に、BOST装置200との間でシリアルデータを送信又は受信することができる。また、試験装置100は、デバイステスト用のDUTテスト信号よりも高速な第3のクロック信号CK3を用いて、BOST装置200をDUTテスト信号に同期して高速動作させることができる。
具体的な回路例として、試験回路30は、パターンメモリー31と、タイミングジェネレーター32と、波形フォーマッター(波形生成部)33と、ピンエレクトロニクス34と、ファイルデータメモリー35とを含んでも良い。
パターンメモリー31は、出力データ、タイミングデータ、波形データ、及び、期待値データを格納している。タイミングジェネレーター32は、第1のクロック信号CK1が供給されて動作し、第2のクロック信号CK2に同期して、DUTテスト信号を生成するために必要なタイミングを発生する。
波形フォーマッター33は、パターンメモリー31に格納されている出力データ、タイミングデータ、及び、波形データに基づいて、タイミングジェネレーター32が発生するタイミングに従って所定数のDUTテスト信号(例えば、テストパターン信号)を生成する。
ピンエレクトロニクス34は、ドライバー、コンパレーター、及び、PMU(Programmable Measurement Unit:プログラマブル測定部)に加えて、半導体集積回路DUTとの間で信号をやり取りするための複数の接続ピン(電源端子及び信号端子)を備えている。それらの接続ピンの少なくとも一部は、半導体集積回路DUTを試験する際に、半導体集積回路DUTの対応する端子に電気的に接続される。それにより、ピンエレクトロニクス34は、半導体集積回路DUTに対して、電源電圧を供給すると共に、ドライバーによってDUTテスト信号を供給することができる。
一方、ピンエレクトロニクス34は、半導体集積回路DUTから出力される所定数のDUT出力信号を受信し、コンパレーターによってDUT出力信号のレベルを判定することにより、DUT出力データを得ることができる。DUT出力データは、ファイルデータメモリー35に格納される。PMUは、ファイルデータメモリー35に格納されたDUT出力データをパターンメモリー31に格納されている期待値データと比較することにより、試験された半導体集積回路DUTが良品であるか不良品であるかを判定するようにしても良い。
パラレル制御回路40は、BOST制御メモリー41と、BOST制御タイミングジェネレーター42と、BOST波形フォーマッター(波形生成部)43と、BOSTドライバー44とを含んでも良い。
BOST制御メモリー41は、例えば、RAM、ROM、又は、EEPROM等で構成され、制御データを格納している。BOST制御タイミングジェネレーター42は、第2のクロック信号CK2に同期して、パラレルの制御信号を生成するために必要なタイミングを発生する。
BOST波形フォーマッター43は、例えば、各種の倫理回路で構成され、BOST制御タイミングジェネレーター42が発生するタイミングに従ってBOST制御メモリー41から制御データを読み出すことにより、パラレルの制御信号を生成する。これにより、予め設定された制御データに基づいて、DUTテスト信号に同期するパラレルの制御信号を生成することができる。BOSTドライバー44は、BOST波形フォーマッター43によって生成されるパラレルの制御信号をBOST装置200に供給する。
BOST装置200は、パラレルの制御信号に従って所定数のDUTテスト信号を生成し、DUTテスト信号を半導体集積回路DUTに供給して半導体集積回路DUTの設定又は制御を行うことができる。また、BOST装置200は、半導体集積回路DUTから出力される所定数のDUT出力信号を受信し、DUT出力信号に基づいて試験結果データを得ることができる。
BOST装置200を制御するためのパラレル制御回路40は、試験機能を必要としないので、半導体集積回路DUTを試験するための試験回路30よりも簡素な回路構成で実現できる。従って、BOST装置200を制御するためにDUTテスト信号を使用する場合と比較して、本実施形態に係る試験システムは、コスト及び基板面積の点で優位性を有している。
シリアルI/F回路50は、BOST装置200にシリアルデータを送信する送信回路と、BOST装置200から送信されるシリアルデータを受信する受信回路とを含んでも良い。
高速クロック信号生成回路60は、同期回路61を含んでも良い。同期回路61は、テスターコントローラー70から供給されるテストスタート信号S1が活性化されているときに、第1のクロック信号CK1に同期してシーケンスコントローラースタート信号S2を生成する。
シーケンスコントローラー20は、シーケンスコントローラースタート信号S2に応答して第1のクロック信号CK1の分周を開始することにより、第2のクロック信号CK2を生成する。これにより、テストスタート信号S1の活性化のタイミングが第1のクロック信号CK1に同期していなくても、第2のクロック信号CK2の生成開始のタイミングを第1のクロック信号CK1に同期させることができる。
図2は、試験装置とBOST装置とを同期させる動作を説明するためのブロック図である。また、図3は、試験装置とBOST装置とを同期させる動作を説明するためのタイミングチャートである。
図2に示すように、クロック信号生成回路10は、水晶振動子等を用いて発振を行う発振器11と、発振器11の出力信号に基づいて第1のクロック信号CK1及び分周クロック信号CK1aを発生するプログラマブルクロック信号発生器12とを含んでいる。例えば、図3に示すように、分周クロック信号CK1aは、第1のクロック信号CK1を2分周したものであり、第1のクロック信号CK1に同期している。
テスターコントローラー70から供給されるテストスタート信号S1は、クロック信号生成回路10が生成する第1のクロック信号CK1及び分周クロック信号CK1aに同期していない。そこで、高速クロック信号生成回路60の同期回路61は、分周クロック信号CK1aの立ち上がりエッジにおいてテストスタート信号S1をラッチし、分周クロック信号CK1aの次の立ち上がりエッジにおいてラッチを解除することにより、図3に示す内部ラッチ信号を生成する。
さらに、同期回路61は、第1のクロック信号CK1の立ち上がりエッジにおいて内部ラッチ信号をラッチし、第1のクロック信号CK1の次の立ち上がりエッジにおいてラッチを解除することにより、第1のクロック信号CK1の1周期の期間において活性化されるシーケンスコントローラースタート信号S2を生成する。そのために、同期回路61は、フリップフロップ等で構成される複数のラッチ回路を含んでいる。
シーケンスコントローラー20は、分周回路を含んでおり、シーケンスコントローラースタート信号S2の活性化が終了するタイミングで、第1のクロック信号CK1の分周を開始して、第2のクロック信号CK2を生成する。第2のクロック信号CK2の周波数は、第1のクロック信号CK1で動作するシーケンスコントローラー20のステートマシンの動作周期によって定められる。即ち、ステートマシンの動作周期に対応する状態遷移数で第1のクロック信号CK1を分周することにより、第2のクロック信号CK2が生成される。
例えば、第1のクロック信号CK1の周波数が100MHzで、ステートマシンの動作周期に対応する状態遷移数が「8」であれば、第2のクロック信号CK2の周波数は12.5MHzとなる。一般に、第2のクロック信号CK2の周波数は、分周クロック信号CK1aの周波数よりも低く設定される。
試験回路30(図1)のタイミングジェネレーター32は第2のクロック信号CK2に同期して動作するので、試験回路30によって生成されるDUTテスト信号の最高周波数は、第2のクロック信号CK2の周波数と等しくなる。また、パラレル制御回路40(図1)のBOST制御タイミングジェネレーター42も第2のクロック信号CK2に同期して動作するので、パラレル制御回路40によって生成されるパラレル制御信号の最高周波数も、第2のクロック信号CK2の周波数と等しくなる。
BOST制御タイミングジェネレーター42は、第2のクロック信号CK2に同期して、高速クロックイネーブル信号S3を設定期間において活性化する。高速クロックイネーブル信号S3が活性化されている期間において、高速クロック信号生成回路60が、第2のクロック信号CK2の周波数よりも高い周波数を有し、第1のクロック信号CK1に同期する第3のクロック信号CK3を生成して、第3のクロック信号CK3をBOST装置200に供給する。
高速クロック信号生成回路60は、高速クロックイネーブル信号S3が活性化されている期間において第1のクロック信号CK1を分周して第3のクロック信号CK3を生成する分周回路62を含んでも良い。例えば、図3に示すように、第3のクロック信号CK3は、第1のクロック信号CK1を2分周したものであり、第2のクロック信号CK2の周波数よりも高い周波数を有し、第1のクロック信号CK1に同期している。
このように、DUTテスト信号及びパラレル制御信号は第2のクロック信号CK2に同期しており、第3のクロック信号CK3は第1のクロック信号CK1に同期している。ここで、第2のクロック信号CK2は第1のクロック信号CK1に同期しているので、DUTテスト信号及びパラレル制御信号と第3のクロック信号CK3との間の同期化(位相合わせ)を行うことができる。
次に、本発明の一実施形態に係る試験システムにおいて用いられるBOST装置について説明する。
図4は、本発明の一実施形態に係る試験システムにおいて用いられるBOST装置の一部の構成例を示すブロック図である。図4においては、半導体集積回路DUTにアナログ信号を供給するアナログ信号供給系統81〜83と、高速クロック信号入力回路90と、半導体集積回路DUTから出力されるアナログ信号を処理するアナログ信号処理系統91〜94とが示されている。
図4は、本発明の一実施形態に係る試験システムにおいて用いられるBOST装置の一部の構成例を示すブロック図である。図4においては、半導体集積回路DUTにアナログ信号を供給するアナログ信号供給系統81〜83と、高速クロック信号入力回路90と、半導体集積回路DUTから出力されるアナログ信号を処理するアナログ信号処理系統91〜94とが示されている。
また、BOST装置200は、半導体集積回路DUTとの間で信号をやり取りするための複数の接続ピン(信号端子)を備えている。それらの接続ピンの少なくとも一部は、半導体集積回路DUTを試験する際に、半導体集積回路DUTの対応する端子に電気的に接続される。それにより、BOST装置200は、半導体集積回路DUTにDUTテスト信号を供給すると共に、半導体集積回路DUTから出力されるDUT出力信号を受信することができる。
半導体集積回路DUTを試験する際には、試験装置の試験回路30(図1)が、DUTテスト信号を半導体集積回路DUTに供給して半導体集積回路DUTの設定又は制御を行うようにしても良い。また、試験装置のパラレル制御回路40(図1)が、パラレルの制御信号をBOST装置200に供給してBOST装置200の設定又は制御を行うようにしても良い。
BOST装置200は、アナログ信号供給系統において、メモリー81と、DAC(D/Aコンバーター)82と、アナログ回路83とを含んでいる。メモリー81は、例えば、RAM等で構成され、試験装置のシリアルI/F回路50(図1)から受信されるシリアルデータを格納する。DAC82は、メモリー81に格納されているデータをアナログ信号に変換する。
アナログ回路83は、例えば、所定のゲインを有するオペアンプ又はボルテージフォロアー等で構成され、DAC82から出力されるアナログ信号を必要に応じて増幅等して、得られたアナログ信号A1を半導体集積回路DUTに供給する。これにより、試験装置100(図1)にアナログ回路が含まれていなくても、半導体集積回路DUTにアナログ信号を供給して試験を行うことができる。また、半導体集積回路DUTにアナログ信号を供給するアナログ信号伝送経路を短くして、信号劣化を抑えることができる。
例えば、半導体集積回路DUTは、ADC(A/Dコンバーター)を含んでおり、BOST装置200から供給されるアナログ信号A1をデジタル信号に変換し、DUT出力信号として出力する。試験装置の試験回路30(図1)は、半導体集積回路DUTから出力されるDUT出力信号を受信して得られるDUT出力データをファイルデータメモリー35に格納する。
また、BOST装置200は、アナログ信号処理系統において、アナログ回路91と、ADC(A/Dコンバーター)92と、メモリー93と、演算部94とを含んでいる。図4においては、メモリー93として、FIFO(First In First Out)方式のメモリーが示されている。
高速クロック信号入力回路90は、試験装置の高速クロック信号生成回路60(図1)によって生成される第3のクロック信号CK3を入力し、ADC92、メモリー93、及び、演算部94に、第3のクロック信号CK3を供給する。
アナログ回路91は、半導体集積回路DUTから出力されるアナログ信号A2を入力し、必要に応じて増幅又はフィルター処理等を行うアナログフロントエンドである。ADC92は、第3のクロック信号CK3に同期して、アナログ回路91から出力されるアナログ信号をデジタル信号に変換する。メモリー93は、例えば、RAM等で構成され、第3のクロック信号CK3に同期して、ADC92から出力されるデジタル信号を格納する。
演算部94は、例えば、各種の論理回路で構成され、第3のクロック信号CK3に同期してメモリー93からデジタル信号を読み出して演算を行い、演算結果を表す試験結果データをシリアルデータとして試験装置のシリアルI/F回路50(図1)に送信する。これにより、試験装置100(図1)にアナログ回路が含まれていなくても、半導体集積回路DUTから出力されるアナログ信号を処理して試験を行うことができる。また、半導体集積回路DUTからアナログ信号を入力するアナログ信号伝送経路を短くして、信号劣化を抑えることができる。
例えば、半導体集積回路DUTは、DAC(D/Aコンバーター)を含んでおり、試験装置の試験回路30(図1)から供給されるDUTテスト信号をアナログ信号A2に変換して出力する。従って、アナログ信号A2は、DUTテスト信号に同期して出力される。DUTテスト信号と第3のクロック信号CK3とは同期化されているので、BOST装置200は、第3のクロック信号CK3に同期してアナログ信号をデジタイズすることにより、アナログ信号をコヒーレント信号処理することができる。その結果、短時間で高精度の試験が可能となる。
コヒーレント信号処理の具体例として、BOST装置200は、周期性を有するアナログ信号を2N個(Nは自然数)のデジタル信号に正確にサンプリングすることによって、FFT(高速フーリエ変換)演算を高速に精度良く行うことができる。あるいは、BOST装置200は、アナログ信号の過渡特性(立ち上がりや立ち下がり)を、短時間(少ないメモリー容量)で正確にデジタイズすることができる。
次に、本発明の一実施形態に係る試験方法について、図1及び図5を参照しながら説明する。図5は、本発明の一実施形態に係る試験方法を示すフローチャートである。
図5に示すステップS1〜S6は、図1に示す試験装置100において実行される。ステップS1において、クロック信号生成回路10が、第1のクロック信号CK1を生成する。
図5に示すステップS1〜S6は、図1に示す試験装置100において実行される。ステップS1において、クロック信号生成回路10が、第1のクロック信号CK1を生成する。
ステップS2において、シーケンスコントローラー20が、第1のクロック信号CK1を分周して第2のクロック信号CK2を生成する。ステップS3において、高速クロック信号生成回路60が、第2のクロック信号CK2の周波数よりも高い周波数を有し、第1のクロック信号CK1に同期する第3のクロック信号CK3を生成して、第3のクロック信号CK3をBOST装置200に供給する。
ステップS4において、試験回路30が、第2のクロック信号CK2に同期してDUTテスト信号を生成し、DUTテスト信号を半導体集積回路DUTに供給する。ステップS5において、パラレル制御回路40が、第2のクロック信号CK2に同期してパラレルの制御信号を生成し、パラレルの制御信号をBOST装置200に供給する。ステップS6において、シリアルI/F回路50が、BOST装置200との間でシリアルデータを送信又は受信する。
これにより、デバイステスト用のDUTテスト信号を用いることなく、DUTテスト信号に同期するパラレルの制御信号を用いてBOST装置200を制御することができると共に、BOST装置200との間でシリアルデータを送信又は受信することができる。また、デバイステスト用のDUTテスト信号よりも高速な第3のクロック信号CK3を用いて、BOST装置200をDUTテスト信号に同期して高速動作させることができる。
さらに、ステップS7において、BOST装置200が、パラレル制御回路40から供給されるパラレルの制御信号、又は、シリアルI/F回路50から受信されるシリアルデータに基づいて、半導体集積回路DUTの設定又は制御を行うようにしても良い。その場合には、BOST装置200が、DUTテスト信号に同期するパラレルの制御信号、又は、DUTテスト信号と非同期なシリアルデータに基づいて、半導体集積回路DUTの設定又は制御を行うことができる。
また、ステップS8において、BOST装置200が、半導体集積回路DUTから出力される信号に基づいて得られる試験結果データをシリアルデータとしてシリアルI/F回路50に送信するようにしても良い。その場合には、BOST装置200が、DUTテスト信号と非同期なシリアルデータとして試験結果データを出力することも可能となる。
本発明は、以上説明した実施形態に限定されるものではく、例えば、図5において、ステップS2〜S8の順序を適宜入れ替えても良いし、複数のステップを同時に実行しても良い。このように、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
100…試験装置、10…クロック信号生成回路、11…発振器、12…プログラマブルクロック信号発生器、20…シーケンスコントローラー、30…試験回路、31…パターンメモリー、32…タイミングジェネレーター、33…波形フォーマッター、34…ピンエレクトロニクス、35…ファイルデータメモリー、40…パラレル制御回路、41…BOST制御メモリー、42…BOST制御タイミングジェネレーター、43…BOST波形フォーマッター、44…BOSTドライバー、50…シリアルI/F回路、60…高速クロック信号生成回路、61…同期回路、62…分周回路、70…テスターコントローラー、200…BOST装置、81…メモリー、82…DAC、83…アナログ回路、90…高速クロック信号入力回路、91…アナログ回路、92…ADC、93…メモリー、94…演算部
Claims (8)
- 外部試験補助装置を用いて半導体集積回路を試験する試験装置であって、
第1のクロック信号を生成するクロック信号生成回路と、
前記第1のクロック信号を分周して第2のクロック信号を生成するシーケンスコントローラーと、
前記第2のクロック信号に同期してテスト信号を生成し、前記テスト信号を前記半導体集積回路に供給する試験回路と、
前記第2のクロック信号に同期してパラレルの制御信号を生成し、前記パラレルの制御信号を前記外部試験補助装置に供給するパラレル制御回路と、
前記外部試験補助装置との間でシリアルデータを送信又は受信するシリアルインターフェース回路と、
前記第2のクロック信号の周波数よりも高い周波数を有し、前記第1のクロック信号に同期する第3のクロック信号を生成して、前記第3のクロック信号を前記外部試験補助装置に供給する高速クロック信号生成回路と、
少なくとも前記パラレル制御回路、前記シリアルインターフェース回路、及び、前記高速クロック信号生成回路を制御するテスターコントローラーと、
を備える試験装置。 - 前記パラレル制御回路が、制御データを格納する制御メモリーと、前記制御メモリーから制御データを読み出すことにより、前記テスト信号に同期する前記パラレルの制御信号を生成する波形生成部とを含む、請求項1記載の試験装置。
- 前記高速クロック信号生成回路が、前記テスターコントローラーから供給されるテストスタート信号が活性化されているときに、前記第1のクロック信号に同期してシーケンスコントローラースタート信号を生成する同期回路を含み、
前記シーケンスコントローラーが、前記シーケンスコントローラースタート信号に応答して前記第1のクロック信号の分周を開始することにより、前記第2のクロック信号を生成する、
請求項1又は2記載の試験装置。 - 請求項1〜3のいずれか1項記載の試験装置と、外部試験補助装置とを備える試験システムであって、
前記外部試験補助装置が、
前記シリアルインターフェース回路から受信されるシリアルデータを格納するメモリーと、
前記メモリーに格納されているデータをアナログ信号に変換するD/Aコンバーターと、
得られたアナログ信号を前記半導体集積回路に供給するアナログ回路と、
を含む、試験システム。 - 請求項1〜3のいずれか1項記載の試験装置と、外部試験補助装置とを備える試験システムであって、
前記外部試験補助装置が、
前記半導体集積回路から出力されるアナログ信号を入力するアナログ回路と、
前記第3のクロック信号に同期して、前記アナログ回路から出力されるアナログ信号をデジタル信号に変換するA/Dコンバーターと、
前記第3のクロック信号に同期して前記デジタル信号を格納するメモリーと、
前記第3のクロック信号に同期して前記メモリーから前記デジタル信号を読み出して演算を行い、演算結果をシリアルデータとして前記シリアルインターフェース回路に送信する演算部と、
を含む、試験システム。 - 外部試験補助装置を用いて半導体集積回路を試験する試験方法であって、
クロック信号生成回路が、第1のクロック信号を生成するステップ(a)と、
シーケンスコントローラーが、前記第1のクロック信号を分周して第2のクロック信号を生成するステップ(b)と、
高速クロック信号生成回路が、前記第2のクロック信号の周波数よりも高い周波数を有し、前記第1のクロック信号に同期する第3のクロック信号を生成して、前記第3のクロック信号を前記外部試験補助装置に供給するステップ(c)と、
試験回路が、前記第2のクロック信号に同期してテスト信号を生成し、前記テスト信号を前記半導体集積回路に供給するステップ(d)と、
パラレル制御回路が、前記第2のクロック信号に同期してパラレルの制御信号を生成し、前記パラレルの制御信号を前記外部試験補助装置に供給するステップ(e)と、
シリアルインターフェース回路が、前記外部試験補助装置との間でシリアルデータを送信又は受信するステップ(f)と、
を備える試験方法。 - 前記外部試験補助装置が、前記パラレル制御回路から供給されるパラレルの制御信号、又は、前記シリアルインターフェース回路から受信されるシリアルデータに基づいて、前記半導体集積回路の設定又は制御を行うステップ(g)をさらに備える、請求項6記載の試験方法。
- 前記外部試験補助装置が、前記半導体集積回路から出力される信号に基づいて得られるデータをシリアルデータとして前記シリアルインターフェース回路に送信するステップ(h)をさらに備える、請求項6又は7記載の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014230300A JP2016095175A (ja) | 2014-11-13 | 2014-11-13 | 半導体集積回路の試験装置、試験システム、及び、試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014230300A JP2016095175A (ja) | 2014-11-13 | 2014-11-13 | 半導体集積回路の試験装置、試験システム、及び、試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016095175A true JP2016095175A (ja) | 2016-05-26 |
Family
ID=56071789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014230300A Pending JP2016095175A (ja) | 2014-11-13 | 2014-11-13 | 半導体集積回路の試験装置、試験システム、及び、試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016095175A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113253008A (zh) * | 2020-02-13 | 2021-08-13 | 普适福了有限公司 | 用于测试被测器件的方法以及使用其的装置 |
-
2014
- 2014-11-13 JP JP2014230300A patent/JP2016095175A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113253008A (zh) * | 2020-02-13 | 2021-08-13 | 普适福了有限公司 | 用于测试被测器件的方法以及使用其的装置 |
CN113253008B (zh) * | 2020-02-13 | 2024-05-31 | 普适福了有限公司 | 用于测试被测器件的方法以及使用其的装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4874963B2 (ja) | 低周波数デジタル信号と高周波数デジタル信号との間の同期化 | |
JP3625400B2 (ja) | 可変遅延素子のテスト回路 | |
CN110033819B (zh) | Sram建立保持时间测试电路 | |
US8704573B2 (en) | Data latch circuit | |
US7080302B2 (en) | Semiconductor device and test system therefor | |
JP2003043109A (ja) | 半導体集積回路装置及びその試験装置 | |
JPWO2009147810A1 (ja) | 試験システム、電子デバイス、および、試験装置 | |
US8135557B2 (en) | Apparatus for testing semiconductor integrated circuit and method for testing semiconductor integrated circuit | |
JP2016095175A (ja) | 半導体集積回路の試験装置、試験システム、及び、試験方法 | |
JP2007127460A (ja) | 半導体集積回路 | |
US20210325461A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统 | |
US9645195B2 (en) | System for testing integrated circuit | |
CN114326925A (zh) | 一种信号同步输出方法、装置、设备及介质 | |
JP2006269477A (ja) | 半導体集積回路 | |
EP3112885B1 (en) | Devices and methods for testing integrated circuits | |
JP4688390B2 (ja) | 高分解能スキュー検出装置及び方法 | |
JP2006058152A (ja) | 半導体装置の試験方法及び半導体装置の試験回路 | |
JP2006337128A (ja) | 半導体内部信号観測装置 | |
CN102401877B (zh) | 测试系统 | |
EP3367114A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
CN116996071B (zh) | 一种saradc采样时钟产生装置及方法 | |
JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
JP2008122310A (ja) | デバイステスタ、タイミング校正方法 |