JP2016092171A - はんだ付けによる接合方法 - Google Patents

Abstract

【課題】めっき層を除去せずに、ウィスカの発生を抑制する技術を提供する。
【解決手段】基板１０に、樹脂部１１と、端子１４とを有する電子部品を、はんだ付けによって接合する。樹脂部１１は、電子部品の素子等を包含し、端子１４は、樹脂部１１に包含されている素子等に接続されている。端子１４の表面には、Ｓｎ系のめっき層１６が形成されていて、端子１４の表面全体を覆っている。はんだは、端子１４の下端部に供給され溶融すると、はんだのＳｎがめっき層１６に拡散することによって、はんだとめっき層１６とが接合された接合部２２が形成される。なお、接合部２２よりも上方は、はんだに接触しておらず、めっき層１６が残っている。また、はんだが溶融すると、はんだに含まれるフラックスが、端子１４の表面を這い上がる。このため、はんだが凝固した後では、接合部２２の上方に位置するめっき層１６の表面は、全域に亘ってフラックス１８に覆われる。
【選択図】図２

Description

本発明は、めっき層を有する部材をはんだ付けによって接合する方法に関する。

特許文献１に、はんだ付けを利用した電子部品の製造方法が開示されている。この製造方法では、基板と端子とをはんだ付けによって接合する。端子には、Ｓｎ（即ちスズ）系のめっき層が形成されている。この製造方法では、はんだ付けによって端子を基板に接合した後、はんだと接触していないめっき層を冷却することによって、めっき層に含まれるβＳｎ相の少なくとも一部をαＳｎ相に相移転させる。そして、αＳｎ相に移転されためっき層を除去する。これにより、ウィスカの発生箇所が除去される。

特開２００９−２８３６２２号公報

上記の技術では、めっき層を相移転させ、相移転済みのめっき層を除去しなければならない。

本明細書では、めっき層を除去せずに、ウィスカの発生を抑制する技術を提供する。

本明細書が開示する技術は、第１部材と、めっき層を有する第２部材と、をめっき層の腐食を促進するフラックスを含有するはんだを用いて接合する工程を有し、接合後に、はんだに接触していないめっき層表面の全域がめっき層の腐食を促進するフラックスに覆われる、接合方法である。

発明者は、めっき層が腐食されれば、めっき層に発生するウィスカが抑制されることを発見した。上記の構成によれば、はんだに含まれるフラックスによって、めっき層の腐食が促進される。これにより、めっき層を除去せずに、ウィスカが発生することを抑制することができる。

基板と電子部品との接着箇所にはんだが配置されている状態の概略縦断面図を示す。 基板と電子部品とがはんだ付けによって接合されている状態の概略縦断面図を示す。

図面を参照して、はんだ付けによる接合方法を説明する。本実施形態では、図２に示すように、電子回路の基板１０に、素子、コネクタターミナル等の電子部品１２を、はんだ付けによって接合する。電子部品１２は、樹脂部１１と、端子１４と、を有する。樹脂部１１は、電子部品１２の素子等を包含する。端子１４は、樹脂部１１に包含されている素子等に接続されている。端子１４は、銅合金等の導電材料で作製されている。端子１４の表面には、鉛フリー材料であるＳｎ（即ちスズ）系のめっき層１６が形成されている。めっき層１６は、端子１４の表面全体を覆っている。めっき層１６は、純Ｓｎであってもよいし、Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉ等の合金であってもよい。めっき層１６の厚さは、５〜１５μｍ程度である。

図１に示すように、基板１０と電子部品１２とを接合する接合方法では、まず、フラックスを含有するはんだ２０を、基板１０上に供給する。次いで、基板１０上に、電子部品１２の端子１４を配置して加熱し、はんだ２０を溶融させる。このとき、端子１４を、基板１０の表面に当接させる。なお、基板１０に孔が形成されており、当該孔に端子１４を挿入してもよい。

はんだ２０は、Ｓｎ系の材料であり、例えば、純Ｓｎ、あるいは、Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉ等の合金である。はんだ２０は、フラックスを含有する。フラックスは、めっき層１６及びはんだ２０に含有されるＳｎが腐食して、ＳｎＯ、あるいは、ＳｎＯ_２（即ち酸化スズ）が形成されることを促進する。具体的には、フラックスは、Ｓｎの腐食を促進する活性作用を有するハロゲン、有機酸等を含む。はんだ２０は、端子１４の下端部に供給される。はんだ２０が溶融すると、はんだ２０のＳｎがめっき層１６に拡散することによって、はんだ２０とめっき層１６とが接合された接合部２２が形成される。なお、接合部２２よりも上方は、はんだ２０に接触しておらず、めっき層１６が残っている。また、はんだ２０が溶融すると、はんだ２０に含まれるフラックスが、端子１４の表面を這い上がる。このため、はんだ２０が凝固した後では、接合部２２の上方に位置するめっき層１６の表面は、全域に亘ってフラックス１８に覆われる。フラックス１８の厚さは、平均５μｍ以上である。なお、領域ＡＲのフラックスの残留量が少ない場合には、はんだ付け後に、さらにフラックスを塗布してもよい。

上記の構成では、接合部２２の上部に残留しているフラックス１８によって、めっき層１６の（即ちＳｎ）の腐食が促進される。この結果、めっき層１６のＳｎにウィスカが発生する前に、Ｓｎを腐食させることができる。この結果、ウィスカの発生を抑制することができる。特に、Ｓｎの厚さが薄いめっき層１６では、厚い接合部２２と比較して、ウィスカが発生しやすい。上記の構成によれば、はんだ２０は、フラックス１８がめっき層１６の表面全域を覆っているために、フラックス１８によって、めっき層１６の腐食が促進され、ウィスカの発生が適切に抑制される。この構成によれば、はんだ付け後にめっき層１６を除去せずに、ウィスカの発生を抑制することができる。なお、厚い接合部２２は、フラックスによって覆われていてもよいし、覆われていなくてよい。

また、Ｓｎの腐食を促進させるために、はんだ付け後の基板１０を、Ｓｎの酸化を促進する雰囲気（例えば高温かつ高湿な雰囲気、結露が発生する雰囲気）に配置してもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：基板、１２：電子部品、１４：端子、１６：めっき層、１８：フラックス、２２：接合部

Claims (1)

1. 第１部材と、めっき層を有する第２部材と、を前記めっき層の腐食を促進するフラックスを含有するはんだを用いて接合する工程を有し、
   接合後に、前記はんだに接触していない前記めっき層表面の全域が前記めっき層の腐食を促進するフラックスに覆われる、接合方法。

Images