JP2016086066A - Electronic component, circuit module and circuit board - Google Patents
Electronic component, circuit module and circuit board Download PDFInfo
- Publication number
- JP2016086066A JP2016086066A JP2014217551A JP2014217551A JP2016086066A JP 2016086066 A JP2016086066 A JP 2016086066A JP 2014217551 A JP2014217551 A JP 2014217551A JP 2014217551 A JP2014217551 A JP 2014217551A JP 2016086066 A JP2016086066 A JP 2016086066A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- straight line
- solder
- chip component
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、電子部品及び該電子部品が回路基板に実装された回路モジュール、並びに、回路基板に関する。 The present invention relates to an electronic component, a circuit module in which the electronic component is mounted on a circuit board, and a circuit board.
従来の電子部品に関する発明としては、例えば、特許文献1に記載の底面電極チップ部品の表面実装用ランドパターンが知られている。図26は、特許文献1に記載のチップ部品510及び緩衝基板530を示した斜視図である。
As an invention related to a conventional electronic component, for example, a land pattern for surface mounting of a bottom electrode chip component described in
チップ部品510は、2つの底面電極511a,511bを備えている。緩衝基板530は、2つのランドパターン540a,540bを備えている。ランドパターン540aは、ランド541a,541bを含んでいる。ランドパターン540bは、ランド541c,541dを含んでいる。そして、底面電極511aがランド541a,541bにはんだにより接続され、底面電極511bがランド541c,541dにはんだにより接続される。これにより、チップ部品510が緩衝基板530に実装される。以上のように構成された特許文献1に記載の底面電極チップ部品の表面実装用ランドパターンによれば、チップ部品510が傾いた状態で緩衝基板530に実装されることが抑制される。
The
ところで、特許文献1に記載の底面電極チップ部品の表面実装用ランドパターンでは、チップ部品510と緩衝基板530との接合強度が低下してしまう。より詳細には、チップ部品510が傾くことを抑制するために、ランドパターン540aがランド541a,541bに分割され、ランドパターン540bがランド541c,541dに分割されている。この場合、ランド541a,541bの間及びランド541c,541dの間に隙間が発生する。したがって、底面電極511aとランド541a,541bとの接合面積が小さくなり、これらの接合強度が低下する。同様に、底面電極511bとランド541c,541dとの接合面積が小さくなり、これらの接合強度が低下する。
By the way, in the surface mounting land pattern of the bottom electrode chip component described in
本発明の目的は、電子部品と回路基板との接合強度の低下を抑制しつつ、電子部品が傾いた状態で回路基板に実装されることを抑制できる電子部品、回路基板及び回路モジュールを提供することである。 An object of the present invention is to provide an electronic component, a circuit board, and a circuit module that can suppress the electronic component and the circuit board from being mounted on the circuit board in a tilted state while suppressing a decrease in bonding strength between the electronic component and the circuit board. That is.
本発明の第1の形態に係る電子部品は、長方形状の実装面を有する部品本体と、前記実装面に設けられている少なくとも1以上の外部電極と、前記外部電極上に設けられている第1の部材及び第2の部材と、を備えており、前記第1の部材及び前記第2の部材のはんだに対する濡れ性は、前記外部電極のはんだに対する濡れ性よりも低く、前記実装面の対角線の交点を通過し、かつ、該実装面の長辺に平行な直線が第1の直線であり、前記実装面の対角線の交点を通過し、かつ、該実装面の短辺に平行な直線が第2の直線であり、前記第1の直線又は前記第2の直線は、前記第1の部材と前記第2の部材との間を通過していること、を特徴とする。 An electronic component according to a first aspect of the present invention includes a component main body having a rectangular mounting surface, at least one or more external electrodes provided on the mounting surface, and a first provided on the external electrode. 1 and a second member, and the wettability of the first member and the second member to the solder is lower than the wettability of the external electrode to the solder, and the diagonal of the mounting surface A straight line passing through the intersection of the mounting surface and parallel to the long side of the mounting surface is the first straight line, passing through the intersection of the diagonal lines of the mounting surface and parallel to the short side of the mounting surface. It is a second straight line, and the first straight line or the second straight line passes between the first member and the second member.
本発明の第2の形態に係る回路モジュールは、前記電子部品と、回路基板と、を備えており、前記回路基板は、第1の主面を有する基板本体と、前記第1の主面に設けられている第3の外部電極及び第4の外部電極と、を備えており、前記第1の外部電極と前記第3の外部電極とがはんだにより接続され、前記第2の外部電極と前記第4の外部電極とがはんだにより接続されていること、を特徴とする。 A circuit module according to a second aspect of the present invention includes the electronic component and a circuit board, and the circuit board includes a board body having a first main surface, and the first main surface. A third external electrode and a fourth external electrode, wherein the first external electrode and the third external electrode are connected by solder, and the second external electrode and the The fourth external electrode is connected with solder.
本発明の第3の形態に係る回路基板は、電子部品が実装される長方形状の実装エリアを含む主面を有する基板本体と、前記実装エリアに設けられている少なくとも1以上の外部電極と、前記外部電極上に設けられている第5の部材及び第6の部材と、を備えており、前記第5の部材及び前記第6の部材のはんだに対する濡れ性は、前記外部電極のはんだに対する濡れ性よりも低く、前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの長辺に平行な直線が第3の直線であり、前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの短辺に平行な直線が第4の直線であり、前記第3の直線又は前記第4の直線は、前記第5の部材と前記第6の部材との間を通過していること、を特徴とする。 A circuit board according to a third aspect of the present invention includes a substrate body having a main surface including a rectangular mounting area on which electronic components are mounted, at least one or more external electrodes provided in the mounting area, A fifth member and a sixth member provided on the external electrode, and the wettability of the fifth member and the sixth member with respect to the solder is wet with respect to the solder of the external electrode. A straight line parallel to the long side of the mounting area is a third straight line, passes through the diagonal intersection of the mounting area, and The straight line parallel to the short side of the mounting area is the fourth straight line, and the third straight line or the fourth straight line passes between the fifth member and the sixth member. It is characterized by.
本発明の第4の形態に係る回路基板は、長方形状をなす主面を有する基板本体と、前記主面に設けられている少なくとも1以上の外部電極と、前記外部電極上に設けられている第7の部材及び第8の部材と、を備えており、前記第7の部材及び前記第8の部材のはんだに対する濡れ性は、前記外部電極のはんだに対する濡れ性よりも低く、前記主面の対角線の交点を通過し、かつ、該主面の長辺に平行な直線が第5の直線であり、前記主面の対角線の交点を通過し、かつ、該主面の短辺に平行な直線が第6の直線であり、前記第5の直線又は前記第6の直線は、前記第7の部材と前記第8の部材との間を通過していること、を特徴とする。 A circuit board according to a fourth embodiment of the present invention is provided on a substrate body having a rectangular main surface, at least one or more external electrodes provided on the main surface, and the external electrodes. A seventh member and an eighth member, and the wettability of the seventh member and the eighth member with respect to the solder is lower than the wettability of the external electrode with respect to the solder, A straight line passing through the intersection of diagonal lines and parallel to the long side of the main surface is the fifth straight line, passing through the intersection of diagonal lines of the main surface and parallel to the short side of the main surface Is a sixth straight line, and the fifth straight line or the sixth straight line passes between the seventh member and the eighth member.
本発明によれば、電子部品と回路基板との接合強度の低下を抑制しつつ、電子部品が傾いた状態で回路基板に実装されることを抑制できる。 ADVANTAGE OF THE INVENTION According to this invention, it can suppress that an electronic component is mounted in a circuit board in the inclined state, suppressing the fall of the joint strength of an electronic component and a circuit board.
(振動デバイスの構造)
以下に、本発明の電子部品の一実施形態に係るチップ部品を備えた振動デバイスについて図面を参照しながら説明する。図1は、振動デバイス10の外観斜視図である。図2は、振動デバイス10の分解斜視図である。図3は、図1のA−Aにおける断面構造図である。図4は、チップ部品18の平面図である。以下では、振動デバイス10の主面に対する法線方向を上下方向と定義し、上側から平面視したときに、振動デバイス10の長辺が延在する方向を左右方向と定義し、振動デバイス10の短辺が延在する方向を前後方向と定義する。
(Structure of vibration device)
Hereinafter, a vibration device including a chip component according to an embodiment of an electronic component of the present invention will be described with reference to the drawings. FIG. 1 is an external perspective view of the
振動デバイス10は、図1ないし図3に示すように、セラミック基板12、金属キャップ14、水晶片16、チップ部品18,19及び感温部品20を備えた回路モジュールであり、本実施形態では温度補償型水晶発振子である。
As shown in FIGS. 1 to 3, the
セラミック基板12(回路基板の一例)は、基板本体21、外部電極22,26,30,34,36,40,42,44、配線24,28,32,38及びビアホール導体v1,v2を含んでいる。基板本体21は、上側から平面視したときに、長方形状をなす平板である。基板本体21は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化ケイ素質焼結体、ガラスセラミックス焼結体等のセラミックス系絶縁性材料、水晶、ガラス、シリコン等により作製されている。基板本体21の上側の主面を表面と呼び、基板本体21の下側の主面を裏面と呼ぶ。
The ceramic substrate 12 (an example of a circuit board) includes a
外部電極22は、基板本体21の表面の左後ろの角近傍に設けられている正方形状の導体層である。外部電極26は、基板本体21の表面の左前の角近傍に設けられている正方形状の導体層である。外部電極22と外部電極26とは、前後方向に並んでいる。
The
外部電極30は、基板本体21の裏面の中央(対角線の交点)に対して後ろ側に設けられている長方形状の導体層である。外部電極36は、基板本体21の裏面の中央(対角線の交点)に対して前側に設けられている長方形状の導体層である。外部電極30と外部電極36とは、前後方向に並んでいる。
The
外部電極34は、基板本体21の裏面の右後ろの角近傍に設けられている正方形状の導体層である。外部電極40は、基板本体21の裏面の左前の角近傍に設けられている正方形状の導体層である。外部電極42は、基板本体21の裏面の左後ろの角近傍に設けられている正方形状の導体層である。外部電極44は、基板本体21の裏面の右前の角近傍に設けられている正方形状の導体層である。
The
配線24は、基板本体21の表面に設けられ、外部電極22から左側に向かって延在している直線状の導体層である。配線24の左端は、上側から平面視したときに、外部電極42と重なっている。配線28は、外部電極26から前側に延在した後に右側に向かって延在している線状の導体層である。配線28の右端は、上側から平面視したときに、外部電極44と重なっている。
The
配線38は、基板本体21の裏面に設けられ、外部電極36と外部電極40とを接続する線状の導体層である。配線32は、基板本体21の裏面に設けられ、外部電極30と外部電極34とを接続する線状の導体層である。
The
以上のような外部電極22,26,30,34,36,40,42,44、配線24,28,32,38は、例えば、タングステン、モリブデン等のメタライズ層にニッケル、金等の被膜がメッキされることにより作製される。
The
ビアホール導体v1は、基板本体21を上下方向に貫通しており、配線24の左端と外部電極42とを接続している。これにより、外部電極22と外部電極42とが電気的に接続されている。
The via-hole conductor v <b> 1 passes through the
ビアホール導体v2は、基板本体21を上下方向に貫通しており、配線28の右端と外部電極44とを接続している。これにより、外部電極26と外部電極44とが電気的に接続されている。
The via-hole conductor v <b> 2 passes through the
ビアホール導体v1,v2は、基板本体21に形成されたビアホールに対してタングステン、ニッケル等の導体が埋め込まれて作製される。
The via hole conductors v <b> 1 and v <b> 2 are produced by burying a conductor such as tungsten or nickel in a via hole formed in the
水晶片16は、水晶本体17及び外部電極97,98を含んでいる。水晶本体17は、上側から平面視したときに、長方形状をなす平板である。水晶本体17は、例えば、水晶の原石などから所定の角度で切り出されたATカット型である。水晶本体17の上側の主面を表面と呼び、水晶本体17の下側の主面を裏面と呼ぶ。
The
外部電極97は、水晶本体17の裏面の左後ろの角近傍に設けられている正方形状の導体層である。外部電極98は、水晶本体17の裏面の左前の角近傍に設けられている正方形状の導体層である。外部電極97,98は、例えば、クロムの下地層上に金が積層されることにより作製される。
The
なお、水晶片16は、水晶本体17及び外部電極97,98以外の構成も含んでいる。しかしながら、水晶片16は一般的な水晶片と同じ構造であるので、詳細な説明を省略する。
The
水晶片16は、セラミック基板12の表面上に実装される。具体的には、外部電極22と外部電極97とが導電性接着剤210により接続され、外部電極26と外部電極98とが導電性接着剤212により接続される。
The
金属キャップ14は、下側が開口した直方体状の箱であり、例えば、鉄ニッケル合金、具体的には42Niにより作製されている。金属キャップ14は、基板本体21の表面上に取り付けられ、基板本体21の表面全面を覆い隠している。これにより、水晶片16は、金属キャップ14と基板本体21の表面とにより囲まれた空間内に収容されている。また、この空間は、金属キャップ14が基板本体21に密着することによって、真空状態に保たれている。
The
感温部品20は、温度センサーとして機能するサーミスタであり、本実施形態では、NTC(Negative Temperature Coefficient)サーミスタである。感温部品20は、チップ本体70及び外部電極72,74を含んでいる。
The temperature-
チップ本体70は、直方体状をなしている。外部電極72は、チップ本体70の後面を覆うと共に、該後面に隣接する上面、下面、右面及び左面に折り返されている。外部電極74は、チップ本体70の前面を覆うと共に、該前面に隣接する上面、下面、右面及び左面に折り返されている。
The
感温部品20は、セラミック基板12の裏面上に実装される。具体的には、外部電極72と外部電極30とがはんだにより接続され、外部電極74と外部電極36とがはんだにより接続される。以上のような感温部品20は、水晶片16近傍の温度を検出し、図示しない温度補償回路に出力する。これにより、水晶片16の温度変化に伴う周波数変動の補正が行われる。
The temperature
チップ部品18は、部品本体50、外部電極52,54,56,58、ソルダレジスト60,62,64,66及びビアホール導体v3,v4を備えている。
The
部品本体50は、直方体状をなしており、絶縁材料により作製されている。本実施形態では、部品本体50は、ガラスエポキシ基板である。また、部品本体50の上下方向の高さは、感温部品20の上下方向の高さよりも高い。以下では、部品本体50の上側の主面を表面と呼び、部品本体50の下側の主面を裏面と呼ぶ。また、部品本体50の表面は、チップ部品18がセラミック基板12に実装される際に、セラミック基板12と対向する実装面Sである。実装面Sは、長方形状をなしている。
The component
ここで、図4に示すように、実装面Sの対角線の交点を交点Pとする。そして、交点Pを通過し、実装面Sの長辺に平行な直線を直線L1と定義する。また、交点Pを通過し、実装面Sの短辺に平行な直線を直線L2と定義する。 Here, as shown in FIG. 4, an intersection of diagonal lines of the mounting surface S is defined as an intersection P. A straight line passing through the intersection P and parallel to the long side of the mounting surface S is defined as a straight line L1. A straight line passing through the intersection P and parallel to the short side of the mounting surface S is defined as a straight line L2.
外部電極52(第1の外部電極の一例)は、部品本体50の表面の後ろ半分に設けられている正方形状の導体層である。外部電極54(第2の外部電極の一例)は、部品本体50の表面の前半分に設けられている正方形状の導体層である。これにより、直線L2は、外部電極52と外部電極54との間を通過している。また、外部電極52と外部電極54とは、直線L2に関して線対称な関係にある。
The external electrode 52 (an example of the first external electrode) is a square conductor layer provided on the back half of the surface of the
ソルダレジスト60(第1の部材の一例)及びソルダレジスト62(第2の部材の一例)は、外部電極52及び実装面S上に設けられている絶縁膜である。ソルダレジスト60,62のはんだに対する濡れ性は、外部電極52のはんだに対する濡れ性よりも低い。本実施形態では、ソルダレジスト60,62は、はんだをはじく材料により作製されている。本実施形態では、ソルダレジスト60,62は、エポキシ系樹脂により作製されている。ソルダレジスト60は、長方形状をなしており、外部電極52の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト62は、長方形状をなしており、外部電極52の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線L1が、ソルダレジスト60とソルダレジスト62との間を通過している。また、ソルダレジスト60とソルダレジスト62とが、直線L1に関して線対称な関係にある。
The solder resist 60 (an example of the first member) and the solder resist 62 (an example of the second member) are insulating films provided on the
ソルダレジスト64(第3の部材の一例)及びソルダレジスト66(第4の部材の一例)は、外部電極54及び実装面S上に設けられている絶縁膜である。ソルダレジスト64,66のはんだに対する濡れ性は、外部電極54のはんだに対する濡れ性よりも低い。本実施形態では、ソルダレジスト64,66は、エポキシ系樹脂により作製されている。ソルダレジスト64は、長方形状をなしており、外部電極54の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト66は、長方形状をなしており、外部電極54の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線L1が、ソルダレジスト64とソルダレジスト66との間を通過している。また、ソルダレジスト64とソルダレジスト66とが、直線L1に関して線対称な関係にある。
The solder resist 64 (an example of the third member) and the solder resist 66 (an example of the fourth member) are insulating films provided on the
また、直線L2は、ソルダレジスト60,62とソルダレジスト64,66との間を通過している。更に、ソルダレジスト60とソルダレジスト64とは、直線L2に関して線対称な関係にある。ソルダレジスト62とソルダレジスト66とは、直線L2に関して線対称な関係にある。 Further, the straight line L2 passes between the solder resists 60 and 62 and the solder resists 64 and 66. Furthermore, the solder resist 60 and the solder resist 64 are in a line symmetric relationship with respect to the straight line L2. The solder resist 62 and the solder resist 66 are in a line symmetric relationship with respect to the straight line L2.
外部電極56は、部品本体50の裏面の後ろ半分に設けられている正方形状の導体層である。外部電極58は、部品本体50の裏面の前半分に設けられている正方形状の導体層である。外部電極52,54,56,58は、例えば、Cuからなる下地電極上にNiメッキ及びAuメッキが施されることにより作製されている。
The
ビアホール導体v3は、部品本体50を上下方向に貫通しており、外部電極52と外部電極56とを接続している。これにより、外部電極52と外部電極56とが電気的に接続されている。
The via-hole conductor v <b> 3 penetrates the component
ビアホール導体v4は、部品本体50を上下方向に貫通しており、外部電極54と外部電極58とを接続している。これにより、外部電極54と外部電極58とが電気的に接続されている。ビアホール導体v3,v4は、例えば、部品本体50に設けられたビアホールに対してCu等の導電性材料が充填されることにより作製される。
The via-hole conductor v4 passes through the component
チップ部品18は、セラミック基板12の裏面上に実装される。具体的には、外部電極34と外部電極52とがはんだにより接続され、外部電極44と外部電極54とがはんだにより接続される。
The
チップ部品19は、チップ部品18と同じ構造を有しているので、説明を省略する。チップ部品19は、セラミック基板12の裏面上に実装される。具体的には、外部電極42と外部電極82とがはんだにより接続され、外部電極40と外部電極84とがはんだにより接続される。
Since the
振動デバイス10では、セラミック基板12の裏面上に感温部品20が実装されている。そのため、振動デバイス10がマザー基板に実装される際には、感温部品20が邪魔となって、セラミック基板12の外部電極34,40,42,44とマザー基板の外部電極とを直接に接続することができない。そこで、セラミック基板12の裏面上にチップ部品18,19が実装されている。これにより、チップ部品18,19を介して、外部電極34,40,42,44とマザー基板の外部電極とが電気的に接続される。
In the
以上のように構成された振動デバイス10では、外部電極58,86から発信信号が出力される。また、外部電極56には接地電位が接続される。そして、外部電極88から感温部品20の検出信号が出力される。
In the vibrating
(チップ部品及び感温部品の実装)
次に、チップ部品18,19及び感温部品20の実装について図面を参照しながら説明する。図5及び図6は、チップ部品18,19及び感温部品20の実装時の斜視図である。
(Mounting of chip parts and temperature sensitive parts)
Next, mounting of the
まず、図5に示すように、外部電極30,34,36,40,42,44上にはんだを印刷する。次に、図6に示すように、はんだが印刷された外部電極30,34,36,40,42,44上にチップ部品18,19及び感温部品20を搭載する。この後、リフロー工程により、チップ部品18,19及び感温部品20をセラミック基板12の裏面上に固定する。具体的には、はんだを融点以上の温度まで加熱することにより、はんだを溶融させる。この後、はんだを冷却することにより、はんだを固化させる。これにより、外部電極34と外部電極52とがはんだにより接続され、外部電極44と外部電極54とがはんだにより接続される。更に、外部電極42と外部電極82とがはんだにより接続され、外部電極40と外部電極84とがはんだにより接続される。更に、外部電極30と外部電極72とがはんだにより接続され、外部電極36と外部電極74とがはんだにより接続される。
First, as shown in FIG. 5, solder is printed on the
(効果)
以上のように構成されたチップ部品18及び振動デバイス10によれば、チップ部品18が傾いた状態でセラミック基板12に実装されることが抑制される。図7は、リフロー工程において、比較例に係るチップ部品118が傾いた時の断面構造図である。比較例に係るチップ部品118は、ソルダレジスト60,62,64,66が設けられていない点においてのみチップ部品18と相違する。図8は、リフロー工程において、チップ部品18が傾いた時の断面構造図である。図7及び図8では、振動デバイス10の上下を反転させて図示してある。
(effect)
According to the
チップ部品118がセラミック基板12に実装される際には、リフロー工程が行われる。リフロー工程では、はんだを加熱して溶融させる。このとき、チップ部品118は、液体状のはんだ上に浮いた状態となる。このため、わずかな衝撃がチップ部品118やセラミック基板12に加わったり、チップ搭載時の傾きなどから、図7に示すように、チップ部品118が軸Ax1を中心として回転した状態となる。軸Ax1とは、チップ部品118の重心を通過し、かつ、直線L1に平行な直線である。
When the
ただし、図7に示すように、前側から平面視したときに、軸Ax1を中心として反時計回りにチップ部品118が回転していると、はんだの表面の形状が左右で異なってしまう。よって、はんだの左側の表面A12に発生する表面張力の大きさとはんだの右側の表面A11に発生する表面張力大きさとに差が発生する。この表面張力の差によって、チップ部品118の傾きが是正される。
However, as shown in FIG. 7, when the
しかしながら、図7では、チップ部品118の傾きが是正されないおそれがある。より詳細には、チップ部品118では、外部電極54の下面全面にはんだが濡れ広がっている。このように、はんだが外部電極54に濡れ広がっている部分は、外部電極54に大きな力を伝えることができない。そのため、チップ部品118の傾きが是正されないまま、はんだが冷却されて固化すると、チップ部品118が軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されてしまう。
However, in FIG. 7, the inclination of the
そこで、チップ部品18には、図8に示すように、ソルダレジスト64,66が設けられている。直線L1は、ソルダレジスト64,66の間を通過している。そのため、軸Ax1は、下側から平面視したときに、ソルダレジスト64,66の間を通過している。ソルダレジスト64,66の濡れ性は、外部電極54の濡れ性よりも低い。そのため、はんだは、外部電極54に対して接触するものの、ソルダレジスト64,66には接触しない。すなわち、はんだは、ソルダレジスト64,66の下側では表面を形成している。よって、ソルダレジスト66は、はんだの左側の表面A2により押し上げられる。はんだの表面には表面張力が働くので、はんだの表面ははんだの内部に比べて変形しにくい。よって、はんだの表面A2がソルダレジスト66に伝える力は、図7のはんだが外部電極54に濡れ広がっている部分が外部電極54に伝える力よりも大きい。すなわち、はんだの表面A2がソルダレジスト66を押し上げる力は、図7のはんだが外部電極54に濡れ広がっている部分が外部電極54を押し上げる力よりも大きい。これにより、図8において軸Ax1を中心として時計回りにチップ部品18を回転させる力は、図7において軸Ax1を中心として時計回りにチップ部品118を回転させる力よりも大きくなる。その結果、チップ部品18の傾きがチップ部品118の傾きよりも是正されるようになる。以上より、チップ部品18が軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。また、外部電極34,52及びソルダレジスト60,62においても外部電極44,54及びソルダレジスト64,66と同じ現象が発生している。更に、チップ部品19についてもチップ部品18と同じことが言える。
Therefore, the solder resists 64 and 66 are provided in the
また、チップ部品18では、ソルダレジスト60とソルダレジスト62とが、直線L1に関して線対称な関係にあり、ソルダレジスト64とソルダレジスト66とが、直線L1に関して線対称な関係にある。そのため、チップ部品18が軸Ax1を中心として時計回りに回転した場合にはんだがチップ部品18を反時計回りに回転させる力の大きさと、チップ部品18が軸Ax1を中心として反時計回りに回転した場合にはんだがチップ部品18を時計回りに回転させる力の大きさとを近づけることができる。よって、チップ部品18が軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることがより効果的に抑制される。
Further, in the
また、チップ部品18によれば、ソルダレジスト60,62,64,66が設けられることにより、外部電極34,44が分割される必要がなくなる。よって、外部電極34と外部電極52との対向面積及び外部電極44と外部電極54との対向面積が小さくなることが抑制され、これらの接合強度が低下することが抑制される。その結果、チップ部品18とセラミック基板12との接合強度が低下することが抑制される。なお、チップ部品19においてもチップ部品18と同じことが言える。
Further, according to the
ここで、本願発明者は、チップ部品18,19及び振動デバイス10が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、比較例に係るチップ部品118(以下、第1のサンプル)及び実施例に係るチップ部品18(以下、第2のサンプル)を60個ずつ作製し、これらをセラミック基板12に実装した。そして、図7及び図8に示すように、前側から平面視したときの傾き量Dを測定顕微鏡(オリンパス社製STM−6)により測定した。以下に、実験条件を示す。図9は、チップ部品18を上側から平面視した図である。図10は、チップ部品18を前側から平面視した図である。図11は、セラミック基板12を下側から平面視した図である。
Here, in order to clarify the effect which the
a1:1600μm
a2:700μm
a3:450μm
a4:450μm
a5:500μm
a6:75μm
a7:200μm
a8:30μm
a9:20μm
a10:200μm
b1:1600μm
b2:2000μm
b3:450μm
b4:450μm
b5:500μm
a1: 1600 μm
a2: 700 μm
a3: 450 μm
a4: 450 μm
a5: 500 μm
a6: 75 μm
a7: 200 μm
a8: 30 μm
a9: 20 μm
a10: 200 μm
b1: 1600 μm
b2: 2000 μm
b3: 450 μm
b4: 450 μm
b5: 500 μm
外部電極52,54は、銅の下地電極上に、5μmの厚みのニッケル膜、0.1μmの厚みのパラジウム膜及び0.1μmの厚みの金膜を形成することにより作製した。外部電極34,44は、モリブデンの下地電極上に、5μmの厚みのニッケル膜及び0.5μmの厚みの金膜を形成することにより作製した。
The
図12は、実験結果を示したグラフである。図12によれば、第1のサンプルでは、傾き量が0μm〜70μmに分布し、傾き量の平均値が約35μmであった。一方、第2のサンプルでは、傾き量が0μm〜20μmに分布し、傾き量の平均値が約6μmであった。よって、本実験によれば、チップ部品18の傾いた状態で実装されることが抑制されることが分かる。
FIG. 12 is a graph showing experimental results. According to FIG. 12, in the first sample, the amount of inclination was distributed in the range of 0 μm to 70 μm, and the average value of the amount of inclination was about 35 μm. On the other hand, in the second sample, the amount of inclination was distributed between 0 μm and 20 μm, and the average value of the amount of inclination was about 6 μm. Therefore, according to this experiment, it can be seen that mounting the
次に、本願発明者は、チップ部品118の外部電極52,54の左右方向の中央に前後方向に延在するスリットを形成したチップ部品を10個作製し、第3のサンプルとした。スリットの幅は、200μmである。また、第3のサンプルの外部電極52,54のa3,a4はそれぞれ、500μm,600μmである。なお、第2のサンプルの各部のサイズに変更はない。第2のサンプルと第3のサンプルとをセラミック基板12に実装し、第2のサンプル及び第3のサンプルを長辺側から押した。そして、第2のサンプルがセラミック基板12から外れる際の力の大きさ(せん断破壊強度)及び第3のサンプルがセラミック基板12から外れる際の力の大きさ(せん断破壊強度)をそれぞれ、第2のサンプルとセラミック基板12との接合強度及び第3のサンプルとセラミック基板12との接合強度とした。接合強度の測定には、ボンドテスタ(Dage製Series4000)を用いた。テストスピードを500μm/sとした。
Next, the inventor of the present application produced ten chip components each having a slit extending in the front-rear direction at the center in the left-right direction of the
図13は、実験結果を示したグラフである。第2のサンプルでは、せん断破壊強度が40N〜55Nに分布し、せん断破壊強度の平均値が約50Nであった。一方、第3のサンプルでは、せん断破壊強度が70N〜100Nに分布し、せん断破壊強度の平均値が約80Nであった。よって、本実験によれば、チップ部品18とセラミック基板12との接合強度が向上することが分かる。
FIG. 13 is a graph showing experimental results. In the second sample, the shear fracture strength was distributed between 40N and 55N, and the average value of the shear fracture strength was about 50N. On the other hand, in the third sample, the shear fracture strength was distributed between 70 N and 100 N, and the average value of the shear fracture strength was about 80 N. Therefore, according to this experiment, it can be seen that the bonding strength between the
(第1の変形例)
以下に、第1の変形例に係るチップ部品18aについて図面を参照しながら説明する。図14は、チップ部品18aを上側から平面視した図である。
(First modification)
Hereinafter, a
チップ部品18aは、ソルダレジスト64,66の有無、及び、ソルダレジスト60,62が位置においてチップ部品18と相違する。具体的には、チップ部品18aは、ソルダレジスト64,66を備えていない。また、ソルダレジスト60は、外部電極52の左後ろの角に設けられており、ソルダレジスト62は、外部電極52の右後ろの角に設けられている。
The
以上のように構成されたチップ部品18aによれば、チップ部品18aが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
According to the
(第2の変形例)
以下に、第2の変形例に係るチップ部品18bについて図面を参照しながら説明する。図15は、チップ部品18bを上側から平面視した図である。
(Second modification)
Hereinafter, a chip component 18b according to a second modification will be described with reference to the drawings. FIG. 15 is a plan view of the chip component 18b from above.
チップ部品18bは、ソルダレジスト60,62,64,66の形状においてチップ部品18と相違する。具体的には、ソルダレジスト60,62,64,66は、上側から平面視したときに、正方形状をなしている。更に、ソルダレジスト60,62は、外部電極52からはみ出しておらず、ソルダレジスト64,66は、外部電極54からはみ出していない。
The chip component 18 b is different from the
以上のように構成されたチップ部品18bによれば、チップ部品18bが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
According to the chip component 18b configured as described above, the chip component 18b is suppressed from being mounted on the
なお、ソルダレジスト60,62,64,66の形状は、円形であってもよいし、楕円形状であってもよい。 The solder resists 60, 62, 64, 66 may be circular or elliptical.
(第3の変形例)
以下に、第3の変形例に係るチップ部品18cについて図面を参照しながら説明する。図16は、チップ部品18cを上側から平面視した図である。
(Third Modification)
Hereinafter, a chip component 18c according to a third modification will be described with reference to the drawings. FIG. 16 is a plan view of the chip part 18c from above.
チップ部品18cは、ソルダレジスト60,62,64,66の位置においてチップ部品18と相違する。ソルダレジスト60は、外部電極52の左後ろの角に設けられており、ソルダレジスト62は、外部電極52の右後ろの角に設けられている。ソルダレジスト64は、外部電極54の左前の角に設けられており、ソルダレジスト66は、外部電極54の右前の角に設けられている。
The chip part 18 c is different from the
以上のように構成されたチップ部品18cによれば、チップ部品18cが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
According to the chip component 18c configured as described above, the chip component 18c is suppressed from being mounted on the
(第4の変形例)
以下に、第4の変形例に係るチップ部品18dについて図面を参照しながら説明する。図17は、チップ部品18dを上側から平面視した図である。
(Fourth modification)
Hereinafter, a chip component 18d according to a fourth modification will be described with reference to the drawings. FIG. 17 is a plan view of the chip component 18d from above.
チップ部品18dは、ソルダレジスト160,162,164,166を更に備えている点においてチップ部品18cと相違する。ソルダレジスト160は、外部電極52の左前の角に設けられており、ソルダレジスト162は、外部電極52の右前の角に設けられている。ソルダレジスト164は、外部電極54の左後ろの角に設けられており、ソルダレジスト166は、外部電極54の右後ろの角に設けられている。
The chip component 18d is different from the chip component 18c in that it further includes solder resists 160, 162, 164, and 166. The solder resist 160 is provided at the left front corner of the
以上のように構成されたチップ部品18dによれば、チップ部品18dが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
According to the chip component 18d configured as described above, the chip component 18d is suppressed from being mounted on the
(第5の変形例)
以下に、第5の変形例に係るチップ部品18eについて図面を参照しながら説明する。図18は、チップ部品18eを上側から平面視した図である。
(Fifth modification)
Hereinafter, a chip component 18e according to a fifth modification will be described with reference to the drawings. FIG. 18 is a plan view of the chip part 18e from above.
チップ部品18eは、ソルダレジスト60,62,64,66の形状においてチップ部品18と相違する。ソルダレジスト60は、外部電極52の左側の辺に沿って延在しており、ソルダレジスト62は、外部電極52の右側の辺に沿って延在している。ソルダレジスト64は、外部電極54の左側の辺に沿って延在しており、ソルダレジスト66は、外部電極54の右側の辺に沿って延在している。
The chip part 18 e is different from the
以上のように構成されたチップ部品18eによれば、チップ部品18eが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
According to the chip component 18e configured as described above, the chip component 18e is suppressed from being mounted on the
(第6の変形例)
以下に、第6の変形例に係るチップ部品18fについて図面を参照しながら説明する。図19は、チップ部品18fを上側から平面視した図である。
(Sixth Modification)
Hereinafter, a chip component 18f according to a sixth modification will be described with reference to the drawings. FIG. 19 is a plan view of the chip component 18f from above.
チップ部品18fは、ソルダレジスト60,62,64,66の位置においてチップ部品18と相違する。ソルダレジスト60は、外部電極52の左前の角に設けられており、ソルダレジスト62は、外部電極52の右後ろの角に設けられている。ソルダレジスト64は、外部電極54の左前の角に設けられており、ソルダレジスト66は、外部電極54の右後ろの角に設けられている。
The chip part 18 f is different from the
以上のように構成されたチップ部品18fによれば、チップ部品18fが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
According to the chip component 18f configured as described above, the chip component 18f is suppressed from being mounted on the
(第7の変形例)
以下に、第7の変形例に係るチップ部品18gについて図面を参照しながら説明する。図20は、チップ部品18gを上側から平面視した図である。
(Seventh Modification)
Hereinafter, a chip component 18g according to a seventh modification will be described with reference to the drawings. FIG. 20 is a plan view of the chip component 18g from above.
チップ部品18gは、ソルダレジスト60,66の有無においてチップ部品18fと相違する。チップ部品18gは、ソルダレジスト60,66を備えていない。 The chip component 18g is different from the chip component 18f in the presence or absence of the solder resists 60 and 66. The chip component 18g does not include the solder resists 60 and 66.
以上のように構成されたチップ部品18gでは、直線L1,L2の両方がソルダレジスト62とソルダレジスト64との間を通過している。そのため、チップ部品18gによれば、チップ部品18gが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
In the chip part 18g configured as described above, both the straight lines L1 and L2 pass between the solder resist 62 and the solder resist 64. Therefore, according to the chip component 18g, the chip component 18g is suppressed from being mounted on the
(第8の変形例)
以下に、第8の変形例に係るチップ部品18hについて図面を参照しながら説明する。図21は、チップ部品18hの外観斜視図である。図22は、チップ部品18hを上側から平面視した図である。
(Eighth modification)
Hereinafter, a
チップ部品18,18a〜18gは、4つの外部電極52,54,56,58を備えていた。一方、チップ部品18hは、2つの外部電極52,56を備えている。すなわち、チップ部品18hの実装面Sには、1つの外部電極52のみが設けられている。また、チップ部品18hは、ソルダレジスト60,62,260,262を備えている。
The
ソルダレジスト60は、長方形状をなしており、外部電極52の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト62は、長方形状をなしており、外部電極52の右側の辺の中点において該辺と交差するように左右方向に延在している。
The solder resist 60 has a rectangular shape, and extends in the left-right direction so as to intersect the side at the midpoint of the left side of the
ソルダレジスト260は、長方形状をなしており、外部電極52の後ろ側の辺の中点において該辺と交差するように前後方向に延在している。ソルダレジスト262は、長方形状をなしており、外部電極52の前側の辺の中点において該辺と交差するように前後方向に延在している。
The solder resist 260 has a rectangular shape, and extends in the front-rear direction so as to intersect the side at the midpoint of the back side of the
以上のように構成されたチップ部品18hでは、直線L1がソルダレジスト60とソルダレジスト62との間を通過している。直線L2がソルダレジスト260とソルダレジスト262との間を通過している。そのため、チップ部品18hによれば、チップ部品18hが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
In the
(第9の変形例)
以下に、第9の変形例に係るチップ部品18iについて図面を参照しながら説明する。図23は、チップ部品18iを上側から平面視した図である。
(Ninth Modification)
Hereinafter, a chip component 18i according to a ninth modification will be described with reference to the drawings. FIG. 23 is a plan view of the chip component 18i from above.
チップ部品18iは、ソルダレジスト260,262の有無においてチップ部品18hと相違する。チップ部品18hは、ソルダレジスト260,262を備えていない。
The chip component 18i is different from the
以上のように構成されたチップ部品18iでは、直線L1がソルダレジスト60とソルダレジスト62との間を通過している。一方、直線L2がソルダレジスト60とソルダレジスト62との間を通過していない。そのため、チップ部品18iによれば、チップ部品18iが軸Ax1を中心として回転した状態(すなわち、傾いた状態)でセラミック基板12に実装されることが抑制される。
In the chip component 18 i configured as described above, the straight line L <b> 1 passes between the solder resist 60 and the solder resist 62. On the other hand, the straight line L <b> 2 does not pass between the solder resist 60 and the solder resist 62. Therefore, according to the chip component 18i, the chip component 18i is suppressed from being mounted on the
(第10の変形例)
以下に、第10の変形例に係るセラミック基板12aについて図面を参照しながら説明する。図24は、セラミック基板12aを上側から平面視した図である。
(10th modification)
The ceramic substrate 12a according to the tenth modification will be described below with reference to the drawings. FIG. 24 is a plan view of the ceramic substrate 12a from above.
セラミック基板12aは、ソルダレジスト60,62,64,66を備えている点において、セラミック基板12と相違する。なお、セラミック基板12aに実装されるチップ部品18は、ソルダレジスト60,62,64,66を備えていない。
The ceramic substrate 12a is different from the
セラミック基板12aの基板本体12は、チップ部品18,19のそれぞれが実装される長方形状の実装エリアE1,E2を含む上面を有している。実装エリアE1,E2の形状はそれぞれ、チップ部品18,19の実装面Sの形状と一致している。本実施形態では、実装エリアE1,E2の長手方向は、前後方向に延在している。
The
ここで、図24に示すように、実装エリアE1の対角線の交点を交点P1とする。そして、交点P1を通過し、実装エリアE1の長辺に平行な直線を直線L3と定義する。また、交点P1を通過し、実装エリアE1の短辺に平行な直線を直線L4と定義する。 Here, as shown in FIG. 24, an intersection of diagonal lines of the mounting area E1 is defined as an intersection P1. A straight line passing through the intersection P1 and parallel to the long side of the mounting area E1 is defined as a straight line L3. A straight line passing through the intersection P1 and parallel to the short side of the mounting area E1 is defined as a straight line L4.
外部電極34は、実装エリアE1の後ろ半分に設けられている正方形状の導体層である。外部電極44は、実装エリアE2の表面の前半分に設けられている正方形状の導体層である。これにより、直線L4は、外部電極34と外部電極44との間を通過している。また、外部電極34と外部電極44とは、直線L4に関して線対称な関係にある。
The
ソルダレジスト60(第5の部材の一例)及びソルダレジスト62(第6の部材の一例)は、外部電極34及び実装エリアE1上に設けられている絶縁膜である。ソルダレジスト60,62のはんだに対する濡れ性は、外部電極34のはんだに対する濡れ性よりも低い。ソルダレジスト60は、長方形状をなしており、外部電極34の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト62は、長方形状をなしており、外部電極44の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線L3が、ソルダレジスト60とソルダレジスト62との間を通過している。また、ソルダレジスト60とソルダレジスト62とが、直線L3に関して線対称な関係にある。
The solder resist 60 (an example of a fifth member) and the solder resist 62 (an example of a sixth member) are insulating films provided on the
ソルダレジスト64及びソルダレジスト66は、外部電極44及び実装エリアE1上に設けられている絶縁膜である。ソルダレジスト64,66のはんだに対する濡れ性は、外部電極44のはんだに対する濡れ性よりも低い。ソルダレジスト64は、長方形状をなしており、外部電極44の左側の辺の中点において該辺と交差するように左右方向に延在している。ソルダレジスト66は、長方形状をなしており、外部電極44の右側の辺の中点において該辺と交差するように左右方向に延在している。これにより、直線L3が、ソルダレジスト64とソルダレジスト66との間を通過している。また、ソルダレジスト64とソルダレジスト66とが、直線L3に関して線対称な関係にある。
The solder resist 64 and the solder resist 66 are insulating films provided on the
また、直線L4は、ソルダレジスト60,62とソルダレジスト64,66との間を通過している。更に、ソルダレジスト60とソルダレジスト64とは、直線L4に関して線対称な関係にある。ソルダレジスト62とソルダレジスト66とは、直線L4に関して線対称な関係にある。 Further, the straight line L4 passes between the solder resists 60, 62 and the solder resists 64, 66. Furthermore, the solder resist 60 and the solder resist 64 are in a line symmetric relationship with respect to the straight line L4. The solder resist 62 and the solder resist 66 are in a line symmetric relationship with respect to the straight line L4.
なお、実装エリアE2については、実装エリアE1と同じであるので説明を省略する。 Since the mounting area E2 is the same as the mounting area E1, description thereof is omitted.
以上のように、ソルダレジスト60,62,64,66は、チップ部品18に設けられる代わりに、セラミック基板12aに設けられていてもよい。このようなセラミック基板12aにおいても、チップ部品18が傾いた状態でセラミック基板12aに実装されることが抑制される。
As described above, the solder resists 60, 62, 64 and 66 may be provided on the ceramic substrate 12 a instead of being provided on the
(その他の実施形態)
本発明に係るチップ部品及び回路モジュールは、前記チップ部品18,18a〜18i,19及び振動デバイス10に限らずその要旨の範囲内において変更可能である。
(Other embodiments)
The chip component and the circuit module according to the present invention are not limited to the
なお、チップ部品18,18a〜18i,19の構成を任意に組み合わせてもよい。
In addition, you may combine the structure of the
また、チップ部品18,18a〜18iにおいて、部品本体50にインダクタやコンデンサ等の回路素子が設けられていてもよい。更に、チップ部品18,18a〜18iは、インダクタやコンデンサ等を内蔵するチップ型電子部品であってもよい。
In the
また、チップ部品18,18a〜18iと同様の構造をセラミック基板12bが備えていてもよい。図25は、その他の実施形態に係るセラミック基板12bの外観斜視図である。具体的には、セラミック基板12bは、マザー基板上に実装され、基板本体21、外部電極100,102及びソルダレジスト260,262,264,266を備えている。
Further, the
基板本体12は、マザー基板に対向する実装面S1を有している。実装面S1の長手方向は、左右方向に延在している。
The
ここで、図25に示すように、実装面S1の対角線の交点を交点P2とする。そして、交点P2を通過し、実装面S1の長辺に平行な直線を直線L5と定義する。また、交点P2を通過し、実装面S1の短辺に平行な直線を直線L6と定義する。 Here, as shown in FIG. 25, an intersection of diagonal lines of the mounting surface S1 is defined as an intersection P2. A straight line passing through the intersection P2 and parallel to the long side of the mounting surface S1 is defined as a straight line L5. A straight line passing through the intersection P2 and parallel to the short side of the mounting surface S1 is defined as a straight line L6.
外部電極100は、実装面S1の右半分に設けられている長方形状の導体層である。外部電極102は、実装面S1の左半分に設けられている長方形状の導体層である。これにより、直線L6は、外部電極100と外部電極102との間を通過している。また、外部電極100と外部電極102とは、直線L6に関して線対称な関係にある。
The
ソルダレジスト260(第7の部材の一例)及びソルダレジスト262(第8の部材の一例)は、外部電極100及び実装面S1上に設けられている絶縁膜である。ソルダレジスト260,262のはんだに対する濡れ性は、外部電極100のはんだに対する濡れ性よりも低い。ソルダレジスト260は、長方形状をなしており、外部電極100の後ろ側の辺の中点において該辺と交差するように前後方向に延在している。ソルダレジスト262は、長方形状をなしており、外部電極100の前側の辺の中点において該辺と交差するように前後方向に延在している。これにより、直線L5が、ソルダレジスト260とソルダレジスト262との間を通過している。また、ソルダレジスト260とソルダレジスト262とが、直線L5に関して線対称な関係にある。
The solder resist 260 (an example of a seventh member) and the solder resist 262 (an example of an eighth member) are insulating films provided on the
ソルダレジスト264及びソルダレジスト266は、外部電極102及び実装面S1上に設けられている絶縁膜である。ソルダレジスト264,266のはんだに対する濡れ性は、外部電極102のはんだに対する濡れ性よりも低い。ソルダレジスト264は、長方形状をなしており、外部電極102の後ろ側の辺の中点において該辺と交差するように前後方向に延在している。ソルダレジスト266は、長方形状をなしており、外部電極102の前側の辺の中点において該辺と交差するように前後方向に延在している。これにより、直線L5が、ソルダレジスト264とソルダレジスト266との間を通過している。また、ソルダレジスト264とソルダレジスト266とが、直線L5に関して線対称な関係にある。
The solder resist 264 and the solder resist 266 are insulating films provided on the
また、直線L6は、ソルダレジスト260,262とソルダレジスト264,266との間を通過している。更に、ソルダレジスト260とソルダレジスト264とは、直線L6に関して線対称な関係にある。ソルダレジスト262とソルダレジスト266とは、直線L6に関して線対称な関係にある。 Further, the straight line L6 passes between the solder resists 260 and 262 and the solder resists 264 and 266. Further, the solder resist 260 and the solder resist 264 are in a line symmetric relationship with respect to the straight line L6. The solder resist 262 and the solder resist 266 are in a line symmetric relationship with respect to the straight line L6.
このようなセラミック基板12bによれば、セラミック基板12bが傾いた状態でマザー基板に実装されることが抑制される。
According to such a
なお、部品本体50は、直方体状に限らない。部品本体50は、長方形状の実装面Sを有していればよい。
The
チップ部品18,18a〜18i,19の実装面Sに設けられる外部電極の数は、1つ又は2つに限らない。
The number of external electrodes provided on the mounting surface S of the
なお、感温部品20は、サーミスタではなくICであってもよい。
The temperature
以上のように、本発明は、電子部品、回路基板及び回路モジュールに有用であり、特に、電子部品と回路基板との接合強度の低下を抑制しつつ、電子部品が傾いた状態で回路基板に実装されることを抑制できる点で優れている。 As described above, the present invention is useful for electronic components, circuit boards, and circuit modules. In particular, the present invention provides a circuit board with the electronic components tilted while suppressing a decrease in bonding strength between the electronic components and the circuit board. It is excellent in that it can be suppressed from being mounted.
10:振動デバイス
12:セラミック基板
14:金属キャップ
16:水晶片
17:水晶本体
18,18a〜18i,19:チップ部品
20:感温部品
21:基板本体
22,26,30,34,36,40,42,44,52,54,56,58:外部電極
50:部品本体
60,62,64,66,160,162,164,166,260,262:ソルダレジスト
P:交点
S:実装面
L1〜L6:直線
10: Vibrating device 12: Ceramic substrate 14: Metal cap 16: Crystal piece 17: Crystal
Claims (9)
前記実装面に設けられている少なくとも1以上の外部電極と、
前記外部電極上に設けられている第1の部材及び第2の部材と、
を備えており、
前記第1の部材及び前記第2の部材のはんだに対する濡れ性は、前記外部電極のはんだに対する濡れ性よりも低く、
前記実装面の対角線の交点を通過し、かつ、該実装面の長辺に平行な直線が第1の直線であり、
前記実装面の対角線の交点を通過し、かつ、該実装面の短辺に平行な直線が第2の直線であり、
前記第1の直線又は前記第2の直線は、前記第1の部材と前記第2の部材との間を通過していること、
を特徴とする電子部品。 A component body having a rectangular mounting surface;
At least one or more external electrodes provided on the mounting surface;
A first member and a second member provided on the external electrode;
With
The wettability of the first member and the second member to the solder is lower than the wettability of the external electrode to the solder,
A straight line passing through the intersection of diagonal lines of the mounting surface and parallel to the long side of the mounting surface is the first straight line,
A straight line passing through the intersection of diagonal lines of the mounting surface and parallel to the short side of the mounting surface is the second straight line,
The first straight line or the second straight line passes between the first member and the second member;
Electronic parts characterized by
前記第2の直線は、前記第1の外部電極と前記第2の外部電極との間を通過していること、
を特徴とする請求項1に記載の電子部品。 The external electrode includes a first external electrode and a second external electrode,
The second straight line passes between the first external electrode and the second external electrode;
The electronic component according to claim 1.
前記第1の直線は、前記第1の部材と前記第2の部材との間を通過していること、
を特徴とする請求項2に記載の電子部品。 The first member and the second member are provided on the first external electrode,
The first straight line passes between the first member and the second member;
The electronic component according to claim 2.
を特徴とする請求項3に記載の電子部品。 The first member and the second member are in a line-symmetric relationship with respect to the first straight line;
The electronic component according to claim 3.
更に備えており、
前記第1の直線は、前記第3の部材と前記第4の部材との間を通過していること、
を特徴とする請求項3又は請求項4のいずれかに記載の電子部品。 A third member and a fourth member provided on the second external electrode;
In addition,
The first straight line passes between the third member and the fourth member;
The electronic component according to claim 3, wherein:
を特徴とする請求項5に記載の電子部品。 The first member, the second member, the third member, and the fourth member are in a line-symmetric relationship with respect to the second straight line;
The electronic component according to claim 5.
回路基板と、
を備えており、
前記回路基板は、
第1の主面を有する基板本体と、
前記第1の主面に設けられている第3の外部電極及び第4の外部電極と、
を備えており、
前記第1の外部電極と前記第3の外部電極とがはんだにより接続され、
前記第2の外部電極と前記第4の外部電極とがはんだにより接続されていること、
を特徴とする回路モジュール。 An electronic component according to any one of claims 2 to 6,
A circuit board;
With
The circuit board is
A substrate body having a first main surface;
A third external electrode and a fourth external electrode provided on the first main surface;
With
The first external electrode and the third external electrode are connected by solder,
The second external electrode and the fourth external electrode are connected by solder;
A circuit module characterized by
前記実装エリアに設けられている少なくとも1以上の外部電極と、
前記外部電極上に設けられている第5の部材及び第6の部材と、
を備えており、
前記第5の部材及び前記第6の部材のはんだに対する濡れ性は、前記外部電極のはんだに対する濡れ性よりも低く、
前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの長辺に平行な直線が第3の直線であり、
前記実装エリアの対角線の交点を通過し、かつ、該実装エリアの短辺に平行な直線が第4の直線であり、
前記第3の直線又は前記第4の直線は、前記第5の部材と前記第6の部材との間を通過していること、
を特徴とする回路基板。 A board body having a main surface including a rectangular mounting area on which electronic components are mounted;
At least one or more external electrodes provided in the mounting area;
A fifth member and a sixth member provided on the external electrode;
With
The wettability of the fifth member and the sixth member to the solder is lower than the wettability of the external electrode to the solder,
A straight line passing through the intersection of the diagonal lines of the mounting area and parallel to the long side of the mounting area is the third straight line,
A straight line passing through the intersection of diagonal lines of the mounting area and parallel to the short side of the mounting area is the fourth straight line,
The third straight line or the fourth straight line passes between the fifth member and the sixth member;
A circuit board characterized by.
前記主面に設けられている少なくとも1以上の外部電極と、
前記外部電極上に設けられている第7の部材及び第8の部材と、
を備えており、
前記第7の部材及び前記第8の部材のはんだに対する濡れ性は、前記外部電極のはんだに対する濡れ性よりも低く、
前記主面の対角線の交点を通過し、かつ、該主面の長辺に平行な直線が第5の直線であり、
前記主面の対角線の交点を通過し、かつ、該主面の短辺に平行な直線が第6の直線であり、
前記第5の直線又は前記第6の直線は、前記第7の部材と前記第8の部材との間を通過していること、
を特徴とする回路基板。 A substrate body having a rectangular main surface;
At least one external electrode provided on the main surface;
A seventh member and an eighth member provided on the external electrode;
With
The wettability of the seventh member and the eighth member with respect to the solder is lower than the wettability of the external electrode with respect to the solder,
A straight line passing through the intersection of diagonal lines of the main surface and parallel to the long side of the main surface is the fifth straight line,
A straight line passing through the intersection of diagonal lines of the main surface and parallel to the short side of the main surface is the sixth straight line,
The fifth straight line or the sixth straight line passes between the seventh member and the eighth member;
A circuit board characterized by.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217551A JP6379996B2 (en) | 2014-10-24 | 2014-10-24 | Electronic components, circuit modules and circuit boards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217551A JP6379996B2 (en) | 2014-10-24 | 2014-10-24 | Electronic components, circuit modules and circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016086066A true JP2016086066A (en) | 2016-05-19 |
JP6379996B2 JP6379996B2 (en) | 2018-08-29 |
Family
ID=55973821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014217551A Active JP6379996B2 (en) | 2014-10-24 | 2014-10-24 | Electronic components, circuit modules and circuit boards |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6379996B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11844176B2 (en) | 2021-06-24 | 2023-12-12 | Samsung Electronics Co., Ltd. | Printed circuit board |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112179U (en) * | 1986-01-07 | 1987-07-17 | ||
JPH01189195A (en) * | 1988-01-25 | 1989-07-28 | Sumitomo Electric Ind Ltd | Electrode for mounting electric element |
JPH02305492A (en) * | 1989-05-19 | 1990-12-19 | Fujitsu Ltd | Printed substrate |
JPH05347473A (en) * | 1992-06-15 | 1993-12-27 | Toshiba Corp | Wiring substrate |
JP2010028110A (en) * | 2008-06-18 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | Printed-circuit board having chip component, and mounting structure of chip component |
JP2011192742A (en) * | 2010-03-12 | 2011-09-29 | Tdk Corp | Surface-mounted electronic component |
WO2012090986A1 (en) * | 2010-12-28 | 2012-07-05 | 株式会社村田製作所 | Electronic component |
WO2013008550A1 (en) * | 2011-07-11 | 2013-01-17 | 株式会社村田製作所 | Electronic component |
JP2013161914A (en) * | 2012-02-03 | 2013-08-19 | Murata Mfg Co Ltd | Electronic component |
-
2014
- 2014-10-24 JP JP2014217551A patent/JP6379996B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112179U (en) * | 1986-01-07 | 1987-07-17 | ||
JPH01189195A (en) * | 1988-01-25 | 1989-07-28 | Sumitomo Electric Ind Ltd | Electrode for mounting electric element |
JPH02305492A (en) * | 1989-05-19 | 1990-12-19 | Fujitsu Ltd | Printed substrate |
JPH05347473A (en) * | 1992-06-15 | 1993-12-27 | Toshiba Corp | Wiring substrate |
JP2010028110A (en) * | 2008-06-18 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | Printed-circuit board having chip component, and mounting structure of chip component |
JP2011192742A (en) * | 2010-03-12 | 2011-09-29 | Tdk Corp | Surface-mounted electronic component |
WO2012090986A1 (en) * | 2010-12-28 | 2012-07-05 | 株式会社村田製作所 | Electronic component |
WO2013008550A1 (en) * | 2011-07-11 | 2013-01-17 | 株式会社村田製作所 | Electronic component |
JP2013161914A (en) * | 2012-02-03 | 2013-08-19 | Murata Mfg Co Ltd | Electronic component |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11844176B2 (en) | 2021-06-24 | 2023-12-12 | Samsung Electronics Co., Ltd. | Printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP6379996B2 (en) | 2018-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100514558B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP6458621B2 (en) | Piezoelectric vibration device | |
US20140313682A1 (en) | Composite electronic component | |
US10122342B2 (en) | Crystal vibration device | |
JP6679945B2 (en) | Piezoelectric vibration device | |
JP6028882B2 (en) | Electronic devices | |
JP6379996B2 (en) | Electronic components, circuit modules and circuit boards | |
JP2010062959A (en) | Surface mounted piezoelectric oscillator and method for measuring performance thereof | |
JP5643040B2 (en) | Piezoelectric oscillator | |
JP2007150759A (en) | Package for housing piezoelectric vibrator and piezoelectric vibrating apparatus | |
JP5819170B2 (en) | Piezoelectric oscillator and electronic equipment | |
US20140035132A1 (en) | Surface mount chip | |
US20130264910A1 (en) | Piezoelectric device | |
JP4463139B2 (en) | Three-dimensional electronic circuit device | |
JP6569267B2 (en) | Piezoelectric oscillator | |
JP2011044558A (en) | Circuit module and method of manufacturing the same | |
JP2011094987A (en) | Circuit module and method of manufacturing circuit module | |
WO2023248658A1 (en) | Circuit module and method for manufacturing circuit module | |
KR20120048353A (en) | Chip resistor and method for manufacturing the same | |
JP2016189512A5 (en) | ||
JP6282800B2 (en) | Crystal oscillator | |
JP5804762B2 (en) | Piezoelectric device | |
JP2010141421A (en) | Surface mount crystal oscillator | |
JP6127889B2 (en) | Piezoelectric device | |
JP2017046341A (en) | Piezoelectric device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160609 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6379996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |