JP2016082702A - スイッチング電源回路 - Google Patents

Abstract

【課題】高調波特性を悪化させずに力率改善機能と周波数ホッピング機能を両立させる。
【解決手段】スイッチング電源回路１３は、交流入力電圧Ｖｉｎを整流した脈流電圧Ｖ１から所望の出力電圧Ｖ２を生成するためにオン／オフされる出力トランジスタＮ１と、交流入力電圧Ｖｉｎまたは脈流電圧Ｖ１に同期して周期的に変化するスイッチング周波数でオン信号Ｓ１を生成するオシレータ１１０と、出力電圧Ｖ２を目標値に合わせ込みながら力率を１に近付けるようにオフ信号Ｓ２を生成するコントローラ１４０と、オン信号Ｓ１とオフ信号Ｓ２に応じてスイッチ制御信号Ｓ３を生成する論理回路１２０と、スイッチ制御信号Ｓ３に応じて出力トランジスタＮ１をオン／オフさせるドライバ１３０を有する。
【選択図】図２

Description

本発明は、スイッチング電源回路に関する。

従来のスイッチング電源回路には、交流入力電圧の位相と交流入力電流の位相を合わせ込んで力率を１に近付ける力率改善機能（いわゆるＰＦＣ［power factor correction］機能）を備えたものがある。また、従来のスイッチング電源回路には、スイッチング周波数を周期的に変化させて低ＥＭＩ［electro-magnetic interference］を実現する周波数ホッピング機能（周波数スペクトル拡散機能）を備えたものもある。

なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。

特開２０１２−１８２９６７号公報

しかしながら、従来のスイッチング電源回路に力率改善機能と周波数ホッピング機能の双方をそれぞれ独立に実装すると、偶数次の高調波特性を悪化させるおそれがあった。

本発明は、本願の発明者により見出された上記の課題に鑑み、高調波特性を悪化させずに力率改善機能と周波数ホッピング機能を両立させることが可能なスイッチング電源回路を提供することを目的とする。

本明細書中に開示されているスイッチング電源回路は、交流入力電圧を整流した脈流電圧から所望の出力電圧を生成するためにオン／オフされる出力トランジスタと、前記交流入力電圧または前記脈流電圧に同期して周期的に変化するスイッチング周波数でオン信号を生成するオシレータと、前記出力電圧を目標値に合わせ込みながら力率を１に近付けるようにオフ信号を生成するコントローラと、前記オン信号と前記オフ信号に応じてスイッチ制御信号を生成する論理回路と、前記スイッチ制御信号に応じて前記出力トランジスタをオン／オフさせるドライバと、を有する構成（第１の構成）とされている。

なお、第１の構成から成るスイッチング電源回路において、前記オシレータは、前記交流入力電圧または前記脈流電圧若しくはそれらを分圧したモニタ電圧を監視して基準クロック信号を生成する入力監視部と、前記基準クロック信号に同期してデジタル信号のデータ値を掃引するデータ掃引部と、前記デジタル信号をアナログ電圧に変換するデジタル／アナログ変換部と、三角波形または鋸波形のスロープ電圧を生成するスロープ電圧生成部と、前記アナログ電圧と前記スロープ電圧とを比較して比較信号を生成するコンパレータ部と、前記比較信号に応じて前記オン信号にワンショットパルスを生成するワンショットパルス生成部と、を含む構成（第２の構成）にするとよい。

また、第２の構成から成るスイッチング電源回路において、前記入力監視部は、前記交流入力電圧または前記脈流電圧若しくは前記モニタ電圧と所定の閾値電圧とを比較して第１検出信号を生成するコンパレータと、前記第１検出信号に応じて前記基準クロック信号を生成するロジック部と、を含む構成（第３の構成）にするとよい。

また、第３の構成から成るスイッチング電源回路において、前記入力監視部は、前記交流入力電圧または前記脈流電圧若しくは前記モニタ電圧のピークタイミングを検出して第２検出信号を生成するピーク検出部をさらに含み、前記ロジック部は、前記第１検出信号と前記第２検出信号に応じて前記基準クロック信号を生成する構成（第４の構成）にするとよい。

また、本明細書中に開示されている電源モジュールは、交流入力電圧を整流して脈流電圧を生成する整流回路と、第１〜第４いずれかの構成から成るスイッチング電源回路と、を有する構成（第５の構成）とされている。

なお、第５の構成から成る電源モジュールは、前記スイッチング電源回路よりも前段でノイズ成分を除去するフィルタ回路をさらに有する構成（第６の構成）にするとよい。

また、第５または第６の構成から成る電源モジュールは、前記スイッチング電源回路よりも後段で負荷への電力供給を行うＤＣ／ＤＣコンバータ回路をさらに有する構成（第７の構成）にするとよい。

また、本明細書中に開示されている照明機器は、第５〜第７いずれかの構成から成る電源モジュールと、前記電源モジュールから電力供給を受ける発光素子とを有する構成（第８の構成）とされている。

なお、第８の構成から成る照明機器において、前記発光素子はＬＥＤ［light emitting diode］素子または有機ＥＬ［electro-luminescence］素子である構成（第９の構成）にするとよい。

また、第８ないしは第９の構成から成る照明機器は、電球形ランプ、環形ランプ、直管形ランプ、シーリングライト、または、ダウンライトとして使用される構成（第１０の構成）にするとよい。

本明細書中に開示されているスイッチング電源回路であれば、高調波特性を悪化させずに力率改善機能と周波数ホッピング機能を両立させることが可能となる。

ＬＥＤ照明機器の全体構成例を示すブロック図 スイッチング電源回路の一構成例を示す回路ブロック図 オシレータの一構成例を示すブロック図 オシレータの一動作例を示すタイムチャート 周波数ホッピング動作の一例を示すタイムチャート 高調波の発生メカニズムを説明するためのタイムチャート 入力監視部の第１構成例を示すブロック図 交流電源周波数とホッピング周波数の同期化動作を示すタイムチャート 入力監視動作の問題点を示すタイムチャート 入力監視部の第２構成例を示すブロック図 入力監視動作の改善点を示すタイムチャート ＬＥＤ照明機器１の第１適用例を示す外観図 ＬＥＤ照明機器１の第２適用例を示す外観図 ＬＥＤ照明機器１の第３適用例を示す外観図

＜ＬＥＤ照明機器＞
図１は、ＬＥＤ照明機器１の全体構成例を示すブロック図である。本構成例のＬＥＤ照明機器１は、ＬＥＤ電源モジュール１０と、ＬＥＤモジュール２０と、を有する。

ＬＥＤモジュール２０は、例えば、昼光色（色温度６７００Ｋ）、昼白色（色温度５０００Ｋ）、白色（色温度４２００Ｋ）、温白色（色温度３５００Ｋ）、ないしは、電球色（色温度３０００Ｋ）の光を発するＬＥＤ照明機器１の光源である。ＬＥＤモジュール２０は、電源モジュール１０からの電力供給を受けて発光する発光素子として、単一のＬＥＤ素子、または、直列ないしは並列に接続された複数のＬＥＤ素子を含む。ただし、発光素子はＬＥＤ素子に限定されるものではなく、有機ＥＬ素子などを用いても構わない。

ＬＥＤ電源モジュール２０は、商用交流電源２からの交流入力電圧Ｖｉｎを直流出力電圧Ｖｏｕｔに変換して負荷であるＬＥＤモジュール１０に供給する。ＬＥＤ電源モジュール２０は、フィルタ回路１１と、整流回路１２と、スイッチング電源回路１３と、ＤＣ／ＤＣコンバータ回路１４と、を同一のプリント配線基板上に搭載して成る。

フィルタ回路１１は、スイッチング電源回路１３よりも前段（本構成例では、整流回路１２よりも前段）に設けられており、交流入力電圧Ｖｉｎに重畳するノイズ成分やサージ成分を除去する。フィルタ回路１１は、Ｘキャパシタ、コモンモードフィルタ部、ノーマルモードフィルタ部、ないしは、ヒューズ素子などを含む。

整流回路１２は、フィルタ回路１１を介して入力される交流入力電圧Ｖｉｎを全波整流または半波整流して脈流電圧Ｖ１を生成する。整流回路１２は、ダイオードブリッジや平滑キャパシタなどを含む。

スイッチング電源回路１３は、脈流電圧Ｖ１から所望の昇圧電圧Ｖ２を生成する。脈流電圧Ｖ１を交流電圧として理解するならば、スイッチング電源回路１３は、ＡＣ／ＤＣコンバータ回路であると言える。なお、スイッチング電源回路１３は、交流入力電圧Ｖｉｎの位相と交流入力電流Ｉｉｎの位相を合わせ込んで力率を１に近付ける力率改善機能と、スイッチング周波数Ｆｓｗを周期的に変化させて低ＥＭＩを実現する周波数ホッピング機能（周波数スペクトル拡散機能）の双方を備えている。スイッチング電源回路１３の構成及び動作については後ほど詳述する。

ＤＣ／ＤＣコンバータ回路１４は、スイッチング電源回路１３よりも後段に設けられており、昇圧電圧Ｖ２から所望の直流出力電圧Ｖｏｕｔを生成してＬＥＤモジュール２０に供給する。なお、本構成例では、スイッチング電源回路（力率改善機能を備えたＡＣ／ＤＣコンバータ回路）１３とＤＣ／ＤＣコンバータ回路１４とを別個独立に設けた２コンバータ方式を採用したが、両者を一つにまとめた１コンバータ方式を採用しても構わない。

＜スイッチング電源回路（ＰＦＣ回路）＞
図２は、スイッチング電源回路１３の一構成例を示す回路ブロック図である。本構成例のスイッチング電源回路１３は、スイッチング制御ＩＣ１００と、これに外部接続される種々のディスクリート部品（出力トランジスタＮ１、抵抗Ｒ１〜Ｒ５、ダイオードＤ１及びＤ２、コンデンサＣ１、並びに、コイルＬ１）と、を含む。

スイッチング制御ＩＣ１００は、スイッチング電源回路１３の制御主体である。スイッチング制御ＩＣ１００は、外部との電気的な接続を確立するための手段として、外部端子１０１〜１０４を有する。

コイルＬ１の第１端は、脈流電圧Ｖ１の入力端に接続されている。コイルＬ１の第２端は、出力トランジスタＮ１のドレインとダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、昇圧電圧Ｖ２の出力端に接続されている。出力トランジスタＮ１のゲートは、外部端子１０１（ゲート信号Ｇ１の出力端）に接続されている。出力トランジスタＮ１のソースは、抵抗Ｒ３を介して接地端に接続されている。抵抗Ｒ３は、出力トランジスタＮ１のオン時に流れるスイッチ電流Ｉｓｗを電流／電圧変換することによりセンス電圧Ｖｃｓ（＝Ｉｓｗ×Ｒ３）を生成するセンス抵抗として機能する。出力トランジスタＮ１と抵抗Ｒ３との接続ノードは、センス電圧Ｖｃｓの出力端として外部端子１０２に接続されている。コンデンサＣ１は、昇圧電圧Ｖ２の出力端と接地端との間に接続されている。抵抗Ｒ１及びＲ２は、昇圧電圧Ｖ２の出力端と接地端との間に直列接続されている。抵抗Ｒ１及びＲ２は、昇圧電圧Ｖ２に応じた帰還電圧Ｖｆｂを生成する帰還電圧生成回路として機能する。抵抗Ｒ１と抵抗Ｒ２との接続ノードは、帰還電圧Ｖｆｂの出力端として外部端子１０３に接続されている。

このように接続されたディスクリート部品（出力トランジスタＮ１、抵抗Ｒ１〜Ｒ３、コンデンサＣ１、及び、コイルＬ１）は、出力トランジスタＮ１をオン／オフさせてエネルギ貯蔵素子であるコイルＬ１を駆動することにより、脈流電圧Ｖ１を昇圧して所望の昇圧電圧Ｖ２を生成する昇圧型のスイッチング出力段として機能する。

ただし、スイッチング出力段は昇圧型に限定されるものではなく、降圧型や昇降圧型としても構わない。また、ダイオードＤ１を同期整流トランジスタに置換することも可能である。また、スイッチング出力段を非絶縁型から絶縁型に変更してもよい。

ダイオードＤ２のアノードは、脈流電圧Ｖ１の入力端に接続されている。ダイオードＤ２のカソードは、抵抗Ｒ４の第１端に接続されている。抵抗Ｒ４の第２端と抵抗Ｒ５の第１端は、いずれも外部端子１０４に接続されている。抵抗Ｒ５の第２端は、接地端に接続されている。このように接続されたディスクリート部品（ダイオードＤ２、並びに、抵抗Ｒ４及びＲ５）は、脈流電圧Ｖ１を分圧したモニタ電圧Ｖｍｏｎを生成するモニタ電圧生成回路として機能する。なお、モニタ電圧Ｖｍｏｎは、交流入力電圧Ｖｉｎを分圧して生成しても構わない。

＜スイッチング制御ＩＣ＞
引き続いて図２を参照しながら、スイッチング制御ＩＣの構成及び動作について説明する。本構成例のスイッチング制御ＩＣ１００は、スイッチング電源回路１３の制御主体となる半導体集積回路装置であり、オシレータ１１０と、ＲＳフリップフロップ１２０と、ゲートドライバ１３０と、コントローラ１４０とを含む。なお、スイッチ制御ＩＣ１００には、上記回路ブロックのほかにも異常保護回路などを適宜組み込むことが可能である。

オシレータ１１０は、モニタ電圧Ｖｍｏｎ（延いては、交流入力電圧Ｖｉｎ及び脈流電圧Ｖ１）に同期して周期的に変化するスイッチング周波数Ｆｓｗでオン信号Ｓ１を生成する。オシレータ１１０の構成及び動作については後ほど詳述する。

ＲＳフリップフロップ１２０は、オン信号Ｓ１とオフ信号Ｓ２に応じてスイッチ制御信号Ｓ３（ＰＷＭ［pulse width modulation］信号）を生成する論理回路である。具体的に述べると、ＲＳフリップフロップ１２０は、オン信号Ｓ１の立上りエッジでスイッチ制御信号Ｓ３をハイレベルにセットし、オフ信号Ｓ１の立上りエッジでスイッチ制御信号Ｓ３をローレベルにリセットする。

ゲートドライバ１３０は、スイッチ制御信号Ｓ３に応じてゲート信号Ｇ１を生成することにより、出力トランジスタＮ１をオン／オフさせる。より具体的に述べると、ゲートドライバ１３０は、スイッチ制御信号Ｓ３がハイレベルであるときにゲート信号Ｇ１をハイレベルとして出力トランジスタＮ１をオンさせる一方、スイッチ制御信号Ｓ３がローレベルであるときにゲート信号Ｇ１をローレベルとして出力トランジスタＮ１をオフさせる。

コントローラ１４０は、昇圧電圧Ｖ２を目標値に合わせ込みながら力率を１に近付けるようにオフ信号Ｓ２を生成する。より具体的に述べると、コントローラ１４０は、モニタ電圧Ｖｍｏｎとセンス電圧Ｖｃｓに応じた力率改善制御を行いつつ、帰還電圧Ｖｆｂに応じた出力帰還制御を行うことにより、出力トランジスタＮ１のスイッチング駆動を行う。なお、コントローラ１４０による力率改善制御の手法については、周知技術を適用すれば足りるので、ここでは詳細な説明を割愛する。

＜昇圧動作＞
次に、スイッチング電源回路１３の基本動作（昇圧動作）について説明する。出力トランジスタＮ１は、脈流電圧Ｖ１から所望の昇圧電圧Ｖ２を生成するためにオン／オフされる。出力トランジスタＮ１がオンされると、コイルＬ１には出力トランジスタＮ１を介して接地端に向けたコイル電流ＩＬが流れてその電気エネルギが蓄えられる。このとき、出力トランジスタＮ１のドレイン電圧（スイッチ電圧Ｖｓｗ）は、出力トランジスタＮ１を介してほぼ接地電圧ＧＮＤまで低下するので、ダイオードＤ１は逆バイアス状態となり、コンデンサＣ１から出力トランジスタＮ１に向けて逆流電流が流れることはない。一方、出力トランジスタＮ１がオフされると、コイルＬ１に蓄積されていた電気エネルギが逆起電圧として放出される。このとき、ダイオードＤ１は順バイアス状態となるので、ダイオードＤ１を介して流れるコイル電流ＩＬは、昇圧電圧Ｖ２の出力端から後段のＤＣ／ＤＣコンバータ回路１４へ流れるとともに、コンデンサＣ１を介して接地端にも流れ込み、コンデンサＣ１を充電する。上記の動作が繰り返されることにより、スイッチング電源回路１３では、脈流電圧Ｖ１を昇圧した昇圧電圧Ｖ２が生成される。

＜オシレータ＞
図３は、オシレータ１１０の一構成例を示すブロック図である。本構成例のオシレータ１１０は、入力監視部１１１と、データ掃引部１１２と、デジタル／アナログ変換部１１３と、スロープ電圧生成部１１４と、コンパレータ部１１５と、ワンショットパルス生成部１１６と、を含む。

入力監視部１１１は、モニタ電圧Ｖｍｏｎ（延いては、交流入力電圧Ｖｉｎ及び脈流電圧Ｖ１）を監視して基準クロック信号ＣＫ１及びＣＫ２を生成する。基準クロック信号ＣＫ１及びＣＫ２は、それぞれモニタ電圧Ｖｍｏｎの入力周波数Ｆａｃに対してｍ倍及びｎ倍の発振周波数Ｆ１及びＦ２を持つ。例えば、Ｆａｃ＝１００Ｈｚ（＝５０Ｈｚ×２）、ｍ＝２０、ｎ＝１．２５である場合には、Ｆ１＝２ｋＨｚ、Ｆ２＝１２５Ｈｚとなる。入力監視部１１１の構成及び動作については後ほど詳述する。

データ掃引部１１２は、基準クロック信号ＣＫ１及びＣＫ２に同期してデジタル信号Ｓｄのデータ値を周期的に掃引する。先の例に即してより具体的に述べると、データ掃引部１１２は、基準クロック信号ＣＫ１に同期して周期Ｔ１（＝１／Ｆ１＝０．５ｍｓ）毎にデジタル信号Ｓｄのデータ値を「−４」〜「＋４」の間で順次切り替えていく。

例えば、デジタル信号Ｓｄの起点データ値を「−４」とした場合、データ掃引部１１２は、周期Ｔ１毎に、デジタル信号Ｓｄのデータ値を「−４」→「−３」→「−２」→「−１」→「±０」→「＋１」→「＋２」→「＋３」→「＋４」→「＋３」→「＋２」→「＋１」→「±０」→「−１」→「−２」→「−３」と切り替える。このように、デジタル信号Ｓｄのデータ値は、８ｍｓ（＝周期Ｔ１×１６ステップ）の時間をかけて一巡される。

なお、データ掃引部１１２は、基準クロック信号ＣＫ２に同期して周期Ｔ２（＝１／Ｆ２＝８ｍｓ）毎にデジタル信号Ｓｄを起点データ値（例えば「−４」）にリセットする。周期Ｔ２は、デジタル信号Ｓｄのデータ値を１６ステップで一巡させるための上記所要時間（＝周期Ｔ１×１６ステップ）と一致するように定められている。従って、基準クロック信号ＣＫ１に同期した上記のデータ掃引処理に多少のずれが生じた場合であっても、周期Ｔ２毎にそのずれは必ず解消される。

デジタル／アナログ変換部１１３は、デジタル信号Ｓｄを基準電圧Ｖｒｅｆ（アナログ電圧）に変換する。基準電圧Ｖｒｅｆの電圧値は、デジタル信号Ｓｄのデータ値に応じて「Ｖｒｅｆ−４」〜「Ｖｒｅｆ＋４」の間で周期Ｔ１毎に順次切り替えられる。

スロープ電圧生成部１１４は、比較信号Ｓｃに同期して三角波形または鋸波形のスロープ電圧Ｖｓｌｐを生成する。より具体的に述べると、スロープ電圧Ｖｓｌｐは、比較信号Ｓｃのローレベル期間中に一定の傾きで上昇していき、比較信号Ｓｃのハイレベル期間中にゼロ値へリセットされる。

コンパレータ部１１５は、反転入力端（−）に入力される基準電圧Ｖｒｅｆと非反転入力端（＋）に入力されるスロープ電圧Ｖｓｌｐとを比較して比較信号Ｓｃを生成する。比較信号Ｓｃは、スロープ電圧Ｖｓｌｐが基準電圧Ｖｒｅｆよりも高いときにハイレベルとなり、スロープ電圧Ｖｓｌｐが基準電圧Ｖｒｅｆよりも低いときにローレベルとなる。

ワンショットパルス生成部１１６は、比較信号Ｓｃの立上りエッジをトリガとしてオン信号Ｓ１にワンショットパルスを生成する。すなわち、ワンショットパルス生成部１１６は、スロープ電圧Ｖｓｌｐが基準電圧Ｖｒｅｆを上回る毎に、オン信号Ｓ１にワンショットパルスを生成する。

図４は、オシレータ１１０の一動作例を示すタイムチャートであり、紙面の上側から順に、基準電圧Ｖｒｅｆ、スロープ電圧Ｖｓｌｐ、及び、オン信号Ｓ１が描写されている。

時刻ｔ１〜ｔ２で示すように、基準電圧Ｖｒｅｆが最低値「Ｖｒｅｆ−４」に設定されたときには、スロープ電圧Ｖｓｌｐが基準電圧Ｖｒｅｆを上回るまでの所要時間が最短となる。この状態は、出力トランジスタＮ１のスイッチング周波数Ｆｓｗ（オン信号Ｓ１の発振周波数）が最高値「ＦｓｗＨ」（例えば６９ｋＨｚ）に設定された状態に相当する。

時刻ｔ３〜ｔ４で示すように、基準電圧Ｖｒｅｆが標準値「Ｖｒｅｆ±０」に設定されたときには、スロープ電圧Ｖｓｌｐが基準電圧Ｖｒｅｆを上回るまでの所要時間が標準となる。この状態は、出力トランジスタＮ１のスイッチング周波数Ｆｓｗ（オン信号Ｓ１の発振周波数）が標準値「ＦｓｗＭ」（例えば６５ｋＨｚ）に設定された状態に相当する。

時刻ｔ５〜ｔ６で示すように、基準電圧Ｖｒｅｆが最高値「Ｖｒｅｆ＋４」に設定されたときには、スロープ電圧Ｖｓｌｐが基準電圧Ｖｒｅｆを上回るまでの所要時間が最長となる。この状態は、出力トランジスタＮ１のスイッチング周波数Ｆｓｗ（オン信号Ｓ１の発振周波数）が最低値「ＦｓｗＬ」（例えば６１ｋＨｚ）に設定された状態に相当する。

なお、本図では明示していないが、時刻ｔ２〜ｔ３にかけて、基準電圧Ｖｒｅｆが最低値「Ｖｒｅｆ−４」から標準値「Ｖｒｅｆ±０」まで段階的に引き上げられていくと、出力トランジスタＮ１のスイッチング周波数Ｆｓｗ（オン信号Ｓ１の発振周波数）が最高値「ＦｓｗＨ」から標準値「ＦｓｗＭ」まで段階的に引き下げられていく。同様に、時刻ｔ４〜ｔ５にかけて、基準電圧Ｖｒｅｆが標準値「Ｖｒｅｆ±０」から最高値「Ｖｒｅｆ＋４」まで段階的に引き上げられていくと、出力トランジスタＮ１のスイッチング周波数Ｆｓｗ（オン信号Ｓ１の発振周波数）が標準値「ＦｓｗＭ」から最低値「ＦｓｗＬ」まで段階的に引き下げられていく。

一方、上記とは逆に、基準電圧Ｖｒｅｆを最高値「Ｖｒｅｆ＋４」から最低値「Ｖｒｅｆ−４」まで段階的に引き下げていくと、出力トランジスタＮ１のスイッチング周波数Ｆｓｗ（オン信号Ｓ１の発振周波数）が最低値「ＦｓｗＬ」から最高値「ＦｓｗＨ」まで段階的に引き上げられていく。

＜周波数ホッピング機能＞
図５は、周波数ホッピング動作（スイッチング周波数Ｆｓｗの時間的変化）の一例を示すタイムチャートである。本図に示すように、スイッチング周波数Ｆｓｗは、先述したオシレータ１１０の動作により、周期Ｔ１毎に「ＦｓｗＬ」〜「ＦｓｗＨ」の間で順次切り替えられる。

例えば、スイッチング周波数Ｆｓｗの起点周波数を最高値「ＦｓｗＨ」とした場合、スイッチング周波数Ｆｓｗは、周期Ｔ１毎に、最高値「ＦｓｗＨ」から標準値「ＦｓｗＭ」を経て最低値「ＦｓｗＬ」まで段階的に引き下げられた後、再び上昇に転じて最高値「ＦｓｗＨ」まで段階的に引き上げられる。このとき、スイッチング周波数Ｆｓｗは、周期Ｔ２（＝周期Ｔ１×１６ステップ）をかけて一巡される。

このような周波数ホッピング動作により、オン信号Ｓ１の周波数スペクトルを拡散させることができるので、雑音端子電圧（伝導ノイズ）を抑えて低ＥＭＩを実現することが可能となる。ただし、力率改善機能と周波数ホッピング機能の双方を実装するスイッチング電源回路１３において、交流入力電圧Ｖｉｎと非同期に周波数ホッピング動作を行うと、偶数次の高調波特性が悪くなる。以下では、そのメカニズムについて詳細に説明する。

＜高調波の発生メカニズム＞
図６は、高調波の発生メカニズムを説明するためのタイムチャートであり、紙面の上端側から順に、交流入力電圧Ｖｉｎ、脈流電圧Ｖ１、交流入力電流Ｉｉｎ、スイッチング周波数Ｆｓｗ、スイッチング電源回路１３への入力電流Ｉ１、及び、平均入力電流Ｉ１ａｖｅが描写されている。本図では、交流入力電圧Ｖｉｎ及び交流入力電流Ｉｉｎの交流電源周期をＴ１１とし、脈流電圧Ｖ１の脈流周期をＴ１２とし、スイッチング周波数Ｆｓｗのホッピング周期をＴ１３とする。

高調波とは、周期的な複合波の各成分のうち、基本波以外のものを言う。特に第ｎ次高調波とは、基本周波数のｎ倍の周波数を持つ高調波のことを指す。なお、高調波を含む複合波は、歪みのある波形となる。

先にも述べたように、周波数ホッピング機能を備えたスイッチング電源回路１３では、出力トランジスタＮ１のスイッチング周波数Ｆｓｗが周期的に変化する。従って、コイルＬ１に流れる入力電流Ｉ１が周期的に変化し、延いては、入力電力Ｐｉｎ（＝（１／２）×Ｌ１×Ｉ１×Ｉ１×Ｆｓｗ）が周期的に変化する。

ここで、交流電源周波数（５０Ｈｚまたは６０Ｈｚ）とホッピング周波数（例えば１２５Ｈｚ）とが互いに同期していない場合には、交流入力電圧Ｖｉｎのプラス側半サイクル（例えば時刻ｔ１１〜ｔ１２）における入力電流Ｉ１の波形とマイナス側半サイクル（例えば時刻ｔ１２〜ｔ１３）における入力電流Ｉ１の波形とが互いに不一致（ないしは左右非対称）となる。その結果、交流入力電圧Ｖｉｎの半サイクル毎における平均入力電流Ｉ１ａｖｅが周期的に変動してしまうので、これが偶数次の高調波を生じる原因となる。

なお、周波数ホッピング機能を実装しなければ、入力電流Ｉ１が交流入力電圧Ｖｉｎに依存する形となるので、交流入力電圧Ｖｉｎのプラス側半サイクルとマイナス側半サイクルで入力電流Ｉ１の波形が互いに一致（ないしは左右対称）となる。従って、平均入力電流Ｉ１ａｖｅの周期的な変動がなくなるので、偶数次の高調波も問題とはならなくなる。

しかしながら、ＬＥＤ照明機器１には、近年、力率改善と低ＥＭＩの両立が求められている。従って、力率改善機能と周波数ホッピング機能の双方を実装しつつ、偶数次の高調波発生を効果的に抑制しなければならない。

このような要求に応えるべく、本構成例のスイッチング電源回路１３では、オシレータ１１０に入力監視部１１１が設けられており、交流入力電圧Ｖｉｎと同期した周波数ホッピング動作が行われる。以下では、入力監視部１１１の構成及び動作について詳述する。

＜入力監視部（第１構成例）＞
図７は、入力監視部１１１の第１構成例を示すブロック図である。本構成例の入力監視部１１１は、コンパレータ１１１ｘとロジック部１１１ｙを含む。

コンパレータ１１１ｘは、非反転入力端（＋）に入力されるモニタ電圧Ｖｍｏｎと、反転入力端（−）に入力される所定の閾値電圧Ｖｔｈとを比較して第１検出信号ＤＥＴ１を生成する。第１検出信号ＤＥＴ１は、モニタ電圧Ｖｍｏｎが閾値電圧Ｖｔｈよりも高いときにハイレベルとなり、モニタ電圧Ｖｍｏｎが閾値電圧Ｖｔｈよりも低いときにローレベルとなる。

ロジック部１１１ｙは、第１検出信号ＤＥＴ１に応じて基準クロック信号ＣＫ１及びＣＫ２を生成する。より具体的に述べると、ロジック部１１１ｙは、第１検出信号ＤＥＴ１をｍ逓倍（例えばｍ＝２０）することにより基準クロック信号ＣＫ１を生成し、第１検出信号ＤＥＴ１をｎ逓倍（例えばｎ＝１．２５）することにより基準クロック信号ＣＫ２を生成する。従って、基準クロック信号ＣＫ１及びＣＫ２は、第１検出信号ＤＥＴ１（延いてはモニタ電圧Ｖｍｏｎ）に同期したパルス信号となる。

なお、コンパレータ１１１ｘは、必要に応じてオン／オフさせてもよい。例えば、ＬＥＤ照明機器１の起動時にコンパレータ１１１ｘを動作状態とし、基準クロック信号ＣＫ１及びＣＫ２の周波数を確定した後にコンパレータ１１１ｘを非動作状態とすればよい。このようなオン／オフ制御により、コンパレータ１１１ｘの消費電力を削減することが可能となる。また、定期的にコンパレータ１１１ｘを動作状態とすることにより、基準クロック信号ＣＫ１及びＣＫ２の周波数を更新してもよい。

＜交流電源周波数とホッピング周波数との同期化＞
図８は、交流電源周波数とホッピング周波数との同期化動作を説明するためのタイムチャートであり、紙面の上端側から順に、モニタ電圧Ｖｍｏｎ、第１検出信号ＤＥＴ１、基準クロック信号ＣＫ１及び ＣＫ２、スイッチング周波数Ｆｓｗ、入力電流Ｉ１、並びに平均入力電流Ｉ１ａｖｅが描写されている。本図では、モニタ電圧Ｖｍｏｎの周期をＴ２１とし、第１検出信号ＤＥＴ１の周期をＴ２２とし、基準クロック信号ＣＫ１及びＣＫ２の各周期をＴ２３及びＴ２４とする。

基準クロック信号ＣＫ１及びＣＫ２は、それぞれ第１検出信号ＤＥＴ１をｍ逓倍ないしｎ逓倍（本図ではｍ＝３２、ｎ＝２として描写）して生成されるので、第１検出信号ＤＥＴ１（延いてはモニタ電圧Ｖｍｏｎ）に同期したパルス信号となる。

このように、交流電源周波数とホッピング周波数との同期化動作を行うことにより、交流入力電圧Ｖｉｎのプラス側半サイクル（例えば時刻ｔ２１〜ｔ２２）における入力電流Ｉ１の波形とマイナス側半サイクル（例えば時刻ｔ２２〜ｔ２３）における入力電流Ｉ１の波形とが互いに一致する。従って、平均入力電流Ｉ１ａｖｅの周期的な変動がなくなるので、偶数次の高調波特性を悪化させることなく力率改善機能と周波数ホッピング機能を両立させることが可能となる。

＜入力監視動作の問題点＞
図９は、入力監視動作の問題点を示すタイムチャートであり、紙面の上端側から順に、モニタ電圧Ｖｍｏｎと第１検出信号ＤＥＴ１が描写されている。

閾値電圧Ｖｔｈを０Ｖに近付けるほどモニタ電圧Ｖｍｏｎのゼロクロスポイントに近いタイミングで第１検出信号ＤＥＴ１の立上りエッジが到来するので、図８のホッピング周期Ｔ２４をモニタ電圧Ｖｍｏｎのゼロクロスポイント近傍から開始させることができる。

ただし、負荷が軽いときには、図中の破線で示したように、モニタ電圧Ｖｍｏｎが閾値電圧Ｖｔｈを下回らず、第１検出信号ＤＥＴ１がハイレベルに固定されてしまうおそれがある。以下では、このような問題点を解消し得る入力監視部１１１の構成及び動作について詳述する。

＜入力監視部（第２構成例）＞
図１０は、入力監視部１１１の第２構成例を示すブロック図である。本構成例の入力監視部１１１は、先出の第１構成例（図７）をベースとしつつ、ピーク検出部１１１ｚをさらに含む点に特徴を有する。そこで、第１構成例と同様の構成要素については、図７と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分であるピーク検出部１１１ｚについての重点的な説明を行う。

ピーク検出部１１１ｚは、モニタ電圧Ｖｍｏｎのピークタイミング（極大タイミング）を検出して第２検出信号ＤＥＴ２を生成する。より具体的に述べると、ピーク検出部１１１ｚは、モニタ電圧Ｖｍｏｎのピーク（極大点）を検出した時点で第２検出信号ＤＥＴ２にワンショットパルスを生成する。

ロジック部１１１ｙは、第１検出信号ＤＥＴ１と第２検出信号ＤＥＴ２に応じて基準クロック信号ＣＫ１及びＣＫ２を生成する。より具体的に述べると、第１検出信号ＤＥＴ１にパルスエッジが生成されているときには、先述のように、第１検出信号ＤＥＴ１をｍ逓倍ないしｎ逓倍して基準クロック信号ＣＫ１及びＣＫ２が生成される。一方、第１検出信号ＤＥＴ１がハイレベルに固定されてしまっている場合には、第２検出信号ＤＥＴ２のワンショットパルス間隔から、モニタ電圧Ｖｍｏｎのゼロクロスポイントと周期を演算し、その演算結果に応じて基準クロック信号ＣＫ１及びＣＫ２が生成される。

＜入力監視動作の改善点＞
図１１は、入力監視動作の改善点を示すタイムチャートであり、紙面の上側から順に、モニタ電圧Ｖｍｏｎ、第１検出信号ＤＥＴ１、及び、第２検出信号ＤＥＴ２が描写されている。本図で示すように、軽負荷時にモニタ電圧Ｖｍｏｎが閾値電圧Ｖｔｈを下回らない場合であっても、モニタ電圧Ｖｍｏｎのピークタイミングを検出して第２検出信号ＤＥＴ２のワンショットパルスが生成される。従って、軽負荷時においても交流電源周波数とホッピング周波数との同期化動作を正しく実施することが可能となる。

＜ＬＥＤ照明機器の具体的な適用例＞
図１２Ａ〜図１２Ｃは、それぞれ、ＬＥＤ照明機器１の第１〜第３適用例を示す外観図である。図１２Ａには、電球形ＬＥＤランプ１ａ、環形ＬＥＤランプ１ｂ、及び、直管形ＬＥＤランプ１ｃが示されている。また、図１２Ｂには、ＬＥＤシーリングライト１ｄが示されており、図１２Ｃには、ＬＥＤダウンライト１ｅが示されている。これらの図示はいずれも例示であり、ＬＥＤ照明機器１は、多種多様な形態で用いることが可能である。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、交流電力の供給を受ける電子機器全般に利用することが可能である。

１ ＬＥＤ照明機器
１ａ 電球形ＬＥＤランプ
１ｂ 環形ＬＥＤランプ
１ｃ 直管形ＬＥＤランプ
１ｄ ＬＥＤシーリングライト
１ｅ ＬＥＤダウンライト
２ 商用交流電源
１０ ＬＥＤ電源モジュール
１１ フィルタ回路
１２ 全波整流回路
１３ スイッチング電源回路（ＰＦＣ回路）
１４ ＤＣ／ＤＣコンバータ回路
２０ ＬＥＤモジュール
１００ スイッチング制御ＩＣ
１０１〜１０４ 外部端子
１１０ オシレータ
１１１ 入力監視部
１１１ｘ コンパレータ
１１１ｙ ロジック部
１１１ｚ ピーク検出部
１１２ データ掃引部
１１３ デジタル／アナログ変換部
１１４ スロープ電圧生成部
１１５ コンパレータ部
１１６ ワンショットパルス生成部
１２０ ＲＳフリップフロップ
１３０ ゲートドライバ
１４０ コントローラ
Ｎ１ 出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
Ｒ１〜Ｒ５ 抵抗
Ｃ１ コンデンサ
Ｄ１、Ｄ２ ダイオード
Ｌ１ コイル

Claims (10)

1. 交流入力電圧を整流した脈流電圧から所望の出力電圧を生成するためにオン／オフされる出力トランジスタと、
   前記交流入力電圧または前記脈流電圧に同期して周期的に変化するスイッチング周波数でオン信号を生成するオシレータと、
   前記出力電圧を目標値に合わせ込みながら力率を１に近付けるようにオフ信号を生成するコントローラと、
   前記オン信号と前記オフ信号に応じてスイッチ制御信号を生成する論理回路と、
   前記スイッチ制御信号に応じて前記出力トランジスタをオン／オフさせるドライバと、
   を有することを特徴とするスイッチング電源回路。
2. 前記オシレータは、
   前記交流入力電圧または前記脈流電圧若しくはそれらを分圧したモニタ電圧を監視して基準クロック信号を生成する入力監視部と、
   前記基準クロック信号に同期してデジタル信号のデータ値を掃引するデータ掃引部と、
   前記デジタル信号をアナログ電圧に変換するデジタル／アナログ変換部と、
   三角波形または鋸波形のスロープ電圧を生成するスロープ電圧生成部と、
   前記アナログ電圧と前記スロープ電圧を比べて比較信号を生成するコンパレータ部と、
   前記比較信号に応じて前記オン信号にワンショットパルスを生成するワンショットパルス生成部と、
   を含むことを特徴とする請求項１に記載のスイッチング電源回路。
3. 前記入力監視部は、
   前記交流入力電圧または前記脈流電圧若しくは前記モニタ電圧と所定の閾値電圧とを比較して第１検出信号を生成するコンパレータと、
   前記第１検出信号に応じて前記基準クロック信号を生成するロジック部と、
   を含むことを特徴とする請求項２に記載のスイッチング電源回路。
4. 前記入力監視部は、前記交流入力電圧または前記脈流電圧若しくは前記モニタ電圧のピークタイミングを検出して第２検出信号を生成するピーク検出部をさらに含み、
   前記ロジック部は、前記第１検出信号と前記第２検出信号に応じて前記基準クロック信号を生成することを特徴とする請求項３に記載のスイッチング電源回路。
5. 交流入力電圧を整流して脈流電圧を生成する整流回路と、
   請求項１〜請求項４のいずれか一項に記載のスイッチング電源回路と、
   を有することを特徴とする電源モジュール。
6. 前記スイッチング電源回路よりも前段でノイズ成分を除去するフィルタ回路をさらに有することを特徴とする請求項５に記載の電源モジュール。
7. 前記スイッチング電源回路よりも後段で負荷への電力供給を行うＤＣ／ＤＣコンバータ回路をさらに有することを特徴とする請求項５または請求項６に記載の電源モジュール。
8. 請求項５〜請求項７のいずれか一項に記載の電源モジュールと、
   前記電源モジュールから電力供給を受ける発光素子と、
   を有することを特徴とする照明機器。
9. 前記発光素子は、ＬＥＤ［light emitting diode］素子、または、有機ＥＬ［electro-luminescence］素子であることを特徴とする請求項８に記載の照明機器。
10. 電球形ランプ、環形ランプ、直管形ランプ、シーリングライト、または、ダウンライトとして使用されることを特徴とする請求項９に記載の照明機器。