JP2016076540A - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP2016076540A
JP2016076540A JP2014204634A JP2014204634A JP2016076540A JP 2016076540 A JP2016076540 A JP 2016076540A JP 2014204634 A JP2014204634 A JP 2014204634A JP 2014204634 A JP2014204634 A JP 2014204634A JP 2016076540 A JP2016076540 A JP 2016076540A
Authority
JP
Japan
Prior art keywords
signal wiring
layer
signal
wiring
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014204634A
Other languages
English (en)
Inventor
貴弘 八木
Takahiro Yagi
貴弘 八木
清 小池
Kiyoshi Koike
清 小池
裕 飯長
Yutaka Iinaga
裕 飯長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Printed Circuits Co Ltd
Original Assignee
Oki Printed Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Printed Circuits Co Ltd filed Critical Oki Printed Circuits Co Ltd
Priority to JP2014204634A priority Critical patent/JP2016076540A/ja
Publication of JP2016076540A publication Critical patent/JP2016076540A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

【課題】所望の特性インピーダンスを確保しつつ導体抵抗と近接層とのクロストークノイズを低減する多層プリント配線板の提供。【解決手段】中央絶縁層11を挟むように第1の信号配線層及び第2の信号配線層を設けた多層プリント配線板において、第1の信号配線12に近接して対向する第1の接地層16若しくは第2の信号配線13に近接して対向する第2の接地層17に、第1の信号配線12若しくは第2の信号配線13と並走するようにスリット18,19を周期的に形成し、スリット18,19の幅を、対向する第1の信号配線12若しくは第2の信号配線13の幅Wに第1の信号配線層若しくは第2の信号配線層から第1の接地層16若しくは第2の接地層17までの距離Hを加えた幅以下とし、スリット18,19の長さを、第1の信号配線12若しくは第2の信号配線13を用いて伝送する信号の立ち上がり時間により決まる分解能よりも短い長さとする。【選択図】図1

Description

本発明は、薄い絶縁層を用いて特性インピーダンスを制御する多層プリント配線板に関するものである。
近年、半導体製造プロセスの微細化により、ウエハー状態での半導体テストにおけるテスト対象数が増加し、LSIテスタで用いられるプローブカードの多ピン化、多ネット化により配線の高密度化が進んでいる。プローブカードは装置仕様により基板厚に制限があるため、限られた板厚内に如何に多くの配線を収容できるかが課題であり、配線密度向上と基板層数増加が必要とされている。また、プローブカードでは信号配線の特性インピーダンス制御が必要であり、対向する2つの接地層の間に1つの信号配線層を設けたストリップライン構造が一般的に用いられるが、プリント配線板の全層数に対する信号配線層数を増やすために、対向する2つの接地層の間に2つの信号配線層を設けたデュアルストリップライン構造が用いられる事もある。
板厚が制限された多層プリント基板の層数を増加していく際に絶縁層の厚みが薄く設定されるが、この場合、信号配線と接地層とのキャパシタンスが大きくなり特性インピーダンスが低下してしまう。このため、信号配線の幅を狭くしてキャパシタンスを減らし、インダクタンスを大きくする事で所望の特性インピーダンスに調整する方法が行われている。しかし、信号配線が狭くなるに伴い、導体抵抗が増加してしまうという問題点がある。
例えば、特許文献1に記載される発明では、信号線路と対向させて接地層にスリットを形成し、スリットの幅を調整する事で特性インピーダンスの調整を行っている。また、特許文献2に記載される発明では、特性インピーダンス調整の為に設けたスリットにおいて生じる共振による電磁界放射を低減させるためにスリット両端を接地層と接続する構造を用いている。
特開2004−140308号公報 特開2006−157646号公報
しかしながら、プローブカードなどで用いられる多層プリント配線板では、ストリップライン構造を複数積み重ねた構造となり、上記スリットを設けた接地層は近接する信号配線層と共通のリファレンス層となり近接信号の影響を考慮した構造が必要となる。このため、接地層に設けたスリット位置の上下に重なって信号配線が布線された場合、スリットを介してこれら2つの信号配線間の結合が大きくなりクロストークノイズが生じてしまうという課題がある。特に60層を超えるプローブカードでは絶縁層間厚が100um以下となり、特性インピーダンスを調整するために設けた幅の広いスリットによりクロストークが大きくなる傾向がある。
本発明は、上記課題を解決すべくなされたものであり、薄い絶縁層を用いて特性インピーダンスを制御する多層プリント配線板において、所望の特性インピーダンスを確保しつつ、導体抵抗と近接層とのクロストークノイズを低減する多層プリント配線板を提供するものである。
添付図面を参照して本発明の要旨を説明する。
絶縁体から成る中央絶縁層11を挟むように第1の信号配線層及び第2の信号配線層を設け、前記第1の信号配線層に第1の絶縁層14を介して対向する第1の接地層16と、前記第2の信号配線層に第2の絶縁層15を介して対向する第2の接地層17とを備えた多層プリント配線板であって、前記第1の信号配線層に形成された第1の信号配線12に近接して対向する前記第1の接地層16若しくは前記第2の信号配線層に形成された第2の信号配線13に近接して対向する前記第2の接地層17に、前記第1の信号配線12若しくは前記第2の信号配線13と並走するようにスリット18,19を周期的に形成し、前記スリット18,19の幅は、対向する前記第1の信号配線12若しくは前記第2の信号配線13の幅Wに前記第1の信号配線層若しくは前記第2の信号配線層から対向する前記第1の接地層16若しくは前記第2の接地層17までの距離Hを加えた幅以下であり、前記各スリット18,19の長さは、対向する前記第1の信号配線12若しくは前記第2の信号配線13を用いて伝送する信号の立ち上がり時間により決まる分解能よりも短い長さであることを特徴とする多層プリント配線板に係るものである。
また、前記第1の接地層16若しくは前記第2の接地層17に設けた前記スリット18,19を介して前記第1の信号配線12若しくは前記第2の信号配線13と平行に第3の信号配線21を設け、前記第1の信号配線12若しくは前記第2の信号配線13と前記スリット18,19を介して平行に設けた前記第3の信号配線21とで生じるクロストークを、前記スリット18,19の長さ及び前記スリット18,19の間隔を調整することで制御し得るように構成したことを特徴とする請求項1記載の多層プリント配線板に係るものである。
本発明は上述のように構成したから、所望の特性インピーダンスを確保しつつ、導体抵抗と近接層とのクロストークノイズを低減する多層プリント配線板となる。
本発明の一実施形態の概略説明斜視図である。 本実施例の概略説明断面図である。 TDR測定結果を示すグラフである。 クロストークの測定結果を示すグラフである。
好適と考える本発明の実施形態を、図面に基づいて本発明の作用を示して簡単に説明する。
第一の信号配線12若しくは第二の信号配線13と対向して並走する周期的に設けた各スリット18,19の幅及び長さを調整することで、特性インピーダンス等を制御することができ、よって、各絶縁層が薄くても信号配線の幅を狭くすることなく所望の特性インピーダンスを確保しながら、導体抵抗とクロストークを低減することが可能となる。
本発明の具体的な実施例について図面に基づいて説明する。
本実施例は、絶縁体から成る中央絶縁層11を挟むように第1の信号配線層及び第2の信号配線層を設け、前記第1の信号配線層に第1の絶縁層14を介して対向する第1の接地層16と、前記第2の信号配線層に第2の絶縁層15を介して対向する第2の接地層17とを備えた多層プリント配線板であって、前記第1の信号配線層に形成された第1の信号配線12に近接して対向する前記第1の接地層16及び前記第2の信号配線層に形成された第2の信号配線13に近接して対向する前記第2の接地層17に、前記第1の信号配線12若しくは前記第2の信号配線13と(その幅方向の中心位置を通る中心線同士が平面視で一致する状態で)並走するように夫々スリット18,19を所定間隔で周期的に形成し、前記スリット18,19の幅は、対向する前記第1の信号配線12若しくは前記第2の信号配線13の幅Wに前記第1の信号配線層若しくは前記第2の信号配線層から対向する前記第1の接地層16若しくは前記第2の接地層17までの距離Hを加えた幅以下であり、前記各スリット18,19の長さは、対向する前記第1の信号配線12若しくは前記第2の信号配線13を用いて伝送する信号の立ち上がり時間により決まる分解能よりも短い長さとしたものである。
また、本実施例は、前記第1の接地層16若しくは前記第2の接地層17に設けた前記スリット18,19を介して前記第1の信号配線12若しくは前記第2の信号配線13と平行に第3の信号配線21を設け、前記第1の信号配線12若しくは前記第2の信号配線13と前記スリット18,19を介して平行に設けた前記第3の信号配線21とで生じるクロストークを、前記スリット18,19の長さ及び前記スリット18,19の間隔を調整することで制御し得るように構成したものである。図中、符号20は第1の接地層16と第3の信号配線21との間に設けた第3の絶縁層である。
図1は本発明の一実施形態の概略説明斜視図である。図2は図1の形態を重ね合わせた本実施例に係る多層プリント配線板の概略説明断面図である。多層プリント配線板10は、中央絶縁層11の上下に夫々形成された第1の信号配線12と、第2の信号配線13とを有している。第1の信号配線12には第1の絶縁層14を介して第1の接地層16を設け、第2の信号配線13には第2の絶縁層15を介して第2の接地層17を設け、第1の接地層16と第2の接地層17には夫々第1のスリット18と第2のスリット19とを設けてデュアルストリップラインを構成する。
デュアルストリップラインでは、第1の信号配線12の幅W、第1の信号配線層から第1の接地層16までの距離H(即ち、第1の絶縁層14の厚さH)、第1のスリット18の幅Wsと長さLと間隔Sを調整して特性インピーダンスを制御する。第1の絶縁層14が薄くなっても、第1のスリット18の幅Wsを広くすることで第1の信号配線12の幅を細めることなく特性インピーダンス制御が可能であるが、図2に示す様に第1の接地層16を介して第3の信号配線が同位置に布線された場合、第1の信号配線12と第3の信号配線21のクロストークが大きくなってしまう。
そこで、第1のスリット18の幅Wsは、第1の絶縁層13の厚さHと第1の信号配線12の幅Wとした時、Ws<H+Wとなる範囲で設けることでクロストークを低減する。また、第1のスリット18の長さLは第1の信号配線12を用いて伝送する信号の立ち上がり時間(Tr)により求まる分解能(下記式(1)参照)の長さ以下とする。なお、下記式(1)中、cは光の速度(3×10(m/s))、εは絶縁層の比誘電率である。さらに特性インピーダンスの微調整は第1のスリット18の間隔Sを調整することによって行うこともできる。
また、本実施例においてはスリット18,19はその端部(外部に開放されない端部)を半円弧状とした長丸穴状としているが、端部を半円弧状とせず矩形状としても良い。
本発明を適用した多層プリント配線板をTDR(Time Domain Reflectmetry)にて測定した結果を図3に、スリットを介した近接信号同士のクロストーク測定結果を図4に示す。図3に示す従来例はスリットを設けないデュアルストリップライン構造で信号配線幅が0.08mmである。本実施例を適用した場合、スリットにより信号配線幅が0.12mmと広くできるが同等の特性インピーダンスを示し、導体抵抗が従来例に対して70%以下に低減可能となる。図4は2本の信号配線がスリットを介して上下に250mm平行配線した際の遠端クロストークを示す。即ち、本発明によるスリットの長さを制御することでクロストークが低減されることが確認できた。
なお、本発明は、本実施例に限られるものではなく、各構成要件の具体的構成は適宜設計し得るものである。
11 中央絶縁層
12 第1の信号配線
13 第2の信号配線
14 第1の絶縁層
15 第2の絶縁層
16 第1の接地層
17 第2の接地層
18・19 スリット
21 第3の信号配線
W (信号配線の)幅
H (信号配線層から接地層までの)距離

Claims (2)

  1. 絶縁体から成る中央絶縁層を挟むように第1の信号配線層及び第2の信号配線層を設け、前記第1の信号配線層に第1の絶縁層を介して対向する第1の接地層と、前記第2の信号配線層に第2の絶縁層を介して対向する第2の接地層とを備えた多層プリント配線板であって、前記第1の信号配線層に形成された第1の信号配線に近接して対向する前記第1の接地層若しくは前記第2の信号配線層に形成された第2の信号配線に近接して対向する前記第2の接地層に、前記第1の信号配線若しくは前記第2の信号配線と並走するようにスリットを周期的に形成し、前記スリットの幅は、対向する前記第1の信号配線若しくは前記第2の信号配線の幅Wに前記第1の信号配線層若しくは前記第2の信号配線層から対向する前記第1の接地層若しくは前記第2の接地層までの距離Hを加えた幅以下であり、前記各スリットの長さは、対向する前記第1の信号配線若しくは前記第2の信号配線を用いて伝送する信号の立ち上がり時間により決まる分解能よりも短い長さであることを特徴とする多層プリント配線板。
  2. 前記第1の接地層若しくは前記第2の接地層に設けた前記スリットを介して前記第1の信号配線若しくは前記第2の信号配線と平行に第3の信号配線を設け、前記第1の信号配線若しくは前記第2の信号配線と前記スリットを介して平行に設けた前記第3の信号配線とで生じるクロストークを、前記スリットの長さ及び前記スリットの間隔を調整することで制御し得るように構成したことを特徴とする請求項1記載の多層プリント配線板。
JP2014204634A 2014-10-03 2014-10-03 多層プリント配線板 Pending JP2016076540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014204634A JP2016076540A (ja) 2014-10-03 2014-10-03 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014204634A JP2016076540A (ja) 2014-10-03 2014-10-03 多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2016076540A true JP2016076540A (ja) 2016-05-12

Family

ID=55951542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014204634A Pending JP2016076540A (ja) 2014-10-03 2014-10-03 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2016076540A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106455300A (zh) * 2016-11-10 2017-02-22 广东欧珀移动通信有限公司 电路板及移动终端
WO2020149588A1 (ko) * 2019-01-14 2020-07-23 삼성전자 주식회사 슬릿을 구비한 인쇄회로기판을 포함하는 전자 장치
US12075560B2 (en) 2021-08-25 2024-08-27 Samsung Electronics Co., Ltd. Multi-level printed circuit boards and memory modules including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106455300A (zh) * 2016-11-10 2017-02-22 广东欧珀移动通信有限公司 电路板及移动终端
CN106455300B (zh) * 2016-11-10 2023-09-12 Oppo广东移动通信有限公司 电路板及移动终端
WO2020149588A1 (ko) * 2019-01-14 2020-07-23 삼성전자 주식회사 슬릿을 구비한 인쇄회로기판을 포함하는 전자 장치
US11765812B2 (en) 2019-01-14 2023-09-19 Samsung Electronics Co., Ltd. Electronic device comprising printed circuit board with slits
US12075560B2 (en) 2021-08-25 2024-08-27 Samsung Electronics Co., Ltd. Multi-level printed circuit boards and memory modules including the same

Similar Documents

Publication Publication Date Title
JP6252699B2 (ja) 伝送線路およびフラットケーブル
JP4930590B2 (ja) 多層基板
JP5354231B2 (ja) 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
JPH0766998B2 (ja) 印刷回路パネル
JP6385075B2 (ja) プリント配線板、プリント回路板及び電子機器
TW201023425A (en) Integrated circuit structure
CN203040005U (zh) 印制电路板
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
US9590288B2 (en) Multilayer circuit substrate
US8040201B2 (en) Substrate having a structure for suppressing noise generated in a power plane and/or a ground plane, and an electronic system including the same
JP2016076540A (ja) 多層プリント配線板
JPWO2009119443A1 (ja) 高周波基板および高周波モジュール
CN104685703A (zh) 结构体和配线板
WO2012039120A2 (en) Printed circuit board
TW561558B (en) The digital signal transmission circuit and the design method thereof
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
JP2015204309A (ja) プリント配線基板及びその製造方法
US20140184350A1 (en) Two layer differential pair layout, and method of making thereof, for reduced crosstalk
US9526165B2 (en) Multilayer circuit substrate
KR20150125532A (ko) 배선 기판
WO2017195739A1 (ja) 構造体および配線基板
JP4471281B2 (ja) 積層型高周波回路基板
KR101053657B1 (ko) 메탈라인 레이아웃 방법
TWI442839B (zh) 軟性電路板