JP2016073130A - スイッチング電源装置 - Google Patents

Abstract

【課題】軽負荷において間欠的なスイッチング動作により出力にリップルが生じることを効果的に防止できるスイッチング電源を提供する。【解決手段】一回のスイッチング動作においてトランジスタＱ１に流れるスイッチ電流Ｉｑ１のピーク値が小さくなるとトランジスタＱ１のオン抵抗が大きくなり、スイッチ電流Ｉｑ１のピーク値が大きくなると当該オン抵抗が小さくなるように、駆動部２０の駆動信号Ｓｇのレベルが制御される。これにより、一回のスイッチング動作で必要とされる伝送電力が小さくなるにつれて、トランジスタＱ１のオン時間が短くなる方向に変化し難くなり、トランジスタＱ１のオン時間が最小値に到達し難くなる。【選択図】図１

Description

本発明は、半導体スイッチ素子のスイッチング動作により入力から出力へ電力を伝送するスイッチング電源装置に係り、特に、負荷が小さい時の出力のリップルの低減を図ったスイッチング電源装置に関するものである。

スイッチング電源装置には様々な方式が知られているが、一般的には、半導体スイッチ素子（ＦＥＴ等）のスイッチング動作によって入力電流が断続され、その断続された電流がインダクタやキャパシタへ流れることにより、電圧や電流、周波数などが変換される。また、半導体スイッチ素子においてスイッチング動作が行われる度に、入力から出力へ電力が伝送される。

スイッチング電源装置では、出力電圧等を目標値に近づけるため、半導体スイッチ素子のオン・オフの時間的な比率（デューティ比）を制御することが多い。代表的な制御方式として、ＰＷＭ（pulse width modulation）とＰＦＭ（pulse frequency modulation）がある。ＰＷＭでは、スイッチング周波数を一定にした状態で各周期の半導体スイッチ素子のオン期間（パルス幅）が制御される。オン期間を一定にしたＰＦＭでは、半導体スイッチ素子のオン期間を一定にした状態で、スイッチング周波数が制御される。

電流不連続モードでは通常、入力から出力へ伝送される電力が小さくなるほど、半導体スイッチ素子のオン期間の割合が小さくなる。そのため、ＰＷＭによって出力電圧等を一定に制御する場合、出力の負荷が小さくなるほどオン期間が短くなる。また、オン期間を一定にしたＰＦＭによって出力電圧等を一定に制御する場合、出力の負荷が小さくなるほどスイッチング周波数が低くなる。

下記の特許文献１では、負荷が比較的大きい場合にＰＷＭ制御を行い、負荷が小さい場合にＰＦＭの制御をおこなうように構成されたスイッチング電源装置が記載されている。負荷が小さい時にＰＦＭ制御を行うことによって、スイッチング周波数が低くなるため、スイッチング動作に伴う損失を低減できる。

特開２００４−３０４８８５号公報

ところで、出力電圧を広範囲に可変できるスイッチング電源装置では、出力電圧が低く負荷が小さい出力条件において、オン期間を非常に短くすることが必要になる。半導体スイッチ素子のオン期間（パルス幅）には設定可能な最小値があることから、ＰＷＭ制御においてこの最小値よりもオン期間を短くすることが必要になった場合、１回のスイッチング動作で必要以上に大きい電力が入力から出力へ伝送されてしまうことになる。この場合、出力電圧が目標値を大きく上回り、一時的にスイッチング動作が停止される。何周期か後に出力電圧が目標値を下回ると、再び最小のオン期間でスイッチング動作が行われるが、ここでも出力電圧は目標値を大きく上回り、スイッチング動作が再度停止される。すなわち、スイッチング動作が一定の周期で行われなくなり、スイッチングの停止と発振が交互に繰り返される間欠動作の状態となる。このような間欠動作の状態になると、オン期間において出力電圧が目標値を大きく上回るため、出力のリップルが大きくなる。

特許文献１に示すスイッチング電源装置の方式を採用すれば、低出力電圧で負荷が小さい出力条件においてＰＷＭからＰＦＭへ制御方式を切り換えることにより、オン期間を最小値に固定にしたままデューティ比を小さくできるため、間欠動作を回避し易くなると考えられる。しかしながら、出力電圧の可変範囲を非常に広く設定した場合には、ＰＦＭ制御の最低周波数においてオン期間を最小値に設定したとしても、１回のスイッチング動作で必要以上に大きい電力が入力から出力へ伝送されてしまうような出力条件が存在し、上述と同様な間欠動作が生じ得る。例えば、最大出力電圧に比べて出力電圧が非常に低くなると、負荷電流が流れていてもオン期間が小さくなり、間欠動作を生じ易くなる。出力電圧の可変範囲を非常に広く設定した場合には、間欠動作を生じる出力条件の範囲が広くなり、その回避が困難となる。

間欠動作を回避するためにスイッチング周波数を更に低下させることも考えられるが、可聴周波数に近づくと騒音の問題が生じるため、スイッチング周波数の最低値には限度がある。また、間欠動作が発生した場合、間欠動作の周波数が可聴周波数まで下ることにより、騒音の問題が生じることもある。

半導体スイッチ素子がＦＥＴ等のトランジスタの場合には、駆動信号の立ち上がりや立下りを鈍らせることによってスイッチング損失を増大させ、１回のスイッチング動作で入力から出力へ伝送される電力を減らすことも考えられる。しかしながら、この方法では、負荷が大きい場合（入力から出力へ伝送する電力が大きい場合）にスイッチング損失が大きくなり、電力効率が低下するとともに、半導体スイッチ素子の発熱対策部品（ヒートシンク等）が大型化するという問題がある。

上述した間欠動作の問題は、一定の電圧を出力するスイッチング電源装置であっても、軽負荷において半導体スイッチ素子のオン期間の制御目標値が最小値より小さくなる場合には同様に生じ得る。

本発明はかかる事情に鑑みてなされたものであり、その目的は、軽負荷において間欠的なスイッチング動作により出力にリップルが生じることを効果的に防止できるスイッチング電源を提供することにある。

本発明に係るスイッチング電源装置は、スイッチング動作を繰り返す半導体スイッチ素子を備え、当該スイッチング動作の度に前記半導体スイッチ素子に流れる電流に応じた電力が入力側から出力側へ断続的に伝送されるスイッチング電源装置であって、入力端子において入力される若しくは出力端子において出力される電圧、電流又は電力が目標値へ近づくように、前記半導体スイッチ素子の前記スイッチング動作を制御するスイッチ制御信号を生成する第１制御部と、前記スイッチ制御信号に応じて前記半導体スイッチ素子をオン又はオフさせる駆動信号を生成する駆動部と、１回の前記スイッチング動作において前記半導体スイッチ素子に流れる電流のピーク値が小さくなると前記半導体スイッチ素子のオン抵抗が大きくなり、前記電流のピーク値が大きくなると当該オン抵抗が小さくなるように、前記駆動部の前記駆動信号のレベルを制御する第２制御部とを有する。

本発明によれば、軽負荷において間欠的なスイッチング動作により出力にリップルが生じることを効果的に防止できる。

第１の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 出力電圧と駆動信号の波形の一例を示す図である。 出力電力に対する駆動電源電圧及び帰還制御信号の変化を示す図である。 第２の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 第３の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 第４の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 第４の実施形態に係るスイッチング電源装置の他の構成例を示す図である。 第５の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 第６の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 ピーク保持部の構成の一例を示す図である。 第７の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 第８の実施形態に係るスイッチング電源装置の構成の一例を示す図である。 主回路がフォワード型コンバータの場合におけるスイッチング電源装置の構成の一例を示す図である。 主回路がフルブリッジ型コンバータの場合におけるスイッチング電源装置の構成の一例を示す図である。 主回路が降圧型コンバータの場合におけるスイッチング電源装置の構成の一例を示す図である。 電源電圧供給部の他の構成例を示す図である。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る本実施形態に係るスイッチング電源装置の構成の一例を示す図である。図１に示すスイッチング電源装置は、主回路１０と、第１制御部３０と、第２制御部４０と、電源電圧供給部５０を有する。

［主回路１０］
主回路１０は、電力の伝達と変換を行う回路であり、図１の例ではフライバック型コンバータを構成する。図１に示す主回路１０は、入力端子Ｔ１及びＴ２と、トランス１１と、トランジスタＱ１と、駆動部２０と、抵抗Ｒｇ及びＲ１１と、ダイオードＤ１１と、キャパシタＣ１と、出力端子Ｔ３及びＴ４とを有する。トランジスタＱ１は、本発明における半導体スイッチ素子の一例である。

入力端子Ｔ１及びＴ２は、入力側電圧源５において発生した直流の電圧Ｖｉを入力する。出力端子Ｔ３及びＴ４は、キャパシタＣ１の両端に接続されており、キャパシタＣ１に発生した電圧Ｖｏを負荷ＲＬに出力する。

トランス１１は、一次巻線Ｗ１と二次巻線Ｗ２を有する。一次巻線Ｗ１は、入力端子Ｔ１と入力端子Ｔ２との間の電流経路上に設けられている。図１の例において、一次巻線Ｗ１の一端は入力端子Ｔ１に接続され、その他端はトランジスタＱ１等を介して入力端子Ｔ２に接続される。また、二次巻線Ｗ２は、出力端子Ｔ３と出力端子Ｔ４との間の電流経路上に設けられている。図１の例において、二次巻線Ｗ２の一端はダイオードＤ１１を介して出力端子Ｔ３に接続され、その他端は出力端子Ｔ４に接続される。

トランジスタＱ１は、トランス１１の一次巻線Ｗ１に流れる電流の経路上に設けられている。図１の例において、トランジスタＱ１はｎ型のＭＯＳＦＥＴであり、一次巻線Ｗ１と端子Ｔ２との間の電流経路上に設けられている。トランジスタＱ１のドレインが一次巻線の他端に接続され、そのソースが抵抗Ｒ１１を介して入力端子Ｔ２に接続される。

駆動部２０は、第１制御部３０において生成されるスイッチ制御信号Ｓ３０に応じて、トランジスタＱ１をオン又はオフさせる駆動信号Ｓｇを生成する。例えば、駆動部２０は、スイッチ制御信号Ｓ３０がハイレベルの場合にハイレベルの駆動信号Ｓｇを出力してトランジスタＱ１をオンさせ、スイッチ制御信号Ｓ３０がローレベルの場合にローレベルの駆動信号Ｓｇを出力してトランジスタＱ１をオフさせる。図１の例において、駆動部２０の駆動信号Ｓｇは、抵抗Ｒｇを介してトランジスタＱ１のゲートに入力される。

駆動部２０は、電源電圧供給部５０により供給される電源電圧Ｖｄｒ（以下、「駆動電源電圧Ｖｄｒ」と記す。）に基づいて動作する。例えば駆動部２０は、ハイレベルの駆動信号Ｓｇとして駆動電源電圧Ｖｄｒとほぼ等しいレベルの電圧を出力し、ローレベルの駆動信号Ｓｇとしてグランドレベルの電圧を出力する。従って、駆動信号Ｓｇのハイレベルは、駆動電源電圧Ｖｄｒに応じて変化する。駆動電源電圧Ｖｄｒが高くなると、駆動信号Ｓｇのハイレベル時の電圧が高くなり、トランジスタＱ１のオン抵抗が小さくなる。逆に、駆動電源電圧Ｖｄｒが低くなると、駆動信号Ｓｇのハイレベル時の電圧が低下し、トランジスタＱ１のオン抵抗が大きくなる。

抵抗Ｒ１１は、トランジスタＱ１に流れる電流Ｉｑ１（以下、「スイッチ電流Ｉｑ１」と記す。）を電圧に変換する。図１の例において、抵抗Ｒ１１は、トランジスタＱ１のソースと入力端子Ｔ２との間の電流経路上に設けられている。また、入力端子Ｔ２は、後述する第１制御部３０及び第２制御部４０のグランドに接続されている。抵抗Ｒ１１に生じる電圧は、スイッチ電流Ｉｑ１のレベルを示すスイッチ電流信号Ｓ１１として、後述の第１制御部３０に入力される。

ダイオードＤ１１は、トランス１１の二次巻線Ｗ２からキャパシタＣ１へ流れる電流の経路上に設けられている。ダイオードＤ１１は、電圧Ｖｉの印加によって一次巻線Ｗ１に電流が流れた場合に生じる二次巻線Ｗ２の誘導電流を阻止し、この誘導電流と逆向きに流れる電流を通過させる。図１の例において、ダイオードＤ１１は、出力端子Ｔ３に接続されるキャパシタＣ１の一端と二次巻線Ｗ２の一端との間の電流経路上に設けられている。

［第１制御部３０］
第１制御部３０は、出力端子Ｔ３とＴ４の間の電圧Ｖｏが目標電圧Ｖｏ＿ｓｅｔ（固定値でも可変値でもよい）へ近づくように、トランジスタＱ１のスイッチング動作を制御するスイッチ制御信号Ｓ３０を生成する。図１の例において、第１制御部３０は、誤差増幅部３１とスイッチ制御部３２を有する。

誤差増幅部３１は、出力端子Ｔ３とＴ４の間の電圧Ｖｏと目標電圧Ｖｏ＿ｓｅｔとの差を増幅し、当該増幅結果として帰還制御信号Ｓｆｂを出力する。誤差増幅部３１は、例えば、所望のゲイン特性及び位相特性が得られるように位相補償された増幅回路により構成される。

なお、図１の例では、トランス１１の一次側と二次側が絶縁されていない（入力端子Ｔ２と出力端子Ｔ４が共通のグランドに接続されている）ため、出力端子Ｔ３に発生する電圧Ｖｏがそのまま誤差増幅部３１に入力されている。一次側と二次側が絶縁される場合は、例えばアイソレーションアンプ等を用いて電圧Ｖｏに比例した信号を二次側から一次側に伝送し、誤差増幅部３１に入力してもよい。

スイッチ制御部３２は、トランジスタＱ１を反復的にオンさせるスイッチ制御信号Ｓ３０を生成するとともに、トランジスタＱ１に流れるスイッチ電流Ｉｑ１に応じたスイッチ電流信号Ｓ１１と帰還制御信号Ｓｆｂとを比較し、当該比較の結果に応じて、スイッチ電流Ｉｑ１が帰還制御信号Ｓｆｂに応じたピーク目標値に達した場合にトランジスタＱ１をオフさせるスイッチ制御信号Ｓ３０を生成する。

スイッチ制御部３２は、例えば図１に示すように、コンパレータ３３と、クロックパルス発生回路３４と、フリップフロップ回路３５を有する。

コンパレータ３３は、抵抗Ｒ１１に発生するスイッチ電流信号Ｓ１１と誤差増幅部３１の帰還制御信号Ｓｆｂとを比較する。コンパレータ３３は、スイッチ電流信号Ｓ１１が帰還制御信号Ｓｆｂより小さい場合にローレベルの信号を出力し、スイッチ電流信号Ｓ１１が帰還制御信号Ｓｆｂより大きい場合にハイレベルの信号を出力する。

なお、抵抗Ｒ１１の抵抗値を「ｒ１１」とし、帰還制御信号Ｓｆｂの電圧を「Ｖｆｂ」とした場合、電圧「Ｖｆｂ」に対応するスイッチ電流Ｉｑ１のピーク目標値は「Ｖｆｂ／ｒ１１」となる。コンパレータ３３は、スイッチ電流Ｉｑ１がこのピーク目標値「Ｖｆｂ／ｒ１１」より小さい場合にローレベルの信号を出力し、スイッチ電流Ｉｑ１がピーク目標値「Ｖｆｂ／ｒ１１」より大きい場合にハイレベルの信号を出力する。

クロックパルス発生回路３４は、一定の周期毎にハイレベルとなるクロックパルスを発生する。

フリップフロップ回路３５は、端子Ｒにコンパレータ３３の出力信号を入力し、端子Ｓにクロックパルス発生回路３４のクロックパルスを入力し、端子Ｑからスイッチ制御信号Ｓ３０を出力する。フリップフロップ回路３５は、クロックパルス発生回路３４のクロックパルスがハイレベルになるとスイッチ制御信号Ｓ３０をハイレベルに設定し、コンパレータの出力信号がハイレベルになるとスイッチ制御信号Ｓ３０をローレベルに設定する。また、フリップフロップ回路３５は、コンパレータの出力信号とクロックパルス発生回路３４のクロックパルスが共にローレベルの場合、スイッチ制御信号Ｓ３０のレベルを保持する。

［第２制御部４０］
第２制御部４０は、１回のスイッチング動作においてトランジスタＱ１に流れるスイッチ電流Ｉｑ１のピーク値が小さくなるとトランジスタＱ１のオン抵抗が大きくなり、当該ピーク値が大きくなると当該オン抵抗が小さくなるように、駆動部２０の駆動信号Ｓｇのレベルを制御する。具体的には、第２制御部４０は、帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値に応じて電源電圧供給部５０の駆動電源電圧Ｖｄｒを制御する。駆動信号Ｓｇのレベルの制御により駆動信号Ｓｇのハイレベル時の電圧が変化し、結果としてトランジスタＱ１のオン抵抗が変化する。

例えば、第２制御部４０は、帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値が電流しきい値Ｉｔｈ１より小さい場合、ピーク目標値が小さくなるほどトランジスタＱ１のオン抵抗が大きくなり、ピーク目標値が大きくなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。すなわち、この場合、第２制御部４０は、帰還制御信号Ｓｆｂが示すピーク目標値が小さくなるほど駆動電源電圧Ｖｄｒが低くなり、ピーク目標値が大きくなるほど駆動電源電圧Ｖｄｒが高くなるように、電源電圧供給部５０を制御する。より具体的には、第２制御部４０は、帰還制御信号Ｓｆｂが示すピーク目標値の変化量と駆動電源電圧Ｖｄｒの変化量とが比例するように、ピーク目標値に従って駆動電源電圧Ｖｄｒ（駆動信号Ｓｇのハイレベル時の電圧）を変化させる。

他方、第２制御部４０は、スイッチ電流Ｉｑ１のピーク目標値が電流しきい値Ｉｔｈ１より大きい場合には、トランジスタＱ１のオン抵抗が最小となるように駆動信号Ｓｇのレベルを制御する。すなわち、この場合、第２制御部４０は、駆動電源電圧Ｖｄｒが最大となるように電源電圧供給部５０を制御する。

第２制御部４０は、例えば帰還制御信号Ｓｆｂを一定のゲインで増幅する増幅回路であり、図１の例では、抵抗Ｒ４１、Ｒ４２、Ｒ４３及びＲ４４と演算増幅器４１を有する。演算増幅器４１の反転入力端子は、抵抗Ｒ４２を介して演算増幅器４１の出力に接続されるとともに、抵抗Ｒ４１を介してグランドに接続される。演算増幅器４１の非反転入力端子は、抵抗Ｒ４３を介して誤差増幅部３１の出力に接続されるともに、抵抗Ｒ４４を介してグランドに接続される。演算増幅器４１の出力信号である制御信号Ｓ４０は、帰還制御信号Ｓｆｂに比例して変化する。

［電源電圧供給部５０］
電源電圧供給部５０は、第２制御部４０から出力される制御信号Ｓ４０に応じて、駆動部２０に供給する駆動電源電圧Ｖｄｒを変化させる。

図１の例において、電源電圧供給部５０は、トランジスタＱ５１と抵抗Ｒ５１を有する。トランジスタＱ５１は、ｎｐｎ型のバイポーラトランジスタであり、そのコレクタに電源電圧Ｖｃｃが印加され、ベースに制御信号Ｓ４０が入力され、エミッタから駆動電源電圧Ｖｄｒが出力される。抵抗Ｒ５１は、トランジスタＱ５１のコレクタとベースの間に接続される。

図１に示す電源電圧供給部５０は、エミッタフォロア回路を構成しており、駆動電源電圧Ｖｄｒは制御信号Ｓ４０の電圧に対して電圧Ｖｂｅ（トランジスタＱ５１のベース−エミッタ間の電圧）だけ低い電圧となる。よって、駆動電源電圧Ｖｄｒは、制御信号Ｓ４０に従って変化する。

以降、演算増幅器４１が完全なレール・トゥ・レールの理想オペアンプであり、その電源として「Ｖｃｃ」とグランドレベルが与えられることとする。この場合、演算増幅器４１の出力範囲はグランドレベルから「Ｖｃｃ」となる。第２制御部４０のゲインを「Ｇ」とし、制御信号Ｓ４０の最大電圧を「Ｖｃｃ」とした場合、制御信号Ｓ４０が最大電圧「Ｖｃｃ」のときの帰還制御信号Ｓｆｂは「Ｖｃｃ／Ｇ」となる。帰還制御信号Ｓｆｂの電圧がこの「Ｖｃｃ／Ｇ」より高くなると、制御信号Ｓ４０は最大電圧「Ｖｃｃ」となり、駆動電源電圧Ｖｄｒは最大電圧「Ｖｃｃ−Ｖｂｅ」となるため、トランジスタＱ１のオン抵抗は最小となる。抵抗Ｒ１１の抵抗値を「ｒ１１」とすると、帰還制御信号Ｓｆｂの電圧「Ｖｃｃ／Ｇ」に対応する電流しきい値Ｉｔｈ１は次の式で表わされる。

［数１］
Ｉｔｈ１ ＝ Ｖｃｃ／（Ｇ×ｒ１１） …（１）

式（１）より、第２制御部４０を構成する増幅回路のゲインＧや抵抗Ｒ１１の抵抗値ｒ１１に適当な値を選択することによって、電流しきい値Ｉｔｈ１を所望の値に設定できることが分かる。

次に、上述した構成を有する本実施形態に係るスイッチング電源装置の動作について説明する。

まず、主回路１０の動作と電圧Ｖｏの制御について説明する。
クロックパルス発生回路３４のクロックパルスは、一定周期毎に短い期間ハイレベルになる。クロックパルスがハイレベルになると、スイッチ制御信号Ｓ３０がハイレベルとなり、これに応じて駆動信号Ｓｇもハイレベルとなるため、トランジスタＱ１はオンする。

トランジスタＱ１がオンすると、トランス１１の一次巻線Ｗ１に電圧Ｖｉが印加され、一次巻線Ｗ１にスイッチ電流Ｉｑ１が流れる。このとき、トランス１１の二次巻線Ｗ２の誘導電流は、ダイオードＤ１１によって阻止されるため流れない。従って、トランス１１には、一次巻線Ｗ１のスイッチ電流Ｉｑ１に応じた磁気エネルギーが蓄積されている。トランジスタＱ１がオンの間、スイッチ電流Ｉｑ１は時間の経過とともに増大し、トランス１１に蓄積されている磁気エネルギーもオン状態の時間の経過とともに増大する。

スイッチ電流Ｉｑ１が時間とともに大きくなり、帰還制御信号Ｓｆｂが示すピーク目標値を超えると（スイッチ電流信号Ｓ１１が帰還制御信号Ｓｆｂより高電位になると）、コンパレータ３３の出力信号がハイレベルとなり、フリップフロップ回路３５の出力のスイッチ制御信号Ｓ３０がローレベルとなる。これにより、駆動信号Ｓｇがローレベルとなって、トランジスタＱ１がオフする。

トランジスタＱ１がオフすると、一次巻線Ｗ１の電流がゼロになるため、この電流により生じていた磁界が維持されるように二次巻線Ｗ２において誘導電流が流れる。この誘導電流が、ダイオードＤ１１を通過してキャパシタＣ１に流れる。二次巻線Ｗ２の電流がキャパシタＣ１に流れることにより、出力端子Ｔ３とＴ４の間の電圧Ｖｏが上昇し、負荷ＲＬの抵抗値と電圧Ｖｏに応じた電流が負荷ＲＬに流れる。
またこのとき、一次巻線Ｗ１の電流がゼロになるため、コンパレータ３３の出力信号がローレベルに戻り、フリップフロップ回路３５の出力のスイッチ制御信号Ｓ３０はローレベルのまま保持される。

クロックパルス発生回路３４のクロックパルスが再びハイレベルになると、トランジスタＱ１がオフからオンに変化する。これにより、上述と同様に、スイッチ電流Ｉｑ１が帰還制御信号Ｓｆｂのピーク目標値を超えるまでトランジスタＱ１がオンする。クロックパルスが一定の周期でハイレベルになることにより、上述したトランジスタＱ１のスイッチング動作が繰り返され、キャパシタＣ１に電圧Ｖｏが発生する。

出力端子Ｔ３とＴ４の間の電圧Ｖｏが目標電圧Ｖｏ＿ｓｅｔに対して低下すると、誤差増幅部３１の帰還制御信号Ｓｆｂが上昇し、スイッチ電流Ｉｑ１のピーク目標値が大きくなる。これにより、トランジスタＱ１のオン期間においてトランス１１に蓄積される磁気エネルギーが大きくなり、トランジスタＱ１のオフ期間に二次巻線Ｗ２からキャパシタＣ１へ流れる電流が大きくなるため、電圧Ｖｏが上昇する。
一方、出力端子Ｔ３とＴ４の間の電圧Ｖｏが目標電圧Ｖｏ＿ｓｅｔに対して上昇すると、誤差増幅部３１の帰還制御信号Ｓｆｂが低下し、スイッチ電流Ｉｑ１のピーク目標値が小さくなる。これにより、トランジスタＱ１のオン期間においてトランス１１に蓄積される磁気エネルギーが小さくなり、トランジスタＱ１のオフ期間に二次巻線Ｗ２からキャパシタＣ１へ流れる電流が小さくなるため、電圧Ｖｏが低下する。
このような負帰還の動作により、電圧Ｖｏは目標電圧Ｖｏ＿ｓｅｔへ近づくように制御される。誤差増幅部３１のゲインが十分に高い場合、電圧Ｖｏは目標電圧Ｖｏ＿ｓｅｔとほぼ等しくなる。

次に、第２制御部４０による駆動電源電圧Ｖｄｒの制御と出力のリップルについて説明する。

帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値が電流しきい値Ｉｔｈ１（式（１））より小さい場合、帰還制御信号Ｓｆｂに比例して第２制御部４０の制御信号Ｓ４０が変化し、制御信号Ｓ４０に従って電源電圧供給部５０の駆動電源電圧Ｖｄｒが変化し、駆動電源電圧Ｖｄｒの変化に伴って駆動信号Ｓｇのハイレベルの電圧が変化する。すなわち、帰還制御信号Ｓｆｂが示すピーク目標値が小さくなるほど、これに従って駆動信号Ｓｇのハイレベルの電圧が低くなり、トランジスタＱ１のオン抵抗が大きくなる。また、帰還制御信号Ｓｆｂが示すピーク目標値が大きくなるほど、これに従って駆動信号Ｓｇのハイレベルの電圧が高くなり、トランジスタＱ１のオン抵抗が小さくなる。

帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値が小さいということは、電圧Ｖｏを目標電圧Ｖｏ＿ｓｅｔへ近づけるために必要とされるスイッチング動作１回あたりの伝送電力の目標値が小さいことを意味する。伝送電力の目標値が非常に小さくなり、最小の伝送電力（トランジスタＱ１のオン時間が最小値のときの伝送電力）よりも小さくなると、従来技術に係るスイッチング電源装置では、スイッチングの停止と発振が交互に繰り返される間欠動作の状態になる。ところが、図１に示すスイッチング電源装置では、上述したように、帰還制御信号Ｓｆｂが示すピーク目標値が電流しきい値Ｉｔｈ１（式（１））より小さい場合（すなわち、伝送電力の目標値がある程度小さい場合）、ピーク目標値が小さくなるほどトランジスタＱ１のオン抵抗が大きくなるように駆動信号Ｓｇのレベルが制御される。オン抵抗が大きくなるとトランジスタＱ１の損失が増えるため、オン抵抗が一定の場合に比べて、同じ伝送電力の目標値を達成するために必要なトランジスタＱ１のオン時間が長くなる。従って、伝送電力の目標値が小さくなるほど、トランジスタＱ１のオン時間が短くなる方向に変化し難くなる。これにより、トランジスタＱ１のオン時間が最小値に到達し難くなり、間欠動作が防止される。

図２は、出力端子Ｔ３とＴ４の間の電圧Ｖｏと駆動信号Ｓｇの波形を例示する図である。図２Ａは電圧Ｖｏの波形を示し、図２Ｂは駆動信号Ｓｇの波形を示す。
帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値が非常に小さい場合（伝送電力の目標値が最小の伝送電力に比べて小さい場合）、第２制御部４０による駆動信号Ｓｇのレベルの制御を行わないと、図２Ｂにおいて点線で示すような間欠動作の状態となる。そのため、電圧Ｖｏの波形には、図２Ａにおいて点線で示すようにリップルを生じる。一方、第２制御部４０の制御によって駆動信号Ｓｇのレベルが低下すると、図２Ｂにおいて実線で示すように一定周期のスイッチング動作が維持されるため、図２Ａにおいて実線で示すように間欠動作によるリップルは発生しない。

図３は、出力電力Ｗｏに対する駆動電源電圧Ｖｄｒ及び帰還制御信号Ｓｆｂの電圧Ｖｆｂの変化を示す図である。
入力電圧一定の場合、出力電力Ｗｏが増えると、スイッチング動作毎にトランス１１の一次側から二次側へ伝送すべき電力が増えるため、スイッチ電流Ｉｑ１のピーク目標値を示す電圧Ｖｆｂが上昇する。帰還制御信号Ｓｆｂの電圧Ｖｆｂが上昇すると、これに従って駆動電源電圧Ｖｄｒが上昇し、トランジスタＱ１のオン抵抗が小さくなる。駆動電源電圧Ｖｄｒが最大電圧に到達すると、電圧Ｖｆｂが上昇しても駆動電源電圧Ｖｄｒは最大電圧で一定となり、トランジスタＱ１のオン抵抗は最小となる。図３の例では、出力電力Ｗｏが小さい「Ａ」の範囲において、駆動電源電圧Ｖｄｒが電圧Ｖｆｂに従って変化し、出力電力Ｗｏが大きい「Ｂ］の範囲において、駆動電源電圧Ｖｄｒが最大電圧となる。
なお、図３中の点線は、第２制御部４０のゲイン「Ｇ」が様々に異なる場合における駆動電源電圧Ｖｄｒのグラフの例である。

以上説明したように、本実施形態に係るスイッチング電源装置によれば、一回のスイッチング動作においてトランジスタＱ１に流れるスイッチ電流Ｉｑ１のピーク値が小さくなるとトランジスタＱ１のオン抵抗が大きくなり、スイッチ電流Ｉｑ１のピーク値が大きくなると当該オン抵抗が小さくなるように、駆動部２０の駆動信号Ｓｇのレベルが制御される。
例えば目標電圧Ｖｏ＿ｓｅｔが入力電圧Ｖｉに比べて非常に低く負荷ＲＬが軽い場合、電圧Ｖｏを目標電圧Ｖｏ＿ｓｅｔへ近づけるために一回のスイッチング動作で入力側から出力側へ伝送すべき電力が非常に小さくなる。このような場合、もしトランジスタＱ１のオン抵抗を一定にしたまま電圧Ｖｏを目標電圧Ｖｏ＿ｓｅｔに近づける制御が行われると、トランジスタＱ１のオン時間が設定可能な最小値に到達してしまい、間欠的なスイッチング動作が発生することがある。しかしながら、一回のスイッチング動作で必要とされる伝送電力が小さくなると、一回のスイッチング動作においてトランジスタＱ１に流れるスイッチ電流Ｉｑ１のピーク値も小さくなる。そして、本実施形態に係るスイッチング電源装置では、スイッチ電流Ｉｑ１のピーク値が小さくなるにつれて、トランジスタＱのオン抵抗が大きくなるように駆動信号Ｓｇのレベルが制御される。オン抵抗が大きくなるとトランジスタＱ１の損失が大きくなるため、オン抵抗が一定の場合に比べて、同じ伝送電力を達成するために必要なトランジスタＱ１のオン時間が長くなる。すなわち、一回のスイッチング動作で必要とされる伝送電力が小さくなるにつれて、トランジスタＱ１のオン時間が短くなる方向に変化し難くなる。これにより、トランジスタＱ１のオン時間が最小値に到達し難くなり、間欠的なスイッチング動作を防止できる。従って、出力にリップルが生じることを防止できる。

また、本実施形態に係るスイッチング電源装置によれば、帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値が小さくなるほどトランジスタＱ１のオン抵抗が大きくなり、当該ピーク目標値が大きくなるほど当該オン抵抗が小さくなるように駆動信号Ｓｇのレベルが制御される。
仮にスイッチ電流Ｉｑ１のピークの測定値に応じてトランジスタＱ１の駆動信号Ｓｇのレベルが制御されるものとすると（例えば、後述する図１２のスイッチング電源装置）、スイッチ電流Ｉｑ１のピークの測定値に変化が現れるまで駆動信号Ｓｇのレベルが制御されなくなる。そのため、例えば負荷ＲＬが急激に変化した場合などにおいて、トランジスタＱ１のオン抵抗の変化が遅くなり、負帰還の遅れによる電圧Ｖｏの変動が生じ易くなる。一方、帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値は、電圧Ｖｏと目標電圧Ｖｏ＿ｓｅｔとの誤差に応じて素早く変化する。そのため、本実施形態に係るスイッチング電源装置では、負荷ＲＬの急変により電圧Ｖｏが変化すると、これに応じて帰還制御信号Ｓｆｂが素早く変化するため、駆動信号Ｓｇのレベルが直ちに制御される。これにより、トランジスタＱ１のオン抵抗の変化が速くなり、負帰還の応答が速くなるため、負荷ＲＬの急変による電圧Ｖｏの変動を生じ難くすることができる。

更に、本実施形態に係るスイッチング電源装置によれば、帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値が電流しきい値Ｉｔｈ１（式（１））より大きい場合、トランジスタＱ１のオン抵抗が最小となるように駆動信号Ｓｇのレベルが制御される。
これにより、一回のスイッチング動作で入力側から出力側へ伝送すべき電力が十分大きい状態（すなわち、間欠的なスイッチング動作が生じ難い状態）において、トランジスタＱ１のオン抵抗が最小に保たれるため、トランジスタＱ１の損失による効率の低下を効果的に抑えることができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図４は、第２の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図４に示すスイッチング電源装置は、図１に示すスイッチング電源装置における第２制御部４０及び電源電圧供給部５０を、次に述べる第２制御部４０Ａ及び電源電圧供給部５０Ａに置き換えたものである。

［第２制御部４０Ａ］
第２制御部４０Ａは、帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値が電流しきい値Ｉｔｈ１より小さい場合、ピーク目標値と電流しきい値Ｉｔｈ１との差に応じて駆動信号Ｓｇのレベルを変化させ、ピーク目標値が電流しきい値Ｉｔｈ１より大きい場合は、駆動信号Ｓｇのレベルを所定の最大値とする。

例えば第２制御部４０Ａは、電流しきい値Ｉｔｈ１を設定する電圧Ｖｔｈ１と帰還制御信号Ｓｆｂの電圧Ｖｆｂとの差を増幅する増幅回路を構成する。図４の例において、第２制御部４０Ａは、図１の第２制御部４０と同じ構成要素（抵抗Ｒ４１〜Ｒ４４及び演算増幅器４１）を有する。ただし、第２制御部４０Ａでは、抵抗Ｒ４１の一端に帰還制御信号Ｓｆｂが入力され、抵抗Ｒ４３の一端に電圧Ｖｔｈ１が入力される。第２制御部４０Ａにおける他の構成要素の接続関係は、第２制御部４０と同じである。

第２制御部４０Ａのゲインを「Ｇ」とし、第２制御部４０Ａが出力する制御信号Ｓ４０Ａの電圧を「Ｖｓｅｔ」とすると、電圧Ｖｓｅｔは次の式で表わされる。

［数２］
Ｖｓｅｔ ＝ Ｇ×（Ｖｔｈ１−Ｖｆｂ） …（２）

また、帰還制御信号Ｓｆｂが示すスイッチ電流Ｉｑ１のピーク目標値を「Ｉｐｋ」とし、抵抗Ｒ１１の抵抗値を「ｒ１１」とすると、電圧Ｖｓｅｔは次のように表わされる。

［数３］
Ｖｓｅｔ ＝ （Ｇ・ｒ１１）×（Ｉｔｈ１−Ｉｐｋ） …（３）

式（３）に示すように、電圧Ｖｓｅｔはピーク目標値Ｉｐｋと電流しきい値Ｉｔｈ１との差に比例する。ただし、電圧Ｖｓｅｔの範囲は「０」から「Ｖｃｃ」であるため、ピーク目標値Ｉｐｋが電流しきい値Ｉｔｈ１より大きい場合、電圧Ｖｓｅｔは「０」（グランドレベル）となる。

［電源電圧供給部５０Ａ］
電源電圧供給部５０Ａは、既に説明した電源電圧供給部５０と同様に、第２制御部４０Ａの制御信号Ｓ４０Ａに応じて駆動電源電圧Ｖｄｒを変化させる。ただし、図４における電源電圧供給部５０Ａは、制御信号Ｓ４０Ａの電圧上昇に応じて駆動電源電圧Ｖｄｒを低下させる点で、図１における電源電圧供給部５０と異なる。

図４の例に示す電源電圧供給部５０Ａは、図１の電源電圧供給部５０と同様の構成要素（Ｑ５１，Ｒ５１）を有するとともに、トランジスタＱ５２と、演算増幅器５１と、抵抗Ｒ５２を有する。トランジスタＱ５２は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＱ５２のコレクタがトランジスタＱ５１のベースに接続され、そのエミッタが抵抗Ｒ５２を介してグランドに接続され、そのベースが演算増幅器５１の出力端子に接続される。演算増幅器５１は、その反転入力端子がトランジスタＱ５２のエミッタに接続され、その非反転入力端子に制御信号Ｓ４０Ａが入力される。

演算増幅器５１の負帰還動作により、トランジスタＱ５２のエミッタの電圧は制御信号Ｓ４０Ａの電圧Ｖｓｅｔ（式（３））とほぼ等しくなる。抵抗Ｒ５２の抵抗値を「ｒ５２」、抵抗Ｒ５１の抵抗値を「ｒ５１」とし、トランジスタＱ５１のベース電流が抵抗Ｒ５１に流れる電流に比べて十分に小さいものとすると、駆動電源電圧Ｖｄｒは概ね次の式で表わされる。

［数４］
Ｖｄｒ ＝ Ｖｃｃ−（ｒ５１／ｒ５２）・Ｖｓｅｔ−Ｖｂｅ …（４）

ただし、「Ｖｂｅ」はトランジスタＱ５１のベース−エミッタ間の電圧である。抵抗比「ｒ５１／ｒ５２」を「Ｋ」とし、式（４）に式（３）を代入すると、駆動電源電圧Ｖｄｒは次式で表わされる。

［数５］
Ｉｔｈ１＞Ｉｐｋのとき：
Ｖｄｒ ＝ Ｖｃｃ−Ｖｂｅ−（Ｋ・Ｇ・ｒ１１）×（Ｉｔｈ１−Ｉｐｋ） …（５）
Ｉｔｈ１≦Ｉｐｋのとき：
Ｖｄｒ ＝ Ｖｃｃ−Ｖｂｅ …（５’）

式（５）より、ピーク目標値Ｉｐｋが電流しきい値Ｉｔｈ１より小さい場合、駆動電源電圧Ｖｄｒはピーク目標値Ｉｐｋと電流しきい値Ｉｔｈ１との差に従って変化する。すなわち、ピーク目標値Ｉｐｋが減少するとこれに従って駆動電源電圧Ｖｄｒが低下し、ピーク目標値Ｉｐｋが増大するとこれに従って駆動電源電圧Ｖｄｒが上昇する。また、ピーク目標値Ｉｐｋが電流しきい値Ｉｔｈ１より大きいか等しい場合は、式（５’）となる。

以上説明したように、本実施形態に係るスイッチング電源装置においても、スイッチ電流Ｉｑ１のピーク目標値Ｉｐｋが小さくなるほどトランジスタＱ１のオン抵抗が大きくなり、ピーク目標値Ｉｐｋが大きくなるほど当該オン抵抗が小さくなるように駆動信号Ｓｇのレベルが制御される。そのため、第１の実施形態に係るスイッチング電源装置と同様に、トランジスタＱ１の間欠的なスイッチング動作による出力のリップルの発生を有効に防止できる。

また、本実施形態に係るスイッチング電源装置では、電流しきい値Ｉｔｈ１と第２制御部４０ＡのゲインＧを独立に設定できるため、種々の動作条件に合わせてより柔軟に駆動信号Ｓｇのレベルを制御することができる。しかも、電流しきい値Ｉｔｈ１を電圧Ｖｔｈ１に応じて設定できるため、例えば負荷の条件などに合わせて電流しきい値Ｉｔｈ１を適宜変更することが可能である。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。
上述した第１、第２の実施形態に係るスイッチング電源装置は電流モード制御であるが、本実施形態に係るスイッチング電源装置では、電圧モード制御の例を示す。

図５に示すスイッチング電源装置は、主回路１０Ａと、第１制御部３０Ａと、第２制御部４０と、電源電圧供給部５０を有する。第２制御部４０及び電源電圧供給部５０は、図１に示すスイッチング電源装置における同一符号の構成要素と同じである。主回路１０Ａは、主回路１０（図１）における抵抗Ｒ１１を省略したものであり、他の構成は主回路１０と同じである。

第１制御部３０Ａは、出力端子Ｔ３とＴ４の間の電圧Ｖｏが目標電圧Ｖｏ＿ｓｅｔへ近づくように、トランジスタＱ１のオン期間の時間幅（パルス幅）を制御するスイッチ制御信号Ｓ３０を生成する。図５の例において、第１制御部３０Ａは、誤差増幅部３１とスイッチ制御部３２Ａを有する。

誤差増幅部３１は、図１における同一符号の構成要素と同じであり、電圧Ｖｏと目標電圧Ｖｏ＿ｓｅｔとの差を増幅した結果として帰還制御信号Ｓｆｂを出力する。

スイッチ制御部３２Ａは、トランジスタＱ１を反復的にオンさせるスイッチ制御信号Ｓ３０を生成するとともに、１回のスイッチング動作におけるトランジスタＱ１のオン期間の時間幅を帰還制御信号Ｓｆｂに応じて変化させるスイッチ制御信号Ｓ３０を生成する。

スイッチ制御部３２Ａは、例えば図５に示すように、三角波発生回路３６とコンパレータ３７を有する。三角波発生回路３６は、周期的な三角波（のこぎり波、逆のこぎり波を含む）を発生する。コンパレータ３７は、三角波発生回路３６から供給される三角波と帰還制御信号Ｓｆｂとを比較し、その比較結果に応じたスイッチ制御信号Ｓ３０を出力する。コンパレータ３７は、帰還制御信号Ｓｆｂの電圧Ｖｆｂが三角波のレベルより高い場合にハイレベルのスイッチ制御信号Ｓ３０を出力し、電圧Ｖｆｂが三角波のレベルより低い場合にローレベルのスイッチ制御信号Ｓ３０を出力する。

第１制御部３０Ａにおいて生成される帰還制御信号Ｓｆｂの電圧Ｖｆｂは、トランジスタＱ１のオン期間の時間幅を表わす。電圧Ｖｆｂが高くなるほどオンの時間が長くなり、電圧Ｖｆｂが低くなるほどオンの時間が短くなる。トランジスタＱ１のオン期間の時間幅を「Ｔｏｎ」とすると、時間幅Ｔｏｎは次の式で表わされる。

［数６］
Ｔｏｎ ＝ α・Ｖｆｂ …（６）

式（６）における係数αは、電圧Ｖｆｂを時間幅Ｔｏｎに変換する係数であり、一定の値を有する。

第２制御部４０は、帰還制御信号Ｓｆｂに応じて、オン期間の時間幅Ｔｏｎが時間しきい値Ｔｔｈより短い場合には、オン期間の時間幅Ｔｏｎが短くなるほどトランジスタＱ１のオン抵抗が大きくなり、オン期間の時間幅Ｔｏｎが長くなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。また第２制御部４０は、オン期間の時間幅Ｔｏｎが時間しきい値Ｔｔｈより長い場合は、トランジスタＱ１のオン抵抗が最小となるように駆動信号Ｓｇのレベルを制御する。

第２制御部４０のゲインを「Ｇ」とし、制御信号Ｓ４０の最大電圧を「Ｖｃｃ」とした場合、制御信号Ｓ４０が最大電圧「Ｖｃｃ」のときの帰還制御信号Ｓｆｂの電圧Ｖｆｂは「Ｖｃｃ／Ｇ」となる。電圧Ｖｆｂが「Ｖｃｃ／Ｇ」より高くなると、制御信号Ｓ４０は最大電圧「Ｖｃｃ」となり、駆動電源電圧Ｖｄｒは最大電圧「Ｖｃｃ−Ｖｂｅ」となるため、トランジスタＱ１のオン抵抗は最小となる。時間しきい値Ｔｔｈは、「Ｖｆｂ＝Ｖｃｃ／Ｇ」の場合におけるオン期間の時間幅Ｔｏｎに相当することから、次の式で表わされる。

［数７］
Ｔｔｈ ＝ （α／Ｇ）・Ｖｃｃ …（７）

式（７）より、第２制御部４０を構成する増幅回路のゲインＧや係数αに適当な値を選択することにより、時間しきい値Ｔｔｈを所望の値に設定できることが分かる。

上述した構成を有するスイッチング電源装置では、電圧Ｖｏが目標電圧Ｖｏ＿ｓｅｔに対して低下すると、帰還制御信号Ｓｆｂの電圧Ｖｆｂが上昇し、トランジスタＱ１のオン時間が長くなる。そのため、トランジスタＱ１のオン期間においてトランス１１に蓄積される磁気エネルギーが大きくなり、電圧Ｖｏが上昇する。一方、電圧Ｖｏが目標電圧Ｖｏ＿ｓｅｔに対して上昇すると、帰還制御信号Ｓｆｂの電圧Ｖｆｂが低下し、トランジスタＱ１のオン時間が短くなる。そのため、トランジスタＱ１のオン期間においてトランス１１に蓄積される磁気エネルギーが小さくなり、電圧Ｖｏが低下する。このような負帰還の動作により、電圧Ｖｏは目標電圧Ｖｏ＿ｓｅｔへ近づくように制御される。

ところで、主回路１０Ａのフライバック型コンバータは、負荷ＲＬが非常に軽くなった場合に電流不連続モードで動作する。電流不連続モードでは、トランジスタＱ１がオフの期間にトランス１１の磁気エネルギーが全て出力側に放出されるため、トランジスタＱ１に流れるスイッチ電流Ｉｑ１はオンの開始時にゼロとなり、オンの時間に比例して増大する。すなわち、トランジスタＱ１のスイッチ電流Ｉｑ１は、オン期間の時間幅Ｔｏｎに比例する。トランス１１の一次巻線のインダクタンスを「Ｌ」とすると、電流不連続モードにおけるスイッチ電流Ｉｑ１は概ね次の式で表わされる。

［数８］
Ｉｑ１ ＝ （Ｖｉ／Ｌ）・Ｔｏｎ …（８）

帰還制御信号Ｓｆｂが電圧Ｖｆｂを有する場合におけるスイッチ電流Ｉｑ１の電流値は、図１に示すスイッチング電源装置において帰還制御信号Ｓｆｂが指定するスイッチ電流Ｉｑ１のピーク目標値Ｉｐｋに相当する。ピーク目標値Ｉｐｋは、式（６）を式（８）に代入することにより、次の式で表わされる。

［数９］
Ｉｐｋ ＝ （α・Ｖｉ／Ｌ）・Ｖｆｂ …（９）

式（９）において、スイッチ電流Ｉｑ１のピーク目標値Ｉｐｋは帰還制御信号Ｓｆｂの電圧Ｖｆｂに比例する。従って、電流不連続モードにおいては、既に説明した図１のスイッチング電源装置と同様に、帰還制御信号Ｓｆｂの電圧Ｖｆｂに応じてスイッチ電流Ｉｑ１のピーク目標値Ｉｐｋが増減する。

駆動電源電圧Ｖｄｒが最大電圧（Ｖｃｃ−Ｖｂｅ）となる場合のスイッチ電流Ｉｑ１の電流値は、図１のスイッチング電源装置における電流しきい値Ｉｔｈ１に相当する。電流しきい値Ｉｔｈ１は、式（７）の「Ｔｔｈ」を式（８）の「Ｔｏｎ」に代入することにより、次の式で表わされる。

［数１０］
Ｉｔｈ１ ＝ （Ｖｉ／Ｌ）・（α／Ｇ）・Ｖｃｃ …（１０）

従って、主回路１０Ａのフライバック型コンバータが電流不連続モードで動作する場合、本実施形態に係るスイッチング電源装置では、図１のスイッチング電源装置と同様に駆動信号Ｓｇのレベルが制御される。例えば目標電圧Ｖｏ＿ｓｅｔが一定の値に固定されている（目標電圧Ｖｏ＿ｓｅｔが変更されない）ものとすると、トランジスタＱ１の間欠動作が生じ得るのは負荷ＲＬが非常に軽くなる場合であり、この場合、主回路１０Ａは電流不連続モードで動作する。従って、本実施形態に係るスイッチング電源装置によれば、図１のスイッチング電源装置と同様に、トランジスタＱ１の間欠的なスイッチング動作による出力のリップルの発生を防止できる。

＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。
図６は、第４の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図６に示すスイッチング電源装置は、図５に示すスイッチング電源装置における主回路１０Ａを主回路１０Ｂに変更し、第２制御部４０を第２制御部４０Ｂに変更したものであり、他の構成は図５に示すスイッチング電源装置と同じである。

主回路１０Ｂは、主回路１０Ａ（図５）と同様の構成を有するとともに、抵抗Ｒ１２とセンスアンプ１２を有する。
抵抗Ｒ１２は、負荷ＲＬに流れる電流Ｉｏを検出するための抵抗であり、図６の例では出力端子Ｔ４とキャパシタＣ１の一端との間の電流経路上に設けられている。

センスアンプ１２は、電流Ｉｏに応じて抵抗Ｒ１２に生じた電圧を増幅し、その増幅結果を電流検出信号Ｓ１２として第２制御部４０Ｂに出力する。なお、トランス１１の一次側と二次側が絶縁される場合、センスアンプ１２は例えばアイソレーションアンプ等を含んでいてもよい。

第２制御部４０Ｂは、電源電圧供給部５０を制御することにより、センスアンプ１２から出力される電流検出信号Ｓ１２に応じて、負荷ＲＬの電流Ｉｏが小さくなるほどトランジスタＱ１のオン抵抗が大きくなり、電流Ｉｏが大きくなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。また、第２制御部４０Ｂは、帰還制御信号Ｓｆｂに応じて、トランジスタＱ１のオン期間の時間幅Ｔｏｎが短くなるほどトランジスタＱ１のオン抵抗が大きくなり、時間幅Ｔｏｎが長くなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。

図６の例において、第２制御部４０Ｂは、図５に示す第２制御部４０と同様の構成（抵抗Ｒ４１〜Ｒ４４、演算増幅器４１）を有するとともに、乗算回路４２Ａを有する。乗算回路４２Ａは、演算増幅器４１の出力信号とセンスアンプ１２の電流検出信号Ｓ１２とを乗算し、その乗算結果を制御信号Ｓ４０Ｂとして電源電圧供給部５０に出力する。

図６に示すスイッチング電源装置によれば、負荷ＲＬの電流Ｉｏが一定の場合、制御信号Ｓ４０Ｂは演算増幅器４１の出力信号に比例して変化する。このとき、従来技術に係るスイッチング電源装置においてトランジスタＱ１の間欠動作を生じ得る程度に電流Ｉｏが微小であるとすると、図６に示すスイッチング電源装置は図５に示すスイッチング電源装置と同様に動作するとみなせる。従って、図６に示すスイッチング電源装置は、図５に示すスイッチング電源装置と同様に、トランジスタＱ１の間欠的なスイッチング動作を防止できる。

また、図６に示すスイッチング電源装置によれば、帰還制御信号Ｓｆｂの電圧Ｖｆｂが同一であっても（トランジスタＱ１のオン期間の時間幅Ｔｏｎが同じであっても）、負荷ＲＬの電流Ｉｏが大きくなるほど制御信号Ｓ４０Ｂの電圧が高くなり、これによりトランジスタＱ１のオン抵抗が小さくなる。

図５に示すスイッチング電源装置では、帰還制御信号Ｓｆｂが示すトランジスタＱ１のオン期間の時間幅Ｔｏｎが時間しきい値Ｔｔｈ（式（７））より短い場合、時間幅Ｔｏｎが短くなるほどトランジスタＱ１のオン抵抗が大きくなるように駆動信号Ｓｇのレベルが制御される。これは、時間幅Ｔｏｎが時間しきい値Ｔｔｈ（式（７））より短い場合に、主回路１０Ａのフライバック型コンバータが電流不連続モードで動作することを仮定しているからである。しかしながら、例えば目標電圧Ｖｏ＿ｓｅｔを広範囲に調節する場合や、入力電圧Ｖｉが大きく変動するような場合には、時間幅Ｔｏｎが時間しきい値Ｔｔｈ（式（７））より短くても、主回路１０Ａのフライバック型コンバータが電流連続モードで動作する可能性がある（例えば、入力電圧Ｖｉが高く目標電圧Ｖｏ＿ｓｅｔが低い場合）。主回路１０Ａが電流連続モードで動作すると、トランジスタＱ１のオンの開始時点からゼロより大きいスイッチ電流Ｉｑ１が流れ、スイッチング動作毎に伝送される電力が比較的大きくなるため、トランジスタＱ１の間欠動作は生じ難い。またこの場合、トランジスタＱ１のオン抵抗が大きくなると損失が増えて効率が低下するため、トランジスタＱ１のオン抵抗は小さいほうが望ましい。

これに対し、本実施形態に係るスイッチング電源装置では、帰還制御信号Ｓｆｂが示すトランジスタＱ１のオン期間の時間幅Ｔｏｎと、電流検出信号Ｓ１２が示す負荷ＲＬの電流Ｉｏの両方を加味して、駆動信号Ｓｇのレベルが制御される。すなわち、負荷ＲＬの電流Ｉｏが大きくなるにつれて、トランジスタＱ１のオン期間の時間幅Ｔｏｎが同一でも、トランジスタＱ１のオン抵抗が小さくなる。これにより、トランジスタＱ１のオン期間の時間幅Ｔｏｎが微小であっても、トランジスタＱ１のスイッチ電流Ｉｑ１が大きい場合（主回路１０Ｂのフライバック型コンバータが電流連続モードで動作する場合）には、トランジスタＱ１のオン抵抗を小さくして電力損失の増大を抑えることができる。

なお、図６に示すスイッチング電源装置では、帰還制御信号Ｓｆｂを増幅した信号（演算増幅器４１の出力信号）と電流検出信号Ｓ１２とを乗算回路４２Ａにおいて乗算しているが、本実施形態はこれに限定されない。例えば図７において示すように、この乗算回路４２Ａを加算回路４２Ｂに置き換えてもよい。すなわち、帰還制御信号Ｓｆｂを増幅した信号（演算増幅器４１の出力信号）と電流検出信号Ｓ１２とを加算回路４２Ｂにおいて加算し、この加算結果を制御信号４０Ｂとして電源電圧供給部５０に出力してもよい。

また、図６、図７に示すスイッチング電源装置では、負荷ＲＬに流れる電流Ｉｏに応じて駆動信号Ｓｇのレベルを制御しているが、これに限らず、スイッチ電流Ｉｑ１の平均値を示す他の種々の信号（例えばスイッチ電流Ｉｑ１をローパスフィルタにより平均化した信号）を用いて駆動信号Ｓｇのレベルを制御してもよい。

＜第５の実施形態＞
次に、本発明の第５の実施形態について説明する。
図８は、本発明の第５の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図８に示すスイッチング電源装置は、図６に示すスイッチング電源装置における第２制御部４０Ｂを第２制御部４０Ｃに置き換えたものであり、他の構成は図６に示すスイッチング電源装置と同じである。

第２制御部４０Ｃは、センスアンプ１２の電流検出信号Ｓ１２と第１制御部３０Ａの帰還制御信号Ｓｆｂに応じて、電流Ｉｏが電流しきい値Ｉｔｈ２より小さく、かつ、トランジスタＱ１のオン期間の時間幅Ｔｏｎが時間しきい値Ｔｔｈより短い場合には、時間幅Ｔｏｎが短くなるほどトランジスタＱ１のオン抵抗が大きくなり、時間幅Ｔｏｎが長くなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。他方、第２制御部４０Ｃは、電流Ｉｏが電流しきい値Ｉｔｈ２より大きいか、又は、時間幅Ｔｏｎが時間しきい値Ｔｔｈより長い場合には、トランジスタＱ１のオン抵抗が最小となるように駆動信号Ｓｇのレベルを制御する。

図８の例において、第２制御部４０Ｃは、図５に示す第２制御部４０と同様の構成（抵抗Ｒ４１〜Ｒ４４、演算増幅器４１）を有するとともに、コンパレータ４３を有する。コンパレータ４３は、センスアンプ１２の電流検出信号Ｓ１２の電圧Ｖｓｉが電圧Ｖｔｈ２より高くなるとハイレベル（電源電圧Ｖｃｃ）を出力し、電圧Ｖｓｉが電圧Ｖｔｈ２より低くなるとローレベル（グランドレベル）を出力する。コンパレータ４３の出力信号は、抵抗Ｒ４４を介して演算増幅器４１の非反転入力端子に入力される。

電流Ｉｏに対する電圧Ｖｓｉの変換比率を「Ｍ」とすると、電流しきい値Ｉｔｈ２は次の式で表わされる。

［数１１］
Ｉｔｈ２ ＝ Ｖｔｈ２／Ｍ …（１１）

図８に示すスイッチング電源装置によれば、負荷ＲＬの電流Ｉｏが電流しきい値Ｉｔｈ２（式（１１））より小さい場合、コンパレータ４３からローレベル（グランドレベル）の電圧が出力されるため、第２制御部４０Ｃは実質的に第２制御部４０と同じ回路となる。従って、この場合、図８に示すスイッチング電源装置は、図５に示すスイッチング電源装置と同様に動作するため、トランジスタＱ１の間欠的なスイッチング動作による出力のリップルの発生を防止できる。

他方、負荷ＲＬの電流Ｉｏが電流しきい値Ｉｔｈ２（式（１１））より大きい場合、演算増幅器４１から出力される制御信号Ｓ４０Ｃの電圧は、帰還制御信号Ｓｆｂの電圧Ｖｆｂに関わらず最高電圧（Ｖｃｃ）となる。そのため、駆動電源電圧Ｖｄｒが最高電圧（Ｖｃｃ−Ｖｂｅ）となり、トランジスタＱ１のオン抵抗は最小となる。従って、主回路１０Ｂのフライバック型コンバータが電流不連続モードで動作する程度に小さい電流Ｉｏを電流しきい値Ｉｔｈ２（式（１１））として設定することにより、電流連続モードで動作する場合にはトランジスタＱ１のオン抵抗を確実に最小の値に設定できる。これにより、電流連続モードにおいてトランジスタＱ１のオン抵抗が高くなることによる無駄な電力損失の増大を有効に防止できる。

なお、図８に示すスイッチング電源装置では、負荷ＲＬに流れる電流Ｉｏに応じて駆動信号Ｓｇのレベルを制御しているが、これに限らず、スイッチ電流Ｉｑ１の平均値を示す他の種々の信号を用いて駆動信号Ｓｇのレベルを制御してもよい。

＜第６の実施形態＞
次に、本発明の第６の実施形態について説明する。
図９は、第６の実施形態に係るスイッチング電源装置の構成の一例を示す図である。図９に示すスイッチング電源装置は、主回路１０と、第１制御部３０Ａと、第２制御部４０Ｃと、電源電圧供給部５０と、ピーク保持部４４を有する。主回路１０と電源電圧供給部５０は、図１に示すスイッチング電源装置おける同一符号の構成要素と同じである。第１制御部３０Ａは、図５に示すスイッチング電源装置における同一符号の構成要素と同じである。

ピーク保持部４４は、トランジスタＱ１に流れるスイッチ電流Ｉｑ１に応じたスイッチ電流信号Ｓ１１のピーク値を保持し、これを信号Ｓｐｋとしてコンパレータ４３に出力する。

図１０は、ピーク保持部４４の構成の一例を示す図である。図１０に示すピーク保持部４４は、演算増幅器４５及び４６と、ダイオードＤ４１及び４２と、キャパシタＣ４と、抵抗Ｒ４５を有する。演算増幅器４５の反転入力端子がダイオードＤ４２のアノードに接続され、その非反転入力端子にスイッチ電流信号Ｓ１１が入力され、その出力端子がダイオードＤ４２のカソードとダイオードＤ４１のアノードに接続される。演算増幅器４６の非反転入力端子がダイオードＤ４１のカソードに接続され、その反転入力端子と出力端子が演算増幅器４５の反転入力端子に接続される。キャパシタＣ４と抵抗Ｒ４５は、演算増幅器４６の非反転入力端子とグランドとの間において並列に接続される。

演算増幅器４６の出力端子に発生する信号Ｓｐｋは、キャパシタＣ４の電圧とほぼ等しくなる。スイッチ電流信号Ｓ１１が信号Ｓｐｋよりも高電位になると、演算増幅器４５の出力電圧が上昇してダイオードＤ４１が導通し、ダイオードＤ４１を通じてキャパシタＣ４が充電されることによりその電圧が上昇し、これにより信号Ｓｐｋの電圧が上昇する。スイッチ電流信号Ｓ１１が信号Ｓｐｋよりも低電位か同電位になると、演算増幅器４５の出力電圧が低下してダイオードＤ４１がオフし、ダイオードＤ４１を通じたキャパシタＣ４の充電が停止されることによりその電圧上昇が止まり、これにより信号Ｓｐｋの電圧上昇が止まる。その結果、信号Ｓｐｋはスイッチ電流信号Ｓ１１とほぼ同電位になる。信号Ｓｐｋに比べてスイッチ電流信号Ｓ１１の電位が低くなると、演算増幅器４５の出力電圧は信号Ｓｐｋに比べてダイオードＤ４２の順方向電圧分だけ低い電圧となり、ダイオードＤ４１はオフ状態に保たれる。従って、信号Ｓｐｋは、キャパシタＣ４の電圧とほぼ等しい電圧に保持される。

抵抗Ｒ４５は、信号Ｓｐｋに比べてスイッチ電流信号Ｓ１１の電位が低い状態が長く続く場合にキャパシタＣ４の電荷を放電させるための抵抗である。スイッチ電流信号Ｓ１１が信号Ｓｐｋに比べて低電位になると、抵抗Ｒ４５によりキャパシタＣ４の電荷が放電されるため、信号Ｓｐｋは徐々に低下し、最終的に信号Ｓｐｋはスイッチ電流信号Ｓ１１のピーク値と同じレベルまで低下する。抵抗Ｒ４５によるキャパシタＣ４の放電の速さ（キャパシタＣ４と抵抗Ｒ４５の時定数）は、トランジスタＱ１のスイッチング周期に対するキャパシタＣ４の電圧変動が電圧Ｖｔｈ３に比べて十分に小さく、スイッチング周期ごとにコンパレータ４３がレベル反転するような状態が生じ難くなるように設定される。

第２制御部４０Ｃは、ピーク保持部４４の信号Ｓｐｋと第１制御部３０Ａの帰還制御信号Ｓｆｂに応じて、スイッチ電流Ｉｑ１のピーク値が電流しきい値Ｉｔｈ３より小さく、かつ、トランジスタＱ１のオン期間の時間幅Ｔｏｎが時間しきい値Ｔｔｈより短い場合には、時間幅Ｔｏｎが短くなるほどトランジスタＱ１のオン抵抗が大きくなり、時間幅Ｔｏｎが長くなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。他方、第２制御部４０Ｃは、スイッチ電流Ｉｑ１のピーク値が電流しきい値Ｉｔｈ３より大きいか、又は、時間幅Ｔｏｎが時間しきい値Ｔｔｈより長い場合には、トランジスタＱ１のオン抵抗が最小となるように駆動信号Ｓｇのレベルを制御する。

図９の例において、第２制御部４０Ｃは、図８に示すスイッチング電源装置における同一符号の構成要素と同じである。ただし、コンパレータ４３には、電流検出信号Ｓ１２の替わりにピーク保持部４４の信号Ｓｐｋが入力され、電圧Ｖｔｈ２の替わりに電圧Ｖｔｈ３が入力される。

抵抗Ｒ１１の抵抗値を「ｒ１１」とすると、電流しきい値Ｉｔｈ３は次の式で表わされる。

［数１２］
Ｉｔｈ３ ＝ Ｖｔｈ３／ｒ１１ …（１２）

図９に示すスイッチング電源装置によれば、スイッチ電流Ｉｑ１のピーク値が電流しきい値Ｉｔｈ３（式（１２））より小さい場合、ピーク保持部４４の信号Ｓｐｋが電圧Ｖｔｈ３より低くなり、コンパレータ４３からローレベル（グランドレベル）の電圧が出力されるため、第２制御部４０Ｃは実質的に第２制御部４０と同じ回路となる。従って、この場合、図９に示すスイッチング電源装置は、図５に示すスイッチング電源装置と同様に動作するため、トランジスタＱ１の間欠的なスイッチング動作による出力のリップルの発生を防止できる。

他方、スイッチ電流Ｉｑ１のピーク値が電流しきい値Ｉｔｈ３（式（１２））より大きい場合、演算増幅器４１から出力される制御信号Ｓ４０Ｃの電圧は、帰還制御信号Ｓｆｂの電圧Ｖｆｂに関わらず最高電圧（Ｖｃｃ）となる。そのため、駆動電源電圧Ｖｄｒが最高電圧（Ｖｃｃ−Ｖｂｅ）となり、トランジスタＱ１のオン抵抗は最小となる。従って、主回路１０のフライバック型コンバータが電流不連続モードで動作する程度に小さいスイッチ電流Ｉｑ１のピーク値を電流しきい値Ｉｔｈ３（式（１２））として設定することにより、電流連続モードで動作する場合にはトランジスタＱ１のオン抵抗を確実に最小の値に設定できる。これにより、電流連続モードにおいてトランジスタＱ１のオン抵抗が高くなることによる無駄な電力損失の増大を有効に防止できる。

また、図９に示すスイッチング電源装置では、負荷ＲＬの急激な増大などによってトランジスタＱ１のスイッチ電流Ｉｑ１が急激に大きくなると、ピーク保持部４４の信号Ｓｐｋが直ちに大きくなり、トランジスタＱ１のオン抵抗が速やかに最小値となる。従って、スイッチ電流Ｉｑ１の平均値に応じて駆動信号Ｓｇのレベルが制御される第５の実施形態に係るスイッチング電源装置に比べて、スイッチ電流Ｉｑ１の急激な増大に素早く応答することが可能となり、負帰還制御系の応答速度を向上できるとともに、トランジスタＱ１の損失と発熱を微小に抑えることができる。

＜第７の実施形態＞
次に、本発明の第７の実施形態について説明する。図１１は、第７の実施形態に係るスイッチング電源装置の構成の一例を示す図である。
図１１に示すスイッチング電源装置は、主回路１０Ｃと、第１制御部３０Ａと、第２制御部４０Ｄと、電源電圧供給部５０と、抵抗Ｒ１２を有する。第１制御部３０Ａ及び電源電圧供給部５０は、図５に示すスイッチング電源装置における同一符号の構成要素と同じである。主回路１０Ｃは、主回路１０Ａ（図５）に抵抗Ｒ１２を追加したものである。抵抗Ｒ１２は、図６に示すスイッチング電源装置における同一符号の構成要素と同じである。

第２制御部４０Ｄは、負荷ＲＬに流れる電流Ｉｏに応じて、電流Ｉｏが電流しきい値Ｉｔｈ２より小さい場合には、電流Ｉｏが小さくなるほどトランジスタＱ１のオン抵抗が大きくなり、電流Ｉｏが大きくなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。また、第２制御部４０Ｄは、電流Ｉｏが電流しきい値Ｉｔｈ２より大きい場合には、トランジスタＱ１のオン抵抗が最小となるように駆動信号Ｓｇのレベルを制御する。

図１１の例において、第２制御部４０Ｄは、図５に示す第２制御部４０と同様の構成（抵抗Ｒ４１〜Ｒ４４、演算増幅器４１）を有する。ただし、抵抗Ｒ４１の一端は抵抗Ｒ１２の一端とキャパシタＣ１の一端に接続され、抵抗Ｒ４３の一端は抵抗Ｒ１２の一端と出力端子Ｔ４に接続される。

第２制御部４０Ｄのゲインを「Ｇ」とし、第２制御部４０Ｄが出力する制御信号Ｓ４０Ｄの最大電圧を「Ｖｃｃ」とし、抵抗Ｒ１２の抵抗値を「ｒ１２」とすると、制御信号Ｓ４０Ｄが最大電圧「Ｖｃｃ」となる場合の電流Ｉｏの値である電流しきい値Ｉｔｈ２は、次の式で表わされる。

［数１３］
Ｉｔｈ２ ＝ Ｖｃｃ／（Ｇ×ｒ１２） …（１３）

式（１３）より、第２制御部４０ＤのゲインＧや抵抗Ｒ１２の抵抗値ｒ１２に適当な値を選択することによって、電流しきい値Ｉｔｈ２を所望の値に設定できることが分かる。

電流不連続モードにおいて、目標電圧Ｖｏ＿ｓｅｔが一定の値に固定されている（目標電圧Ｖｏ＿ｓｅｔが変更されない）ものとすると、電流Ｉｏの大きさは、スイッチ電流Ｉｑ１のピーク値の大きさにほぼ比例し、その比例係数は一定となる。従って、電流Ｉｏが小さくなるとトランジスタＱ１のオン抵抗が大きくなり、電流Ｉｏが大きくなるとトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御することは、スイッチ電流Ｉｑ１のピーク値が小さくなるとトランジスタＱ１のオン抵抗が大きくなり、スイッチ電流Ｉｑ１のピーク値が大きくなると当該オン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御することと同じである。従って、図１に示すスイッチング電源装置と同様に、トランジスタＱ１の間欠的なスイッチング動作による出力のリップルの発生を防止できる。

また、図１１に示すスイッチング電源装置では、電流Ｉｏが電流しきい値Ｉｔｈ２（式（１３））より大きい場合にトランジスタＱ１のオン抵抗が最小となる。そのため、一回のスイッチング動作で入力側から出力側へ伝送すべき電力が十分大きい状態（すなわち、間欠的なスイッチング動作が生じ難い状態）において、トランジスタＱ１のオン抵抗が最小に保たれるため、トランジスタＱ１の損失による効率の低下を効果的に抑えることができる。

なお、目標電圧Ｖｏ＿ｓｅｔが変更される場合には、電流Ｉｏの大きさとスイッチ電流Ｉｑ１のピーク値との比例係数も目標電圧Ｖｏ＿ｓｅｔに応じて変化するため、電流しきい値Ｉｔｈ２（式（１３））が適切な範囲から逸脱してしまう可能性がある。従って、本実施形態の他の例では、第２制御部４０ＤのゲインＧや抵抗Ｒ１２の抵抗値ｒ１２を目標電圧Ｖｏ＿ｓｅｔに応じて変化させることにより、トランジスタＱ１の間欠的なスイッチング動作を防止する適切な範囲に電流しきい値Ｉｔｈ２が含まれるようにしてもよい。

また、図１１に示すスイッチング電源装置では、負荷ＲＬに流れる電流Ｉｏに応じて駆動信号Ｓｇのレベルを制御しているが、これに限らず、スイッチ電流Ｉｑ１の平均値を示す他の種々の信号を用いて駆動信号Ｓｇのレベルを制御してもよい。

＜第８の実施形態＞
次に、本発明の第８の実施形態について説明する。図１２は、第８の実施形態に係るスイッチング電源装置の構成の一例を示す図である。
図１２に示すスイッチング電源装置は、主回路１０と、第１制御部３０Ａと、第２制御部４０Ｅと、電源電圧供給部５０と、ピーク保持部４４を有する。主回路１０及び電源電圧供給部５０は、図１に示すスイッチング電源装置における同一符号の構成要素と同じである。第１制御部３０Ａは、図５に示すスイッチング電源装置における同一符号の構成要素と同じである。ピーク保持部４４は、図９に示すスイッチング電源装置における同一符号の構成要素と同じである。

第２制御部４０Ｅは、ピーク保持部４４の信号Ｓｐｋに応じて、スイッチ電流Ｉｑ１のピーク値が電流しきい値Ｉｔｈ３より小さい場合には、スイッチ電流Ｉｑ１のピーク値が小さくなるほどトランジスタＱ１のオン抵抗が大きくなり、スイッチ電流Ｉｑ１のピーク値が大きくなるほどトランジスタＱ１のオン抵抗が小さくなるように駆動信号Ｓｇのレベルを制御する。他方、第２制御部４０Ｅは、スイッチ電流Ｉｑ１のピーク値が電流しきい値Ｉｔｈ３より大きい場合、トランジスタＱ１のオン抵抗が最小となるように駆動信号Ｓｇのレベルを制御する。

図１２の例において、第２制御部４０Ｅは、図５に示す第２制御部４０と同様の構成（抵抗Ｒ４１〜Ｒ４４、演算増幅器４１）を有する。ただし、抵抗Ｒ４１の一端はグランドに接続され、抵抗Ｒ４３の一端にはピーク保持部４４の信号Ｓｐｋが入力される。

第２制御部４０Ｅのゲインを「Ｇ」とし、第２制御部４０Ｅが出力する制御信号Ｓ４０Ｅの最大電圧を「Ｖｃｃ」とし、抵抗Ｒ１１の抵抗値を「ｒ１１」とすると、制御信号Ｓ４０Ｅが最大電圧「Ｖｃｃ」となる場合のスイッチ電流Ｉｑ１の値である電流しきい値Ｉｔｈ３は、次の式で表わされる。

［数１４］
Ｉｔｈ３ ＝ Ｖｃｃ／（Ｇ×ｒ１１） …（１４）

式（１４）より、第２制御部４０ＥのゲインＧや抵抗Ｒ１１の抵抗値ｒ１１に適当な値を選択することによって、電流しきい値Ｉｔｈ３を所望の値に設定できることが分かる。

図１２に示すスイッチング電源装置では、スイッチ電流Ｉｑ１のピーク値が小さくなるとトランジスタＱ１のオン抵抗が大きくなり、スイッチ電流Ｉｑ１のピーク値が大きくなると当該オン抵抗が小さくなるように駆動信号Ｓｇのレベルが制御される。従って、図１に示すスイッチング電源装置と同様に、トランジスタＱ１の間欠的なスイッチング動作による出力のリップルの発生を防止できる。

また、図１２に示すスイッチング電源装置では、スイッチ電流Ｉｑ１のピーク値が電流しきい値Ｉｔｈ３（式（１４））より大きい場合にトランジスタＱ１のオン抵抗が最小となる。そのため、一回のスイッチング動作で入力側から出力側へ伝送すべき電力が十分大きい状態（すなわち、間欠的なスイッチング動作が生じ難い状態）において、トランジスタＱ１のオン抵抗が最小に保たれるため、トランジスタＱ１の損失による効率の低下を効果的に抑えることができる。

更に、図１２に示すスイッチング電源装置では、負荷ＲＬの急激な増大などによってトランジスタＱ１のスイッチ電流Ｉｑ１が急激に大きくなると、ピーク保持部４４の信号Ｓｐｋが直ちに大きくなり、トランジスタＱ１のオン抵抗が速やかに最小値となる。そのため、スイッチ電流Ｉｑ１の平均値に応じてトランジスタＱ１のオン抵抗が制御される図１１に示すスイッチング電源装置に比べて、負帰還制御系の応答速度を向上できるとともに、トランジスタＱ１の損失と発熱を微小に抑えることができる。

＜その他の実施形態＞
ここまで本発明の幾つかの実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、更に種々のバリエーションを含んでいる。

上述した各実施形態では、主回路としてフライバック型コンバータを備えているが、スイッチング方式はこれに限定されない。
例えば、第３の実施形態のスイッチング電源装置（図５）における主回路１０Ａのスイッチング方式は、図１３〜図１５において示すように、別のスイッチング方式へ変更可能である。図１３に示すスイッチング電源装置において、主回路１０Ｄはフォワード型コンバータを構成する。図１４に示すスイッチング電源装置において、主回路１０Ｅはフルブリッジ型コンバータを構成する。図１５に示すスイッチング電源装置において、主回路１０Ｆは降圧型コンバータを構成する。
他の実施形態に係るスイッチング電源装置についても、主回路のスイッチング方式をフライバック型コンバータ以外のものに変更可能である。

また、上述した各実施形態では、電源電圧供給部においてドロッパ型の電源回路が用いられているが、本発明はこれに限定されない。本発明の他の実施形態では、例えば図１６において示すように、電源電圧供給部にスイッチング方式の電源回路を用いてもよい。

図１６に示す電源電圧供給部５０Ｂは、降圧型コンバータを例示しており、トランジスタＱ５３と、ダイオードＤ５と、インダクタＬ５と、キャパシタＣ５と、抵抗Ｒ５２と、駆動回路５４と、コンパレータ５１及び５２と、三角波発生回路５３を有する。
ｎ型ＭＯＳＦＥＴのトランジスタＱ５３は、ドレインが電源電圧Ｖｃｃの入力端子に接続され、ソースがインダクタＬ５を介して駆動電源電圧Ｖｄｒの出力端子に接続される。ダイオードＤ５のカソードはトランジスタＱ５のソースに接続され、そのアノードはグランドに接続され、そのゲートは抵抗Ｒ５２を介して駆動回路５４の出力端子に接続される。キャパシタＣ５は、駆動電源電圧Ｖｄｒの出力端子とグランドの間に接続される。コンパレータ５１は、第２制御部４０の制御信号Ｓ４０が駆動電源電圧Ｖｄｒより高電位の場合にハイレベルの信号を出力し、制御信号Ｓ４０が駆動電源電圧Ｖｄｒより低電位の場合にローレベルの信号を出力する。コンパレータ５２は、三角波発生回路５３の三角波がコンパレータ５１の出力信号より高電位の場合にローレベルの信号を出力し、三角波がコンパレータ５１の出力信号より低電位の場合にハイレベルの信号を出力する。駆動回路５４は、コンパレータ５２の出力信号がハイレベルの場合にハイレベルの駆動信号を出力してトランジスタＱ５３をオンさせ、コンパレータ５２の出力信号がローレベルの場合にローレベルの駆動信号を出力してトランジスタＱ５３をオフさせる。
上記の構成によれば、第２制御部４０の制御信号Ｓ４０が駆動電源電圧Ｖｄｒに対して高電位になると、スイッチング周期におけるトランジスタＱ５３のオン時間が長くなるため、インダクタＬ５の電流が増え、駆動電源電圧Ｖｄｒが上昇する。逆に、第２制御部４０の制御信号Ｓ４０が駆動電源電圧Ｖｄｒに対して低電位になると、トランジスタＱ５３のオン時間が短くなるため、インダクタＬ５の電流が減り、駆動電源電圧Ｖｄｒが低下する。これにより、駆動電源電圧Ｖｄｒは制御信号Ｓ４０の電位へ近づくように制御される。
なお、電源電圧供給部の電源回路のスイッチング方式は上述した降圧型コンバータに限定されるものではなく、他の様々なスイッチング方式を適用可能である。

更に、上述した各実施形態では、第２制御部の制御によって半導体スイッチ素子の駆動信号のレベルが連続的に変化する例を挙げたが、本発明はこの例に限定されない。本発明の他の実施形態では、第２制御部の制御によって駆動信号のレベルが非連続的に変化してもよい。例えば、第２制御部の制御に応じて駆動部の電源電圧が段階的に変化し、この電源電圧の変化に応じて駆動信号のレベルが段階的に変化してもよい。

また、上述した各実施形態では、第１制御部において、出力電圧を目標電圧に近づける負帰還制御が行われているが、本発明はこの例に限定されない。本発明の他の実施形態では、出力電流や出力電力を目標値に近づける負帰還制御が行われてもよい。また、本発明の更に他の実施形態では、入力電圧や入力電流、入力電力を目標値へ近づける負帰還制御が行われてもよい。

上述した実施形態に基づいて把握される本発明の技術思想に関して、以下の付記を開示する。

［付記１］
スイッチング動作を繰り返す半導体スイッチ素子を備え、当該スイッチング動作の度に前記半導体スイッチ素子に流れる電流に応じた電力が入力側から出力側へ断続的に伝送されるスイッチング電源装置であって、
入力端子において入力される若しくは出力端子において出力される電圧、電流又は電力が目標値へ近づくように、前記半導体スイッチ素子の前記スイッチング動作を制御するスイッチ制御信号を生成する第１制御部と、
前記スイッチ制御信号に応じて前記半導体スイッチ素子をオン又はオフさせる駆動信号を生成する駆動部と、
１回の前記スイッチング動作において前記半導体スイッチ素子に流れる電流のピーク値が小さくなると前記半導体スイッチ素子のオン抵抗が大きくなり、前記電流のピーク値が大きくなると当該オン抵抗が小さくなるように、前記駆動部の前記駆動信号のレベルを制御する第２制御部と
を有するスイッチング電源装置。

［付記２］
前記第２制御部は、前記電圧、前記電流又は前記電力を前記目標値へ近づけるように動作する帰還制御系において前記第１制御部が生成する帰還制御信号に応じて、前記駆動信号のレベルを制御する、
付記１に記載のスイッチング電源装置。

［付記３］
前記第１制御部は、
前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
前記半導体スイッチ素子を反復的にオンさせる前記スイッチ制御信号を生成するとともに、前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号と前記帰還制御信号とを比較し、当該比較の結果に応じて、前記半導体スイッチ素子の電流が前記帰還制御信号に応じたピーク目標値に達すると前記半導体スイッチ素子をオフさせる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
付記２に記載のスイッチング電源装置。

［付記４］
前記第２制御部は、
前記ピーク目標値が第１の電流しきい値より小さい場合には、前記ピーク目標値が小さくなるほど前記オン抵抗が大きくなり、前記ピーク目標値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記ピーク目標値が前記第１の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記３に記載のスイッチング電源装置。

［付記５］
前記第２制御部は、
前記ピーク目標値が前記第１の電流しきい値より小さい場合には、前記ピーク目標値の変化量と前記駆動信号のレベルの変化量とが比例するように、前記ピーク目標値に従って前記駆動信号のレベルを変化させ、
前記ピーク目標値が前記第１の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
付記４に記載のスイッチング電源装置。

［付記６］
前記第２制御部は、
前記ピーク目標値が前記第１の電流しきい値より小さい場合には、前記ピーク目標値と前記第１の電流しきい値との差に応じて前記駆動信号のレベルを変化させ、
前記ピーク目標値が前記第１の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
付記４に記載のスイッチング電源装置。

［付記７］
前記第１制御部は、
前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
前記半導体スイッチ素子を反復的にオンさせるとともに、１回の前記スイッチング動作における前記半導体スイッチ素子のオン期間の時間幅を前記帰還制御信号に応じて変化させる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
付記２に記載のスイッチング電源装置。

［付記８］
前記第２制御部は、前記帰還制御信号に応じて、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記７に記載のスイッチング電源装置。

［付記９］
前記第２制御部は、
前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記帰還制御信号に応じて、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御する、
付記７に記載のスイッチング電源装置。

［付記１０］
前記第２制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とを加算若しくは乗算した結果に応じて前記駆動信号のレベルを制御する、
付記９に記載のスイッチング電源装置。

［付記１１］
前記第２制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とに応じて、
前記半導体スイッチ素子の電流の平均値が第２の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記半導体スイッチ素子の電流平均値が前記第２の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記７に記載のスイッチング電源装置。

［付記１２］
前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
前記第２制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値と前記帰還制御信号とに応じて、
前記半導体スイッチ素子の電流ピーク値が第３の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
前記半導体スイッチ素子の電流ピーク値が前記第３の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記７に記載のスイッチング電源装置。

［付記１３］
前記第２制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、前記半導体スイッチ素子の電流の平均値が第２の電流しきい値より小さい場合には、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流の平均値が前記第２の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記１に記載のスイッチング電源装置。

［付記１４］
前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
前記第２制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値に応じて、前記半導体スイッチ素子の電流ピーク値が第３のしきい値より小さい場合には、当該電流ピーク値が小さくなるほど前記オン抵抗が大きくなり、当該電流ピーク値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流ピーク値が前記第３のしきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
付記１に記載のスイッチング電源装置。

［付記１５］
前記第２制御部の制御に応じて前記駆動部に供給する電源電圧を変化させる電源電圧供給部を有する、
付記１乃至１４の何れか一項に記載のスイッチング電源装置。

５…入力側電圧源
１０、１０Ａ〜１０Ｆ…主回路
１１…トランス
１２…センスアンプ
２０…駆動部
３０、３０Ａ…第１制御部、
３１…誤差増幅部、
３２、３２Ａ…スイッチ制御部、
３３、３７、４３…コンパレータ
３４…クロックパルス発生回路
３５…フリップフロップ回路
３６…三角波発生回路
４０、４０Ａ〜４０Ｅ…第２制御部
４１…演算増幅器
４２Ａ…乗算回路
４２Ｂ…加算回路
４４…ピーク保持部
５０、５０Ａ…電源電圧供給部
Ｑ１…トランジスタ
Ｔ１、Ｔ２…入力端子
Ｔ３、Ｔ４ …出力端子
ＲＬ…負荷

Claims (15)

1. スイッチング動作を繰り返す半導体スイッチ素子を備え、当該スイッチング動作の度に前記半導体スイッチ素子に流れる電流に応じた電力が入力側から出力側へ断続的に伝送されるスイッチング電源装置であって、
   入力端子において入力される若しくは出力端子において出力される電圧、電流又は電力が目標値へ近づくように、前記半導体スイッチ素子の前記スイッチング動作を制御するスイッチ制御信号を生成する第１制御部と、
   前記スイッチ制御信号に応じて前記半導体スイッチ素子をオン又はオフさせる駆動信号を生成する駆動部と、
   １回の前記スイッチング動作において前記半導体スイッチ素子に流れる電流のピーク値が小さくなると前記半導体スイッチ素子のオン抵抗が大きくなり、前記電流のピーク値が大きくなると当該オン抵抗が小さくなるように、前記駆動部の前記駆動信号のレベルを制御する第２制御部と
   を有するスイッチング電源装置。
2. 前記第２制御部は、前記電圧、前記電流又は前記電力を前記目標値へ近づけるように動作する帰還制御系において前記第１制御部が生成する帰還制御信号に応じて、前記駆動信号のレベルを制御する、
   請求項１に記載のスイッチング電源装置。
3. 前記第１制御部は、
   前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
   前記半導体スイッチ素子を反復的にオンさせる前記スイッチ制御信号を生成するとともに、前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号と前記帰還制御信号とを比較し、当該比較の結果に応じて、前記半導体スイッチ素子の電流が前記帰還制御信号に応じたピーク目標値に達すると前記半導体スイッチ素子をオフさせる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
   請求項２に記載のスイッチング電源装置。
4. 前記第２制御部は、
   前記ピーク目標値が第１の電流しきい値より小さい場合には、前記ピーク目標値が小さくなるほど前記オン抵抗が大きくなり、前記ピーク目標値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
   前記ピーク目標値が前記第１の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
   請求項３に記載のスイッチング電源装置。
5. 前記第２制御部は、
   前記ピーク目標値が前記第１の電流しきい値より小さい場合には、前記ピーク目標値の変化量と前記駆動信号のレベルの変化量とが比例するように、前記ピーク目標値に従って前記駆動信号のレベルを変化させ、
   前記ピーク目標値が前記第１の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
   請求項４に記載のスイッチング電源装置。
6. 前記第２制御部は、
   前記ピーク目標値が前記第１の電流しきい値より小さい場合には、前記ピーク目標値と前記第１の電流しきい値との差に応じて前記駆動信号のレベルを変化させ、
   前記ピーク目標値が前記第１の電流しきい値より大きい場合には、前記駆動信号のレベルを所定の最大値とする、
   請求項４に記載のスイッチング電源装置。
7. 前記第１制御部は、
   前記電圧、前記電流又は前記電力に応じた信号と前記目標値を示す信号との差を増幅した結果として前記帰還制御信号を出力する誤差増幅部と、
   前記半導体スイッチ素子を反復的にオンさせるとともに、１回の前記スイッチング動作における前記半導体スイッチ素子のオン期間の時間幅を前記帰還制御信号に応じて変化させる前記スイッチ制御信号を生成するスイッチ制御部とを含む、
   請求項２に記載のスイッチング電源装置。
8. 前記第２制御部は、前記帰還制御信号に応じて、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
   請求項７に記載のスイッチング電源装置。
9. 前記第２制御部は、
   前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
   前記帰還制御信号に応じて、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御する、
   請求項７に記載のスイッチング電源装置。
10. 前記第２制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とを加算若しくは乗算した結果に応じて前記駆動信号のレベルを制御する、
    請求項９に記載のスイッチング電源装置。
11. 前記第２制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号と前記帰還制御信号とに応じて、
    前記半導体スイッチ素子の電流の平均値が第２の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
    前記半導体スイッチ素子の電流平均値が前記第２の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
    請求項７に記載のスイッチング電源装置。
12. 前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
    前記第２制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値と前記帰還制御信号とに応じて、
    前記半導体スイッチ素子の電流ピーク値が第３の電流しきい値より小さく、かつ、前記オン期間の時間幅が所定の時間しきい値より短い場合には、前記オン期間の時間幅が短くなるほど前記オン抵抗が大きくなり、前記オン期間の時間幅が長くなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、
    前記半導体スイッチ素子の電流ピーク値が前記第３の電流しきい値より大きいか、又は、前記オン期間の時間幅が前記時間しきい値より長い場合は、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
    請求項７に記載のスイッチング電源装置。
13. 前記第２制御部は、前記半導体スイッチ素子に流れる電流の平均値を示す信号に応じて、前記半導体スイッチ素子の電流の平均値が第２の電流しきい値より小さい場合には、当該電流の平均値が小さくなるほど前記オン抵抗が大きくなり、当該電流の平均値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流の平均値が前記第２の電流しきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
    請求項１に記載のスイッチング電源装置。
14. 前記半導体スイッチ素子に流れる電流に応じたスイッチ電流信号のピーク値を保持するピーク保持部を有し、
    前記第２制御部は、前記ピーク保持部に保持される前記スイッチ電流信号のピーク値に応じて、前記半導体スイッチ素子の電流ピーク値が第３のしきい値より小さい場合には、当該電流ピーク値が小さくなるほど前記オン抵抗が大きくなり、当該電流ピーク値が大きくなるほど前記オン抵抗が小さくなるように前記駆動信号のレベルを制御し、当該電流ピーク値が前記第３のしきい値より大きい場合には、前記オン抵抗が最小となるように前記駆動信号のレベルを制御する、
    請求項１に記載のスイッチング電源装置。
15. 前記第２制御部の制御に応じて前記駆動部に供給する電源電圧を変化させる電源電圧供給部を有する、
    請求項１乃至１４の何れか一項に記載のスイッチング電源装置。