JP2016066700A - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP2016066700A
JP2016066700A JP2014194626A JP2014194626A JP2016066700A JP 2016066700 A JP2016066700 A JP 2016066700A JP 2014194626 A JP2014194626 A JP 2014194626A JP 2014194626 A JP2014194626 A JP 2014194626A JP 2016066700 A JP2016066700 A JP 2016066700A
Authority
JP
Japan
Prior art keywords
emitter
power semiconductor
gate
terminal
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014194626A
Other languages
Japanese (ja)
Inventor
英一 井出
Hidekazu Ide
英一 井出
大西 正己
Masami Onishi
正己 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014194626A priority Critical patent/JP2016066700A/en
Publication of JP2016066700A publication Critical patent/JP2016066700A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor module having excellent assemblability and capable of being downsized.SOLUTION: A power semiconductor module comprises: a power semiconductor element; an emitter conductor electrically connected to an emitter pad of the power semiconductor element via a metal junction member; a gate conductor connected to a gate pad of the power semiconductor element via the metal junction member; and a first insulating substrate on which the emitter conductor and the gate conductor are mounted. The emitter conductor protrudes toward the emitter pad and includes a protrusion connected to the emitter pad via the metal junction member. The gate conductor includes a projection formed along a protrusion direction of the protrusion. The projection includes an adjustment part for adjusting the height of the projection in the protrusion direction.SELECTED DRAWING: Figure 6

Description

本発明はパワー半導体モジュールに関し、特に大電流を制御する電力変換用のパワー半導体モジュールに関する。   The present invention relates to a power semiconductor module, and more particularly to a power semiconductor module for power conversion that controls a large current.

近年、省エネのためにパワー半導体デバイスと呼ばれる半導体素子のスイッチングを利用した高効率な電力変換装置が自動車、鉄道、産業機器、電力機器等広い分野で利用されている。パワー半導体デバイスは、大電流をスイッチング制御するMOSFETチップやIGBTチップと、スイッチング時に発生する逆電圧を開放するダイオードチップを複数搭載する。このように用いられるパワー半導体デバイスは、通電による発熱量が大きく高効率に冷却し小型化できるパワー半導体モジュール構造が求められている。   In recent years, high-efficiency power conversion devices that use switching of semiconductor elements called power semiconductor devices to save energy have been used in a wide range of fields such as automobiles, railways, industrial equipment, and power equipment. The power semiconductor device includes a plurality of MOSFET chips and IGBT chips that control switching of a large current and diode chips that release a reverse voltage generated during switching. The power semiconductor device used in this way is required to have a power semiconductor module structure that generates a large amount of heat generated by energization and can be cooled efficiently and downsized.

本発明にかかわる従来技術としては、例えば、特許文献1や特許文献2に記載されているような両面冷却型のパワー半導体モジュール構造がある。   As a prior art according to the present invention, for example, there is a double-sided cooling type power semiconductor module structure as described in Patent Document 1 and Patent Document 2.

特許文献1では、IGBTチップのエミッタ電極とコレクタ電極、ダイオードチップのアノード電極とカソード電極に対し、チップの上下側に高耐圧で高熱伝導なセラミックス基板を設置して、それぞれはんだを用いて電気的に接合している。一方、IGBTチップのゲート電極については、ワイヤボンディングにより、下側のセラミックス基板に電気的に接合している。   In Patent Document 1, ceramic substrates with high withstand voltage and high heat conductivity are installed on the upper and lower sides of the chip with respect to the emitter electrode and the collector electrode of the IGBT chip and the anode electrode and the cathode electrode of the diode chip, respectively. It is joined to. On the other hand, the gate electrode of the IGBT chip is electrically bonded to the lower ceramic substrate by wire bonding.

特許文献2では、上側のセラミックス基板に回路配線に加え、エミッタ電極とゲート電極とを接合するための突起を高融点なロウ材を用いてさらに設置し、これらを低融点なはんだ材を用いて接合することで、ワイヤボンディングを使用しない構造としている。   In Patent Document 2, in addition to circuit wiring, a protrusion for joining an emitter electrode and a gate electrode is further installed using a high melting point solder material on the upper ceramic substrate, and these are used using a low melting point solder material. By bonding, the structure does not use wire bonding.

特許第4967447号Patent No. 4967447 特許第3879150号Patent No. 3879150

特許文献1の構造では、IGBTチップのゲート電極に対し、ワイヤボンディング技術を用いて電気的に接合すると、下側のセラミックス基板にゲート回路を設ける必要があり、ゲート回路とコレクタ回路の絶縁距離確保のため、パワー半導体モジュールが大きくなる問題があった。   In the structure of Patent Document 1, when the gate electrode of the IGBT chip is electrically bonded using wire bonding technology, it is necessary to provide a gate circuit on the lower ceramic substrate, and to secure an insulation distance between the gate circuit and the collector circuit. Therefore, there is a problem that the power semiconductor module becomes large.

特許文献2の構造では、上側のセラミックス基板にエミッタ回路に加え、ゲート回路を設けた構造としているが、以下の課題があることがわかった。   In the structure of Patent Document 2, the gate circuit is provided in addition to the emitter circuit on the upper ceramic substrate, but it has been found that there are the following problems.

高熱伝導なセラミックス基板は、熱膨張率が2〜4(ppm/℃)と小さい窒化アルミニウムや窒化珪素等のセラミックスに対し、熱膨張率が17〜23(ppm/℃)の銅やアルミニウムを回路とした構成となっている。高信頼な基板とするために、回路部材は、600〜1000℃という高温でセラミックスに強固に接合する。高温での接合の後に冷却する際、熱膨張差に起因した熱応力により基板が反らないように、回路を設けたセラミックスの裏側にメタライズ層を形成する。また、メタライズ層とゲート回路およびエミッタ回路との体積は、同程度にする必要がある。   Highly thermal conductive ceramic substrates are made of copper or aluminum with a thermal expansion coefficient of 17-23 (ppm / ° C) compared to ceramics such as aluminum nitride and silicon nitride with a low thermal expansion coefficient of 2-4 (ppm / ° C). It becomes the composition which became. In order to obtain a highly reliable substrate, the circuit member is firmly bonded to the ceramic at a high temperature of 600 to 1000 ° C. When cooling after bonding at a high temperature, a metallized layer is formed on the back side of the ceramic provided with the circuit so that the substrate does not warp due to thermal stress caused by the difference in thermal expansion. The volumes of the metallized layer, the gate circuit, and the emitter circuit need to be approximately the same.

これに対し、特許文献2では、セラミックス基板のゲート回路およびエミッタ回路に高融点なロウ材を用いてスペーサを接合した構造としている。この構造では、スペーサ接合後に回路側の体積が大きくなり、接合温度から室温に冷却後にセラミックス基板に反りが発生する。セラミックス基板に反りが発生すると、ゲート回路に設けた突起とIGBTのゲート電極の面内、積層方向で位置ずれが発生する。これにより、未接合によるオープン不良や、ロウ材溢れによるショート不良が発生して組立性に課題が生じた。   On the other hand, Patent Document 2 has a structure in which a spacer is bonded to a gate circuit and an emitter circuit of a ceramic substrate using a high melting point brazing material. In this structure, the volume on the circuit side increases after spacer bonding, and the ceramic substrate warps after cooling from the bonding temperature to room temperature. When warpage occurs in the ceramic substrate, displacement occurs in the plane of the projection provided on the gate circuit and the gate electrode of the IGBT, in the stacking direction. As a result, an open defect due to non-bonding and a short defect due to overflow of the brazing material occurred, resulting in problems in assembly.

また、IGBTチップのゲート電極およびエミッタ電極と各スペーサとの接合、上下セラミックス基板の接合とを同時に行うと、各スペーサ、チップ、接合部材の厚みばらつきが存在し、供給後に隙間を持ち、特に設置面積が小さいゲート電極用のスペーサの位置決めができない課題がある。   Also, if the gate electrode and emitter electrode of the IGBT chip and the spacers are bonded together, and the upper and lower ceramic substrates are bonded simultaneously, there will be variations in the thickness of the spacers, chips, and bonding members. There is a problem that the spacer for the gate electrode having a small area cannot be positioned.

IGBTチップのゲート電極の幅や奥行きは、ゲート/コレクタ回路間の絶縁距離を確保するためのスペーサの厚さに比較して小さい。これによりスペーサが自立できないため、供給や接合時の位置決めが困難となる。   The width and depth of the gate electrode of the IGBT chip are small compared to the thickness of the spacer for securing the insulation distance between the gate / collector circuit. As a result, the spacer cannot stand on its own, and positioning during supply and joining becomes difficult.

また、これらの問題は、両面冷却型パワー半導体モジュールの耐圧を向上させるために、ゲート/コレクタ間の絶縁距離を増加、大電流のためにチップ搭載数を増加する際に顕著になり、組立性の改善が必要となる。   In addition, these problems become more prominent when increasing the insulation distance between the gate and collector in order to improve the breakdown voltage of the double-sided cooling power semiconductor module, and increasing the number of chips mounted due to large current. Improvement is required.

本発明は上記課題に鑑み、組立性に優れ、小型化が可能なパワー半導体モジュールを提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a power semiconductor module that is excellent in assemblability and can be miniaturized.

上記課題を解決するために本発明に係るパワー半導体モジュールは、パワー半導体素子と、前記パワー半導体素子のエミッタパッドと金属接合部材を介して電気的に接続されるエミッタ導体と、前記パワー半導体素子のゲートパッドと金属接合部材を介して接続されるゲート導体と、前記エミッタ導体及び前記ゲート導体を実装する第1絶縁基板と、を備え、前記エミッタ導体は、前記エミッタパッドに向かって突出するとともに前記金属接合部材を介して当該エミッタパッドと接続される突出部を有し、前記ゲート導体は、前記突出部の前記突出方向に沿って形成される突起部を有し、前記突起部は、前記突出方向における当該突起部の高さを調整する調整部を有する。   In order to solve the above problems, a power semiconductor module according to the present invention includes a power semiconductor element, an emitter conductor electrically connected to an emitter pad of the power semiconductor element via a metal bonding member, and the power semiconductor element. A gate conductor connected to the gate pad via a metal bonding member; and a first insulating substrate for mounting the emitter conductor and the gate conductor, the emitter conductor protruding toward the emitter pad and the A protrusion connected to the emitter pad via a metal bonding member; and the gate conductor has a protrusion formed along the protrusion direction of the protrusion, the protrusion being the protrusion It has an adjustment part which adjusts the height of the projection in the direction.

また本発明に係るパワー半導体モジュールは、前記ゲート導体と接続されるゲート端子と、前記エミッタ導体と接続されるエミッタ端子と、コレクタ端子と、を備え、前記ゲート端子と前記エミッタ端子と前記コレクタ端子は、前記ゲート端子の所定面と前記エミッタ端子の所定面と前記コレクタ端子の所定面が同一平面状に沿うように形成される。   The power semiconductor module according to the present invention includes a gate terminal connected to the gate conductor, an emitter terminal connected to the emitter conductor, and a collector terminal, the gate terminal, the emitter terminal, and the collector terminal. The predetermined surface of the gate terminal, the predetermined surface of the emitter terminal, and the predetermined surface of the collector terminal are formed in the same plane.

パワー半導体モジュールの組立性、小型化を可能とするパワー半導体モジュールを提供できる。   It is possible to provide a power semiconductor module that enables assembly and miniaturization of the power semiconductor module.

本実施形態に関するパワー半導体モジュール901の斜視図である。It is a perspective view of the power semiconductor module 901 regarding this embodiment. 図1に示されるパワー半導体モジュール901の回路構成図である。FIG. 2 is a circuit configuration diagram of a power semiconductor module 901 shown in FIG. 図1のパワー半導体モジュール901から封止材11を取り除いた斜視図である。It is the perspective view which removed the sealing material 11 from the power semiconductor module 901 of FIG. 本実施形態に係るIGBT100の斜視図である。1 is a perspective view of an IGBT 100 according to the present embodiment. 図3に示されたセラミックス基板12の放熱部402と絶縁層302を除いたパワー半導体モジュール901の斜視図である。FIG. 4 is a perspective view of a power semiconductor module 901 excluding a heat radiation portion 402 and an insulating layer 302 of the ceramic substrate 12 shown in FIG. 3. 図1の点線AA’部を矢印方向からみた断面図である。FIG. 2 is a cross-sectional view of a dotted line AA ′ portion of FIG. 1 viewed from the direction of an arrow. セラミックス基板12とセラミックス基板13にIGBT100とDiode110を搭載する組立工程を示す斜視図である。7 is a perspective view showing an assembly process for mounting IGBT 100 and Diode 110 on ceramic substrate 12 and ceramic substrate 13. FIG. トランスファーモールド工程後の外観斜視図を示している。The external appearance perspective view after a transfer mold process is shown. 他の実施形態に係り、図1のAA’ 断面であり、ゲート端子21が封止材11から引き出されている断面を示している1 is a cross-sectional view taken along the line AA ′ of FIG. 1, showing a cross-section in which the gate terminal 21 is drawn from the sealing material 11. 他の実施形態に係り、図1のBB’断面であり、エミッタ端子22が封止材11から引き出されている断面を示している。1 is a cross-sectional view taken along the line BB ′ of FIG. 1 in which the emitter terminal 22 is drawn from the sealing material 11 according to another embodiment. 他の実施形態に係り、図1のCC’断面であり、コレクタ端子23が封止材11から引き出されている断面を示している。FIG. 4 is a cross-sectional view taken along the CC ′ line of FIG. 1 according to another embodiment, in which the collector terminal 23 is drawn from the sealing material 11. 本発明の変形例であるパワー半導体モジュール903の断面模式図である。It is a cross-sectional schematic diagram of the power semiconductor module 903 which is a modification of this invention. 本発明の変形例であるパワー半導体モジュール904の断面模式図である。It is a cross-sectional schematic diagram of the power semiconductor module 904 which is a modification of this invention. 本発明の変形例であるパワー半導体モジュール905の断面模式図である。It is a cross-sectional schematic diagram of the power semiconductor module 905 which is a modification of this invention. 他の実施形態に係るパワー半導体モジュール906の外観斜視図である。It is an external appearance perspective view of the power semiconductor module 906 which concerns on other embodiment. パワー半導体モジュール906に対応する2in1の回路構成図である。2 is a 2in1 circuit configuration diagram corresponding to a power semiconductor module 906; FIG. 封止部11とセラミックス基板12の絶縁層302と放熱部402を除いたパワー半導体モジュール906の斜視図である。FIG. 3 is a perspective view of a power semiconductor module 906 excluding a sealing part 11, an insulating layer 302 of a ceramic substrate 12, and a heat dissipation part 402. 図15のAA´を通る面から見たパワー半導体モジュール906の断面図である。FIG. 16 is a cross-sectional view of the power semiconductor module 906 viewed from a plane passing through AA ′ in FIG. 15. 図15の点線DD’を通る平面から見たパワー半導体モジュール906の断面図であり、奥行き方向にある上アームIGBT100Uは省略している。FIG. 16 is a cross-sectional view of the power semiconductor module 906 viewed from a plane passing through the dotted line DD ′ in FIG. 15, and the upper arm IGBT 100U in the depth direction is omitted.

《第一の実施形態》
本実施形態に関するパワー半導体モジュールの一例を図1から図6を用いて説明する。
First embodiment
An example of the power semiconductor module according to this embodiment will be described with reference to FIGS.

図1は、本実施形態に関するパワー半導体モジュール901の斜視図である。図2は、図1に示されるパワー半導体モジュール901の回路構成図である。
表面に位置する放熱面42と裏面に位置する放熱面43(図示せず)は、パワー半導体モジュール901の放熱面であり、互いに対向する。また、制御端子を構成するゲート端子21及びセンスエミッタ端子25、主電流を流すパワー端子を構成するエミッタ端子22及びコレクタ端子23は、同一方向に引き出されている。封止部11は、ゲート端子21、エミッタ端子22、コレクタ端子23、センスエミッタ端子25と放熱面42、放熱面43を除く領域に充填されている。
FIG. 1 is a perspective view of a power semiconductor module 901 relating to the present embodiment. FIG. 2 is a circuit configuration diagram of the power semiconductor module 901 shown in FIG.
A heat radiation surface 42 located on the front surface and a heat radiation surface 43 (not shown) located on the back surface are heat radiation surfaces of the power semiconductor module 901 and face each other. Further, the gate terminal 21 and the sense emitter terminal 25 constituting the control terminal, and the emitter terminal 22 and the collector terminal 23 constituting the power terminal through which the main current flows are drawn in the same direction. The sealing portion 11 is filled in a region excluding the gate terminal 21, the emitter terminal 22, the collector terminal 23, the sense emitter terminal 25, the heat radiation surface 42, and the heat radiation surface 43.

図3は、図1のパワー半導体モジュール901から封止材11を取り除いた斜視図である。本実施形態では、パワー半導体モジュール901に搭載されるパワー半導体デバイスとして、2枚のIGBT100および2枚のダイオード110が設けられている。2枚のIGBT100および2枚のダイオード110は、セラミックス基板12とセラミックス基板13の間に配置される。セラミックス基板12は、IGBT100やダイオード110が配置された側に回路パターンを構成するエミッタ回路202(図5に後述)を設け、かつIGBT100やダイオード110とは反対側に放熱部402を設ける。またセラミックス基板12は、エミッタ回路202と放熱部402の間に、セラミックス製の絶縁層302を設ける。セラミックス基板13は、IGBT100やダイオード110が配置された側に回路パターンを構成するコレクタ回路203(図5に後述)を設け、かつIGBT100やダイオード110とは反対側に放熱部403(不図示)を設ける。またセラミックス基板13は、エミッタ回路203と放熱部403の間に、セラミックス製の絶縁層303を設ける。   FIG. 3 is a perspective view in which the sealing material 11 is removed from the power semiconductor module 901 of FIG. In the present embodiment, two IGBTs 100 and two diodes 110 are provided as power semiconductor devices mounted on the power semiconductor module 901. Two IGBTs 100 and two diodes 110 are disposed between the ceramic substrate 12 and the ceramic substrate 13. The ceramic substrate 12 is provided with an emitter circuit 202 (described later in FIG. 5) constituting a circuit pattern on the side where the IGBT 100 and the diode 110 are disposed, and a heat radiating portion 402 on the side opposite to the IGBT 100 and the diode 110. Further, the ceramic substrate 12 is provided with a ceramic insulating layer 302 between the emitter circuit 202 and the heat radiating portion 402. The ceramic substrate 13 is provided with a collector circuit 203 (described later in FIG. 5) constituting a circuit pattern on the side where the IGBT 100 and the diode 110 are disposed, and a heat radiating portion 403 (not shown) on the opposite side to the IGBT 100 and the diode 110. Provide. Further, the ceramic substrate 13 is provided with a ceramic insulating layer 303 between the emitter circuit 203 and the heat radiating portion 403.

図4は、本実施形態に係るIGBT100の斜視図である。IGBT100の表面側には、主電極となるエミッタ電極102と制御電極であるゲート電極101、裏面側には主電極となるコレクタ電極103が設けられている。   FIG. 4 is a perspective view of the IGBT 100 according to the present embodiment. An emitter electrode 102 serving as a main electrode and a gate electrode 101 serving as a control electrode are provided on the front surface side of the IGBT 100, and a collector electrode 103 serving as a main electrode is provided on the back surface side.

エミッタ電極102は大電流を通電するため、ゲート電極101に比較して大きな占有面積を有している。本実施形態では、IGBT100表面の制御電極をゲート電極101のみとしたが、例えば、センスエミッタ電極やサーミスタ電極等、複数の制御電極を設けてもよい。その場合も、ゲート電極101に対して、後述する本実施形態に係る構成を適用することが可能である。また、IGBT100がMOSFETであっても同様に適用可能である。   Since the emitter electrode 102 supplies a large current, the emitter electrode 102 has a larger occupied area than the gate electrode 101. In this embodiment, the control electrode on the surface of the IGBT 100 is only the gate electrode 101, but a plurality of control electrodes such as a sense emitter electrode and a thermistor electrode may be provided. Also in this case, the configuration according to this embodiment described later can be applied to the gate electrode 101. Further, the present invention can be similarly applied even when the IGBT 100 is a MOSFET.

図5は、図3に示されたセラミックス基板12の放熱部402と絶縁層302を除いたパワー半導体モジュール901の斜視図である。IGBT100のコレクタ電極103(図5中では不図示)とダイオード110のカソード電極113(図5中では不図示)は、コレクタ回路203に電気的に接続される。IGBT100のエミッタ電極102(図3参照)とダイオード110のアノード電極112(図3参照)はエミッタ回路202に電気的に接続される。IGBT100のゲート電極101は、突起部201Aを介して、ゲート回路201に電気的に接続される。また、エミッタ端子22、エミッタセンス端子25、ゲート端子21、ゲート回路201、エミッタ回路202は、図3に示される絶縁層302に機械的に接続され一体化されている。   FIG. 5 is a perspective view of the power semiconductor module 901 excluding the heat radiation part 402 and the insulating layer 302 of the ceramic substrate 12 shown in FIG. The collector electrode 103 (not shown in FIG. 5) of the IGBT 100 and the cathode electrode 113 (not shown in FIG. 5) of the diode 110 are electrically connected to the collector circuit 203. The emitter electrode 102 (see FIG. 3) of the IGBT 100 and the anode electrode 112 (see FIG. 3) of the diode 110 are electrically connected to the emitter circuit 202. The gate electrode 101 of the IGBT 100 is electrically connected to the gate circuit 201 via the protrusion 201A. The emitter terminal 22, the emitter sense terminal 25, the gate terminal 21, the gate circuit 201, and the emitter circuit 202 are mechanically connected and integrated with the insulating layer 302 shown in FIG.

図6は、図1の点線AA’部を矢印方向からみた断面図である。
IGBT100のコレクタ電極103は、金属接合部803を介してコレクタ回路203に電気的に接合されている。IGBT100のエミッタ電極102は、金属接合部802及び突出部202Aを介してエミッタ回路202に電気的に接合されている。IGBT100のゲート電極101は、突起部201Aと金属接合部801を介してゲート回路201に電気的に接合されている。
6 is a cross-sectional view of the dotted line AA ′ portion of FIG.
The collector electrode 103 of the IGBT 100 is electrically joined to the collector circuit 203 via the metal joint 803. The emitter electrode 102 of the IGBT 100 is electrically joined to the emitter circuit 202 via the metal joint 802 and the protrusion 202A. The gate electrode 101 of the IGBT 100 is electrically joined to the gate circuit 201 via the protrusion 201A and the metal joint 801.

突起部201Aは、その一方の端部がゲート電極101と対向する位置に配置される。そして突起部201Aは、その一方の端部からゲート回路201まで延ばされ、ゲート回路201と繋がる。本実施形態においては、突起部201Aは、ゲート回路201と機械的に一体に形成され、具体的には一枚の導体板を屈曲することにより形成してもよい。   The protrusion 201A is disposed at a position where one end thereof faces the gate electrode 101. The protrusion 201A extends from one end of the protrusion 201A to the gate circuit 201 and is connected to the gate circuit 201. In the present embodiment, the protrusion 201A is mechanically integrated with the gate circuit 201, and specifically, may be formed by bending a single conductive plate.

IGBT100のアクティブ部で発生した熱は、セラミックス基板13を伝熱する経路と、突出部202Aからセラミックス基板12を垂直方向に伝熱する経路の二つを通る。このような二つの放熱経路を有するパワー半導体モジュールを両面冷却型のパワー半導体モジュールと定義する。   The heat generated in the active part of the IGBT 100 passes through two paths: a path for transferring heat through the ceramic substrate 13 and a path for transferring heat through the ceramic substrate 12 from the protrusion 202A in the vertical direction. A power semiconductor module having such two heat dissipation paths is defined as a double-sided cooling type power semiconductor module.

大電流が流れることで、発熱量が大きいエミッタ電極102とエミッタ回路202の接合部となる突出部202Aは放熱経路となるため、垂直方向に空間をできるだけ形成しないような構成としている。一方、大電流が流れないゲート電極101の接合部となる突起部201Aは、垂直方向に空間を形成した構成としている。   Since a large current flows, the protrusion 202A, which is a junction between the emitter electrode 102 and the emitter circuit 202 that generate a large amount of heat, serves as a heat dissipation path, so that a space is not formed as much as possible in the vertical direction. On the other hand, the protrusion 201A, which is a junction of the gate electrode 101 where no large current flows, has a structure in which a space is formed in the vertical direction.

エミッタ回路202に設けた突出部202Aは、封止材11の絶縁特性から決まるエミッタ回路202とコレクタ回路203の間の絶縁距離を制御する機能を持つ。さらに突出部202Aは、ゲート回路201とコレクタ回路203間の絶縁距離も同時に制御できるよう、以下に述べるように、エミッタ回路202に平行に設置できる構成としている。   The protrusion 202A provided in the emitter circuit 202 has a function of controlling the insulation distance between the emitter circuit 202 and the collector circuit 203 determined from the insulation characteristics of the sealing material 11. Further, the protruding portion 202A is configured to be installed in parallel to the emitter circuit 202 as described below so that the insulation distance between the gate circuit 201 and the collector circuit 203 can be controlled simultaneously.

突出部202Aは、接合プロセス時に自立できるように、設置面の幅や奥行きを厚みよりも大きい形状としている。次に、金属接合部802の厚みよりも突出部202Aの厚みを大きくし、接合時の傾きや厚みばらつきが小さくなるようにしている。さらに、組立性を向上するため、突出部202Aのエミッタ電極102への設置面の幅や奥行きは、エミッタ電極102よりも小さくしている。   The protruding portion 202A has a width and depth of the installation surface larger than the thickness so that it can be self-supporting during the joining process. Next, the thickness of the protruding portion 202A is made larger than the thickness of the metal joint portion 802 so that the inclination and thickness variation during joining are reduced. Furthermore, in order to improve assemblability, the width and depth of the installation surface of the protrusion 202A to the emitter electrode 102 are made smaller than those of the emitter electrode 102.

突出部202Aには、低電気抵抗かつ低熱抵抗になるよう、熱伝導率の高い銅やアルミニウム、モリブデン、タングステン、カーボン、それらの合金、複合材を選択した方が望ましい。また、それらを組み合わせ、銅やアルミニウムに対する低熱膨張な中間層を設置してもよい。本実施例では、中間層を省略した構造としている。   For the protrusion 202A, it is desirable to select copper, aluminum, molybdenum, tungsten, carbon, an alloy thereof, or a composite material with high thermal conductivity so as to have low electrical resistance and low thermal resistance. Moreover, you may install them and you may install the low thermal expansion intermediate | middle layer with respect to copper or aluminum. In this embodiment, the intermediate layer is omitted.

絶縁層302及び絶縁層303は、絶縁耐圧が高い窒化アルミニウム、窒化珪素、アルミナ等が用いられる。特に、熱伝導率の高い窒化アルミニウムや窒化珪素が望ましい。絶縁層302及び絶縁層303の厚さは、パワー半導体モジュールに必要な絶縁特性にあわせ、0.1〜1.5mmの範囲に設定される。また、絶縁層302と絶縁層303の厚さを同等にすることで、パワー半導体モジュールの熱応力による変形を小さくすることができる。絶縁層302と絶縁層303として樹脂をマトリックスし、アルミナや窒化ホウ素やイットリアや窒化アルミ等の高熱伝導フィラーを混合したシート状の構成を用いることも可能である。ただし、樹脂を用いた場合は、耐熱性の観点より金属接合部801ないし803の接合後に取り付けるプロセスが望ましい。   For the insulating layer 302 and the insulating layer 303, aluminum nitride, silicon nitride, alumina, or the like with high withstand voltage is used. In particular, aluminum nitride or silicon nitride having high thermal conductivity is desirable. The thicknesses of the insulating layer 302 and the insulating layer 303 are set in the range of 0.1 to 1.5 mm in accordance with the insulating characteristics required for the power semiconductor module. Further, by making the insulating layer 302 and the insulating layer 303 have the same thickness, the deformation due to the thermal stress of the power semiconductor module can be reduced. It is also possible to use a sheet-like structure in which a resin is matrixed as the insulating layer 302 and the insulating layer 303 and a high thermal conductive filler such as alumina, boron nitride, yttria, or aluminum nitride is mixed. However, when a resin is used, a process of attaching after joining the metal joints 801 to 803 is desirable from the viewpoint of heat resistance.

IGBT100の主電極であるエミッタ電極102やコレクタ電極103を搭載するエミッタ回路202やコレクタ回路203には、電気抵抗が低い銅やアルミニウム、それらの合金が用いられる。回路よりも低熱膨張な絶縁層302及び絶縁層303との間に、低熱膨張で熱伝導率が高いモリブデンやタングステンやカーボン、それらの材料と銅やアルミニウムとの複合材からなる中間層を設置してもよい。本実施例では、中間層を省略した構造としている。エミッタ回路202とコレクタ回路203の厚さは、必要な電流容量にあわせ、0.2〜2.0mmの範囲に設定される。   For the emitter circuit 202 and the collector circuit 203 on which the emitter electrode 102 and the collector electrode 103, which are the main electrodes of the IGBT 100, are mounted, copper, aluminum, or an alloy thereof having a low electric resistance is used. Between the insulating layer 302 and the insulating layer 303, which have lower thermal expansion than the circuit, an intermediate layer made of molybdenum, tungsten, carbon, or a composite material of these materials and copper or aluminum, which has low thermal expansion and high thermal conductivity, is installed. May be. In this embodiment, the intermediate layer is omitted. The thicknesses of the emitter circuit 202 and the collector circuit 203 are set in the range of 0.2 to 2.0 mm according to the required current capacity.

放熱部402及び放熱部403には、熱伝導率の高い銅やアルミニウム、それらの合金が用いられる。また、回路側と同様に、放熱部402及び放熱部403と絶縁層302及び絶縁層303の間に低熱膨張で熱伝導率が高いモリブデンやタングステンやカーボン、それらの材料と銅やアルミニウムとの複合材からなる中間層を設置してもよい。本実施例では、中間層を省略した構造としている。   For the heat radiating portion 402 and the heat radiating portion 403, copper, aluminum, or an alloy thereof having high thermal conductivity is used. Similarly to the circuit side, molybdenum, tungsten, or carbon having a low thermal expansion and high thermal conductivity between the heat dissipating part 402 and the heat dissipating part 403 and the insulating layer 302 and the insulating layer 303, or a composite of these materials and copper or aluminum. An intermediate layer made of a material may be provided. In this embodiment, the intermediate layer is omitted.

エミッタ回路202及びコレクタ回路203と放熱部402及び放熱部403は、例えば、絶縁層302及び絶縁層303と強固な接合ができるロウ材を用いて接合される。この時、絶縁層302及び絶縁層303をはさんで、エミッタ回路202及びコレクタ回路203と放熱部402及び放熱部403の熱膨張率差とヤング率から求まる熱応力が等しくなるようにする方が望ましい。例えば、エミッタ回路202及びコレクタ回路203と放熱部402及び放熱部403が同一組成の材料を用いていれば、体積を近づけた形状とする。また、絶縁層302及び絶縁層303の幅に対し、エミッタ回路202及びコレクタ回路203と放熱部402及び放熱部403のいずれかの幅、あるいは両方の幅を小さくすることで、封止部11の沿面距離を長く設定した方が望ましい。   The emitter circuit 202 and the collector circuit 203 are bonded to the heat radiation part 402 and the heat radiation part 403 using, for example, a brazing material that can be firmly bonded to the insulating layer 302 and the insulating layer 303. At this time, it is better to make the thermal stress obtained from the thermal expansion coefficient difference and the Young's modulus of the emitter circuit 202 and the collector circuit 203, the heat radiating part 402 and the heat radiating part 403 across the insulating layer 302 and the insulating layer 303 equal. desirable. For example, when the emitter circuit 202 and the collector circuit 203 and the heat dissipating part 402 and the heat dissipating part 403 are made of materials having the same composition, the shapes are made close to each other. In addition, by reducing the width of the emitter circuit 202 and the collector circuit 203, the heat radiating portion 402, and the heat radiating portion 403, or both of the widths of the insulating layer 302 and the insulating layer 303, the sealing portion 11 It is desirable to set a long creepage distance.

封止部11には、例えば、接着性のあるノボラック、多官能、ビフェニル、フェノール型のエポキシ樹脂系、アクリル系、シリコン系、ビスマレイミドトリアジン系、シアネートエステル系を基にした樹脂を用いることができる。これらの樹脂に、SiO2、Al23、AlN、BNなどのセラミックスやゲル、ゴムなどのフィラーを含有させ、熱膨張係数をIGBT100やゲート回路201やエミッタ回路202やコレクタ回路203に近づけて、熱膨張係数の差を低減する。このような樹脂を用いることにより、使用環境時の温度上昇に伴って発生する熱応力が大幅に低下するため、パワー半導体モジュール901の寿命を延ばすことが可能となる。回路部材に低熱膨張な材料を用い、低熱応力化している場合は、シリコーンゲル等を用いることも可能である。 For the sealing part 11, for example, a resin based on adhesive novolak, polyfunctional, biphenyl, phenol type epoxy resin, acrylic, silicon, bismaleimide triazine, cyanate ester may be used. it can. These resins contain ceramics such as SiO 2, Al 2 O 3, AlN, and BN, fillers such as rubber, and the thermal expansion coefficient is made close to that of IGBT 100, gate circuit 201, emitter circuit 202, and collector circuit 203. Reduce the difference in thermal expansion coefficient. By using such a resin, the thermal stress generated as the temperature rises in the usage environment is significantly reduced, so that the life of the power semiconductor module 901 can be extended. In the case where a low thermal expansion material is used for the circuit member and the thermal stress is reduced, silicone gel or the like can be used.

封止部11に上述の樹脂を用いで封止する前には、回路、端子、セラミックス絶縁層、放熱部、半導体チップ、金属接合部に対して封止材11と密着強度を向上する処理を施すほうが望ましい。例えば、ポリアミドイミドやポリイミドなどの塗布膜を形成する手法をとる。   Before sealing the sealing part 11 with the above-mentioned resin, a process for improving the adhesion strength between the sealing material 11 and the circuit, terminal, ceramic insulating layer, heat dissipation part, semiconductor chip, and metal bonding part is performed. It is better to apply. For example, a method of forming a coating film such as polyamideimide or polyimide is employed.

ゲート電極101、エミッタ電極102、コレクタ電極103を接合する金属接合部801ないし803は、例えば、はんだ材や微細金属粒子、酸化金属粒子を主体とした低温焼結接合材等が用いられる。はんだ材には、封止材11の硬化温度よりも融点が高い錫、ビスマス、亜鉛、金等が主成分であるはんだを用いることができる。酸化金属粒子には、AgO、Ag2O、CuO等のはんだ材と同等の低温で還元可能な酸化金属が適用可能である。AgO、Ag2O、CuOを用いた場合には、金属接合部は焼結銀や焼結銅層となる。   For the metal joints 801 to 803 for joining the gate electrode 101, the emitter electrode 102, and the collector electrode 103, for example, a low-temperature sintered joint material mainly composed of solder material, fine metal particles, and metal oxide particles is used. As the solder material, a solder whose main component is tin, bismuth, zinc, gold or the like whose melting point is higher than the curing temperature of the sealing material 11 can be used. As the metal oxide particles, metal oxides that can be reduced at a low temperature equivalent to solder materials such as AgO, Ag2O, and CuO can be used. When AgO, Ag2O, or CuO is used, the metal joint becomes a sintered silver or sintered copper layer.

セラミックス基板12のエミッタ回路202とゲート回路201は、絶縁層302との接合後にエッチングで回路パターンを作製したり、あるいは接合前にプレス等で打ちぬき回路パターンを作製したりする。ゲート回路201側に設けた突起部201Aは、絶縁層302にエミッタ回路202と放熱部402を接合する際、ロウ材を供給しない未接合部とするとともに、曲げ加工することで作製できる。   The emitter circuit 202 and the gate circuit 201 of the ceramic substrate 12 form a circuit pattern by etching after bonding to the insulating layer 302, or a punched circuit pattern is formed by pressing before bonding. The protrusion 201A provided on the gate circuit 201 side can be manufactured by bending the emitter circuit 202 and the heat radiating portion 402 to the insulating layer 302 as a non-bonded portion that does not supply brazing material.

以下に、本実施形態で得られる効果を説明する。   Below, the effect obtained by this embodiment is demonstrated.

セラミックス基板12を作成する途中に、エミッタ回路202とゲート回路201を接合後のエッチングや接合前のプレス等で回路パターンを作製でき、面内方向に高精度に位置決めできる。   During the production of the ceramic substrate 12, a circuit pattern can be produced by etching after joining the emitter circuit 202 and the gate circuit 201, pressing before joining, or the like, and positioning in the in-plane direction with high accuracy.

ゲート回路201はロウ材により、絶縁層302に強固に接合されており、曲げ加工により突起部201Aを作製する際、精度良く高さを調整することできる。例えば、突起部201Aや突出部202Aをはんだよりも高融点なロウ材を用いて接合して形成すると、絶縁層302の表裏で対称性が変化し、セラミックス基板12の反りが発生する。これに対し、本実施例のように、曲げ加工で突起201Aを作製することで、曲げ前後にて回路側の体積変化はないため、再度はんだ材や微細金属粒子、酸化金属粒子を主体とした低温焼結接合材等によるIGBT100の接合の際に温度上昇が生じても、基板の反り変化は小さく組立性が向上する。   The gate circuit 201 is firmly bonded to the insulating layer 302 by a brazing material, and the height can be adjusted with high accuracy when the protrusion 201A is formed by bending. For example, when the protrusion 201A and the protrusion 202A are joined and formed using a brazing material having a melting point higher than that of solder, the symmetry changes on the front and back of the insulating layer 302, and the ceramic substrate 12 warps. On the other hand, as in this example, by producing the protrusion 201A by bending, there is no change in volume on the circuit side before and after bending, so that the solder material, fine metal particles, and metal oxide particles are mainly used again. Even if the temperature rises during the joining of the IGBT 100 with a low-temperature sintered joining material or the like, the warpage change of the substrate is small and the assemblability is improved.

突起部201Aを突出部202Aと同様に両側に金属接合部材を設置し同時に接合する場合、突起201Aが自立できない課題がある。例えば、IGBT100のゲート電極がセラミックス基板12及び13に対し仮固定されていないと、スペーサの上下両側に設置したはんだ材が溶融する際に位置ずれが発生し、ゲート電極101とエミッタ電極102の間のショート不良等に対する組立性の改善が必要となる。これに対し、本実施例では、突起部201Aをゲート回路201に対し機械的に一体化しため、位置ずれは生じず、優れた組立性となっている。   Similar to the protrusion 202A, when the metal bonding members are installed on both sides in the same manner as the protrusion 202A, there is a problem that the protrusion 201A cannot stand on its own. For example, if the gate electrode of the IGBT 100 is not temporarily fixed to the ceramic substrates 12 and 13, misalignment occurs when the solder material installed on the upper and lower sides of the spacer melts, and the gate electrode 101 and the emitter electrode 102 are displaced. Therefore, it is necessary to improve the assembling property for short circuit defects. On the other hand, in the present embodiment, since the protruding portion 201A is mechanically integrated with the gate circuit 201, positional deviation does not occur and excellent assemblability is achieved.

例えば、突起部201Aと突出部202A間に、位置決めのために絶縁性の捕材を用いる場合、はんだ接合温度以上の耐熱性が必要となる。耐熱性の観点から、用いることが可能な絶縁樹脂は限定される。また、絶縁性で高融点なセラミックスを捕材に用いる場合は、セラミックスと金属製の突起部201Aや突出部202Aとの絶縁性を確保することが必要である。セラミックスと金属の剥離を防止するには、セラミックス基板12やセラミックス基板13と同様に高温での接合が求められる。高温での接合が別途必要となると生産性の改善が必要となる。   For example, when an insulating catching material is used for positioning between the protrusion 201A and the protrusion 202A, heat resistance equal to or higher than the solder joint temperature is required. The insulating resin that can be used is limited from the viewpoint of heat resistance. In addition, when insulating and high melting point ceramics are used as the trapping material, it is necessary to ensure insulation between the ceramics and the metal protrusions 201A and 202A. In order to prevent the ceramic and metal from peeling off, bonding at a high temperature is required as with the ceramic substrate 12 and the ceramic substrate 13. If jointing at a high temperature is required separately, improvement in productivity is required.

一方、補材を用いる場合には、セラミックス基板12やセラミックス基板13にIGBT100を搭載した後、封止材11で封止する際にも絶縁性を確保できるように、ボイド無く充填するための組立性の改善が必要となる。前述した絶縁性の補材を用いる場合は、補材を含んだ状態でボイド無く充填することが困難となる。補材とIGBT100間に封止材11が充填できるスペースをとる必要がでる。特に、封止材11にフィラーが含有していると充填性が落ちるため困難となる。すなわち、スペースをとるための補材形状と突起部201Aの位置精度の確保の両立が困難となる。これに対し、本実施例のように、突起部201Aがゲート回路に機械的に一体化されていれば、上記に掲げた絶縁性確保に対する組立性を改善できる。   On the other hand, when using auxiliary materials, after mounting IGBT 100 on ceramic substrate 12 or ceramic substrate 13, assembly to fill without voids so that insulation can be secured even when sealing with sealing material 11 Improvement is required. When the above-mentioned insulating auxiliary material is used, it becomes difficult to fill without voids in a state including the auxiliary material. It is necessary to provide a space where the sealing material 11 can be filled between the auxiliary material and the IGBT 100. In particular, if the sealing material 11 contains a filler, it becomes difficult because the filling property is lowered. That is, it is difficult to ensure both the shape of the auxiliary material for taking up the space and ensuring the positional accuracy of the protrusion 201A. On the other hand, if the protrusion 201A is mechanically integrated with the gate circuit as in the present embodiment, the assembling property for ensuring the insulation can be improved.

本実施例では、ゲート回路201側に設けた突起部201Aは、エミッタ電極102の垂直方向に設けた突出部202Aとは異なり、当該垂直方向に対して角度を有して突出している。このように角度を有して突出させることで、突起部201Aの接合部とゲート回路201側に空間が形成する。例えば、突起部201Aとゲート電極101を接合する接合材としてはんだを用いた際、突出部202Aとの位置関係がずれ、余剰はんだが発生しても、この空間に金属接合部801が回り込むことができ、ショート不良を防止することができ、組立性が改善できる。   In this embodiment, unlike the protrusion 202A provided in the vertical direction of the emitter electrode 102, the protrusion 201A provided on the gate circuit 201 side protrudes at an angle with respect to the vertical direction. By projecting at an angle in this way, a space is formed on the joint portion of the projection 201A and the gate circuit 201 side. For example, when solder is used as a bonding material for bonding the protruding portion 201A and the gate electrode 101, the metal bonding portion 801 may wrap around the space even if the positional relationship with the protruding portion 202A is shifted and excessive solder is generated. It is possible to prevent a short circuit failure and improve the assemblability.

特に、接合性を向上するめっきを施すことで、突起部201Aに沿って余剰はんだがぬれ上がり、ショート不良を防止できる効果が増す。めっきの種類はNi、Pd、Ag、Au、はんだめっき等がある。突起部201Aは、ゲート電極101との接合投影面に貫通孔を形成してもよい。これにより、直上に設けた空間部へ回り込みやすくなる。貫通孔は複数でもよいし、形状は円柱でも直方体でもよい。   In particular, by performing plating for improving the bondability, surplus solder wets along the protruding portion 201A, and the effect of preventing short-circuit defects is increased. Types of plating include Ni, Pd, Ag, Au, and solder plating. The protrusion 201A may form a through hole in a projection projection surface with the gate electrode 101. Thereby, it becomes easy to go around to the space provided immediately above. There may be a plurality of through holes, and the shape may be a cylinder or a rectangular parallelepiped.

特に、突起部201Aの一部にベント部を設けることで、突起部201Aのベント部より下方(ゲート電極101に近い側)が上下方に移動することが可能となる。これにより、接合材の供給量が変化してもショート不良やオープン不良を防止でき、組立性が改善できる。本実施例の形態では、突起201Aに角度をもたせて、ゲート電極101側に突出する形態にしたため、容易にベント部を設けることができる。   In particular, by providing a vent portion at a part of the protrusion 201A, the lower portion (side closer to the gate electrode 101) of the protrusion 201A can move upward and downward. Thereby, even if the supply amount of the bonding material changes, it is possible to prevent short-circuit failure and open failure, and to improve assemblability. In this embodiment, since the protrusion 201A is provided with an angle and protrudes toward the gate electrode 101, the vent portion can be easily provided.

一方、接合材として、微細金属粒子、酸化金属粒子を主体とした低温焼結接合材等を用いる場合については、接合(焼結)前後で体積が減少する。特に、接合時加圧を付与することが焼結密度を向上するために効果的である。よって、高放熱な特性が必要なエミッタ電極102の金属接合部802やコレクタ電極103の金属接合部803は、加圧力が有効的に付与できるように垂直方向に突出部202Aを設置している。次に、突起部201Aに対しては、突出部202Aの位置が変化しても上下に稼動できるよう、空間部を設けたために、未接合とならないような形状となっている。   On the other hand, in the case of using a low-temperature sintered bonding material mainly composed of fine metal particles and metal oxide particles as the bonding material, the volume decreases before and after bonding (sintering). In particular, application of pressure at the time of bonding is effective for improving the sintered density. Therefore, the metal joint 802 of the emitter electrode 102 and the metal joint 803 of the collector electrode 103, which require high heat dissipation characteristics, are provided with protrusions 202A in the vertical direction so that the applied pressure can be effectively applied. Next, since the projecting portion 201A is provided with a space portion so that it can be moved up and down even if the position of the projecting portion 202A changes, it is shaped so as not to be joined.

従来のワイヤボンディングではなく、はんだ接合部や焼結金属部でゲート電極101を接合することで、接合面積の増加、熱応力の低減が可能となりパワーサイクル耐量が向上する。   By joining the gate electrode 101 with a solder joint or a sintered metal part instead of the conventional wire bonding, the joint area can be increased and the thermal stress can be reduced, thereby improving the power cycle tolerance.

また、金属接合部802と金属接合部803は、熱伝導率が高い接合部となる焼結銀や焼結銅とする方が望ましい。突起部201Aをゲート回路201側に設けるとともに、突起部201A上に空間を設けたので、金属接合部802および803を焼結銀や焼結銅とし、金属接合部801をはんだ材とすることも可能である。   In addition, it is desirable that the metal joint portion 802 and the metal joint portion 803 be sintered silver or sintered copper that becomes a joint portion having high thermal conductivity. Since the protrusion 201A is provided on the gate circuit 201 side and a space is provided on the protrusion 201A, the metal joints 802 and 803 may be made of sintered silver or sintered copper, and the metal joint 801 may be a solder material. Is possible.

以上のように、セラミックス基板12のエミッタ回路202とゲート回路201は、絶縁層302との接合後にエッチングでパターン作製、あるいは接合前にプレス等で打ちぬきパターンを作製することで面内方向に対し高精度に位置決めできる。   As described above, the emitter circuit 202 and the gate circuit 201 of the ceramic substrate 12 can be formed in the in-plane direction by forming a pattern by etching after bonding to the insulating layer 302 or by forming a punching pattern with a press or the like before bonding. Positioning can be performed with high accuracy.

ゲート回路201側に高精度に設けた突起部201Aにより、ゲート電極101へのワイヤボンディング工程を省略でき、セラミックス基板12とセラミックス基板13とをIGBT100に同時に接合可能となり、生産性や組立性が向上する。   High-precision projection 201A on the gate circuit 201 side eliminates the wire bonding process to the gate electrode 101 and allows the ceramic substrate 12 and the ceramic substrate 13 to be bonded to the IGBT 100 simultaneously, improving productivity and assembly. To do.

また、IGBT100を挟む上側のセラミックス基板12と下側のセラミックス基板14の対称性が向上し、小型化できるとともに、熱応力に対する信頼性が向上する。   Further, the symmetry between the upper ceramic substrate 12 and the lower ceramic substrate 14 sandwiching the IGBT 100 is improved, and the size can be reduced, and the reliability against thermal stress is improved.

従来のワイヤボンディングではなく、ゲート回路201と繋がる突起部201Aにより金属接合部801を介してゲート電極101を接合することで、接合面積の増加、熱応力の低減が可能となりパワーサイクル耐量が向上する。   By bonding the gate electrode 101 via the metal bonding portion 801 with the protrusion 201A connected to the gate circuit 201 instead of the conventional wire bonding, the bonding area can be increased and the thermal stress can be reduced, and the power cycle resistance can be improved. .

金バンプやはんだ接合の厚みでは確保できない、例えば0.5〜5mmの突起部201Aを形成でき、ゲート回路201とコレクタ回路203との間の絶縁距離を確保できるため、両面冷却型パワー半導体モジュールの耐圧を向上することが可能となる。   For example, a protrusion 201A with a thickness of 0.5 to 5 mm, which cannot be secured by the thickness of gold bumps or solder joints, can be formed, and an insulation distance between the gate circuit 201 and the collector circuit 203 can be secured. It becomes possible to improve.

図7から図9を用いて、本実施形態に係るパワー半導体モジュール901の製造プロセスについて説明する。   A manufacturing process of the power semiconductor module 901 according to the present embodiment will be described with reference to FIGS.

図7は、セラミックス基板12とセラミックス基板13にIGBT100とダイオード110を搭載する組立工程を示す斜視図である。ここでは、セラミックス基板12側に、ゲート端子21とセンスエミッタ端子25とエミッタ端子22とコレクタ端子23をタイバー20により一体化して同一方向、同一平面状に引き出されている。   FIG. 7 is a perspective view showing an assembly process for mounting the IGBT 100 and the diode 110 on the ceramic substrate 12 and the ceramic substrate 13. Here, the gate terminal 21, the sense emitter terminal 25, the emitter terminal 22, and the collector terminal 23 are integrated on the ceramic substrate 12 side by the tie bar 20 and are drawn out in the same direction and the same plane.

IGBT100とダイオード110は、セラミックス基板12とセラミックス基板13の回路部に対し、金属接合部801〜803を介して搭載される。また、コレクタ端子23は、金属接合部804を介してコレクタ回路203に対し搭載される。IGBT100のコレクタ電極103とダイオード110のカソード電極113は、セラミックス基板13のコレクタ回路203上に平行に搭載される。IGBT100のエミッタ電極102とダイオード110のアノード電極112は、突出部202Aと金属接合部802を介して、セラミックス基板12のエミッタ回路202に平行に搭載される。   The IGBT 100 and the diode 110 are mounted on the circuit portions of the ceramic substrate 12 and the ceramic substrate 13 via metal joints 801 to 803. Further, the collector terminal 23 is mounted on the collector circuit 203 via the metal joint 804. The collector electrode 103 of the IGBT 100 and the cathode electrode 113 of the diode 110 are mounted in parallel on the collector circuit 203 of the ceramic substrate 13. The emitter electrode 102 of the IGBT 100 and the anode electrode 112 of the diode 110 are mounted in parallel to the emitter circuit 202 of the ceramic substrate 12 via the protrusion 202A and the metal joint 802.

この時、IGBT100のエミッタ電極102とダイオード110のアノード電極112の搭載面の幅や高さを、突起202Aの厚みよりも大きくするとともに、金属接合部802の厚みを突起202Aの厚みよりも小さくすることで、突起202Aが自立できるようにしてある。   At this time, the width and height of the mounting surface of the emitter electrode 102 of the IGBT 100 and the anode electrode 112 of the diode 110 are made larger than the thickness of the projection 202A, and the thickness of the metal joint 802 is made smaller than the thickness of the projection 202A. Thus, the protrusion 202A can be made independent.

また、IGBT100のゲート電極101については、セラミックス基板12のゲート回路201が突起部201Aを有しており、金属接合部801を介して接合される。突起部201Aは、ゲート回路201と機械的、電気的に一体化している。また、ゲート回路201とエミッタ回路202は絶縁層302に固着しており、接合後にゲート回路201とエミッタ回路202とは略同一平面上に位置する。   As for the gate electrode 101 of the IGBT 100, the gate circuit 201 of the ceramic substrate 12 has a protruding portion 201A and is bonded via a metal bonding portion 801. The protrusion 201A is mechanically and electrically integrated with the gate circuit 201. Further, the gate circuit 201 and the emitter circuit 202 are fixed to the insulating layer 302, and the gate circuit 201 and the emitter circuit 202 are located on substantially the same plane after bonding.

さらに、コレクタ端子23については、帯状のタイバー20で絶縁層302に固着したエミッタ端子22やゲート端子21やセンスエミッタ端子25に一体化されていることで、接合後にゲート回路とエミッタ回路とは略同一平面上に位置する。   Further, the collector terminal 23 is integrated with the emitter terminal 22, the gate terminal 21 and the sense emitter terminal 25 fixed to the insulating layer 302 with the belt-like tie bar 20, so that the gate circuit and the emitter circuit are substantially omitted after joining. Located on the same plane.

上述したように、IGBT100のゲート電極101の金属接合部801に対する突起部201Aの許容寸法裕度をエミッタ電極102の金属接合部802に対する突出部202Aの許容寸法裕度よりも大きくした。この構成により、エミッタ回路202とコレクタ回路203との間の絶縁距離を突出部202Aにより高精度に制御できるとともに、ゲート回路201とコレクタ回路203との間の絶縁距離を同時に制御する製造方法が可能となる。   As described above, the allowable dimensional tolerance of the protrusion 201A with respect to the metal joint 801 of the gate electrode 101 of the IGBT 100 is made larger than the allowable dimensional tolerance of the protrusion 202A with respect to the metal joint 802 of the emitter electrode 102. With this configuration, the insulation distance between the emitter circuit 202 and the collector circuit 203 can be controlled with high accuracy by the protrusion 202A, and a manufacturing method for simultaneously controlling the insulation distance between the gate circuit 201 and the collector circuit 203 is possible. It becomes.

図8は、トランスファーモールド工程後の外観斜視図を示している。封止部11を封止後にタイバー20を切断し、端子間の絶縁を確保することで、図1に示すパワー半導体モジュール901が完成する。   FIG. 8 shows an external perspective view after the transfer molding process. The power semiconductor module 901 shown in FIG. 1 is completed by cutting the tie bar 20 after sealing the sealing portion 11 and ensuring insulation between the terminals.

以上の構成により、IGBT100をはさむセラミックス基板12とセラミックス基板13の組立性が向上するため、放熱部402と放熱部403の平行度を向上することが可能となる。これにより、放熱面42と放熱面43の平行度も向上し、冷却器に取り付ける際のグリースやカーボンシート等の厚みばらつきが低減し、パワー半導体モジュール901の放熱性が向上する。   With the above configuration, the assemblability of the ceramic substrate 12 and the ceramic substrate 13 sandwiching the IGBT 100 is improved, so that the parallelism between the heat radiation part 402 and the heat radiation part 403 can be improved. As a result, the parallelism between the heat radiating surface 42 and the heat radiating surface 43 is also improved, and variations in the thickness of grease, carbon sheets, and the like when attached to the cooler are reduced, and the heat radiation performance of the power semiconductor module 901 is improved.

放熱面42と放熱面43の平行度を向上するために、封止材11で封止した後、研削してもよい。封止材11で封止されていることで、絶縁層302、絶縁層303、IGBT100、ダイオード110に機械的な損傷を及ぼさずに処理することが可能である。   In order to improve the parallelism between the heat radiation surface 42 and the heat radiation surface 43, the heat radiation surface 42 and the heat radiation surface 43 may be ground after being sealed with the sealing material 11. By sealing with the sealing material 11, the insulating layer 302, the insulating layer 303, the IGBT 100, and the diode 110 can be processed without causing mechanical damage.

また、本実施形態では、ゲート端子21とセンスエミッタ端子25とエミッタ端子22とコレクタ端子23に対し、セラミックス基板12と一体化して組立性を向上した例としている。図7に示すように、ゲート端子21とセンスエミッタ端子25とエミッタ端子22とコレクタ端子23は帯状のタイバー20を有し一体化されている。   In this embodiment, the gate terminal 21, the sense emitter terminal 25, the emitter terminal 22, and the collector terminal 23 are integrated with the ceramic substrate 12 to improve the assemblability. As shown in FIG. 7, the gate terminal 21, the sense emitter terminal 25, the emitter terminal 22, and the collector terminal 23 have a belt-like tie bar 20 and are integrated.

本実施形態のように、ゲート端子21、エミッタ端子22、コレクタ端子23、センスエミッタ端子25を同一平面から引き出している。これにより、封止材11をトランスファーモールドの金型に設置する場合、端子間位置を高精度に位置決めできる。位置ずれが発生すると、樹脂漏れや型締め時の過大な応力が発生する。   As in this embodiment, the gate terminal 21, the emitter terminal 22, the collector terminal 23, and the sense emitter terminal 25 are drawn from the same plane. Thereby, when installing the sealing material 11 in the transfer mold, the position between the terminals can be positioned with high accuracy. When the displacement occurs, excessive stress occurs during resin leakage or mold clamping.

ゲート端子21、エミッタ端子22、コレクタ端子23、センスエミッタ端子25をセラミックス基板12のエミッタ回路202にて形成しているため、高精度な位置決めを可能としており、前述した樹脂漏れや型締め時の応力発生を防止することができる。上述した複数の端子は、別体で用意してもよいし、両側に別々に設けてもよいが同一平面状になるように、帯状の一体部20を設け組立性を向上した方が望ましい。   Since the gate terminal 21, emitter terminal 22, collector terminal 23, and sense emitter terminal 25 are formed by the emitter circuit 202 of the ceramic substrate 12, high-accuracy positioning is possible. Stress generation can be prevented. The plurality of terminals described above may be prepared separately or separately on both sides, but it is desirable to improve the assemblability by providing a band-shaped integral part 20 so as to be in the same plane.

本実施形態では、ゲート端子21、エミッタ端子22、コレクタ端子23、センスエミッタ端子25を同一方向から引き出した例を示した。この形状とすることで、端子も含めたパワー半導体モジュール901の外形体積を小型化できる。同一方向に端子を引き出す場合は、図3のように、エミッタ端子22やコレクタ端子23は、ゲート電極101が不要なダイオード110側から引き出すことで、引き出し端子の幅を広くとれ、パワー半導体モジュール901の大電流化が可能となる。また、エミッタ端子22とコレクタ端子23との間の絶縁距離間隔も広くとれ、パワー半導体モジュール901の高耐圧化が可能となる。エミッタ端子22やコレクタ端子23は多分岐して引き出すことも可能であり、その場合はエミッタ端子22とコレクタ端子23を交互に整列することで低インダクタンス化が可能となる。   In the present embodiment, an example in which the gate terminal 21, the emitter terminal 22, the collector terminal 23, and the sense emitter terminal 25 are drawn from the same direction is shown. By adopting this shape, the outer volume of the power semiconductor module 901 including the terminals can be reduced. When the terminals are drawn out in the same direction, as shown in FIG. 3, the emitter terminal 22 and the collector terminal 23 can be drawn from the diode 110 side where the gate electrode 101 is unnecessary, so that the width of the lead terminal can be increased. Current can be increased. Further, the insulation distance between the emitter terminal 22 and the collector terminal 23 can be widened, and the power semiconductor module 901 can have a high breakdown voltage. The emitter terminal 22 and the collector terminal 23 can be pulled out in multiple branches. In this case, the inductance can be reduced by arranging the emitter terminal 22 and the collector terminal 23 alternately.

本実施形態では、ゲート端子21を、パワー端子を構成するエミッタ端子22とコレクタ端子23と同方向に引き出したが、逆方向に引き出すことも可能である。その場合も、本構成を適用してエミッタ端子22とコレクタ端子23とゲート端子21と同一平面状に位置した方が望ましく、精度良く作製することが可能である。   In the present embodiment, the gate terminal 21 is drawn out in the same direction as the emitter terminal 22 and the collector terminal 23 constituting the power terminal, but can be drawn out in the opposite direction. Even in this case, it is desirable to apply the present configuration so that the emitter terminal 22, the collector terminal 23, and the gate terminal 21 are located on the same plane, and it can be manufactured with high accuracy.

本実施形態では、IGBT100毎にゲート端子21を用意したが、複数のIGBT100に対してゲート端子21を共有してもよい。また、ゲート端子21とパワー端子と同方向に引き出したが、それぞれ逆方向に引き出すことも可能である。その場合も、本構成を適用してパワー端子とゲート端子と同一平面状に位置した方が望ましく、精度良く作製することが可能である。   In the present embodiment, the gate terminal 21 is prepared for each IGBT 100, but the gate terminal 21 may be shared by a plurality of IGBTs 100. Further, although the gate terminal 21 and the power terminal are drawn out in the same direction, they can be drawn out in the opposite directions. Even in this case, it is desirable that the power terminal and the gate terminal be positioned in the same plane by applying this configuration, and the power terminal and the gate terminal can be manufactured with high accuracy.

《第一の実施形態の変形例1》
図9から図11を用いて、組立性や絶縁性に優れたパワー半導体モジュール902の変形例を説明する。
<< First Modification of First Embodiment >>
A modification of the power semiconductor module 902 having excellent assemblability and insulation will be described with reference to FIGS.

図9から図11に示されるパワー半導体モジュール902の外形は、図1と同様である。図9は図1のAA’ 断面であり、ゲート端子21が封止材11から引き出されている断面を示している。引き出し部212は、ゲート回路201とゲート端子21を接続する。この引き出し部212は絶縁層302と向き合う沿面部213を設け、さらにゲート回路201よりも下部方向に屈曲している。また、引き出し部212に形成された屈曲部211を絶縁層302と絶縁層303に挟まれた空間に配置している。そして、コレクタ回路203の端部214は、屈曲部211と対向しないように図4よりも水平方向に縮小している。これにより、コレクタ回路203と引き出し部212との絶縁距離が十分に確保される。なお。水平方向への縮小は、上述したパターンエッチングにより高精度に作製可能である。   The outer shape of the power semiconductor module 902 shown in FIGS. 9 to 11 is the same as that of FIG. FIG. 9 is a cross section taken along the line AA ′ of FIG. 1, and shows a cross section in which the gate terminal 21 is drawn from the sealing material 11. The lead portion 212 connects the gate circuit 201 and the gate terminal 21. The lead-out portion 212 is provided with a creeping portion 213 that faces the insulating layer 302 and is bent further downward than the gate circuit 201. Further, a bent portion 211 formed in the lead portion 212 is disposed in a space between the insulating layer 302 and the insulating layer 303. The end 214 of the collector circuit 203 is further reduced in the horizontal direction than FIG. 4 so as not to face the bent portion 211. Thereby, a sufficient insulation distance between the collector circuit 203 and the lead-out portion 212 is ensured. Note that. The reduction in the horizontal direction can be made with high accuracy by the above-described pattern etching.

図10は、図1のBB’断面であり、エミッタ端子22が封止材11から引き出されている断面を示している。エミッタ端子22は、エミッタ回路202が延長するとともに、屈曲部222を設けることで、エミッタ回路202よりも下面に引き出し部221を配置するようにしてある。またエミッタ端子22は、ゲート端子21と同一平面上に位置してある。エミッタ端子22の近傍領域についても、コレクタ回路203の端部220は、引き出し部221や屈曲部222に対して絶縁距離を確保するために、水平方向に縮小している。つまりコレクタ回路203は、絶縁層302と絶縁層303の配列方向から見て、端部220が引き出し部221や屈曲部222と対向しないように形成される。水平方向への縮小は、上述したパターンエッチングにより高精度に作製可能である。   FIG. 10 is a cross section taken along the line BB ′ of FIG. 1 and shows a cross section in which the emitter terminal 22 is drawn from the sealing material 11. The emitter terminal 22 extends from the emitter circuit 202 and is provided with a bent portion 222 so that the lead portion 221 is disposed on the lower surface of the emitter circuit 202. The emitter terminal 22 is located on the same plane as the gate terminal 21. Also in the vicinity of the emitter terminal 22, the end portion 220 of the collector circuit 203 is reduced in the horizontal direction in order to secure an insulation distance with respect to the lead portion 221 and the bent portion 222. That is, the collector circuit 203 is formed so that the end portion 220 does not face the lead portion 221 and the bent portion 222 when viewed from the arrangement direction of the insulating layer 302 and the insulating layer 303. The reduction in the horizontal direction can be made with high accuracy by the above-described pattern etching.

図11は、図1のCC’断面であり、コレクタ端子23が封止材11から引き出されている断面を示している。コレクタ端子23は、図9及び図10にて説示されたエミッタ端子22およびゲート端子21と同じ高さに位置している。また、コレクタ端子23は、屈曲部223を設けることで、コレクタ回路203よりも上方に引き出し部224を配置するようにしてある。エミッタ回路202の端部225は、引き出し部224及び屈曲部223との絶縁距離を確保するために、水平方向に縮小している。本実施例では、エミッタ側のセラミックス基板12の回路をコレクタ端子23としたので、エミッタ回路202の端部が水平方向に縮小した形態となる。つまりエミッタ回路202は、絶縁層302と絶縁層303の配列方向から見て、端部225が引き出し部224や屈曲部223と対向しないように形成される。別体やコレクタ回路203を伸長する場合は、上記と同様に、水平方向への縮小は、上述したパターンエッチングにて高精度に作製可能となる。   FIG. 11 is a CC ′ cross section of FIG. 1 and shows a cross section in which the collector terminal 23 is drawn from the sealing material 11. The collector terminal 23 is located at the same height as the emitter terminal 22 and the gate terminal 21 illustrated in FIGS. Further, the collector terminal 23 is provided with a bent portion 223 so that the lead-out portion 224 is disposed above the collector circuit 203. The end portion 225 of the emitter circuit 202 is reduced in the horizontal direction in order to secure an insulation distance from the lead portion 224 and the bent portion 223. In this embodiment, since the circuit of the ceramic substrate 12 on the emitter side is the collector terminal 23, the end of the emitter circuit 202 is reduced in the horizontal direction. That is, the emitter circuit 202 is formed such that the end 225 does not face the lead portion 224 or the bent portion 223 when viewed from the arrangement direction of the insulating layer 302 and the insulating layer 303. When extending the separate body or the collector circuit 203, similarly to the above, the reduction in the horizontal direction can be made with high accuracy by the above-described pattern etching.

屈曲部223は、コレクタ回路203と金属接合部804で電気的に接合されている。金属接合部804は、例えば、はんだ材や微細金属粒子や酸化金属粒子を含んだ低温焼結接合材等が用いられる。   The bent portion 223 is electrically joined to the collector circuit 203 and the metal joint portion 804. For the metal joint portion 804, for example, a solder material, a low-temperature sintered joint material containing fine metal particles or metal oxide particles, or the like is used.

エミッタ端子22およびコレクタ端子23は、ゲート端子21と同じ高さから引き出されており、水平方向の間隔にて絶縁距離を確保している。   The emitter terminal 22 and the collector terminal 23 are drawn from the same height as the gate terminal 21, and an insulation distance is secured at a horizontal interval.

ここでは、屈曲部222や屈曲部223を絶縁層302と絶縁層303に挟まれる空間に配置した例を示した。これにより、エミッタ回路202や放熱部402、およびコレクタ回路203と放熱部403の絶縁沿面距離を長く確保することができ、絶縁性能を向上することができる。   Here, an example in which the bent portion 222 and the bent portion 223 are arranged in a space between the insulating layer 302 and the insulating layer 303 is shown. As a result, a long insulation creepage distance can be secured between the emitter circuit 202, the heat radiation part 402, and the collector circuit 203 and the heat radiation part 403, and the insulation performance can be improved.

エミッタ端子22やコレクタ端子23に屈曲部222や屈曲部223を設け、引き出し部221と引き出し部224を封止材11の側面の中央部付近まで延ばすことで、封止材11が露出する放熱部402と放熱部403との絶縁沿面距離を長くとれ、パワー半導体モジュール902の絶縁信頼性を向上することが可能となる。   The emitter terminal 22 and the collector terminal 23 are provided with a bent portion 222 and a bent portion 223, and the heat radiating portion where the sealing material 11 is exposed by extending the lead portion 221 and the lead portion 224 to the vicinity of the center of the side surface of the sealing material 11. The insulation creepage distance between 402 and the heat radiation part 403 can be increased, and the insulation reliability of the power semiconductor module 902 can be improved.

本実施形態では、ゲート端子21、エミッタ端子22、コレクタ端子23、センスエミッタ端子25をセラミックス基板12のエミッタ回路202にて形成しているため、高精度な位置決めを可能としており樹脂漏れや型締め時の応力発生を防止することができる。さらに、型締めが必要な引き出し端子に、屈曲部を設けたため、IGBTやダイオード搭載部やセラミックス製の絶縁層への応力を緩和することができ、組立性が向上する。   In this embodiment, since the gate terminal 21, the emitter terminal 22, the collector terminal 23, and the sense emitter terminal 25 are formed by the emitter circuit 202 of the ceramic substrate 12, high-accuracy positioning is possible, and resin leakage and mold clamping are possible. It is possible to prevent the occurrence of stress at the time. Furthermore, since the bent portion is provided in the lead terminal that needs to be clamped, the stress on the IGBT, the diode mounting portion, and the ceramic insulating layer can be relieved, and assemblability is improved.

《第一の実施形態の変形例2》
図12は、本実施形態に関するパワー半導体モジュール903であり、図1のAA’断面図である。本実施形態に係るパワー半導体モジュール903の外形は、図1と同じである。
<< Modification 2 of First Embodiment >>
FIG. 12 is a power semiconductor module 903 according to this embodiment, and is a cross-sectional view taken along the line AA ′ of FIG. The outer shape of the power semiconductor module 903 according to this embodiment is the same as that shown in FIG.

変形例2の実施形態では、ゲート回路201の一部をスカイブ加工し、削り起こすことで突起部201Bの形状とした点が第一の実施形態と異なる。   The embodiment of the modification 2 is different from the first embodiment in that a part of the gate circuit 201 is skived and shaved to form the protrusion 201B.

突起部201Bは、セラミックス基板12のゲート回路201を半導体チップ(IGBT100等)の搭載前にスカイブ加工で削り起こすことで形成される。ゲート回路201は、パターンエッチングで高精度に加工できるため、これより形成した突起部201Bの位置を高精度に形成できる。また、ゲート回路201に流れる電流は、エミッタ回路202に流れる電流よりも小さいため、回路の断面積が減少しても問題がない。   The protrusion 201B is formed by scraping the gate circuit 201 of the ceramic substrate 12 by skiving before mounting the semiconductor chip (IGBT 100 or the like). Since the gate circuit 201 can be processed with high accuracy by pattern etching, the position of the protrusion 201B formed thereby can be formed with high accuracy. Further, since the current flowing through the gate circuit 201 is smaller than the current flowing through the emitter circuit 202, there is no problem even if the cross-sectional area of the circuit is reduced.

これにより、ゲート回路201に対して、突起部201Bは機械的、電気的に一体化されている。また、突起部201Bは、ゲート回路201と絶縁層302との接触面に対して角度を有し、ゲート電極101の方向へ向かって形成される。   Thus, the protrusion 201B is mechanically and electrically integrated with the gate circuit 201. Further, the protrusion 201B has an angle with respect to the contact surface between the gate circuit 201 and the insulating layer 302 and is formed toward the gate electrode 101.

突起部201Bの端部226は、ゲート電極101の上面まで対向する位置まで延ばされる。この端部226は、ゲート回路201と突起部201Bにおいて、最も下方に配置される。突起部201Bにより、ゲート電極101とゲート回路201との間に空間部が設けられる。そして、ゲート電極101と突起部201Bの接合部となる金属接合部801の許容寸法範囲を向上できる構造としている。   The end portion 226 of the protrusion 201B is extended to a position facing the top surface of the gate electrode 101. The end 226 is disposed at the lowest position in the gate circuit 201 and the protrusion 201B. A space is provided between the gate electrode 101 and the gate circuit 201 by the protrusion 201B. In addition, the allowable dimension range of the metal joint portion 801 that serves as a joint portion between the gate electrode 101 and the protrusion 201B can be improved.

また、セラミック基板12を構成する部材に貫通孔を形成し空間部へ回り込みやすくしてもよい。さらに、接合性を向上するめっきを施すことができる。めっきの種類はNi、Pd、Ag、Au、はんだめっき等がある。   Further, a through-hole may be formed in a member constituting the ceramic substrate 12 so as to make it easier to go around the space portion. Furthermore, plating that improves the bondability can be applied. Types of plating include Ni, Pd, Ag, Au, and solder plating.

さらに、突起部201B内にベント部を設けることで、ベント部の下方にて上下方向への調整機構を付与してもよい。この構成により、突起部201Bとゲート電極101間の間隔ばらつきに起因する金属接合部801の許容寸法範囲を増加でき組立性が向上する。   Furthermore, an adjustment mechanism in the vertical direction may be provided below the vent portion by providing a vent portion in the protruding portion 201B. With this configuration, the allowable dimension range of the metal joint 801 due to the variation in the distance between the protrusion 201B and the gate electrode 101 can be increased, and the assemblability is improved.

スカイブ加工による突起部201Bの形成では、引き出し端子21と同位置に配置することで、突起部201Bの長さに裕度を持たせることが可能である。   In the formation of the protruding portion 201B by skiving, it is possible to give a margin to the length of the protruding portion 201B by disposing it at the same position as the lead terminal 21.

セラミックス基板12のゲート回路201側に上述の突出201Bを設置することで、セラミックス基板12と、セラミックス基板13とをIGBT100に同時に接合可能となり、ゲート電極101へのワイヤボンディング工程を省略でき生産性が向上する。   By installing the above-mentioned protrusion 201B on the gate circuit 201 side of the ceramic substrate 12, the ceramic substrate 12 and the ceramic substrate 13 can be bonded to the IGBT 100 simultaneously, and the wire bonding process to the gate electrode 101 can be omitted, thereby improving productivity. improves.

《第一の実施形態の変形例3》
図13は、本実施形態に関するパワー半導体モジュール904であり、図1のAA’断面図である。本実施形態に係るパワー半導体モジュール903の外形は、図1と同じである。
<< Modification 3 of First Embodiment >>
FIG. 13 is a power semiconductor module 904 according to this embodiment, and is a cross-sectional view taken along the line AA ′ of FIG. The outer shape of the power semiconductor module 903 according to this embodiment is the same as that shown in FIG.

変形例3の実施形態では、ゲート回路201に接合されるボンディングワイヤによって形成された突起部201Cとした点が第一の実施形態と異なる。   The embodiment of the modification 3 is different from the first embodiment in that the protrusion 201C is formed by a bonding wire bonded to the gate circuit 201.

突起部201Cは、ゲート回路201と超音波接合701により接続するために、銅製あるいはアルミニウム製のワイヤにより構成される。銅製のワイヤの場合はそのまま金属接合部801と接合可能である。また、アルミニウム製のワイヤの場合は、金属接合部801との接合前にめっきを施す。銅製ワイヤについても、接合性を向上するめっきを施すことができる。めっきの種類はNi、Pd、Ag、Au、はんだめっき等がある。ワイヤ径は数十〜数百μmであり、金属接合部801との接合時に反応してすべてが溶解しない範囲としている。   The protrusion 201C is configured by a copper or aluminum wire so as to be connected to the gate circuit 201 by the ultrasonic bonding 701. In the case of a copper wire, it can be joined to the metal joint 801 as it is. In the case of an aluminum wire, plating is performed before joining to the metal joint 801. The copper wire can also be plated to improve bondability. Types of plating include Ni, Pd, Ag, Au, and solder plating. The diameter of the wire is several tens to several hundreds of μm, and is set in a range in which everything reacts at the time of joining with the metal joint 801 and does not dissolve.

突起部201Cは、一端部がゲート回路201と接続され、かつゲート電極101の近傍まで延ばされる。さらに突起部201Cは、ゲート電極101の対向空間において屈曲し、ゲート回路201までに延ばされ、他端部がゲート回路201と接続される。これにより、ゲート電極101と突起部201Cの接合部となる金属接合部801の許容寸法範囲を向上できる。   One end of the protrusion 201C is connected to the gate circuit 201 and extends to the vicinity of the gate electrode 101. Further, the protrusion 201C is bent in the space facing the gate electrode 101, extends to the gate circuit 201, and the other end is connected to the gate circuit 201. Thereby, the allowable dimension range of the metal joint portion 801 that becomes the joint portion between the gate electrode 101 and the protrusion 201C can be improved.

また、弾性変形可能なボンディングワイヤでループ状に突起部201Cを形成することで、ベント部を別途設けなくとも、ゲート電極101に対し上下方向への調整機構が付与でき、組立性が向上する。   In addition, by forming the protruding portion 201C in a loop shape with a bonding wire that can be elastically deformed, an adjustment mechanism in the vertical direction can be provided to the gate electrode 101 without providing a vent portion separately, and assemblability is improved.

ゲート回路201は、パターンエッチングにより作製されるとともに、突起部201Cは超音波接合701により接合されることで、面内方向に高い位置精度を有している。   The gate circuit 201 is manufactured by pattern etching, and the protrusion 201C is bonded by ultrasonic bonding 701, so that it has high positional accuracy in the in-plane direction.

IGBT100のゲート電極101と突起部201Cを超音波接合する場合よりも、ゲート回路201と突起部201Cを超音波接合する場合は、出力や押し付け荷重を大きくすることが可能である。これにより、超音波接合部701を、信頼性の高い接合強度とすることが可能である。   In the case where the gate circuit 201 and the protrusion 201C are ultrasonically bonded, it is possible to increase the output and the pressing load, compared to the case where the gate electrode 101 and the protrusion 201C of the IGBT 100 are ultrasonically bonded. As a result, the ultrasonic bonding portion 701 can have a highly reliable bonding strength.

また、金属ワイヤにより構成される突起部201Cとゲート回路201の熱膨張率差は小さい。これにより、熱膨張率の小さいIGBT100にワイヤボンディングする場合に比較して、温度上昇にともない発生する超音波接合部の熱応力は小さくなる。   In addition, the difference in thermal expansion coefficient between the protrusion 201C made of a metal wire and the gate circuit 201 is small. As a result, the thermal stress of the ultrasonic bonded portion that occurs as the temperature rises is smaller than when wire bonding is performed to the IGBT 100 having a low coefficient of thermal expansion.

ゲート回路201側に高精度に設けた突起部201Cにより、ゲート電極201へのワイヤボンディング工程を省略でき、生産性や組立性が向上する。   The protrusion 201C provided on the gate circuit 201 side with high accuracy can omit the wire bonding step to the gate electrode 201, and the productivity and assemblability are improved.

《第一の実施形態の変形例4》
図14は、本実施形態に関するパワー半導体モジュール905であり、図1のAA’断面図である。本実施形態に係るパワー半導体モジュール905の外形は、図1と同じである。
<< Modification 4 of the first embodiment >>
FIG. 14 is a power semiconductor module 905 according to this embodiment, and is a cross-sectional view taken along the line AA ′ of FIG. The outer shape of the power semiconductor module 905 according to the present embodiment is the same as FIG.

変形例4の実施形態では、ゲート回路201に接合される突起部201Dは、リード形状を為す点が前述までの実施形態とは異なる。   In the embodiment of Modification 4, the protrusion 201D joined to the gate circuit 201 is different from the above-described embodiments in that it has a lead shape.

突起部201Dは、プレス等で高精度に作製可能である。また、突起部201Dの厚みや径は、数十〜数百μmであり、かつ金属接合部801との接合時に反応してすべてが溶解しない範囲としている。さらに突起部201Dは、ゲート回路201と超音波接合できるように、銅やアルミニウム製としている。   The protrusion 201D can be manufactured with high accuracy by a press or the like. Further, the thickness and diameter of the protrusion 201D are in the range of several tens to several hundreds of μm, and are in a range in which everything reacts at the time of joining with the metal joint 801 and does not dissolve. Further, the protrusion 201D is made of copper or aluminum so that ultrasonic bonding can be performed with the gate circuit 201.

突起部201Dが銅製のリードの場合はそのまま金属接合部801と接合可能である。また、突起部201Dがアルミニウム製のリードの場合は、金属接合部801と接合可能なめっきを施す。超音波接合部701以外を先にめっきしておくも可能である。めっきの種類はNi、Pd、Ag、Au、はんだめっき等がある。   When the protrusion 201D is a copper lead, it can be joined to the metal joint 801 as it is. Further, when the protrusion 201D is an aluminum lead, plating capable of being bonded to the metal bonding portion 801 is performed. Other than the ultrasonic bonding portion 701 may be plated first. Types of plating include Ni, Pd, Ag, Au, and solder plating.

突起部201Dは、その一端部がゲート回路201に接続され、かつゲート電極101の対向空間まで延ばされ、さらに他端部がゲート電極101に接続される。ゲート回路201とゲート電極101との間に空間を設けるように突起部201Dを立ち上げることにより、金属接合部801の許容寸法範囲を向上できる。また、突起部201Dの途中にベント部を設けてもよい。ゲート回路201は、パターンエッチングにより作製されるとともに、突起部201Dは超音波接合701により接合されることで、面内方向に高い位置精度を有している。   One end of the protrusion 201D is connected to the gate circuit 201 and extends to a space facing the gate electrode 101, and the other end is connected to the gate electrode 101. By raising the protrusion 201D so as to provide a space between the gate circuit 201 and the gate electrode 101, the allowable dimension range of the metal joint 801 can be improved. Further, a vent portion may be provided in the middle of the protruding portion 201D. The gate circuit 201 is manufactured by pattern etching, and the protrusion 201D is bonded by the ultrasonic bonding 701, thereby having high positional accuracy in the in-plane direction.

ゲート回路201側に高精度に設けた突起部201Dにより、ゲート電極201へのワイヤボンディング工程を省略できる。セラミックス基板12とセラミックス基板13とをIGBT100接合する際、同時にゲート電極101の接合が可能となり、生産性や組立性が向上する。   The wire bonding process to the gate electrode 201 can be omitted by the protrusion 201D provided with high precision on the gate circuit 201 side. When the ceramic substrate 12 and the ceramic substrate 13 are bonded to the IGBT 100, the gate electrode 101 can be bonded at the same time, so that productivity and assemblability are improved.

《第二の実施形態》
図15から図19を用いて本発明の他の実施形態であるパワー半導体モジュール906について説明する。図15は、本実施形態に係るパワー半導体モジュール906の外観斜視図である。図16は、パワー半導体モジュール906に対応する2in1の回路構成図である。本実施形態では、IGBT100とダイオード110が2個ずつ搭載されている。パワー半導体モジュール906は、上アーム用IGBT100Uと下アーム用IGBT100Lとを直列したものである。上アーム用ダイオード110Uは上アーム用IGBT100Uと電気的に並列に接続され、下アーム用ダイオード110Lは下アーム用IGBT100Lと電気的に並列に接続される。また、パワー半導体モジュール906の表裏面には、放熱面42と放熱面43が形成される。また、上アームゲート端子21Uと、下アームゲート端子21Lと、上アームセンスエミッタ端子25Uと、下アームセンスエミッタ端子25Lと、直流負極接続端子として機能する下アームエミッタ端子22Lと、直流正極接続端子として機能する上アームコレクタ端子23Uと、交流接続端子として機能する中間端子24Mがそれぞれ封止部11から同一方向に引き出されている。
<< Second Embodiment >>
A power semiconductor module 906 according to another embodiment of the present invention will be described with reference to FIGS. FIG. 15 is an external perspective view of the power semiconductor module 906 according to the present embodiment. FIG. 16 is a 2in1 circuit configuration diagram corresponding to the power semiconductor module 906. In this embodiment, two IGBTs 100 and two diodes 110 are mounted. The power semiconductor module 906 is a series of an upper arm IGBT 100U and a lower arm IGBT 100L. Upper arm diode 110U is electrically connected in parallel with upper arm IGBT 100U, and lower arm diode 110L is electrically connected in parallel with lower arm IGBT 100L. Further, the heat radiating surface 42 and the heat radiating surface 43 are formed on the front and back surfaces of the power semiconductor module 906. Also, the upper arm gate terminal 21U, the lower arm gate terminal 21L, the upper arm sense emitter terminal 25U, the lower arm sense emitter terminal 25L, the lower arm emitter terminal 22L functioning as a direct current negative electrode connection terminal, and a direct current positive electrode connection terminal The upper arm collector terminal 23U that functions as an intermediate terminal 24M and the intermediate terminal 24M that functions as an AC connection terminal are drawn out from the sealing portion 11 in the same direction.

図17は、封止部11とセラミックス基板12の絶縁層302と放熱部402を除いたパワー半導体モジュール906の斜視図である。図18は、図15のAA´を通る面から見たパワー半導体モジュール906の断面図である。上アーム用IGBT100Uのコレクタ電極103Uと上アーム用ダイオード110Uのカソード電極113Uは、上アーム用のコレクタ回路203Uに接続される。上アーム用IGBT100Uのエミッタ電極102Uとダイオード110Uのアノード電極112Uは、上アーム用のエミッタ回路202Uに接続されている。不図示であるが、下アーム用IGBT100Lのコレクタ電極103とダイオード110Lのカソード電極113は下アーム用のコレクタ回路203Lに接続され、下アーム用IGBT100Uのエミッタ電極102とダイオード110Uのアノード電極112は、下アーム用のエミッタ回路202Lに接続されている。また、上アーム用IGBT100U 及び下アーム用IGBT100Lにはセンスエミッタ電極が設けられており、ゲート電極101Uと同様の形態でセンスエミッタ回路205Uに接続されている。一方、第一の実施形態と異なる点は、上アームのセンスエミッタ回路202Uと下アームのコレクタ回路203Lとは、中間電極202Mを介して接続されている。このように、中間電極202Mにより上アーム回路と下アーム回路とが電気的に接続され、図16に示すような上下アーム直列回路が形成される。   FIG. 17 is a perspective view of the power semiconductor module 906 excluding the sealing portion 11, the insulating layer 302 of the ceramic substrate 12, and the heat dissipation portion 402. FIG. 18 is a cross-sectional view of the power semiconductor module 906 viewed from a plane passing through AA ′ in FIG. The collector electrode 103U of the upper arm IGBT 100U and the cathode electrode 113U of the upper arm diode 110U are connected to the upper arm collector circuit 203U. The emitter electrode 102U of the upper arm IGBT 100U and the anode electrode 112U of the diode 110U are connected to the upper arm emitter circuit 202U. Although not shown, the collector electrode 103 of the lower arm IGBT 100L and the cathode electrode 113 of the diode 110L are connected to the collector circuit 203L for the lower arm, and the emitter electrode 102 of the lower arm IGBT 100U and the anode electrode 112 of the diode 110U are It is connected to the lower arm emitter circuit 202L. The upper arm IGBT 100U and the lower arm IGBT 100L are provided with a sense emitter electrode and connected to the sense emitter circuit 205U in the same manner as the gate electrode 101U. On the other hand, the difference from the first embodiment is that the upper-arm sense emitter circuit 202U and the lower-arm collector circuit 203L are connected via an intermediate electrode 202M. In this way, the upper arm circuit and the lower arm circuit are electrically connected by the intermediate electrode 202M, and an upper and lower arm series circuit as shown in FIG. 16 is formed.

上アームIGBT100Uおよび上アームダイオード110Uは、セラミックス基板12に設けられたゲート回路部201U、エミッタ回路部202Uとセラミックス基板13に設けられたコレクタ回路部203Uに搭載される。ゲート電極101Uへの搭載構造や方法は第一の実施形態と同様であるため、ここでは省略する。   The upper arm IGBT 100U and the upper arm diode 110U are mounted on a gate circuit unit 201U, an emitter circuit unit 202U provided on the ceramic substrate 12, and a collector circuit unit 203U provided on the ceramic substrate 13. Since the mounting structure and method on the gate electrode 101U are the same as those in the first embodiment, they are omitted here.

図19は、図15の点線DD’を通る平面から見たパワー半導体モジュール906の断面図であり、奥行き方向にある上アームIGBT100Uは省略している。上アームのエミッタ回路202Uは、中間電極202Mと金属接合部804を介して電気的に接合されている。また、中間電極202Mは、エミッタ回路202202Uを伸長し屈曲した構成としている。中間電極202Mは、ゲート電極を接合する201Aと同様に上部に空間を有した形状としている。突出部202Aの金属接合部802に対する許容寸法裕度よりも、中間電極202Mの金属接合部804に対する許容寸法裕度の方が大きくなっている。   FIG. 19 is a cross-sectional view of the power semiconductor module 906 as seen from the plane passing through the dotted line DD ′ in FIG. 15, and the upper arm IGBT 100U in the depth direction is omitted. The upper arm emitter circuit 202U is electrically joined to the intermediate electrode 202M via a metal joint 804. The intermediate electrode 202M has a configuration in which the emitter circuit 202202U is extended and bent. The intermediate electrode 202M has a shape having a space in the upper portion, similar to 201A for joining the gate electrodes. The allowable dimension tolerance for the metal joint portion 804 of the intermediate electrode 202M is larger than the allowable dimension tolerance for the metal joint portion 802 of the protrusion 202A.

また、中間電極202Mと対向する下アームのエミッタ回路202Lと上アームのコレクタ回路203Lは、絶縁距離を確保するために水平方向に縮小している。これにより、突起202Aの高さを202U/203U間、202L/203L間の絶縁距離を必要以上に確保する必要が無くなり、パワー半導体モジュール906の小型化が可能となる。   Further, the lower arm emitter circuit 202L and the upper arm collector circuit 203L facing the intermediate electrode 202M are reduced in the horizontal direction in order to secure an insulation distance. As a result, it is not necessary to secure the insulation distance between the protrusions 202A between 202U / 203U and 202L / 203L more than necessary, and the power semiconductor module 906 can be downsized.

突出部202Aは、上下アームのエミッタ回路/コレクタ回路を平行に位置制御できる形状としている。中間電極202Mや突起部201Aは干渉しないよう許容寸法裕度を向上している。また、上下アームのエミッタ回路202Uとエミッタ回路202Lは、セラミックス絶縁層302で一体化されているとともに、上下アームのコレクタ回路203Uとコレクタ回路203Lは、絶縁層303で一体化していることで、上下アーム間のばたつきを低減した構成となっている。これにより、放熱面42と放熱面43は平行にでき、冷却器に取り付ける際のグリースやカーボンシート等の厚みばらつきが低減し、パワー半導体モジュール906の放熱性が向上する。   The protruding portion 202A has a shape capable of controlling the position of the emitter / collector circuits of the upper and lower arms in parallel. The allowable dimensional tolerance is improved so that the intermediate electrode 202M and the protrusion 201A do not interfere with each other. Also, the emitter circuit 202U and the emitter circuit 202L of the upper and lower arms are integrated with the ceramic insulating layer 302, and the collector circuit 203U and the collector circuit 203L of the upper and lower arms are integrated with the insulating layer 303, so that It has a configuration with reduced flutter between arms. As a result, the heat radiating surface 42 and the heat radiating surface 43 can be made parallel, and variations in the thickness of grease, carbon sheets, and the like when attached to the cooler are reduced, and the heat dissipation performance of the power semiconductor module 906 is improved.

突出部202Aは、上下アームのエミッタ回路/コレクタ回路を平行に位置制御できる形状としている。中間電極202Mや突起201Aは干渉しないよう許容寸法裕度を向上している。これにより、半導体チップ搭載数増加によるパワー半導体モジュール906の大電流化や突起202Aの厚さ増加によるパワー半導体モジュール906の高耐圧化の際の組立性の向上が可能となる。
上述した実施形態に記載された突起部201Aないし201Dは、突出部202Aの突出方向に沿って形成される。そして突起部201Aないし201Dは、突出方向における突起部201Aないし201Dの高さを調整する機能及び構造を有する。この調整する構造として、突起部201Aないし201Dの一部を屈曲させたベント部としてもよい。
The protruding portion 202A has a shape capable of controlling the position of the emitter / collector circuits of the upper and lower arms in parallel. The allowable dimensional tolerance is improved so that the intermediate electrode 202M and the protrusion 201A do not interfere with each other. As a result, it is possible to increase the current of the power semiconductor module 906 due to the increase in the number of mounted semiconductor chips, and to improve the assemblability when the breakdown voltage of the power semiconductor module 906 is increased by increasing the thickness of the protrusion 202A.
The protruding portions 201A to 201D described in the above-described embodiment are formed along the protruding direction of the protruding portion 202A. The protrusions 201A to 201D have a function and structure for adjusting the height of the protrusions 201A to 201D in the protrusion direction. As the structure to be adjusted, a bent portion obtained by bending a part of the protruding portions 201A to 201D may be used.

11…封止部、12…セラミックス基板、13…セラミックス基板、20…タイバー、21…ゲート端子、21U…上アームゲート端子、21L…下アームゲート端子、22…エミッタ端子、22L…下アームエミッタ端子、23…コレクタ端子、23U…上アームコレクタ端子、24:中間端子、24M…中間端子、25…センスエミッタ端子、25U…上アームセンスエミッタ端子、25L…下アームセンスエミッタ端子、42…放熱面、43…放熱面、100…IGBT、100U…上アーム用IGBT、100L…下アーム用IGBT、101…ゲート電極、102…エミッタ電極、102U…エミッタ電極、103…コレクタ電極、103U…コレクタ電極、110…ダイオード、110U…上アーム用ダイオード、110L…下アーム用ダイオード、112…アノード電極、112U…アノード電極、113…カソード電極、113U…カソード電極、201…ゲート回路、201A…突起部、201B…突起部、201C…突起部、201D…突起部、202…エミッタ回路、202A…突出部、202U…エミッタ回路、202L…エミッタ回路、203…コレクタ回路、203U…コレクタ回路、203L…コレクタ回路、205U…センスエミッタ回路、211…屈曲部、212…引き出し部、213…沿面部、214…端部、220…端部、221…引き出し部、222…屈曲部、223…屈曲部、224…引き出し部、225…端部、226…端部、302…絶縁層、303…絶縁層、402…放熱部、403…放熱部、701…超音波接合、801…金属接合部、802…金属接合部、803…金属接合部、804…金属接合部、901…パワー半導体モジュール、902…パワー半導体モジュール、903…パワー半導体モジュール、904…パワー半導体モジュール、905…パワー半導体モジュール、906…パワー半導体モジュール 11 ... Sealing part, 12 ... Ceramic substrate, 13 ... Ceramic substrate, 20 ... Tie bar, 21 ... Gate terminal, 21U ... Upper arm gate terminal, 21L ... Lower arm gate terminal, 22 ... Emitter terminal, 22L ... Lower arm emitter terminal , 23 ... Collector terminal, 23U ... Upper arm collector terminal, 24: Intermediate terminal, 24M ... Intermediate terminal, 25 ... Sense emitter terminal, 25U ... Upper arm sense emitter terminal, 25L ... Lower arm sense emitter terminal, 42 ... Heat dissipation surface, 43 ... Heat dissipation surface, 100 ... IGBT, 100U ... Upper arm IGBT, 100L ... Lower arm IGBT, 101 ... Gate electrode, 102 ... Emitter electrode, 102U ... Emitter electrode, 103 ... Collector electrode, 103U ... Collector electrode, 110 ... Diode, 110U ... Upper arm diode, 110L ... Lower arm diode, 112 ... Anode electrode, 112U ... Anode electrode, 113 ... Cathode electrode, 113U ... Cathode electrode, 201 ... Gate circuit, 201A ... Projection, 201B Projection, 201C ... Projection, 201D ... Projection, 202 ... Emitter circuit, 202A ... Projection, 202U ... Emitter circuit, 202L ... Emitter circuit, 203 ... Collector circuit, 203U ... Collector circuit, 203L ... Collector circuit, 205U ... Sense emitter circuit, 211 ... bent portion, 212 ... lead-out portion, 213 ... creeping portion, 214 ... end portion, 220 ... end portion, 221 ... lead-out portion, 222 ... bent portion, 223 ... bent portion, 224 ... lead-out portion, 225 ... End, 226 ... End, 302 ... Insulating layer, 303 ... Insulating layer, 402 ... Heat sink, 403 ... Heat sink, 701 ... Ultrasonic bonding, 801 ... Metal bonding, 802 ... Metal bonding, 803 ... Metal Junction, 804 ... Metal junction, 901 ... Power semiconductor module, 902 ... Power semiconductor module, 903 ... Power semiconductor module, 904 ... Power semiconductor module, 905 ... Power semiconductor module, 906 ... Power semiconductor module

Claims (6)

パワー半導体素子と、
前記パワー半導体素子のエミッタパッドと金属接合部材を介して電気的に接続されるエミッタ導体と、
前記パワー半導体素子のゲートパッドと金属接合部材を介して接続されるゲート導体と、
前記エミッタ導体及び前記ゲート導体を実装する第1絶縁基板と、を備え、
前記エミッタ導体は、前記エミッタパッドに向かって突出するとともに前記金属接合部材を介して当該エミッタパッドと接続される突出部を有し、
前記ゲート導体は、前記突出部の前記突出方向に沿って形成される突起部を有し、
前記突起部は、前記突出方向における当該突起部の高さを調整する調整部を有するパワー半導体モジュール。
A power semiconductor element;
An emitter conductor electrically connected to an emitter pad of the power semiconductor element via a metal bonding member;
A gate conductor connected to the gate pad of the power semiconductor element via a metal bonding member;
A first insulating substrate for mounting the emitter conductor and the gate conductor,
The emitter conductor has a protrusion that protrudes toward the emitter pad and is connected to the emitter pad through the metal bonding member;
The gate conductor has a protrusion formed along the protrusion direction of the protrusion,
The said protrusion part is a power semiconductor module which has an adjustment part which adjusts the height of the said protrusion part in the said protrusion direction.
請求項1に記載のパワー半導体モジュールであって、
前記突起部は、前記ゲート導体部側で超音波接合により接続されるパワー半導体モジュール。
The power semiconductor module according to claim 1,
The projecting portion is a power semiconductor module connected by ultrasonic bonding on the gate conductor portion side.
請求項1または2に記載のパワー半導体モジュールであって、
前記調整部は、前記突起部の一部を屈曲させたベント部であるパワー半導体モジュール。
The power semiconductor module according to claim 1 or 2,
The power semiconductor module, wherein the adjustment part is a bent part obtained by bending a part of the protrusion.
請求項1ないし3に記載のいずれかのパワー半導体モジュールであって、
前記ゲート導体と接続されるゲート端子と、
前記エミッタ導体と接続されるエミッタ端子と、
コレクタ端子と、を備え、
前記ゲート端子と前記エミッタ端子と前記コレクタ端子は、前記ゲート端子の所定面と前記エミッタ端子の所定面と前記コレクタ端子の所定面が同一平面状に沿うように形成されるパワー半導体モジュール。
The power semiconductor module according to any one of claims 1 to 3,
A gate terminal connected to the gate conductor;
An emitter terminal connected to the emitter conductor;
And a collector terminal,
The power semiconductor module, wherein the gate terminal, the emitter terminal, and the collector terminal are formed such that a predetermined surface of the gate terminal, a predetermined surface of the emitter terminal, and a predetermined surface of the collector terminal are along the same plane.
請求項4に記載のパワー半導体モジュールであって、
前記ゲート端子の一部と前記エミッタ端子の一部と前記コレクタ端子の一部と前記パワー半導体素子と前記第1絶縁基板を封止する封止部を備え、
前記ゲート端子は、前記封止部の側面の中央部から引き出されるように、屈曲部を設けるパワー半導体モジュール。
The power semiconductor module according to claim 4,
A sealing portion that seals a part of the gate terminal, a part of the emitter terminal, a part of the collector terminal, the power semiconductor element, and the first insulating substrate;
The power semiconductor module in which the gate terminal is provided with a bent portion so as to be drawn out from a central portion of a side surface of the sealing portion.
請求項5に記載のパワー半導体モジュールであって、
前記パワー半導体素子のコクレタパッドと金属接合部材を介して電気的に接続されるコレクタ導体と、
前記コレクタ導体を実装する第2絶縁基板と、
前記第2絶縁基板は、前記コレクタ導体の実装面が前記第1絶縁基板の前記エミッタ導体の実装面と向き合うように配置され、
前記第1絶縁基板の前記エミッタ導体の実装面の垂直方向から見たとき、前記コレクタ導体は、前記屈曲部と対向しないように形成されるパワー半導体モジュール。
The power semiconductor module according to claim 5,
A collector conductor electrically connected via a metal bonding member and a collect pad of the power semiconductor element;
A second insulating substrate for mounting the collector conductor;
The second insulating substrate is disposed such that the mounting surface of the collector conductor faces the mounting surface of the emitter conductor of the first insulating substrate,
The power semiconductor module, wherein the collector conductor is formed so as not to face the bent portion when viewed from a direction perpendicular to a mounting surface of the emitter conductor of the first insulating substrate.
JP2014194626A 2014-09-25 2014-09-25 Power semiconductor module Pending JP2016066700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014194626A JP2016066700A (en) 2014-09-25 2014-09-25 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014194626A JP2016066700A (en) 2014-09-25 2014-09-25 Power semiconductor module

Publications (1)

Publication Number Publication Date
JP2016066700A true JP2016066700A (en) 2016-04-28

Family

ID=55804240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014194626A Pending JP2016066700A (en) 2014-09-25 2014-09-25 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP2016066700A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3242322A1 (en) * 2016-05-04 2017-11-08 Commissariat à l'énergie atomique et aux énergies alternatives Electronic power device with planar electrical interconnection structure
JP2018181919A (en) * 2017-04-04 2018-11-15 株式会社豊田中央研究所 Semiconductor device and power conversion device
WO2018211686A1 (en) * 2017-05-19 2018-11-22 新電元工業株式会社 Electronic module
NL2020927A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Method of manufacturing chip module
NL2020940A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, lead frame and manufacturing method for electronic module
JP2019083292A (en) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 Semiconductor device
JP2019126177A (en) * 2018-01-17 2019-07-25 日立オートモティブシステムズ株式会社 Power semiconductor device
CN110637366A (en) * 2017-09-29 2019-12-31 日立金属株式会社 Semiconductor device and method for manufacturing the same
JP2020098821A (en) * 2018-12-17 2020-06-25 富士電機株式会社 Semiconductor device and method of manufacturing semiconductor device
WO2020184051A1 (en) * 2019-03-11 2020-09-17 株式会社デンソー Semiconductor device
WO2021161526A1 (en) * 2020-02-14 2021-08-19 トヨタ自動車株式会社 Semiconductor device
CN113348554A (en) * 2019-01-22 2021-09-03 株式会社日立制作所 Power semiconductor device
EP4047648A1 (en) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Power module with a power component bonded to a substrate by sintering and soldering and corresponding manufacturing method
WO2024018858A1 (en) * 2022-07-19 2024-01-25 株式会社オートネットワーク技術研究所 Terminal block and bus bar

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3242322A1 (en) * 2016-05-04 2017-11-08 Commissariat à l'énergie atomique et aux énergies alternatives Electronic power device with planar electrical interconnection structure
FR3051072A1 (en) * 2016-05-04 2017-11-10 Commissariat Energie Atomique ELECTRONIC POWER DEVICE HAVING A PLANE ELECTRICAL INTERCONNECTION STRUCTURE
US9991191B2 (en) 2016-05-04 2018-06-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electronic power device with flat electronic interconnection structure
JP2018181919A (en) * 2017-04-04 2018-11-15 株式会社豊田中央研究所 Semiconductor device and power conversion device
US11309273B2 (en) 2017-05-19 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11037870B2 (en) 2017-05-19 2021-06-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module, lead frame and manufacturing method for electronic module
NL2020940A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, lead frame and manufacturing method for electronic module
NL2020929A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module
JP6473271B1 (en) * 2017-05-19 2019-02-20 新電元工業株式会社 Electronic module
WO2018211686A1 (en) * 2017-05-19 2018-11-22 新電元工業株式会社 Electronic module
US11264351B2 (en) 2017-05-19 2022-03-01 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing chip module
NL2020927A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Method of manufacturing chip module
CN110637366A (en) * 2017-09-29 2019-12-31 日立金属株式会社 Semiconductor device and method for manufacturing the same
JPWO2019064775A1 (en) * 2017-09-29 2020-04-02 日立金属株式会社 Semiconductor device and manufacturing method thereof
CN110637366B (en) * 2017-09-29 2022-12-06 日立金属株式会社 Semiconductor device and method for manufacturing the same
JP2019083292A (en) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 Semiconductor device
CN111587528A (en) * 2018-01-17 2020-08-25 日立汽车系统株式会社 Power semiconductor device
WO2019142545A1 (en) * 2018-01-17 2019-07-25 日立オートモティブシステムズ株式会社 Power semiconductor device
JP2019126177A (en) * 2018-01-17 2019-07-25 日立オートモティブシステムズ株式会社 Power semiconductor device
US11367671B2 (en) 2018-01-17 2022-06-21 Hitachi Astemo, Ltd. Power semiconductor device
CN111587528B (en) * 2018-01-17 2023-10-20 日立安斯泰莫株式会社 Power semiconductor device
JP2020098821A (en) * 2018-12-17 2020-06-25 富士電機株式会社 Semiconductor device and method of manufacturing semiconductor device
JP7188049B2 (en) 2018-12-17 2022-12-13 富士電機株式会社 semiconductor equipment
CN113348554A (en) * 2019-01-22 2021-09-03 株式会社日立制作所 Power semiconductor device
JP2020150018A (en) * 2019-03-11 2020-09-17 株式会社デンソー Semiconductor device
WO2020184051A1 (en) * 2019-03-11 2020-09-17 株式会社デンソー Semiconductor device
CN113661567B (en) * 2019-03-11 2024-01-05 株式会社电装 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN113661567A (en) * 2019-03-11 2021-11-16 株式会社电装 Semiconductor device with a plurality of semiconductor chips
WO2021161526A1 (en) * 2020-02-14 2021-08-19 トヨタ自動車株式会社 Semiconductor device
JP7173396B2 (en) 2020-02-14 2022-11-16 株式会社デンソー semiconductor equipment
JPWO2021161526A1 (en) * 2020-02-14 2021-08-19
WO2022174955A1 (en) * 2021-02-18 2022-08-25 Siemens Aktiengesellschaft Power module, electrical device and method for producing a power module
EP4047648A1 (en) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Power module with a power component bonded to a substrate by sintering and soldering and corresponding manufacturing method
WO2024018858A1 (en) * 2022-07-19 2024-01-25 株式会社オートネットワーク技術研究所 Terminal block and bus bar

Similar Documents

Publication Publication Date Title
JP2016066700A (en) Power semiconductor module
US11011443B2 (en) Power semiconductor device including a spacer
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP4613077B2 (en) Semiconductor device, electrode member, and method for manufacturing electrode member
JP4635564B2 (en) Semiconductor device
JP4438489B2 (en) Semiconductor device
US10177084B2 (en) Semiconductor module and method of manufacturing semiconductor module
US11201121B2 (en) Semiconductor device
JP5863602B2 (en) Power semiconductor device
JP2015015270A (en) Semiconductor device
JP5895220B2 (en) Manufacturing method of semiconductor device
WO2016076015A1 (en) Power semiconductor module
WO2019064775A1 (en) Semiconductor device and production method therefor
JP2015005681A (en) Semiconductor device and method of manufacturing the same
JPWO2017168756A1 (en) Semiconductor device
JP6448418B2 (en) Power semiconductor device
US11881444B2 (en) Semiconductor device
JP2006190728A (en) Electric power semiconductor device
JP2018133448A (en) Semiconductor device
JP5619232B2 (en) Semiconductor device and method for manufacturing electrode member
JP7413720B2 (en) semiconductor module
JP2014183213A (en) Semiconductor module and method of manufacturing semiconductor module
JP5485833B2 (en) Semiconductor device, electrode member, and method for manufacturing electrode member
CN111834307A (en) Semiconductor module
KR101897304B1 (en) Power module

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170112