JP2016048803A - Multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor Download PDF

Info

Publication number
JP2016048803A
JP2016048803A JP2015237452A JP2015237452A JP2016048803A JP 2016048803 A JP2016048803 A JP 2016048803A JP 2015237452 A JP2015237452 A JP 2015237452A JP 2015237452 A JP2015237452 A JP 2015237452A JP 2016048803 A JP2016048803 A JP 2016048803A
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic capacitor
multilayer ceramic
ceramic
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015237452A
Other languages
Japanese (ja)
Other versions
JP6110927B2 (en
Inventor
森戸 健太郎
Kentaro Morito
健太郎 森戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2015237452A priority Critical patent/JP6110927B2/en
Publication of JP2016048803A publication Critical patent/JP2016048803A/en
Application granted granted Critical
Publication of JP6110927B2 publication Critical patent/JP6110927B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor in which occurrence of crack can be prevented effectively.SOLUTION: A multilayer ceramic capacitor has a laminate block 4 where ceramic dielectric layers 2 and internal electrodes 3 are stacked alternately, a pair of cover layers 5 stacked on the top and bottom of the laminate block 4, ceramic bodies 6 formed on the opposite side faces of the laminate block 4, and a pair of external electrodes 7 for electrical connection with the internal electrodes 3, where a space 8 is formed between the side end of the internal electrode 3 and the ceramic body 6. The side end is formed of a material selected from a group consisting of metal oxides, metals and secondary phase.SELECTED DRAWING: Figure 3

Description

本発明は、積層セラミックコンデンサに関するものであり、さらに詳細には、クラックの発生を効果的に防止することができる積層セラミックコンデンサに関するものである。   The present invention relates to a multilayer ceramic capacitor, and more particularly to a multilayer ceramic capacitor that can effectively prevent the occurrence of cracks.

積層セラミックコンデンサを作製する場合、通常は、セラミックグリーンシートを用意する工程と、このセラミックグリーンシート上に、所望のパターンで導電ペーストを印刷して、内部電極層を形成する工程と、内部電極層が形成されたセラミックグリーンシートを多数重ね合せて、圧着して、積層体ブロックを作製する工程と、作製された積層体ブロックを所定のサイズに切断して、未焼成チップを作製する工程と、未焼成チップを焼成して、チップ素体を得る工程と、チップ素体の両端面に導電ペーストを塗布して、焼け付けて外部電極を形成する工程と、外部電極上にニッケル、スズなどの金属をめっきする工程によって、積層セラミックコンデンサが作製される。   When producing a multilayer ceramic capacitor, usually a step of preparing a ceramic green sheet, a step of printing a conductive paste on the ceramic green sheet in a desired pattern to form an internal electrode layer, and an internal electrode layer A plurality of ceramic green sheets formed by stacking and pressure bonding to produce a laminate block, cutting the produced laminate block to a predetermined size, and producing a green chip, A process of firing an unsintered chip to obtain a chip body, a process of applying a conductive paste to both end faces of the chip body and baking to form an external electrode, and nickel, tin, etc. on the external electrode A multilayer ceramic capacitor is produced by the process of plating the metal.

しかしながら、このようにして、積層セラミックコンデンサを作製する場合に、隣り合った内部電極が互いに正確に対向するように、多数のセラミックグリーンシートを重ね合わせて、圧着することは困難であり、その結果、隣り合ったセラミックグリーンシート上の内部電極が正確に対向していないため、コンデンサの容量を十分に高くすることができないという問題があった。   However, when producing a multilayer ceramic capacitor in this way, it is difficult to overlap and pressure-bond a large number of ceramic green sheets so that adjacent internal electrodes face each other accurately. Since the internal electrodes on the adjacent ceramic green sheets are not accurately opposed to each other, there is a problem that the capacity of the capacitor cannot be sufficiently increased.

そこで、たとえば、特開2011−23707号公報(特許文献1)は、内部電極用の導電性ペーストを、略矩形形状のセラミックグリーンシートの少なくとも一辺の近傍を除く全面に印刷して、内部電極を形成し、内部電極が形成されたセラミックグリーンシートを多数積層して、積層体ブロックを生成し、積層体ブロックに高い圧力を加えて、圧着し、必要なサイズに切り取った後に、内部電極が露出している積層体ブロックの両側面に、サイドマージンと称される部分となるセラミック体を塗布などによって形成して、セラミックグリーンチップを作製し、セラミックグリーンチップに脱バインダ処理を施した後に、焼成することによって、積層セラミックコンデンサを製造する方法を提案している。   Therefore, for example, Japanese Patent Application Laid-Open No. 2011-23707 (Patent Document 1) prints an internal electrode conductive paste on the entire surface excluding the vicinity of at least one side of a substantially rectangular ceramic green sheet. After forming and laminating a number of ceramic green sheets on which internal electrodes are formed, a laminated body block is formed, and a high pressure is applied to the laminated body block, crimping and cutting to the required size, and then the internal electrodes are exposed. A ceramic body that is a part called a side margin is formed on both side surfaces of the laminated body block by coating or the like to produce a ceramic green chip, and after the binder removal treatment is performed on the ceramic green chip, firing is performed. Thus, a method of manufacturing a multilayer ceramic capacitor is proposed.

特開2011−23707号公報JP 2011-23707 A

このようにして、積層セラミックコンデンサを作製する場合には、内部電極の側面側端部の外側には、セラミック体が緻密に形成されている。そのため、たとえば、半田リフローによって、高温雰囲気下で、積層セラミックコンデンサを基板に実装する際に、内部電極を形成している金属の熱膨脹率とセラミック体の熱膨脹率とが異なることに起因して、発生する応力により、積層セラミックコンデンサにクラックが生じやすいという問題があった。   Thus, when producing a multilayer ceramic capacitor, the ceramic body is densely formed outside the side surface side end portion of the internal electrode. Therefore, for example, when mounting a multilayer ceramic capacitor on a substrate in a high temperature atmosphere by solder reflow, the thermal expansion coefficient of the metal forming the internal electrode is different from the thermal expansion coefficient of the ceramic body. There has been a problem that cracks are likely to occur in the multilayer ceramic capacitor due to the generated stress.

特開2011−23707号公報(特許文献1)に開示された方法に限らず、公知の方法によって作製された積層セラミックコンデンサの場合も同様の問題があった。   Not only the method disclosed in Japanese Patent Application Laid-Open No. 2011-23707 (Patent Document 1) but also a multilayer ceramic capacitor manufactured by a known method has the same problem.

したがって、本発明は、クラックの発生を効果的に防止することができる積層セラミックコンデンサを提供することを目的とするものである。   Accordingly, an object of the present invention is to provide a multilayer ceramic capacitor that can effectively prevent the occurrence of cracks.

セラミック誘電体層と内部電極とが交互に積み重ねられた積層体ブロックと、前記積層体ブロックの上下に積み重ねられた一対のカバー層と、前記積層体ブロックおよび前記一対のカバー層の両側面に形成されたセラミック体と、前記内部電極と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサにおいて、前記内部電極の側面側端部と前記セラミック体との間に空間部が形成されており、前記側面側端部が金属酸化物、金属および二次相からなる群から選ばれる材料によって形成されていることを特徴とする積層セラミックコンデンサ。   A laminate block in which ceramic dielectric layers and internal electrodes are alternately stacked, a pair of cover layers stacked above and below the laminate block, and formed on both sides of the laminate block and the pair of cover layers In the multilayer ceramic capacitor having the ceramic body and a pair of external electrodes electrically connected to the internal electrode, a space is formed between the side surface side end of the internal electrode and the ceramic body. The multilayer ceramic capacitor is characterized in that the side surface side end portion is formed of a material selected from the group consisting of a metal oxide, a metal and a secondary phase.

本発明によれば、内部電極を構成する金属の熱膨張係数と、内部電極の側面側端部の外側に位置するセラミック体の熱膨張係数が異なり、その結果、内部電極の膨脹収縮量とセラミック体の膨脹収縮量とが異なっていても、内部電極とセラミック体の膨張収縮量の差異が、内部電極の側面側端部とセラミック体との間に形成された空間部によって吸収されるから、半田リフロー時のように、積層セラミックコンデンサが高温雰囲気に晒されても、積層セラミックコンデンサにクラックが発生することを効果的に防止することが可能になる。   According to the present invention, the thermal expansion coefficient of the metal constituting the internal electrode is different from the thermal expansion coefficient of the ceramic body located outside the side surface side end portion of the internal electrode. Even if the expansion and contraction amount of the body is different, the difference between the expansion and contraction amount of the internal electrode and the ceramic body is absorbed by the space portion formed between the side end portion of the internal electrode and the ceramic body, Even when the multilayer ceramic capacitor is exposed to a high temperature atmosphere as in solder reflow, it is possible to effectively prevent cracks from occurring in the multilayer ceramic capacitor.

また、本発明によれば、内部電極の側面側端部とセラミック体との間に空間部が形成されているから、内部電極を構成する金属が酸化された結果、その体積が増大しても、隣り合った内部電極層の間が短絡することも効果的に防止することができる。   Further, according to the present invention, since the space is formed between the side surface side end portion of the internal electrode and the ceramic body, the metal constituting the internal electrode is oxidized, so that the volume thereof is increased. Further, it is possible to effectively prevent a short circuit between adjacent internal electrode layers.

本発明において、内部電極の側面側端部は、酸化物、金属および二次相からなる群から選ばれる材料によって形成されている。   In the present invention, the side surface side end portion of the internal electrode is formed of a material selected from the group consisting of an oxide, a metal, and a secondary phase.

本発明によれば、内部電極の側面側端部の外側に、所望の形状とサイズを有する空間部を形成することが可能になる。   According to the present invention, it is possible to form a space portion having a desired shape and size outside the side surface side end portion of the internal electrode.

本発明において、内部電極は、好ましくは、ニッケル、ニッケル合金あるいはこれらの混合物を導電体材料として含んでいる。   In the present invention, the internal electrode preferably contains nickel, a nickel alloy, or a mixture thereof as a conductor material.

本発明の好ましい実施態様においては、前記内部電極層が導電体材料としてニッケルを含み、前記セラミック体に含まれるマグネシウム含有量が前記セラミック誘電体層に含まれるマグネシウム含有量よりも高くなるよう構成されている。   In a preferred embodiment of the present invention, the internal electrode layer contains nickel as a conductor material, and the magnesium content contained in the ceramic body is higher than the magnesium content contained in the ceramic dielectric layer. ing.

本発明のさらに好ましい実施態様においては、前記セラミック体が1原子%ないし2原子%のマグネシウムを含み、前記セラミック誘電体層が0.8原子%のマグネシウムを含んでいる。   In a further preferred embodiment of the present invention, the ceramic body contains 1 atomic% to 2 atomic% magnesium and the ceramic dielectric layer contains 0.8 atomic% magnesium.

本発明において、好ましくは、空間部が、内部電極層の厚さの0.5ないし1.5倍の幅を有し、さらに好ましくは、内部電極層の幅の0.9ないし1.1倍の厚さを有している。   In the present invention, the space portion preferably has a width of 0.5 to 1.5 times the thickness of the internal electrode layer, more preferably 0.9 to 1.1 times the width of the internal electrode layer. Has a thickness of

本発明において、好ましくは、空間部が1ないし10μmの幅を有している。   In the present invention, the space portion preferably has a width of 1 to 10 μm.

本発明によれば、クラックの発生を効果的に防止することができる積層セラミックコンデンサを提供することが可能になる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the multilayer ceramic capacitor which can prevent generation | occurrence | production of a crack effectively.

図1は、本発明の第一の好ましい実施態様にかかる積層セラミックコンデンサの略斜視図である。FIG. 1 is a schematic perspective view of a multilayer ceramic capacitor according to a first preferred embodiment of the present invention. 図2は、図1に示された本発明の好ましい実施態様にかかる積層セラミックコンデンサのA−A線に沿った略縦断面図である。FIG. 2 is a schematic longitudinal sectional view taken along line AA of the multilayer ceramic capacitor according to a preferred embodiment of the present invention shown in FIG. 図3は、図1に示された本発明の好ましい実施態様にかかる積層セラミックコンデンサのB−B線に沿った略横断面図である。FIG. 3 is a schematic cross-sectional view taken along line BB of the multilayer ceramic capacitor according to the preferred embodiment of the present invention shown in FIG. 図4は、図1に示された本発明の好ましい実施態様にかかる積層セラミックコンデンサの内部電極層の端部近傍を示す略断面図である。FIG. 4 is a schematic cross-sectional view showing the vicinity of the end of the internal electrode layer of the multilayer ceramic capacitor according to the preferred embodiment of the present invention shown in FIG. 図5は、参考例にかかる積層セラミックコンデンサの内部電極層の端部近傍を示す略断面図である。FIG. 5 is a schematic cross-sectional view showing the vicinity of the end of the internal electrode layer of the multilayer ceramic capacitor according to the reference example. 図6は、図5に示される参考例にかかる積層セラミックコンデンサの製造プロセスにおいて、セラミックグリーンシートとセラミックグリーンシート上に形成された内部電極層を示す略断面図である。FIG. 6 is a schematic cross-sectional view showing a ceramic green sheet and internal electrode layers formed on the ceramic green sheet in the manufacturing process of the multilayer ceramic capacitor according to the reference example shown in FIG.

図1は、本発明の第一の好ましい実施態様にかかる積層セラミックコンデンサの略斜視図であり、図2は、図1に示された積層セラミックコンデンサのA−A線に沿った略縦断面図、図3は図1に示された積層セラミックコンデンサのB−B線に沿った略縦断面図である。   FIG. 1 is a schematic perspective view of a multilayer ceramic capacitor according to a first preferred embodiment of the present invention, and FIG. 2 is a schematic longitudinal sectional view of the multilayer ceramic capacitor shown in FIG. FIG. 3 is a schematic longitudinal sectional view taken along line BB of the multilayer ceramic capacitor shown in FIG.

図1ないし図3に示されるように、積層セラミックコンデンサ1は、セラミック誘電体層2と内部電極層3とが交互に積み重ねられた積層体ブロック4と、積層体ブロック4の上下に積み重ねられた一対のカバー層5、5と、積層体ブロックの両側面に形成されたサイドマージンと称されるセラミック体6と、内部電極層3と電気的に接続する一対の外部電極7、7とを備えている。   As shown in FIGS. 1 to 3, the multilayer ceramic capacitor 1 includes a multilayer block 4 in which ceramic dielectric layers 2 and internal electrode layers 3 are alternately stacked, and stacked above and below the multilayer block 4. A pair of cover layers 5, 5, a ceramic body 6 called a side margin formed on both side surfaces of the laminate block, and a pair of external electrodes 7, 7 electrically connected to the internal electrode layer 3 are provided. ing.

図3に示されるように、積層セラミックコンデンサ1の横方向に延びる内部電極層3は、積層セラミックコンデンサ1の側面4a、4bに露出しておらず、内部電極層3の側面側端部と積層セラミックコンデンサ1の側面4a、4bの間には、セラミック体6が存在している。   As shown in FIG. 3, the internal electrode layer 3 extending in the lateral direction of the multilayer ceramic capacitor 1 is not exposed on the side surfaces 4 a and 4 b of the multilayer ceramic capacitor 1, and is laminated with the side surface side end of the internal electrode layer 3. Between the side surfaces 4a and 4b of the ceramic capacitor 1, a ceramic body 6 exists.

図4は、図1に示された本発明の好ましい実施態様にかかる積層セラミックコンデンサ1の内部電極層3の端部近傍を示す略断面図である。   FIG. 4 is a schematic cross-sectional view showing the vicinity of the end of the internal electrode layer 3 of the multilayer ceramic capacitor 1 according to the preferred embodiment of the present invention shown in FIG.

図4に示されるように、内部電極層3の側面側端部3aと、容量部4の端面4a、4bの間には、セラミック体6が存在しているが、本実施態様にかかる積層セラミックコンデンサ1においては、積層体ブロック4に設けられた多数の内部電極層3の各々の側面側端部3aとセラミック体6との間にそれぞれ空間部8が形成されている。   As shown in FIG. 4, the ceramic body 6 exists between the side surface side end portion 3 a of the internal electrode layer 3 and the end surfaces 4 a and 4 b of the capacitor portion 4. In the capacitor 1, space portions 8 are formed between the side surface side end portions 3 a of the multiple internal electrode layers 3 provided in the multilayer body block 4 and the ceramic body 6.

セラミック体6に形成された空間部8は、たとえば、略半円状の断面を有している。   The space 8 formed in the ceramic body 6 has, for example, a substantially semicircular cross section.

かかる構成の積層セラミックコンデンサ1は、たとえば、以下にようにして作製することができる。   The multilayer ceramic capacitor 1 having such a configuration can be manufactured, for example, as follows.

まず、セラミック誘電体層となるセラミックグリーンシートと、内部電極形成用の導電性ペーストと、外部電極形成用の導電性ペースト、セラミック体6形成用の誘電性ペーストとが用意される。セラミックグリーンシートや誘電体ペーストに用いられる誘電体材料としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウムやジルコン酸カルシウム等が挙げられる。また、誘電体ペーストや導電性ペーストには、バインダや溶剤が含まれている。バインダや溶剤としては、公知のバインダや溶剤を用いることができる。内部電極形成用の導電性ペーストや外部電極形成用の導電性ペーストに用いられる導電性材料としては、Ni、Cu、Ag等が用いられ、特にNi、Cuが好適に用いられる。ここに、内部電極層3の側面側端部3aは、金属酸化物、金属および二次相からなる群から選ばれる材料によって形成されていてもよい。外部電極形成用の導電性ペーストは、ガラス成分を含んでいてもよい。   First, a ceramic green sheet to be a ceramic dielectric layer, a conductive paste for forming an internal electrode, a conductive paste for forming an external electrode, and a dielectric paste for forming a ceramic body 6 are prepared. Examples of the dielectric material used for the ceramic green sheet and the dielectric paste include barium titanate, strontium titanate, calcium titanate and calcium zirconate. In addition, the dielectric paste and the conductive paste contain a binder and a solvent. As the binder and the solvent, known binders and solvents can be used. Ni, Cu, Ag, etc. are used as the conductive material used for the conductive paste for forming the internal electrodes and the conductive paste for forming the external electrodes, and Ni, Cu are particularly preferably used. Here, the side surface side end portion 3a of the internal electrode layer 3 may be formed of a material selected from the group consisting of a metal oxide, a metal, and a secondary phase. The conductive paste for forming the external electrode may contain a glass component.

本実施態様においては、セラミックグリーンシートのバインダ、内部電極形成用の導電性ペーストのバインダおよびセラミック体6形成用の誘電性ペーストのバインダのうち、セラミック体6形成用の誘電性ペーストのバインダが最も低温から分解が開始されるように、それぞれのバインダを選択する。   In this embodiment, among the binder of the ceramic green sheet, the binder of the conductive paste for forming the internal electrode, and the binder of the dielectric paste for forming the ceramic body 6, the binder of the dielectric paste for forming the ceramic body 6 is the most. Each binder is selected so that decomposition starts from a low temperature.

次いで、セラミックグリーンシート上に、スクリーン印刷法などの公知の印刷法により、内部電極形成用の導電性ペーストを塗布し、内部電極層3となるパターンが形成される。   Next, a conductive paste for forming an internal electrode is applied on the ceramic green sheet by a known printing method such as a screen printing method, and a pattern to be the internal electrode layer 3 is formed.

次いで、内部電極層3となるパターンが形成されていない多数のセラミックグリーンシートを下側のカバー層として積層し、その上に、パターンが形成された多数のセラミックグリーンシートを積層し、さらに、その上に、パターンが形成されていないセラミックグリーンシートを複数積層して上側のカバー層とすることにより未焼成のマザー積層体を形成する。次いで、静水圧プレスなどにより未焼成のマザー積層体をプレスして、圧着させる。   Next, a large number of ceramic green sheets not formed with a pattern to be the internal electrode layer 3 are laminated as a lower cover layer, and a large number of ceramic green sheets with a pattern formed thereon are laminated. An unfired mother laminate is formed by laminating a plurality of ceramic green sheets on which no pattern is formed to form an upper cover layer. Next, the unfired mother laminated body is pressed by a hydrostatic pressure press or the like and pressed.

次いで、未焼成のマザー積層体を所定のサイズにカットし、未焼成のセラミック積層体を形成する。   Next, the unfired mother laminate is cut into a predetermined size to form an unfired ceramic laminate.

さらに、セラミック積層体の側面に、誘電体ペーストを塗布して、セラミック体6を形成する。   Furthermore, a dielectric paste is applied to the side surface of the ceramic laminate to form the ceramic body 6.

このように作製された未焼成のセラミック積層体に対して、脱バインダ処理を行う。   A binder removal treatment is performed on the unfired ceramic laminate thus produced.

セラミック積層体の脱バインダ処理に際しては、セラミック積層体にクラックやデラミネーションが発生しない範囲で、昇温速度を増大させる。   In the binder removal treatment for the ceramic laminate, the rate of temperature increase is increased within a range in which cracks and delamination do not occur in the ceramic laminate.

脱バインダ処理の後、1200℃前後で焼成を行う。なお、内部電極がNiなどの卑金属の場合は、還元雰囲気中で焼成を行う。   After the binder removal treatment, baking is performed at around 1200 ° C. When the internal electrode is a base metal such as Ni, firing is performed in a reducing atmosphere.

焼成後、内部電極が露出している端面に外部電極形成用の導電性ペーストを塗布して、焼付を行い、外部電極を形成する。外部電極には必要に応じてメッキが施される。   After firing, a conductive paste for forming an external electrode is applied to the end face where the internal electrode is exposed and baked to form the external electrode. The external electrode is plated as necessary.

ここで、上記の脱バインダ処理に際して、セラミックグリーンシートのバインダ、内部電極用の導電性ペーストのバインダおよびセラミック体6形成用の誘電性ペーストのバインダのうち、セラミック体6形成用の誘電性ペーストのバインダが最も低温から分解が開始されるように、それぞれのバインダを選択しているため、それぞれの材料の膨脹収縮挙動の違いによって、内部電極層3の側面側端部3aの外側に、略半円状の断面を有する空間部8が形成される。   Here, of the binder removal processing, the ceramic green sheet binder, the conductive paste binder for the internal electrode, and the dielectric paste binder for forming the ceramic body 6 are used. Each binder is selected so that the decomposition of the binder starts from the lowest temperature. Therefore, due to the difference in the expansion and contraction behavior of the respective materials, the outer side of the side-side end portion 3a of the internal electrode layer 3 is substantially half-finished. A space 8 having a circular cross section is formed.

以上のように構成された本実施態様にかかる積層セラミックコンデンサ1は、たとえば、半田リフローによって、積層セラミックコンデンサ1を基板に実装する際に、数分間にわたって、高温雰囲気下に置かれる。これにより、積層セラミックコンデンサ1は、例えば275℃を超える高温環境下に置かれるため、積層セラミックコンデンサ1に熱衝撃が加わることがある。しかし、内部電極層3の側面側端部3aとセラミック体6との間に略半円状の断面を有する空間部8が形成されているため、内部電極層3を構成する金属の熱膨張率と、セラミック体6の熱膨張率の違いに起因する応力が発生しても、その応力を緩和して、積層セラミックコンデンサ1にクラックが発生することを効果的に防止することが可能になる。   The multilayer ceramic capacitor 1 according to the present embodiment configured as described above is placed in a high-temperature atmosphere for several minutes when the multilayer ceramic capacitor 1 is mounted on a substrate by solder reflow, for example. As a result, the multilayer ceramic capacitor 1 is placed in a high temperature environment exceeding, for example, 275 ° C., so that thermal shock may be applied to the multilayer ceramic capacitor 1. However, since the space portion 8 having a substantially semicircular cross section is formed between the side surface side end portion 3 a of the internal electrode layer 3 and the ceramic body 6, the coefficient of thermal expansion of the metal constituting the internal electrode layer 3. And even if the stress resulting from the difference of the thermal expansion coefficient of the ceramic body 6 generate | occur | produces, it becomes possible to relieve the stress and to prevent that a crack generate | occur | produces in the multilayer ceramic capacitor 1 effectively.

図5は、参考例にかかる積層セラミックコンデンサの内部電極層の端部近傍を示す略断面図である。   FIG. 5 is a schematic cross-sectional view showing the vicinity of the end of the internal electrode layer of the multilayer ceramic capacitor according to the reference example.

図5に示されるように、
参考例にかかる積層セラミックコンデンサは、セラミック誘電体層12とニッケルを含む内部電極層13が交互に積層されて形成された積層体ブロック14と、積層体ブロック14の上下に積み重ねられた一対のカバー層15、15と、積層体ブロック14の両側面に形成されたサイドマージンと称されるセラミック体16と、内部電極層13と電気的に接続する一対の外部電極(図示せず)とを備えている。
As shown in FIG.
The multilayer ceramic capacitor according to the reference example includes a multilayer block 14 formed by alternately laminating ceramic dielectric layers 12 and internal electrode layers 13 containing nickel, and a pair of covers stacked above and below the multilayer block 14. Layers 15, 15, a ceramic body 16 called a side margin formed on both side surfaces of the multilayer block 14, and a pair of external electrodes (not shown) electrically connected to the internal electrode layer 13. ing.

図5に示されるように、内部電極層13の側面側端部13aの近傍には、ニッケルがマグネシウムを吸収して形成された(Ni,Mg)Oの組成を有する内部電極層13の中間部分13bが形成されている。   As shown in FIG. 5, in the vicinity of the side surface side end portion 13 a of the internal electrode layer 13, an intermediate portion of the internal electrode layer 13 having a composition of (Ni, Mg) O formed by nickel absorbing magnesium. 13b is formed.

セラミック体16には、内部電極層13の中間部分13bに対向する空間部18が形成されている。ここに、セラミック体16には、セラミック誘電体層12に比して、マグネシウムが過剰に含まれている。   The ceramic body 16 is formed with a space 18 that faces the intermediate portion 13 b of the internal electrode layer 13. Here, the ceramic body 16 contains excessive magnesium as compared with the ceramic dielectric layer 12.

図6は、図5に示される積層セラミックコンデンサの製造プロセスにおいて、セラミックグリーンシート12とセラミックグリーンシート12上に形成された内部電極層13の略断面図である。   FIG. 6 is a schematic cross-sectional view of the ceramic green sheet 12 and the internal electrode layer 13 formed on the ceramic green sheet 12 in the manufacturing process of the multilayer ceramic capacitor shown in FIG.

図6に示されるように、セラミックグリーンシート12の表面には、ニッケルを含む導電体ペーストが印刷されて、ニッケルを含む内部電極層13が形成されている。一方、内部電極層13が形成されていないセラミックグリーンシート12の表面には、内部電極層13の厚みによる段差を緩和するために、内部電極層13のパターンと相補的なパターンで段差緩和層19が形成されている。   As shown in FIG. 6, a conductive paste containing nickel is printed on the surface of the ceramic green sheet 12 to form an internal electrode layer 13 containing nickel. On the other hand, on the surface of the ceramic green sheet 12 on which the internal electrode layer 13 is not formed, the step relaxation layer 19 is formed in a pattern complementary to the pattern of the internal electrode layer 13 in order to reduce the step due to the thickness of the internal electrode layer 13. Is formed.

段差緩和層19には、1原子%ないし2原子%の酸化マグネシウムを含んでいる誘電体材料が用いられている。   The step relaxation layer 19 is made of a dielectric material containing 1 atomic% to 2 atomic% of magnesium oxide.

一方、セラミックグリーンシート12を形成する誘電体材料には、段差緩和層19に含まれている酸化マグネシウムの含有量よりも少ない約0.8原子%以下の酸化マグネシウムが含まれている。   On the other hand, the dielectric material forming the ceramic green sheet 12 contains about 0.8 atomic% or less of magnesium oxide, which is smaller than the content of magnesium oxide contained in the step relaxation layer 19.

本参考例においては、それぞれが、図6に示されるような構成を有する内部電極層13が形成された多数のセラミックグリーンシート12を積層して、カバー層15、15およびセラミック体16を有する積層体ブロック14を形成する。この積層体ブロック14を焼成すると、酸化マグネシウムはニッケルに吸収されやすいため、セラミック体16を構成する段差緩和層19に含まれている酸化マグネシウムが内部電極13に吸収される。そしてセラミック体16と内部電極13との間の領域には、マグネシウムが吸収された痕跡としての空間部18が形成される。ここで、セラミックグリーンシート12も酸化マグネシウムを含有しているが、段差緩和層19に含まれている酸化マグネシウムの含有量よりも酸化マグネシウムの含有量が少ないため、段差緩和層19に含まれている酸化マグネシウムが選択的に内部電極層13に吸収され、内部電極層13の側面側端部13aの外側に、空間部18が形成される。   In this reference example, a plurality of ceramic green sheets 12 each having an internal electrode layer 13 having a configuration as shown in FIG. 6 are laminated to form a laminate having cover layers 15 and 15 and a ceramic body 16. A body block 14 is formed. When the laminated body block 14 is fired, magnesium oxide is easily absorbed by nickel, and therefore, the magnesium oxide contained in the step relaxation layer 19 constituting the ceramic body 16 is absorbed by the internal electrode 13. In a region between the ceramic body 16 and the internal electrode 13, a space 18 is formed as a trace in which magnesium is absorbed. Here, although the ceramic green sheet 12 also contains magnesium oxide, since the content of magnesium oxide is less than the content of magnesium oxide contained in the step mitigating layer 19, it is contained in the step mitigating layer 19. The magnesium oxide present is selectively absorbed by the internal electrode layer 13, and a space 18 is formed outside the side surface side end portion 13 a of the internal electrode layer 13.

このように構成された本参考例にかかる積層セラミックコンデンサは、たとえば、半田リフローによって、積層セラミックコンデンサを基板に実装する際に、数分間にわたって、高温雰囲気下に置かれる。これにより、積層セラミックコンデンサは、例えば275℃を超える高温環境下に置かれるため、積層セラミックコンデンサに熱衝撃が加わることがある。しかし、内部電極層13の側面側端部13aの外側には、セラミック体16に形成された空間部18が対向している。そのため、内部電極層13を構成する金属の熱膨張率と、セラミック体16の熱膨張率の違いに起因して発生する応力が効果的に緩和される。したがって、積層セラミックコンデンサにクラックが発生することを効果的に防止することが可能になる。   The multilayer ceramic capacitor according to this reference example configured as described above is placed in a high-temperature atmosphere for several minutes when the multilayer ceramic capacitor is mounted on a substrate by solder reflow, for example. As a result, the multilayer ceramic capacitor is placed in a high temperature environment exceeding, for example, 275 ° C., so that thermal shock may be applied to the multilayer ceramic capacitor. However, the space 18 formed in the ceramic body 16 faces the outside of the side surface side end 13 a of the internal electrode layer 13. Therefore, the stress generated due to the difference between the thermal expansion coefficient of the metal constituting the internal electrode layer 13 and the thermal expansion coefficient of the ceramic body 16 is effectively relieved. Accordingly, it is possible to effectively prevent the occurrence of cracks in the multilayer ceramic capacitor.

さらに、本参考例によれば、セラミックグリーンシート12の表面上に形成された内部電極層13のパターンと相補的なパターンで、セラミックグリーンシート12上に段差緩和層19が形成されているから、内部電極層13の表面と、内部電極層が形成されていないセラミックグリーンシートの表面との間に、段差が形成されることを防止することができ、したがって、内部電極層13が表面に形成されたセラミックグリーンシート12を積層して、作製された積層セラミックコンデンサが変形を起こすことを効果的に防止することが可能になるとともに、デラミネーションの発生を効果的に防止することが可能になる。   Furthermore, according to the present reference example, the step relaxation layer 19 is formed on the ceramic green sheet 12 in a pattern complementary to the pattern of the internal electrode layer 13 formed on the surface of the ceramic green sheet 12. It is possible to prevent a step from being formed between the surface of the internal electrode layer 13 and the surface of the ceramic green sheet on which the internal electrode layer is not formed. Therefore, the internal electrode layer 13 is formed on the surface. In addition, it is possible to effectively prevent the produced multilayer ceramic capacitor from being deformed by laminating the ceramic green sheets 12 and to effectively prevent the occurrence of delamination.

本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.

たとえば、前記第一の実施態様において、セラミック体6に含まれる酸化マグネシウムの含有量をセラミック誘電体層2に含まれる酸化マグネシウムの含有量よりも多くしてもよい。   For example, in the first embodiment, the content of magnesium oxide contained in the ceramic body 6 may be larger than the content of magnesium oxide contained in the ceramic dielectric layer 2.

また、前記参考例において、段差緩和層19を形成するためのバインダが最も低温から分解が開始されるように、バインダを選択してもよい。   In the reference example, the binder may be selected such that the decomposition for the step forming layer 19 is started from the lowest temperature.

さらに、前記第一の実施態様において、セラミック積層体の焼成後に導電性ペーストを塗布して焼き付ける方法で外部電極を形成していたが、未焼成のセラミック積層体に導電性ペーストを塗布して、セラミック積層体の焼成と同時に外部電極の形成を行ってもよい。   Furthermore, in the first embodiment, the external electrode was formed by applying and baking the conductive paste after firing the ceramic laminate, but the conductive paste was applied to the unfired ceramic laminate, The external electrode may be formed simultaneously with the firing of the ceramic laminate.

1 積層セラミックコンデンサ
2 セラミック誘電体層
3 内部電極層
3a 内部電極層の側面側端部
4 積層体ブロック
5 カバー層
6 セラミック体
7 外部電極
8 空間部
11 積層セラミックコンデンサ
12 セラミック誘電体層(セラミックグリーンシート)
13 内部電極層
13a 内部電極層の側面端部
13b 内部電極層の中間部分
14 積層体ブロック
16 セラミック体
19 段差緩和層

DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 2 Ceramic dielectric layer 3 Internal electrode layer 3a Side surface side edge part of internal electrode layer 4 Laminate block 5 Cover layer 6 Ceramic body 7 External electrode 8 Space part 11 Multilayer ceramic capacitor 12 Ceramic dielectric layer (ceramic green) Sheet)
13 Internal Electrode Layer 13a Side End 13b of Internal Electrode Layer Intermediate Part 14 of Internal Electrode Layer Laminate Block 16 Ceramic Body 19 Step Relaxation Layer

Claims (5)

セラミック誘電体層と内部電極とが交互に積み重ねられた積層体ブロックと、前記積層体ブロックの上下に積み重ねられた一対のカバー層と、前記積層体ブロックおよび前記一対のカバー層の両側面に形成されたセラミック体と、前記内部電極と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサにおいて、前記内部電極の側面側端部と前記セラミック体との間に空間部が形成されており、前記側面側端部が金属酸化物、金属および二次相からなる群から選ばれる材料によって形成されていることを特徴とする積層セラミックコンデンサ。   A laminate block in which ceramic dielectric layers and internal electrodes are alternately stacked, a pair of cover layers stacked above and below the laminate block, and formed on both sides of the laminate block and the pair of cover layers In the multilayer ceramic capacitor having the ceramic body and a pair of external electrodes electrically connected to the internal electrode, a space is formed between the side surface side end of the internal electrode and the ceramic body. The multilayer ceramic capacitor is characterized in that the side surface side end portion is formed of a material selected from the group consisting of a metal oxide, a metal and a secondary phase. 前記セラミック体が1原子%ないし2原子%のマグネシウムを含み、前記セラミック誘電体層が0.8原子%のマグネシウムを含んでいることを特徴とする請求項1に記載の積層セラミックコンデンサ。   2. The multilayer ceramic capacitor of claim 1, wherein the ceramic body contains 1 atomic% to 2 atomic% magnesium, and the ceramic dielectric layer contains 0.8 atomic% magnesium. 前記空間部が、前記内部電極層の厚さの0.5ないし1.5倍の厚さを有していることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。   3. The multilayer ceramic capacitor according to claim 1, wherein the space portion has a thickness of 0.5 to 1.5 times a thickness of the internal electrode layer. 前記空間部が、前記内部電極層の厚さの0.9ないし1.1倍の幅を有していることを特徴とする請求項3に記載の積層セラミックコンデンサ。   4. The multilayer ceramic capacitor according to claim 3, wherein the space portion has a width 0.9 to 1.1 times the thickness of the internal electrode layer. 前記空間部が1ないし10μmの幅を有していることを特徴とする請求項1ないし4のいずれか1項に記載の積層セラミックコンデンサ。

The multilayer ceramic capacitor according to claim 1, wherein the space portion has a width of 1 to 10 μm.

JP2015237452A 2015-12-04 2015-12-04 Multilayer ceramic capacitor Active JP6110927B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015237452A JP6110927B2 (en) 2015-12-04 2015-12-04 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015237452A JP6110927B2 (en) 2015-12-04 2015-12-04 Multilayer ceramic capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011090805A Division JP5852321B2 (en) 2011-04-15 2011-04-15 Multilayer ceramic capacitor

Publications (2)

Publication Number Publication Date
JP2016048803A true JP2016048803A (en) 2016-04-07
JP6110927B2 JP6110927B2 (en) 2017-04-05

Family

ID=55649517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015237452A Active JP6110927B2 (en) 2015-12-04 2015-12-04 Multilayer ceramic capacitor

Country Status (1)

Country Link
JP (1) JP6110927B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204817A (en) * 2018-05-21 2019-11-28 太陽誘電株式会社 Method of manufacturing multilayer ceramic electronic component
JP2021034712A (en) * 2019-08-16 2021-03-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor and mounting board thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52133553A (en) * 1976-04-30 1977-11-09 Murata Manufacturing Co Laminated ceramic capacitor
JPH0613259A (en) * 1992-06-26 1994-01-21 Tokin Corp Multilayered ceramic capacitor and its manufacture
JPH08181514A (en) * 1994-12-27 1996-07-12 Sumitomo Metal Ind Ltd Manufacture of high frequency use ceramics component
JPH11340081A (en) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd Multilayer ceramic electronic component and its manufacture
JP2001217140A (en) * 2000-01-31 2001-08-10 Kyocera Corp Laminated electronic component and manufacturing method thereof
JP2009016796A (en) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd Multi-layered ceramic electronic component
JP2010092896A (en) * 2008-10-03 2010-04-22 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52133553A (en) * 1976-04-30 1977-11-09 Murata Manufacturing Co Laminated ceramic capacitor
JPH0613259A (en) * 1992-06-26 1994-01-21 Tokin Corp Multilayered ceramic capacitor and its manufacture
JPH08181514A (en) * 1994-12-27 1996-07-12 Sumitomo Metal Ind Ltd Manufacture of high frequency use ceramics component
JPH11340081A (en) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd Multilayer ceramic electronic component and its manufacture
JP2001217140A (en) * 2000-01-31 2001-08-10 Kyocera Corp Laminated electronic component and manufacturing method thereof
JP2009016796A (en) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd Multi-layered ceramic electronic component
JP2010092896A (en) * 2008-10-03 2010-04-22 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204817A (en) * 2018-05-21 2019-11-28 太陽誘電株式会社 Method of manufacturing multilayer ceramic electronic component
US11551873B2 (en) 2018-05-21 2023-01-10 Taiyo Yuden Co., Ltd. Method of producing a multi-layer ceramic electronic component
JP7266969B2 (en) 2018-05-21 2023-05-01 太陽誘電株式会社 Manufacturing method for multilayer ceramic electronic component
JP2021034712A (en) * 2019-08-16 2021-03-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer capacitor and mounting board thereof

Also Published As

Publication number Publication date
JP6110927B2 (en) 2017-04-05

Similar Documents

Publication Publication Date Title
JP5313289B2 (en) Multilayer ceramic capacitor
JP5852321B2 (en) Multilayer ceramic capacitor
JP5271377B2 (en) Multilayer ceramic capacitor
KR101514512B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
KR101565640B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
JP6405327B2 (en) Multilayer ceramic capacitor
JP6309991B2 (en) Multilayer ceramic capacitor
JP2008091400A (en) Laminated ceramic capacitor and its manufacturing method
JP2014003328A (en) Multilayer ceramic capacitor and manufacturing method therefor
JP2022008697A (en) Multilayer ceramic electronic component and mounting substrate thereof
JP2018067568A (en) Method of manufacturing multilayer ceramic capacitor
JP2012099786A (en) Multilayer ceramic capacitor and manufacturing method therefor
US20140318843A1 (en) Multilayer ceramic electronic component and mounting board therefor
CN108183024B (en) Method for manufacturing laminated ceramic electronic component
JP2012151175A (en) Ceramic electronic component, ceramic electronic component mounting structure, and ceramic electronic component manufacturing method
JP5725678B2 (en) Multilayer ceramic electronic component, its manufacturing method and its mounting substrate
JP6110927B2 (en) Multilayer ceramic capacitor
JP2014236214A (en) Multilayer ceramic electronic component and mounting board of multilayer ceramic electronic component
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101565725B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
JP2005159121A (en) Laminated ceramic electronic component
KR20160053682A (en) Multi-layered ceramic capacitor, manufacturing method of the same and board having the same mounted thereon
KR101872531B1 (en) Multi-layer ceramic electronic part and method for manufacturing the same
KR102004784B1 (en) Multi-layered ceramic electronic parts and board having the same mounted thereon
JP4450176B2 (en) Dielectric paste for level difference elimination constituting laminated electronic parts and margins

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170310

R150 Certificate of patent or registration of utility model

Ref document number: 6110927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250