JP2016046063A - 漏電遮断器 - Google Patents

Abstract

【課題】 耐電圧試験など交流電路に過電圧が連続的に印加された場合でも、漏電遮断器を遮断させることによって、内蔵する電源回路の故障を防止することができる漏電遮断器を得る。【解決手段】 交流電路１から供給された交流電圧を直流電圧に変換する整流回路と、整流回路の出力電圧を降圧する第２の定電圧回路５３と、整流回路の出力電圧から過電圧を検出する第２のツェナーダイオード５４と、この第２のツェナーダイオード５４が過電圧を検出したとき第２の定電圧回路５３の出力電圧を昇圧させる第２の抵抗５５と、第２の定電圧回路５３の出力電圧が第１の所定値に達したときサージ電流を吸収する第３のツェナーダイオード５６と、第２の定電圧回路５３の出力電圧が所定の値に達したことを検出し引外し装置を駆動する過電圧検出回路９を備えた。【選択図】 図１

Description

この発明は、電路の漏洩電流が所定値以上になったとき、この電路を開放する漏電遮断器に関し、特に漏電遮断器の動作電源に関するものである。

この種の漏電遮断器に内蔵された電源回路は、交流電路から供給された交流電圧（例えばＡＣ１００Ｖ）を整流回路により直流電圧に変換した後、整流された直流電圧を降圧回路により、より低電圧の直流電圧（例えば、ＤＣ２４Ｖ）に変換して、漏電検出回路や引き外し装置に駆動電源として供給するものである。
このような電源回路では、交流電路に落雷やアーク接地等によりサージ電圧が誘起された場合、このサージ電圧から漏電検出回路や引き外し装置を保護する必要がある。
その保護手段としては、整流回路の出力電圧からサージ電圧を検出する電圧検出回路と、この電圧検出回路がサージ電圧を検出したとき降圧回路の出力電圧を昇圧させる昇圧回路と、降圧回路の出力側に設けられ、降圧回路の出力電圧が所定の値に達したときサージ電流を吸収する電流吸収回路を設けた電源回路が知られている（例えば、特許文献１参照）。

特開２００９−９５１２５号公報

従来の漏電遮断器の電源回路では、サージ電圧が誘起された場合、昇圧回路により降圧回路の出力電圧を昇圧させ、降圧回路の出力電圧が所定の値に達したときサージ電流を吸収する電流吸収回路に電流を通過させることで一定の電圧にクランプされ、漏電検出回路を構成する部品が過電圧により故障することを防止している。サージ電圧のパルス幅は、一般的に大きくても数ｍ秒であることが想定される。当然ながら降圧回路や電流吸収回路に通過させることができるエネルギーには限界があるため、過電圧が連続的に印加された場合には、限界を超え降圧回路や電流吸収回路の故障に至る。
このような過電圧が連続的に印加される可能性として、漏電遮断器が搭載される制御盤などでは、漏電遮断器を含めた交流電路の相間、および交流電路と大地（アース）間が絶縁されていることを確認するために、耐電圧試験（例えば、２０００Ｖ １分間）が実施される場合が考えられる。
通常、漏電遮断器のように電路に電子回路が接続される製品の場合、相間の耐電圧試験は禁止されており、交流電路と大地（アース）間にのみ耐電圧試験が実施される。そのため、相間に過電圧が印加されることはない。しかしながら、図７に示すように、漏電遮断器に負荷電路が接続されていると、大地間に接続された機器（例えば、サージ吸収用コンデンサやノイズフィルタなど）や電線の対地静電容量を介して、意図せずして相間に過電圧が連続的に印加されることとなり、その結果、漏電遮断器の電源回路が故障に至る場合がある。

この発明は、上述のような課題を解決するためになされたもので、連続的な過電圧の印可に対する保護機能を備えた漏電遮断器を得ることを目的とするものである。

この発明の漏電遮断器は、電路を開閉する開閉接点と、電路の漏洩電流を検出する漏洩電流検出器と、この漏洩電流検出器に接続され、漏洩電流検出器の検出信号に基づいて漏電を検出する漏電検出回路と、この漏電検出回路により駆動され、開閉接点を開離させる引き外し装置と、電路から供給された電力を定電圧の電力に降圧する降圧回路、電路からの過電圧を検出する電圧検出回路、およびこの電圧検出回路が過電圧を検出したとき降圧回路の出力電圧を昇圧させる昇圧回路からなる電源回路と、電源回路の出力側に設けられ、電源回路の出力電圧が第１の所定値に達したときサージ電流を吸収する電流吸収回路と、電源回路の出力側に設けられ、電源回路の出力電圧が電源回路の定格電圧より高く第１の所定値より低い第２の所定値を超えた場合に引き外し装置を駆動する過電圧検出回路と、を備えたものである。

この発明は、連続的な過電圧を検出する過電圧検出回路により開閉接点を開離させるので、連続的な過電圧の印加による漏電遮断器の故障を防止することができる。

この発明の実施の形態１における電源回路を用いた漏電遮断器を示す回路図である。 図１に示す積分回路の詳細の一例を示す回路図である。 この発明の実施の形態２における電源回路を用いた漏電遮断器を示す回路図である。 図３に示す漏電検出回路の詳細の一例を示すブロック図である。 この発明の実施の形態３における電源回路を用いた直流用の漏電遮断器を示す回路図である。 この発明の実施の形態４における電源回路を用いた直流用の漏電遮断器を示す回路図である。 従来の漏電遮断器を制御盤に組み込んだ場合の回路図でこの発明の課題を説明するための説明図ある。

実施の形態１．
図１は本発明の実施の形態１における電源回路を用いた漏電遮断器の構成を示す回路図、図２は図１に示す積分回路の詳細の一例を示す回路図である。
図１において、漏電遮断器１００は、交流電路１を開閉する開閉接点２と、交流電路１中に挿入された零相変流器３すなわち漏洩電流検出器に接続され、その検出信号に基づいて漏電を検出する漏電検出回路６と、この漏電検出回路６の出力信号によりスイッチング手段８を介して付勢される引き外しコイル４ａとこの引き外しコイル４ａの付勢時に開閉接点２を開離駆動する引き外し機構４ｂとを有する引き外し装置４と、漏電検出回路６と引き外し装置４の両方に給電する電源回路５とを有している。

電源回路５は、交流電路１から入力される交流電圧を所定の直流電圧に変換して引外しコイル４ａに励磁電流を供給するとともに、第１の定電圧回路７により電源回路５の出力電圧より低い所定の電圧に変換し漏電検出回路６へ供給する。

以下、電源回路５の詳細について説明する。
交流電路１に接続され、電流を制限する電流制限抵抗５１すなわち電流制限回路の後段にはフルダイオードブリッジからなる整流回路５２すなわち整流回路が接続されている。この整流回路５２の出力側には、その出力電圧を降圧する第２の定電圧回路５３すなわち降圧回路が接続され、整流回路５２の出力正側にドレインが接続された電界効果トランジスタ（以下、ＦＥＴと記す）５３ａと、ＦＥＴ５３ａのゲートと整流回路５２の出力負側との間に接続された第１のツェナーダイオード５３ｂと、第１のツェナーダイオード５３ｂにツェナー電流を供給するＦＥＴ５３ａのドレインとゲート間に接続された第１の抵抗５３ｃ（抵抗値は数百ｋ〜数ＭΩ程度）とで構成されている。

第２の定電圧回路５３の第１の抵抗５３ｃには、第２のツェナーダイオード５４（ツェナー電圧＞整流回路５２の出力電圧）すなわち電圧検出回路が並列接続されており、この第２のツェナーダイオード５４により整流回路５２の出力電圧からサージ電圧を検出する。ＦＥＴ５３ａのゲートと整流回路５２の出力負側との間には、第１のツェナーダイオード５３ｂと直列に接続された第２の抵抗５５（抵抗値は数十〜数百Ω程度）すなわち昇圧回路が接続されており、この第２の抵抗５５により第２のツェナーダイオード５４がサージ電圧を検出したとき第２の定電圧回路５３の出力電圧を上昇させる。ＦＥＴ５３ａのソースと整流回路５２の出力負側との間には、第３のツェナーダイオード５６すなわち電流吸収回路が接続されており、第２の定電圧回路５３の出力電圧が第３のツェナーダイオード５６のツェナー電圧すなわち第１の所定値に達したとき第３のツェナーダイオード５６によりサージ電流を吸収する。

また、電源回路５の出力端には、第３のツェナーダイオード５６に並列接続され、交流電路１より過電圧が所定時間に達するまで継続して入力されると引き外し装置４を駆動する過電圧検出回路９が設けられている。
過電圧検出回路９は、カソードが第３のツェナーダイオード５６のカソードに接続され第２の定電圧回路５３の出力電圧が第２の所定値を超えたときオンする第４のツェナーダイオード９ａ（例えば、ツェナー電圧は２３Ｖ程度）と、この第４のツェナーダイオード９ａのアノードおよび第３のツェナーダイオード５６のアノードが入力に接続された積分回路９ｂと、この積分回路９ｂの出力が所定値を超えたこと、すなわち、電源回路５の出力電圧が第２の所定電圧に達し、かつ、電源回路５の出力電圧が第２の所定電圧に達した時間が所定時間（例えば２０ｍｓｅｃ）を超えたことを検出し、スイッチング手段８を駆動する比較回路９ｃと、から構成されている。

積分回路９ｂは、図２に示すように、一端が第４のツェナーダイオード９ａのアノードに接続された抵抗９ｂ１（抵抗値は１ｋΩ〜１０ｋΩ程度）と、この抵抗９ｂ１の他端に一端が接続され、第３のツェナーダイオード５６のアノードに他端が接続されたコンデンサ９ｂ２（容量は０．１μＦ〜数μＦ程度）と、このコンデンサ９ｂ２に並列に接続されるとともに、両端が比較回路９ｃに接続された抵抗９ｂ３（抵抗値は１ｋΩ〜１０ｋΩ程度）と、から構成されている。ここで、抵抗９ｂ３は、コンデンサ９ｂ２がオフしたときに、コンデンサ９ｂ２の電荷を放電させるためのものである。

さらに、電源回路５の出力端には、引き外し装置４と第１の定電圧回路７も接続されている。
なお、第１のツェナーダイオード５３ｂがＦＥＴ５３ａのゲート側、第２の抵抗５５が整流回路５２の出力負側に設けられているが、ＦＥＴ５３ａのゲート側に第２の抵抗５５を、整流回路５２の出力負側に第１のツェナーダイオード５３ｂを設けてもよい。

次に動作について説明する。
通常状態においては、交流電路１からＡＣ１００Ｖ〜４００Ｖ程度の交流電圧が供給されると、電流制限抵抗５１に交流の電流Ｉａが流れ、整流回路５２で直流電圧Ｖｂに変換される。整流回路５２から出力された電流Ｉｂにより、第１の抵抗５３ｃを介して第１のツェナーダイオード５３ｂおよび第２の抵抗５５に電流Ｉｃが流れる。一方、第２のツェナーダイオード５４のツェナー電圧は、整流回路５２の出力電圧Ｖｂよりも高いので、第２のツェナーダイオード５４はオンせず、第２のツェナーダイオード５４を介して第１のツェナーダイオード５３ｂおよび第２の抵抗５５には電流が流れない。

このとき、第１の抵抗５３ｃの抵抗値は数百ｋ〜数ＭΩと大きいのに対し、第２の抵抗５５の抵抗値は数十〜数百Ωと小さいので、第２の抵抗５５に流れる電流Ｉｃが第１の抵抗５３ｃによりほぼ決定され、例えば数十μＡ〜数百μＡと微小となる。このため、第２の抵抗５５の電圧降下はほとんど無視することができる。よって、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧（ＦＥＴ５３ａのゲート電圧）をＶｃとすると、Ｖｃ≒（第１のツェナーダイオード５３ｂのツェナー電圧）となる。
また、第２の定電圧回路５３の出力電圧Ｖｄは、Ｖｄ＝Ｖｃ−（ＦＥＴ５３ａのＯＮ電圧）となるが、前述のとおり、Ｖｃ≒（第１のツェナーダイオード５３ｂのツェナー電圧）なので、Ｖｄ≒（第１のツェナーダイオード５３ｂのツェナー電圧）−（ＦＥＴ５３ａのＯＮ電圧）となり、これが、電源回路５の定格電圧である。
ここで、ＦＥＴ５３ａのオン電圧を３Ｖ程度とし、第１のツェナーダイオード５３ｂのツェナー電圧を２４Ｖ程度とすると、第２の定電圧回路５３の出力電圧Ｖｄは、Ｖｄ≒２４Ｖ−３Ｖ＝２１Ｖ程度となる。

また、第３のツェナーダイオード５６のツェナー電圧を２４Ｖ程度とすると、第３のツェナーダイオード５６にかかる電圧Ｖｄは、２１Ｖ程度で第３のツェナーダイオード５６のツェナー電圧を超えない。よって、第３のツェナーダイオード５６はオンせず、電流Ｉｄが流れない。

また、第４のツェナーダイオード９ａのツェナー電圧すなわち第２の所定値を２３Ｖ程度とすると、第４のツェナーダイオード９ａにかかる電圧Ｖｄは、２１Ｖ程度なので第４のツェナーダイオード９ａもオンしない。

その結果、電源回路５の出力端からは引き外しコイル４ａ及び第１の定電圧回路７にＤＣ２１Ｖ程度が給電され、第１の定電圧回路７は電源回路５の出力電圧を降圧して漏電検出回路６に所定の一定電圧（例えばＤＣ５Ｖ）を給電する。

このような給電状態において、交流電路１に漏電が発生した場合には、零相変流器３の出力に信号が発生し、漏電検出回路６により零相変流器３の出力信号レベルが所定の基準値を超えたことを判別し、漏電トリップ信号をスイッチング手段８に出力する。スイッチング手段８はその出力によりオンとなり電源回路５からスイッチング手段８を介して引外しコイル４ａに励磁電流が流れ、引き外し機構４ｂが動作することにより、開閉接点２が開路する。

なお、特許請求の範囲で述べている「第１の所定値」とは、上述した第３のツェナーダイオード５６のツェナー電圧のことであり、同じく特許請求の範囲で述べている「第２の所定値」とは、上述した第４のツェナーダイオード９ａのツェナー電圧のことである。

次に、交流電路中の交流電圧に瞬時のサージ電圧が重畳された場合について説明する。
交流電圧に数ｋＶのサージ電圧が重畳されると、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂの直列回路に印加される印加電圧は、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂとの合計ツェナー電圧値を超えるので、第２のツェナーダイオード５４もオンとなる。

この時、第２の抵抗５５を流れる電流Ｉｃは通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、第２の抵抗５５で電圧降下が発生し、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは上昇する。例えば第２の抵抗５５の抵抗値が１００オーム程度で、電流Ｉｃが４０ｍＡ程度とすると、第２の抵抗５５の電圧降下は４Ｖ程度となり、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは、Ｖｃ＝２４Ｖ＋４Ｖ＝２８Ｖ程度となる。第２の定電圧回路５３の出力電圧Ｖｄは、通常時の定格電圧２１Ｖ程度に対して第２の抵抗５５の電圧降下分である４Ｖ程度を加えて、２５Ｖ程度に上昇しようとする。しかし、第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）を超えるため、第３のツェナーダイオード５６がオンし、第２の定電圧回路５３の出力電圧Ｖｄは第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）に抑制される。

また、この時、第４のツェナーダイオード９ａのツェナー電圧２３Ｖを超えるが、抵抗９１ｂが直列に接続されており、抵抗９１ｂが電圧を負担し電流を制限するので、電源回路５の電圧は第３のツェナーダイオード５６のツェナー電圧（２４Ｖ）に維持される。その結果、第４のツェナーダイオード９ａがオンのままとなり、積分回路９ｂにおいて抵抗９ｂ１を介してコンデンサ９ｂ２の充電が開始される。しかしながら、瞬時のサージ電圧の場合には、交流電路１中の交流電圧にサージ電圧が重畳される時間が非常に短い（たとえば、１〜２ｍｓｅｃ程度）。そのため、コンデンサ９ｂ２の電圧は十分に上昇しない、つまり、電源回路５の出力電圧が第２の所定電圧を超えた時間が所定時間より短いので、比較回路９ｃの出力はオンせず、漏電遮断器１００は遮断動作しない。
このように、漏電遮断器１００は遮断動作しないが、電源回路５の出力電圧は、第３のツェナーダイオード５６のツェナー電圧に抑制されることになり、サージ電圧から漏電検出回路６や引き外し装置４は保護される。

次に、交流電路に連続的な過電圧が重畳された場合について説明する。
交流電路１に数ｋＶの過電圧が連続的に印加されると、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂの直列回路に印加される印加電圧は、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂとの合計ツェナー電圧値を超えるので、第２のツェナーダイオード５４もオンとなる。

この時、第２の抵抗５５を流れる電流Ｉｃは通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、第２の抵抗５５で電圧降下が発生し、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは上昇する。例えば第２の抵抗５５の抵抗値が１００オーム程度で、電流Ｉｃが４０ｍＡ程度とすると、第２の抵抗５５の電圧降下は４Ｖ程度となり、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは、Ｖｃ＝２４Ｖ＋４Ｖ＝２８Ｖ程度となる。第２の定電圧回路５３の出力電圧Ｖｄは、通常時の電圧２１Ｖ程度に対して第２の抵抗５５の電圧降下分である４Ｖ程度を加えて、２５Ｖ程度に上昇しようとする。しかし、第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）を超えるため、第３のツェナーダイオード５６がオンし、第２の定電圧回路５３の出力電圧Ｖｄは第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）に抑制される。

この時、第４のツェナーダイオード９ａのツェナー電圧２３Ｖを超えるため、第４のツェナーダイオード９ａもオンし、積分回路９ｂにおいて、抵抗９ｂ１を介してコンデンサ９ｂ２の充電が開始される。連続的な過電圧の場合には、コンデンサ９ｂ２の電圧は十分に上昇することとなり、電源回路５の出力電圧が第２の所定値を超えた時間が所定時間を超えることとなり、比較回路９ｃの出力がオンし、スイッチング手段８に出力される。比較回路９ｃの出力によりスイッチング手段８もオンとなり電源回路５からスイッチング手段８を介して引外しコイル４ａに励磁電流が流れ、引き外し機構４ｂが動作することにより、開閉接点２が開路する。そして、開閉接点２が開路することで、電源回路５への給電は停止する。

本実施の形態によれば、交流電路１から供給された電力を定電圧の電力に降圧する第２の定電圧回路５３、整流回路５２の出力電圧から過電圧を検出する第２のツェナーダイオード５４、この第２のツェナーダイオード５４が過電圧を検出したとき第２の定電圧回路５３の出力電圧を昇圧させる第２の抵抗５５からなる電源回路５と、この電源回路５の出力側に設けられ、電源回路５の出力電圧が第１の所定値に達したときサージ電流を吸収する第３のツェナーダイオード５６と、電源回路５の出力側に設けられ、電源回路５の出力電圧が電源回路５の定格電圧より高く第１の所定値より低い第２の所定値を超えたときに引き外し装置４を駆動する過電圧検出回路９と、を備えたので、耐電圧試験など交流電路１に過電圧が連続的に印加された場合でも、漏電遮断器１００を遮断させることによって、漏電遮断器１００を故障から保護することができる。

また、過電圧検出回路９は、積分回路９ｂを備え電源回路５の定格電圧より高く第１の所定値より低い第２の所定値に電源回路５の出力電圧が達した時間が所定時間を超えた場合に引き外し装置４を駆動するので、瞬間的なサージ電圧による過電圧では動作せず不要トリップを防止することができる。

また、漏電検出回路６に用いる一般的な漏電検出ＩＣ（Integrated Circuit）は、比較回路９ｃを内蔵しているため、過電圧検出回路９は、第４のツェナーダイオード９ａと、抵抗９ｂ１、９ｂ３、コンデンサ９ｂ２からなる積分回路９ｂとで構成することできる。そのため、耐電圧試験など交流電路１に過電圧が連続的に印加されて起こる故障から低コストで漏電遮断器１００を保護することができる。

また、電源回路５は、過電圧が印加されるとその出力電圧が上昇するため、過電圧検出回路９を電源回路５の出力側すなわち低電圧側に設けることができ、使用部品の小型化が可能になり、漏電遮断器の小型化が図れる。

実施の形態２．
図３は本発明の実施の形態２における電源回路を用いた漏電遮断器の構成を示す回路図、図４は図３に示す漏電検出回路の詳細の一例を示すブロック図である。
本実施の形態の漏電遮断器１０１は、実施の形態１における過電圧検出回路９に替えて、過電圧検出回路を含む漏電テスト回路１０を設けたものであり、上述した実施の形態１と同様な種々の効果を奏するものである。

図３において、漏電遮断器１０１における漏電テスト回路１０は、カソードが第３のツェナーダイオード５６のカソードに接続された第４のツェナーダイオード９ａと、一端が第１の定電圧回路７の出力に接続され、他端が第４のツェナーダイオード９ａのアノードに接続されたテストスイッチ１０ａと、入力が第４のツェナーダイオード９ａのアノードおよびテストスイッチ１０ａの他端に接続されたテスト電流生成回路１０ｂと、一端が第４のツェナーダイオード９ａのカソードに接続された抵抗１０ｃと、ベースがテスト電流生成回路１０ｂの出力に接続され、コレクタが抵抗１０ｃの他端に接続されたトランジスタ１０ｄと、から構成されている。

そして、漏電テスト回路１０の出力であるトランジスタ１０ｄのエミッタは、テスト巻線１１の一端に接続され、テスト巻線１１の他端は、零相変流器３を貫通したのち整流回路５２の出力負側に接続されている。
漏電テスト回路１０とテスト巻線１１によって、漏電遮断器が正常であることを点検するための、漏電テスト機能を構成している。

漏電検出回路６の詳細を図４により説明する。図４において、漏電検出回路６は、零相変流器３に接続され、零相変流器３の出力信号から交流電路１の電源周波数よりも高い高調波成分を除去するフィルター６ａと、このフィルター６ａの出力信号を入力され、フィルター６ａの出力信号の出力レベルを判定するレベル判定器６ｂと、レベル判定器６ｂの出力信号の時間幅を判別する信号幅判別器６ｃと、信号幅判別器６ｃの出力信号を所定回数カウントしたらパルス信号を出力するカウンタ６ｄと、信号幅判別器６ｃの最後の出力信号を受け、一定時間後にカウンタ６ｄをリセットするタイマ６ｅと、カウンタ６ｄのパルス信号を受けてスイッチング素子８を駆動するトリガ回路６ｆと、から構成されている。
その他の構成と動作については、実施の形態１と同様であるので、説明は省略する。

次に動作について説明する。
通常の漏電テスト動作のため、テストスイッチ１０ａをオンさせた場合には、テスト電流生成回路１０ｂに第１の定電圧回路７より電源が供給され、トランジスタ１０ｄをスイッチングさせることで抵抗１０ｃを介してテスト巻線１１にテスト電流、つまり漏電模擬電流が流れる。テスト巻線１１にテスト電流が流れると零相変流器３の出力に信号が発生し、漏電検出回路６により漏電と判別すると、スイッチング手段８に出力される。スイッチング手段８はその出力によりオンとなり電源回路５からスイッチング手段８を介して引外しコイル４ａに励磁電流が流れ、引き外し機構４ｂが動作することにより、開閉接点２が開路し、漏電遮断器１０１が遮断する。

交流電路中の交流電圧に瞬時のサージ電圧が重畳された場合について説明する。
交流電圧に数ｋＶのサージ電圧が重畳されると、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂの直列回路に印加される印加電圧は、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂとの合計ツェナー電圧値を超えるので、第２のツェナーダイオード５４もオンとなる。

この時、第２の抵抗５５を流れる電流Ｉｃは通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、第２の抵抗５５で電圧降下が発生し、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは上昇する。例えば第２の抵抗５５の抵抗値が１００オーム程度で、電流Ｉｃが４０ｍＡ程度とすると、第２の抵抗５５の電圧降下は４Ｖ程度となり、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは、Ｖｃ＝２４Ｖ＋４Ｖ＝２８Ｖ程度となる。第２の定電圧回路５３の出力電圧Ｖｄは、通常時の電圧２１Ｖ程度に対して第２の抵抗５５の電圧降下分である４Ｖ程度を加えて、２５Ｖ程度に上昇しようとする。しかし、第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）を超えるため、第３のツェナーダイオード５６がオンし、第２の定電圧回路５３の出力電圧Ｖｄは第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）に抑制される。

また、この時、第４のツェナーダイオード９ａのツェナー電圧２３Ｖを超えるため、第４のツェナーダイオード９ａがオンし、テスト電流生成回路１０ｂに電源が供給され、トランジスタ１０ｄをスイッチングさせることでテスト巻線１１にテスト電流を流す。テスト巻線１１にテスト電流が流れると零相変流器３の出力に信号が発生するが、この零相変流器３からの漏電信号は、図４に示すように、フィルター６ａにより高周波成分が除去され、レベル判定器６ｂに入力され、そのレベルが判定される。漏電信号が所定のレベル以上であれば、次に信号幅判別器６ｃで信号の時間幅を判別する。漏電信号の時間幅も判定値以上であれば、さらに、カウンタ６ｄにより、タイマ６ｅがカウンタ６ｄをリセットするまでの間に漏電信号がおよそ商用周波数で繰り返していることをカウントする。

しかしながら、サージ電圧の場合には、交流電路中の交流電圧にサージ電圧が重畳される時間が非常に短い（例えば、１〜２ｍｓｅｃ程度）。そのため、サージ電圧による漏電信号は、信号幅判別器６ｃに入力されても信号幅が足りず信号幅判別器６ｃから出力されない、または、信号幅判別器６ｃから出力されても、カウンタ６ｄで連続してカウントされず、カウンタ６ｄからパルス出力されない。つまり、電源回路５の出力電圧が第２の所定値を超えた時間が所定時間より短いため、トリガ回路６ｆの出力はオンせず、漏電遮断器１０１は遮断動作しない。
このように、漏電遮断器１０１は遮断動作しないが、第２の定電圧回路５３の出力電圧Ｖｄは、第３のツェナーダイオード５６のツェナー電圧に抑制されることになり、サージ電圧から漏電検出回路６や引き外し装置４は保護される。

次に、交流電路１に連続的な過電圧が重畳された場合について説明する。
交流電路に数ｋＶの過電圧が連続的に印加されると、実施の形態１と同様に、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂの直列回路に印加される印加電圧は、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂとの合計ツェナー電圧値を超えるので、第２のツェナーダイオード５４もオンとなる。

この時、第２の抵抗５５を流れる電流Ｉｃは通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、第２の抵抗５５で電圧降下が発生し、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは上昇する。例えば第２の抵抗５５の抵抗値が１００オーム程度で、電流Ｉｃが４０ｍＡ程度とすると、第２の抵抗５５の電圧降下は４Ｖ程度となり、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは、Ｖｃ＝２４Ｖ＋４Ｖ＝２８Ｖ程度となる。第２の定電圧回路５３の出力電圧Ｖｄは、通常時の電圧２１Ｖ程度に対して第２の抵抗５５の電圧降下分である４Ｖ程度を加えて、２５Ｖ程度に上昇しようとする。しかし、第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）を超えるため、第３のツェナーダイオード５６がオンし、第２の定電圧回路５３の出力電圧Ｖｄは第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）に抑制される。

また、第２の定電圧回路５３の出力電圧Ｖｄは第４のツェナーダイオード９ａのツェナー電圧２３Ｖを超えるため、第４のツェナーダイオード９ａがオンし、テスト電流生成回路１０ｂに電源が供給され、トランジスタ１０ｄをスイッチングさせることでテスト巻線１１にテスト電流が流される。テスト巻線１１に擬似漏洩電流が流れると零相変流器３の出力に信号が発生し、図４に示すように、フィルター６ａにより高周波成分が除去され、レベル判定器６ｂに入力され、レベルを判定する。連続的な過電圧の場合には、所定のレベル以上であるので、信号幅判別器６ｃへ出力される。そして、信号幅判別器６ｃで信号の時間幅を判別され、漏電信号の時間幅も判定値以上であるので、さらに、カウンタ６ｄにより、タイマ６ｅがカウンタ６ｄをリセットするまでの間に漏電信号がおよそ商用周波数で繰り返していることがカウントされるので漏電と判別し、スイッチング手段８に出力される。スイッチング手段８はその出力によりオンとなり電源回路５からスイッチング手段８を介して引外しコイル４ａに励磁電流が流れ、引き外し機構４ｂが動作することにより、開閉接点２が開路する。開閉接点２が開路することで、電源回路５への給電は停止する。

このように、過電圧が連続的に交流電路１に印加されると、電源回路５の出力電圧が第２の所定値を超え、その第２の所定値を超えた時間が所定時間を超えて漏電テスト装置１０を駆動させることにより、漏電遮断器１０１を漏電遮断動作をさせることで、電源回路５を故障から保護できる。

また、前述のように漏電検出回路６は、瞬間的なサージによる不要動作を防止するため、漏電信号がおよそ商用周波数で繰り返していることをカウントし判別する機能により、瞬間的なサージによる過電圧では動作せず、所定時間以上連続した過電圧が印加された場合のみ動作する。

本実施の形態によれば、交流電路１から供給された交流電圧を直流電圧に変換する整流回路５２、この整流回路５２の出力を降圧する第２の定電圧回路５３、整流回路５２の出力電圧から過電圧を検出する第２のツェナーダイオード５４、この第２のツェナーダイオード５４が過電圧を検出したとき第２の定電圧回路５３の出力電圧を昇圧させる第２の抵抗５５からなる電源回路５と、この電源回路５の出力側に設けられ、電源回路５の出力電圧が第１の所定値に達したときサージ電流を吸収する第３のツェナーダイオード５６と、電源回路５の出力側に設けられ、電源回路５の定格電圧より高く第１の所定値より低い第２の所定値に電源回路５の出力電圧が達したときに引き外し装置４を駆動する過電圧検出回路を含む漏電テスト回路１０と、を有するので、耐電圧試験など交流電路１に過電圧が連続的に印加された場合でも、漏電遮断器１０１を遮断させることによって、漏電遮断器１０１を故障から保護することができる。

また、漏電検出回路６は、漏電信号がおよそ商用周波数で繰り返していることをカウントし判別するので、漏電テスト回路１０は電源回路５の出力電圧が第２の所定値を超えた時間が所定時間に達した場合に引き外し装置４を駆動することとなり、瞬間的なサージ電圧による過電圧では動作せず不要な遮断を防止することができる。

また、過電圧検出回路を含む漏電テスト回路１０は、通常、漏電遮断器が必須機能として有している漏電テスト回路に、過電圧検出回路として第４のツェナーダイオード９ａを付加するだけでよいので、耐電圧試験など交流電路１に過電圧が連続的に印加されて起こる故障から低コストで漏電遮断器１０１を保護することができる。

実施の形態３．
図５は本発明の実施の形態３における電源回路を用いた直流用の漏電遮断器の構成を示す回路図である。
図５において、本実施の形態の漏電遮断器１０２は、実施の形態１における過電圧検出回路９を直流用の漏電遮断器に適用したものである。実施の形態１では漏洩電流検出器として零相変流器を使用したが、漏洩電流検出器として、直流の漏洩電流が検出可能なフラックスゲートセンサ３１を使用するものであり、上述した実施の形態１と同様な種々の効果を奏するものである。

フラックスゲートセンサ３１は、図５に示すように、直流電路１１が挿通される環状のコア３１ａと、コア３１ａに巻回されたコイル３１ｂと、コイル３１ｂの磁束密度を、方向を反転させながら飽和させるようにコイル３１ａに正負対称の矩形波にて電圧を印加する駆動回路３１ｃと、コイル３１ａを流れるコイル電流に対応して変化する測定電圧から漏洩電流を検出する検出回路３１ｄとを備える。

また、実施の形態１で設けていた整流回路５２は、正極と負極の逆接続時の故障防止のため、設けてもよいが、直流電路用では、必須ではないので削除し、電流制限抵抗５１に第２の定電圧回路５３を直接接続している。詳細には、直流電路１１から供給される電圧の正側に第２の定電圧回路５３のＦＥＴ５３ａのドレインが接続され、直流電路１１から供給される電圧の負側に第３のツェナーダイオードのアノードおよび第２の抵抗５５の接続点が接続されている。本実施の形態における電源回路５の動作については、実施の形態１において整流回路５２により直流電圧化された後と同じであるので、説明は省略する。

本実施の形態によれば、直流電路１１から供給された電力を定電圧の電力に降圧する第２の定電圧回路５３、直流電路１１からの過電圧を検出する第２のツェナーダイオード５４、およびこの第２のツェナーダイオード５４が過電圧を検出したとき第２の定電圧回路５３の出力電圧を昇圧させる第２の抵抗５５からなる電源回路５と、この電源回路５の出力側に設けられ、電源回路５の出力電圧が第１の所定値に達したときサージ電流を吸収する第３のツェナーダイオード５６と、電源回路５の出力側に設けられ、電源回路５の出力電圧が電源回路５の定格電圧より高く第１の所定値より低い第２の所定値を超えた場合に引き外し装置４を駆動する過電圧検出回路９と、を備えるので、耐電圧試験など直流電路１１に過電圧が連続的に印加された場合でも、漏電遮断器１０２を遮断させることによって、漏電遮断器１０２を故障から保護することができる。

実施の形態４．
図６は本発明の実施の形態４における直流用の漏電遮断器の構成を示す回路図である。
図６において、本実施の形態の漏電遮断器１０３は、実施の形態２における過電圧検出回路を含む漏電テスト回路１０を実施の形態３に示す直流用の漏電遮断器に適用したものである。実施の形態３と同様に、漏洩電流検出器として、直流の漏洩電流が検出可能なフラックスゲートセンサ３１を使用するものであり、また、実施の形態３における過電圧検出回路９に替えて、過電圧検出回路を含む漏電テスト回路１０を設けたものである。そして、上述した実施の形態２および実施の形態３と同様な種々の効果を奏するものである。
なお、本実施の形態では、実施の形態３では設けていなかった整流回路５２を正極と負極の逆接続時の故障防止のため設けている。

フラックスゲートセンサ３１は、直流電路１１が挿通される環状のコア３１ａと、コア３１ａに巻回されたコイル３１ｂと、コイル３１ｂの磁束密度を方向を反転させながら飽和させるようにコイル３１ａに正負対称の矩形波にて電圧を印加する駆動回路３１ｃと、コイル３１ａを流れるコイル電流に対応して変化する測定電圧から漏洩電流を検出する検出回路３１ｄとを備える。

漏電テスト回路１０は、カソードが第３のツェナーダイオード５６のカソードに接続された第４のツェナーダイオード９ａと、一端が第１の定電圧回路７の出力に接続され、他端が第４のツェナーダイオード９ａのアノードに接続されたテストスイッチ１０ａと、一端が第４のツェナーダイオード９ａのカソードに接続された抵抗１０ｃと、ベースがテストスイッチ１０ａの他端に接続されコレクタが抵抗１０ｃの他端に接続されたトランジスタ１０ｄと、から構成されている。

そして、漏電テスト回路１０の出力であるトランジスタ１０ｄのエミッタは、テスト巻線１１の一端に接続され、テスト巻線１１の他端は、フラックスゲートセンサ３１のコイル３１ａを貫通したのち整流回路５２の出力負側に接続されている。
漏電テスト回路１０とテスト巻線１１によって、漏電遮断器が正常であることを点検するための、漏電テスト機能を構成している。
その他の構成と動作については、実施の形態３と同様であるので、説明は省略する。

次に動作について説明する。
通常の漏電テスト動作のため、テストスイッチ１０ａをオンさせた場合には、第２の定電圧回路５３より電源が供給され、トランジスタ１０ｄをスイッチングさせることで抵抗１０ｃを介してテスト巻線１１にテスト電流、つまり漏電模擬電流が流れる。テスト巻線１１にテスト電流が流れるとコア３１ａの出力から検出回路３１ｄにより漏電と判別されると、検出回路３１ｄからスイッチング手段８に出力される。スイッチング手段８はその出力によりオンとなり電源回路５からスイッチング手段８を介して引外しコイル４ａに励磁電流が流れ、引き外し機構４ｂが動作することにより、開閉接点２が開路し、漏電遮断器１０３が遮断する。

次に、直流電路１１に連続的な過電圧が重畳された場合について説明する。
直流電路１１に数ｋＶの過電圧が連続的に印加されると、実施の形態２と同様に、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂの直列回路に印加される印加電圧は、第２のツェナーダイオード５４と第１のツェナーダイオード５３ｂとの合計ツェナー電圧値を超えるので、第２のツェナーダイオード５４もオンとなる。

この時、第２の抵抗５５を流れる電流Ｉｃは通常時の数十μＡ〜数百μＡに比較して数十ｍＡと大きくなり、第２の抵抗５５で電圧降下が発生し、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは上昇する。例えば第２の抵抗５５の抵抗値が１００オーム程度で、電流Ｉｃが４０ｍＡ程度とすると、第２の抵抗５５の電圧降下は４Ｖ程度となり、第２の抵抗５５と第１のツェナーダイオード５３ｂにかかる電圧Ｖｃは、Ｖｃ＝２４Ｖ＋４Ｖ＝２８Ｖ程度となる。第２の定電圧回路５３の出力電圧Ｖｄは、通常時の電圧２１Ｖ程度に対して第２の抵抗５５の電圧降下分である４Ｖ程度を加えて、２５Ｖ程度に上昇しようとする。しかし、第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）を超えるため、第３のツェナーダイオード５６がオンし、第２の定電圧回路５３の出力電圧Ｖｄは第３のツェナーダイオード５６のツェナー電圧（２４Ｖ程度）に抑制される。

また、第２の定電圧回路５３の出力電圧Ｖｄは第４のツェナーダイオード９ａのツェナー電圧２３Ｖを超えるため、第４のツェナーダイオード９ａがオンし、トランジスタ１０ｄをオンさせることでテスト巻線１１に疑似漏洩電流が流される。テスト巻線１１に擬似漏洩電流が流れるとコア３１ａの出力が変化し、その変化を検出回路３１ｄが漏電と判別されると、検出回路３１ｄからスイッチング手段８に出力される。スイッチング手段８はその出力によりオンとなり電源回路５からスイッチング手段８を介して引外しコイル４ａに励磁電流が流れ、引き外し機構４ｂが動作することにより、開閉接点２が開路する。開閉接点２が開路することで、電源回路５への給電は停止する。なお、検出回路３１ｄは、コア３１ａからの出力の変化が所定時間を超えた場合に漏電を判断するものである。

このように、過電圧が一定時間連続的に印加された場合、漏電テスト装置１０を駆動させることにより、漏電遮断動作をさせることで、電源回路５を故障から保護できる。

本実施の形態によれば、直流電路１１から供給された電力を定電圧の電力に降圧する第２の定電圧回路５３、直流電路１１からの過電圧を検出する第２のツェナーダイオード５４、およびこの第２のツェナーダイオード５４が過電圧を検出したとき第２の定電圧回路５３の出力電圧を昇圧させる第２の抵抗５５からなる電源回路５と、この電源回路５の出力側に設けられ、電源回路５の出力電圧が第１の所定値に達したときサージ電流を吸収する第３のツェナーダイオード５６と、電源回路５の出力側に設けられ、電源回路５の出力電圧が電源回路５の定格電圧より高く第１の所定値より低い第２の所定値を超えた場合に引き外し装置４を駆動する過電圧検出回路を含む漏電テスト回路１０と、を有するので、耐電圧試験など交流電路１に過電圧が連続的に印加された場合でも、漏電遮断器１０３を遮断させることによって、漏電遮断器１０３を故障から保護することができる。

１ 交流電路、２ 開閉接点、３ 零相変流器、４ 引き外し装置、
４ａ 引き外しコイル、４ｂ 引き外し機構、５ 電源回路、
５１ 電流制限抵抗、５２ 整流回路、５３ 第２の定電圧回路、
５３ａ 電界効果トランジスタ（ＦＥＴ）、５３ｂ 第１のツェナーダイオード、
５３ｃ 第１の抵抗、５４ 第２のツェナーダイオード、５５ 第２の抵抗、
５６ 第３のツェナーダイオード、６ 漏電検出回路、７ 第１の定電圧回路、
８ スイッチング手段、９ 過電圧検出回路、
９ａ 第４のツェナーダイオード、９ｂ 積分回路、９ｃ 比較回路、
１００ 漏電遮断器。

Claims (5)

1. 電路を開閉する開閉接点と、前記電路の漏洩電流を検出する漏洩電流検出器と、この漏洩電流検出器に接続され、前記漏洩電流検出器の検出信号に基づいて漏電を検出する漏電検出回路と、この漏電検出回路により駆動され、前記開閉接点を開離させる引き外し装置と、
   前記電路から供給された電力を定電圧の電力に降圧する降圧回路、前記電路からの過電圧を検出する電圧検出回路、この電圧検出回路が過電圧を検出したとき前記降圧回路の出力電圧を昇圧させる昇圧回路からなる電源回路と、
   前記電源回路の出力側に設けられ、前記電源回路の出力電圧が第１の所定値に達したときサージ電流を吸収する電流吸収回路と、
   前記電源回路の出力側に設けられ、前記電源回路の出力電圧が前記電源回路の定格電圧より高く前記第１の所定値より低い第２の所定値を超えた場合に前記引き外し装置を駆動する過電圧検出回路と、
   を備えた漏電遮断器。
2. 前記過電圧検出回路は、前記電源回路の出力電圧が前記第２の所定値を超えた時間が所定時間に達した場合に前記引き外し装置を駆動することを特徴とする請求項１に記載の漏電遮断器。
3. 前記過電圧検出回路は、前記引き外し装置に接続されたスイッチング素子を駆動することを特徴とする請求項２に記載の漏電遮断器。
4. 疑似漏洩電流を流すため前記漏洩電流検出器に貫通させた２次巻線を備え、
   前記過電圧検出回路は、前記２次巻線に前記疑似漏洩電流を流すことにより前記漏電検出回路を作動させて前記引き外し装置を駆動することを特徴とする請求項２に記載の漏電遮断器。
5. 前記電流吸収回路は、第１のツェナーダイオードであり、
   前記降圧回路は、前記電路から供給される電圧の正側にドレインが接続された電界効果トランジスタと、この電界効果トランジスタのドレインとゲートとの間に接続された第１の抵抗と、前記電界効果トランジスタのゲートと前記電路の負側との間に接続された第１のツェナーダイオードとからなり、
   前記電圧検出回路は、前記電界効果トランジスタのドレインとゲートとの間に接続された第２のツェナーダイオードであり、
   前記昇圧回路は、前記電界効果トランジスタのゲートと前記電路の負側との間に前記第１のツェナーダイオードと直列に接続された第２の抵抗であり、
   前記過電圧検出回路は、第３のツェナーダイオードであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の漏電遮断器。

Images