JP2016040575A - 表示装置の駆動方法 - Google Patents

Abstract

【課題】画素回路の配線レイアウトが画素間で相違する場合であっても、画素間で階調が揃う表示装置の駆動方法を提供する。
【解決手段】第１及び第２の画素領域それぞれに設けられ、発光素子に供給する電流を制御する第１トランジスタと、前記第１トランジスタと第１電位配線との間の電気的接続を制御する第１スイッチング素子と、前記第１スイッチング素子に直列に接続され、前記第１トランジスタと第２電位配線との間の電気的接続を制御する第２スイッチング素子と、前記第１の画素領域に重畳して設けられ、前記第１スイッチング素子を制御する電圧信号を供給する第１走査線と、前記第２の画素領域に重畳して設けられ、前記第２スイッチング素子を制御する電圧信号を供給する第２走査線と、を有し、オフセットキャンセル期間の終了時に、前記第１走査線と前記第２走査線とに供給される電圧信号の波形を同じくすることを特徴とする表示装置の駆動方法。
【選択図】図６

Description

本発明は、表示装置の駆動方法に関する。

有機ＥＬ（Electro Luminescence）表示装置等の表示装置では、有機発光ダイオード等を含む画素を制御し、画像を表示する場合がある。ここで、画素の階調はＴＦＴ（Thin Film Transistor）等のトランジスタによって制御される場合がある。

また、表示装置の高精細化等に対応するため、画素あたりの素子数が少ない画素回路が必要とされる場合がある。そこで、画素回路を構成する素子を画素間で共有する構成を採用する場合がある。

下記特許文献１には、ＥＬ電源又はリセット電源を供給するトランジスタを複数の画素で共有し、複数の画素に対して１つとしたＥＬ表示装置が記載されている。

特開２０１０−２７３６号公報

例えば画素回路を構成する素子を画素間で共有する場合等には、画素回路の配線レイアウトが画素間で相違する場合がある。ここで、配線とスイッチング素子等との間には容量結合等が生じ得るため、配線に信号が流れるとスイッチング素子の電位に影響を与える場合がある。

そのため、画素回路の配線レイアウトが画素間で相違すると、スイッチング素子の電位変化が画素間で異なることとなり、画素間で階調が揃わない場合がある。

そこで、本発明は、画素回路の配線レイアウトが画素間で相違する場合であっても、画素間で階調が揃う表示装置の駆動方法の提供を目的とする。

本発明の表示装置の駆動方法は、水平走査線に平行な軸を挟んで向かい合って配置された第１及び第２の画素領域を有する表示装置の駆動方法であって、前記第１及び第２の画素領域それぞれに設けられた発光素子と、前記第１及び第２の画素領域それぞれに設けられ、前記発光素子に供給する電流を制御する第１トランジスタと、前記第１トランジスタのソース又はドレインと第１電位配線との間の電気的接続を制御する第１スイッチング素子と、前記第１スイッチング素子に直列に接続され、前記第１スイッチング素子と共に、前記第１トランジスタのソース又はドレインと第２電位配線との間の電気的接続を制御する第２スイッチング素子と、前記第１の画素領域に重畳して設けられ、前記第１スイッチング素子の導通、非導通を制御する電圧信号を供給する第１走査線と、前記第２の画素領域に重畳して設けられ、前記第２スイッチング素子の導通、非導通を制御する電圧信号を供給する第２走査線と、を有し、前記第１トランジスタのソース又はドレインとゲートとの間の電圧を閾値電圧に近付けるオフセットキャンセル期間の終了時に、前記第１走査線と前記第２走査線とに供給される電圧信号の波形を同じくすることを特徴とする表示装置の駆動方法である。

また、本発明の表示装置の駆動方法において、前記オフセットキャンセル期間の終了から、前記発光素子に電流を供給する発光期間の開始までの期間で、前記第１走査線と前記第２走査線とに供給される電圧信号の波形を同じくしてもよい。

また、本発明の表示装置の駆動方法において、前記第１スイッチング素子と、前記第２スイッチング素子とは、前記第１トランジスタと同一極性のトランジスタで構成してもよい。

また、本発明の表示装置の駆動方法において、前記第１スイッチング素子及び前記第２スイッチング素子は、ｎチャネル型トランジスタであり、前記オフセットキャンセル期間終了時、前記第１走査線と前記第２走査線とに入力される信号を立ち下げ、前記発光期間開始時、前記第１走査線と前記第２走査線とに入力される信号を立ち上げてもよい。

本発明の実施形態に係る有機ＥＬ表示装置の斜視図である。 本発明の実施形態に係る有機ＥＬパネルの配線図である。 本発明の実施形態に係る有機ＥＬパネルの画素領域の等価回路図である。 従来例における駆動回路により供給される電圧信号を示すタイミングチャートである。 従来例における有機発光ダイオードに流れる電流と、映像信号電圧の関係を示す図である。 本発明の実施形態に係る駆動回路により供給される電圧信号を示すタイミングチャートである。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

図１は、本発明の実施形態に係る有機ＥＬ表示装置１を示す斜視図である。有機ＥＬ表示装置１は、上フレーム２と下フレーム３とで挟まれるように固定された有機ＥＬパネル１０から構成されている。

図２は、本発明の実施形態に係る有機ＥＬパネル１０の配線図である。有機ＥＬパネル１０の表示領域２０には、マトリクス状に画素領域３０が並んでいる。なお、表示領域２０における水平方向の並びを行、垂直方向の並びを列とする。本実施形態において、画素領域３０は、４つの副画素を含む領域である。画素領域に含まれる４つの副画素は、例えば赤、緑、青、白の発光色をそれぞれ有し、４つで１単位の画素として機能する。各副画素には、発光素子が形成される。本実施形態の場合、発光素子は有機発光ダイオードである。有機ＥＬパネル１０は、映像信号駆動回路１００及び走査信号駆動回路２００により、各発光素子の発光を制御する信号を生成し、画像を表示する。

映像信号駆動回路１００は、各画素に送る映像信号を生成して出力するＩＣ（Integrated Circuit）である。走査信号駆動回路２００は、画素に備えられたＴＦＴへのゲート信号を生成して出力するＩＣである。なお、図２において、映像信号駆動回路１００及び走査信号駆動回路２００は、２箇所に形成されるものとして記載されているが、一つのＩＣに組み込まれていてもよいし、基板上に直接形成された回路によって形成されたものであってもよい。

映像信号駆動回路１００には、表示領域２０を縦断する第１映像信号線１１０及び第２映像信号線１２０が接続される。第１映像信号線１１０は、第１映像信号線１１０に沿って並ぶ副画素（例えば、副画素の奇数列）について共通である。また、第２映像信号線１２０は、第２映像信号線１２０に沿って並ぶ副画素（例えば、副画素の偶数列）について共通である。第１映像信号線１１０及び第２映像信号線１２０は、それぞれ当該信号線に沿って並ぶ各副画素に含まれる画素スイッチに接続される。画素スイッチを含む等価回路については、次図において詳細に説明する。

走査信号駆動回路２００には、表示領域２０を横断する第１走査信号線２１０、発光制御線２２０、リセット線２３０、オフセット制御線２４０、及び第２走査信号線２５０が接続される。第１走査信号線２１０は、第１走査信号線２１０に沿って並ぶ副画素について共通である。また、第２走査信号線２５０は、第２走査信号線２５０に沿って並ぶ副画素について共通である。発光制御線２２０、リセット線２３０、及びオフセット制御線２４０は、第１走査信号線２１０と第２走査信号線２５０とに挟まれる２行の副画素について共通である。

画素パネル１０は、高電位供給線３００を有する。高電位供給線３００の電位をＰＶＤＤと表す。高電位供給線３００は、図示しない低電位供給線（グランド線）との間の電位差が、例えば１０Ｖであるような配線である。高電位供給線３００には、電源線３１０が接続される。電源線３１０は、電源線３１０に沿って並ぶ副画素について共通であり、各副画素の発光素子が発光するための電源を与える。

図３は、本発明の実施形態に係る有機ＥＬパネル１０の画素領域３０の等価回路図である。本実施形態の画素領域３０は、４つの副画素を含む。４つの副画素は、例えば、赤、緑、青、白の発光色に対応する。４つの副画素は、発光制御スイッチ３１を共有する。また、リセット線２３０を挟んで向かい合った２つの副画素は、オフセット制御スイッチ３２を共有する。本実施形態では、リセット線２３０の中心軸は、水平走査線と平行である。第１の画素領域（図３において紙面左上に位置する副画素領域）と、第２の画素領域（図３において紙面左下に位置する副画素領域）からなる画素対は、水平走査線に平行な軸（リセット線２３０の中心軸）を挟んで向かい合って配置されている。画素対は、リセット線２３０に沿って複数配置される。

第１の画素領域は、第１走査信号線２１０と、リセット線２３０と、第１映像信号線１１０と、電源線３１０とで囲まれる領域である。また、第２の画素領域は、リセット線２３０と、第２走査信号線２５０と、第１映像信号線１１０と、電源線３１０とで囲まれる領域である。

第１の画素領域には、画素スイッチ３３が含まれる。本実施形態において、画素スイッチ３３はＴＦＴである。画素スイッチ３３のゲートは第１走査信号線２１０に接続され、ソース又はドレインの一方は第１映像信号線１１０に接続される。走査信号駆動回路２００から、第１走査信号線２１０に第１走査信号（ＳＧ１）が印加されると、画素スイッチ３３が導通状態となる。画素スイッチ３３が導通状態の場合に、映像信号駆動回路１００から第１映像信号線１１０に映像信号（Ｖ_ｓｉｇ）が印加されると、駆動トランジスタ３４のゲートに映像信号電圧Ｖ_ｓｉｇが印加される。駆動トランジスタ３４（第１トランジスタ）は、有機発光ダイオード３７に供給する電流値を、ゲート電圧に応じて制御する。本実施形態において、駆動トランジスタ３４はｎチャネル型トランジスタである。駆動トランジスタ３４のゲートに電圧が印加されるのと並行して、蓄積容量３５に電荷が蓄積される。蓄積容量３５に蓄積された電荷により、画素スイッチ３３が非導通状態となった後も、一定期間は駆動トランジスタ３４のゲートに電圧が印加され、駆動トランジスタ３４の導通状態が保たれる。駆動トランジスタ３４のソースに接続された付加容量３６は、蓄積容量３５との容量分割により映像信号電圧に応じて駆動トランジスタのゲート−ソース間電圧を設定する役割を持つ。具体的には、蓄積容量３５の静電容量より付加容量３６の静電容量を大きく設定し、駆動トランジスタのゲート−ソース間電圧の設定範囲を広くする場合が多い。駆動トランジスタ３４のソースは、有機発光ダイオード３７の陽極に接続される。有機発光ダイオード３７の陰極は、定電位供給線（グランド線）に接続される。駆動トランジスタ３４が導通状態の場合に、発光制御スイッチ３１及びオフセット制御スイッチ３２が導通状態となれば、駆動トランジスタ３４のゲート電圧に応じて有機発光ダイオード３７に電流が流れ、有機発光ダイオード３７が発光する。

発光制御スイッチ３１（第１スイッチング素子）は、駆動トランジスタ３４（第１トランジスタ）のドレインと、電源線３１０（第１電位配線）との間の電気的接続を制御する。本実施形態において、発光制御スイッチ３１はｎチャネル型トランジスタである。発光制御線２２０は、発光制御スイッチ３１のゲートに接続される。走査駆動回路２００より、発光制御線２２０に発光制御信号（ＢＧ）が印加されると、発光制御スイッチ３１が導通状態となる。発光制御スイッチ３１が導通状態であり、リセット制御スイッチ２３５が非導通状態であると、オフセット制御スイッチ３２が電源線３１０に接続される。

オフセット制御スイッチ３２（第２スイッチング素子）は、発光制御スイッチ３１（第１スイッチング素子）に直列に接続され、発光制御スイッチ３１と共に、駆動トランジスタ３４（第１トランジスタ）のドレインと、リセット線２３０（第２電位配線）との間の電気的接続を制御する。本実施形態において、オフセット制御スイッチ３２はｎチャネル型トランジスタである。オフセット制御線２４０は、オフセット制御スイッチ３２のゲートに接続される。走査駆動回路２００より、オフセット制御線２４０にオフセット制御信号（ＯＧ）が印加されると、オフセット制御スイッチ３２が導通状態となる。オフセット制御スイッチ３２が導通状態、発光制御スイッチ３１が非導通状態、リセット制御スイッチ２３５が導通状態であれば、駆動トランジスタ３４のドレインがリセット線２３０に接続される。リセット線２３０の電位はＶ_ｒｓｔであり、グランド電位であってもよい。リセット制御スイッチ２３５はトランジスタである。リセット制御スイッチ２３５の導通、非導通は、ゲートに入力されるリセット制御信号（ＲＧ）により制御される。

発光制御線２２０（第１走査線）は、第１の画素領域に重畳して設けられる。そのため、発光制御線２２０は、第１の画素領域に含まれる駆動トランジスタ３４のドレインに接続された配線と、第１の範囲Ｐ１で立体交差する。第１の範囲Ｐ１において、発光制御線２２０と駆動トランジスタ３４のドレインとは、容量結合を生じ得る。例えば、発光制御線２２０に電圧信号が印加されると、第１の画素領域に含まれる駆動トランジスタ３４のドレインの電圧が容量結合を介して変化する場合がある。

オフセット制御線２４０（第２走査線）は、第２の画素領域に重畳して設けられる。そのため、オフセット制御線２４０は、第２の画素領域に含まれる駆動トランジスタ３４のドレインに接続された配線と、第２の範囲Ｐ２で立体交差する。第２の範囲Ｐ２において、オフセット制御線２４０と駆動トランジスタ３４のドレインとは、容量結合を生じ得る。例えば、オフセット制御線２４０に電圧信号が印加されると、第２の画素領域に含まれる駆動トランジスタ３４のドレインの電圧が容量結合を介して変化する場合がある。

第１の画素領域に隣接して、第３の画素領域（図３の紙面右上に位置する副画素領域）が設けられる。また、第２の画素領域に隣接して、第４の画素領域（図３の紙面右下に位置する副画素領域）が設けられる。第３の画素領域と第４の画素領域は、画素対である。発光制御線２２０は、第３の画素領域と第３の範囲Ｐ３において重畳し、第３の画素領域に含まれる駆動トランジスタ３４のドレインと容量結合を生じ得る。オフセット制御線２４０は、第４の画素領域と第４の範囲Ｐ４において重畳し、第４の画素領域に含まれる駆動トランジスタ３４のドレインと容量結合を生じ得る。

なお、図３に示す等価回路図は一例であり、異なる回路を採用してもよい。例えば、４つの副画素に対して、オフセット制御スイッチ３２を１つとしてもよい。

図４は、従来例における駆動回路により供給される電圧信号を示すタイミングチャートである。タイミングチャートの横軸は時間を表し、縦軸は各電圧信号の大きさを表す。図４の最上段に表された電圧信号は、第１映像信号線１１０又は第２映像信号線１２０に印加される電圧信号である。第１映像信号線１１０及び第２映像信号線１２０には、１水平走査期間（１Ｈ）のはじめに、初期化電圧Ｖ_ｉｎｉが印加される。その後、第１映像信号線１１０に映像信号電圧Ｖ_ｓｉｇ１が印加される。さらにその後、第２映像信号線１２０に映像信号電圧Ｖ_ｓｉｇ２が印加される。

第１映像信号線１１０及び第２映像信号線１２０に初期化電圧Ｖ_ｉｎｉが印加される期間に行われる、駆動トランジスタ３４のリセット動作を説明する。当該期間において、リセット制御信号（ＲＧ）及びオフセット制御信号（ＯＧ）を印加すると、駆動トランジスタ３４のドレインにリセット電圧Ｖ_ｒｓｔが印加される。また、第１走査信号線２１０及び第２走査信号線２５０に、それぞれリセット電圧（ＲＳ）を印加すると、各副画素に含まれる画素スイッチ３３が導通状態となる。画素スイッチ３３のソース又はドレインは第１映像信号線１１０又は第２映像信号線１２０に接続されているから、各副画素に含まれる駆動トランジスタ３４のゲートに初期化電圧Ｖ_ｉｎｉが印加される。これにより、駆動トランジスタ３４は導通状態となり、蓄積容量３５に蓄積された電荷はリセット線２３０に放出され、駆動トランジスタ３４のゲート−ソース間電圧が初期化される。

次に、第１映像信号線１１０及び第２映像信号線１２０に初期化電圧Ｖ_ｉｎｉが印加される期間に行われる、駆動トランジスタ３４のオフセットキャンセル動作を説明する。当該期間において、発光制御信号（ＢＧ）及びオフセット制御信号（ＯＧ）を印加すると、駆動トランジスタ３４のドレインに電源電圧ＰＶＤＤが印加される。また、第１走査信号線２１０及び第２走査信号線２５０に、それぞれオフセットキャンセル電圧（ＯＣ）を印加すると、各副画素に含まれる画素スイッチ３３が導通状態となる。画素スイッチ３３のソース又はドレインは第１映像信号線１１０又は第２映像信号線１２０に接続されているから、各副画素に含まれる駆動トランジスタ３４のゲートに初期化電圧Ｖ_ｉｎｉが印加される。これにより、駆動トランジスタ３４は導通状態となり、駆動トランジスタ３４のゲート−ソース間電圧が閾値に近付くように、オフセットキャンセル動作が行われる。オフセットキャンセル動作により、駆動トランジスタ３４ごとの閾値のばらつきが補正される。

次に、第１映像信号線１１０又は第２映像信号線１２０に映像信号電圧Ｖ_ｓｉｇ１又はＶ_ｓｉｇ２が印加される期間に行われる、書き込み動作を説明する。当該期間において、第１走査信号線２１０又は第２走査信号線２５０に、それぞれ書込電圧（ｗｒｔ）を印加すると、各副画素に含まれる画素スイッチ３３が導通状態となる。画素スイッチ３３のソース又はドレインは第１映像信号線１１０又は第２映像信号線１２０に接続されているから、各副画素に含まれる駆動トランジスタ３４のゲートに映像信号電圧Ｖ_ｓｉｇ１又はＶ_ｓｉｇ２がそれぞれ印加される。これにより、駆動トランジスタ３４は導通状態となり、蓄積容量３５に映像信号電圧Ｖ_ｓｉｇ１又はＶ_ｓｉｇ２が書き込まれる。オフセットキャンセル動作を行ったことにより、駆動トランジスタ３４のゲート−ソース間電圧は、映像信号電圧Ｖ_ｓｉｇ１又はＶ_ｓｉｇ２に依存して定まり、閾値電圧には依存しない。そのため、書き込まれる映像信号電圧が同じであれば、駆動トランジスタ３４の閾値にばらつきがあっても、有機発光ダイオード３７を同程度の輝度で発光させることができる。

書き込み動作の終了後、発光動作が行われる。発光制御信号（ＢＧ）及びオフセット制御信号（ＯＧ）を印加すると、駆動トランジスタ３４のソース・ドレインに電源電圧ＰＶＤＤが印加される。ここで、駆動トランジスタ３４のゲートには映像信号電圧Ｖ_ｓｉｇ１又はＶ_ｓｉｇ２が印加されているから、駆動トランジスタ３４は導通状態である。そのため、有機発光ダイオード３７に電流が流れ、有機発光ダイオード３７が発光する。

従来例では、オフセットキャンセル動作の終了後、書き込み動作の開始前に、オフセット制御信号（ＯＧ）を立ち下げている。また、発光動作の開始時にオフセット制御信号（ＯＧ）を立ち上げている。一方、オフセット制御信号（ＯＧ）の立ち下げから立ち上げまでの期間Ａにおいて、発光制御信号（ＢＧ）はハイレベルに保たれている。ここで、第１の画素領域に含まれる駆動トランジスタ３４のソース・ドレインは、発光制御線２２０と第１の範囲Ｐ１で立体交差する。また、第２の画素領域に含まれる駆動トランジスタ３４のソース・ドレインは、オフセット制御線２４０と第２の範囲Ｐ２で立体交差する。そのため、第１の画素領域に含まれる駆動トランジスタ３４のソース・ドレインと、第２の画素領域に含まれる駆動トランジスタ３４のソース・ドレインとには、容量結合に起因する互いに異なる電圧変化が生じる。

図５は、従来例における有機発光ダイオード３７に流れる電流Ｉ_ＯＬＥＤと、映像信号電圧Ｖ_ｓｉｇの関係を示す図である。奇数行の副画素（例えば、第１の画素領域と第３の画素領域）に含まれる有機発光ダイオード３７には、印加する映像信号電圧に応じて、破線で示した関係の電流が流れる。一方、偶数行の副画素（例えば、第２の画素領域と第４の画素領域）に含まれる有機発光ダイオード３７には、印加する映像信号電圧に応じて、実線で示した関係の電流が流れる。奇数行と偶数行の副画素にそれぞれ含まれる有機発光ダイオード３７に流れる電流は、相違する。有機発光ダイオード３７に流れる電流が相違すると、発光量が異なることとなり、行ごとの画素間で階調が揃わないこととなる。有機発光ダイオード３７に流れる電流の不一致は、第１の画素領域と第２の画素領域とで、配線レイアウトが異なることに起因する。配線レイアウトが異なると、駆動トランジスタ３４に対する容量結合の影響が副画素間で異なるからである。

図６は、本発明の実施形態に係る駆動回路により供給される電圧信号を示すタイミングチャートである。本実施形態に係る駆動回路により供給される電圧信号は、従来例の場合と比較して、期間Ａにおける発光制御信号（ＢＧ）の波形が異なる。その他の期間における波形は、従来例と同じである。本実施形態では、オフセットキャンセル期間の終了時に、発光制御線２２０（第１走査線）とオフセット制御線２４０（第２走査線）とに供給される電圧信号の波形が同じである。すなわち、発光制御線２２０に供給される発光制御信号（ＢＧ）の波形と、オフセット制御線２４０に供給されるオフセット制御信号（ＯＧ）の波形とは、オフセットキャンセル期間の終了時において同じである。発光制御信号（ＢＧ）とオフセット制御信号（ＯＧ）とは、オフセットキャンセル期間の終了時に同時に立ち下がる。

オフセットキャンセル期間の終了時において、発光制御信号（ＢＧ）とオフセット制御信号（ＯＧ）の波形が同じことにより、駆動トランジスタ３４に対する容量結合の影響は、第１の範囲Ｐ１と第２の範囲Ｐ２とで同じになる。そのため、第１及び第２の画素領域において、容量結合に起因する駆動トランジスタ３４の電位変動がオフセットキャンセル期間の終了時に同じになる。その結果、駆動トランジスタ３４に書き込まれる映像信号電圧が同じであれば、発光期間において、第１及び第２の画素領域に含まれる有機発光ダイオード３７の輝度が揃う。よって、本実施形態に係る有機ＥＬ表示装置１の駆動方法によれば、画素回路の配線レイアウトが画素間で相違する場合であっても、画素間で階調が揃う。

本実施形態における発光制御信号（ＢＧ）とオフセット制御信号（ＯＧ）の波形は、期間Ａにおいて同じである。すなわち、オフセットキャンセル期間の終了から、発光期間の開始までの期間（期間Ａ）で、発光制御線２２０（第１走査線）とオフセット制御線２４０（第２走査線）とに供給される電圧信号の波形が同じである。電圧信号の波形が同じであることは、電圧信号の立ち上がり、及び立ち下がりのタイミングが一致し、かつ、ハイレベルを表す電圧信号の大きさが一致することを意味する。期間Ａにおいて、発光制御線２２０とオフセット制御線２４０とに供給される電圧信号の波形が同じであることにより、容量結合に起因する駆動トランジスタ３４の電位変動が期間Ａにおいて同じになる。よって、駆動トランジスタ３４に書き込まれる映像信号電圧が同じであれば、発光期間において、第１及び第２の画素領域に含まれる有機発光ダイオード３７の輝度がさらに揃う。

本実施形態では、発光制御スイッチ３１、オフセット制御スイッチ３２、画素スイッチ３３、駆動トランジスタ３４、及びリセット制御スイッチ２３５は、ｎチャネル型トランジスタである。特に、発光制御スイッチ３１（第１スイッチング素子）と、オフセット制御スイッチ３２（第２スイッチング素子）とは、駆動トランジスタ３４（第１トランジスタ）と同一極性のトランジスタで構成される。各トランジスタがｎチャネル型トランジスタの場合、各トランジスタのゲートにハイレベルの電圧信号を印加すると、各トランジスタは導通状態となる。

本実施形態における走査信号駆動回路２００は、オフセットキャンセル期間終了時、発光制御線２２０（第１走査線）とオフセット制御線２４０（第２走査線）とに入力される電圧信号を立ち下げる。また、発光期間開始時、発光制御線２２０（第１走査線）とオフセット制御線２４０（第２走査線）とに入力される電圧信号を立ち上げる。

なお、発光制御スイッチ３１（第１スイッチング素子）と、オフセット制御スイッチ３２（第２スイッチング素子）とを、ｐチャネル型トランジスタとする場合、走査信号駆動回路２００により生成する電圧信号波形を、本実施形態の場合と比較して反転させればよい。すなわち、オフセットキャンセル期間終了時、発光制御線２２０（第１走査線）とオフセット制御線２４０（第２走査線）とに入力される電圧信号を立ち上げればよい。また、発光期間開始時、発光制御線２２０（第１走査線）とオフセット制御線２４０（第２走査線）とに入力される電圧信号を立ち下げればよい。このような構成及び駆動方法を採用する場合であっても、画素回路の配線レイアウトが画素間で相違しても画素間で階調が揃う。

本発明の実施形態として上述した有機ＥＬ表示装置１の駆動方法を基にして、当業者が適宜設計変更して実施し得る全ての有機ＥＬ表示装置の駆動方法も、本発明の要旨を包含する限り、本発明の範囲に属する。また、有機ＥＬ表示装置以外の表示装置、例えば量子ドット表示装置等の駆動方法も本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。

１ 有機ＥＬ表示装置、２ 上フレーム、３ 下フレーム、１０ 有機ＥＬパネル、２０ 表示領域、３０ 画素領域、３１ 発光制御スイッチ、３２ オフセット制御スイッチ、３３ 画素スイッチ、３４ 駆動トランジスタ、３５ 蓄積容量、３６ 付加容量、３７ 有機発光ダイオード、１００ 映像信号駆動回路、１１０ 第１映像信号線、１２０ 第２映像信号線、２００ 走査信号駆動回路、２１０ 第１走査信号線、２２０ 発光制御線、２３０ リセット線、２３５ リセット制御スイッチ、２４０ オフセット制御線、２５０ 第２走査信号線、３００ 高電位供給線、３１０ 電源線。

Claims (4)

1. 水平走査線に平行な軸を挟んで向かい合って配置された第１及び第２の画素領域を有する表示装置の駆動方法であって、
   前記第１及び第２の画素領域それぞれに設けられた発光素子と、
   前記第１及び第２の画素領域それぞれに設けられ、前記発光素子に供給する電流を制御する第１トランジスタと、
   前記第１トランジスタのソース又はドレインと第１電位配線との間の電気的接続を制御する第１スイッチング素子と、
   前記第１スイッチング素子に直列に接続され、前記第１スイッチング素子と共に、前記第１トランジスタのソース又はドレインと第２電位配線との間の電気的接続を制御する第２スイッチング素子と、
   前記第１の画素領域に重畳して設けられ、前記第１スイッチング素子の導通、非導通を制御する電圧信号を供給する第１走査線と、
   前記第２の画素領域に重畳して設けられ、前記第２スイッチング素子の導通、非導通を制御する電圧信号を供給する第２走査線と、を有し、
   前記第１トランジスタのソース又はドレインとゲートとの間の電圧を閾値電圧に近付けるオフセットキャンセル期間の終了時に、前記第１走査線と前記第２走査線とに供給される電圧信号の波形を同じくすることを特徴とする表示装置の駆動方法。
2. 前記オフセットキャンセル期間の終了から、前記発光素子に電流を供給する発光期間の開始までの期間で、前記第１走査線と前記第２走査線とに供給される電圧信号の波形を同じくすることを特徴とする請求項１記載の表示装置の駆動方法。
3. 前記第１スイッチング素子と、前記第２スイッチング素子とは、前記第１トランジスタと同一極性のトランジスタで構成されることを特徴とする、請求項１又は請求項２のいずれか一に記載の表示装置の駆動方法。
4. 前記第１スイッチング素子及び前記第２スイッチング素子は、ｎチャネル型トランジスタであり、
   前記オフセットキャンセル期間終了時、前記第１走査線と前記第２走査線とに入力される電圧信号を立ち下げ、前記発光期間開始時、前記第１走査線と前記第２走査線とに入力される電圧信号を立ち上げることを特徴とする、請求項３に記載の表示装置の駆動方法。

Images