JP2016039673A - 太陽光出力オプティマイザ回路 - Google Patents

太陽光出力オプティマイザ回路 Download PDF

Info

Publication number
JP2016039673A
JP2016039673A JP2014160526A JP2014160526A JP2016039673A JP 2016039673 A JP2016039673 A JP 2016039673A JP 2014160526 A JP2014160526 A JP 2014160526A JP 2014160526 A JP2014160526 A JP 2014160526A JP 2016039673 A JP2016039673 A JP 2016039673A
Authority
JP
Japan
Prior art keywords
switching transistor
output
inductance
source electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014160526A
Other languages
English (en)
Other versions
JP6005109B2 (ja
Inventor
西村　弘之
Hiroyuki Nishimura
弘之 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mersintel
Mersintel kk
Clean Energy Factory Co Ltd
Original Assignee
Mersintel
Mersintel kk
Clean Energy Factory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mersintel, Mersintel kk, Clean Energy Factory Co Ltd filed Critical Mersintel
Priority to JP2014160526A priority Critical patent/JP6005109B2/ja
Priority to PCT/JP2015/072327 priority patent/WO2016021677A1/ja
Priority to DE112015003621.0T priority patent/DE112015003621T5/de
Priority to US15/501,045 priority patent/US10283969B2/en
Publication of JP2016039673A publication Critical patent/JP2016039673A/ja
Application granted granted Critical
Publication of JP6005109B2 publication Critical patent/JP6005109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/3353—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having at least two simultaneously operating switches on the input side, e.g. "double forward" or "double (switched) flyback" converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S50/00—Monitoring or testing of PV systems, e.g. load balancing or fault identification
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】太陽光発電パネルが非常に低出力状態の低電力でも安定な動作を続行する際に発生するインダクタンスに生じるサージ電圧からトランジスタを保護する手段を備えた太陽光出力オプティマイザ回路を提供する。【解決手段】太陽光パネルの出力を入力するＰＶ入力手段２００と、前記ＰＶ入力手段に入力したＤＣ電圧を所定のパルス電圧又はＡＣ電圧に変換するスイッチング手段３００と、前記スイッチング手段３００の出力電力をさらに所定の電圧に昇圧する倍電圧整流手段４００とからなる。そして、前記ＰＶ入力手段２００は、ＰＶパネルの「＋」出力に直列接続されるインダクタンスＬ１と、このインダクタンスＬ１に並列に接続され、ＰＶパネルの出力が小さくて通常の制御ができないときだけ当該インダクタンスＬ１の出力に生じるサージ電圧を吸収するように作用してＰＶパネルの出力が大きくなるとインダクタンスＬ１から自動的に切り離されるサージ保護回路２５０を具備する。【選択図】図１

Description

本発明は、太陽光パネルを用いた発電システムに係り、特に出力変動が大きい太陽光パネルの出力をオプティマイズ（最適化）することで安定した発電出力の収穫を可能とした太陽光出力のオプティマイザ回路に関する。
エネルギー資源の多様化に伴い、再生可能エネルギーの一つとして太陽光パネルを利用する発電が普及している。近年のエネルギー源不足やＣＯ２の排出抑制を背景として、１０００ｋＷを超える大規模な太陽光発電プラント（所謂、メガソーラー）の建設も盛んになっている。なお、以下では、太陽光発電をＰＶ(Photo-Voltaic)、それに用いる太陽光パネル（あるいは、ソーラーパネル）をＰＶパネルとも称する。
ＰＶパネルの出力は、照射される光量により変化する。特に夜明けなどの光量が少ないときには出力は小さく、内部インピーダンスが高くなっている。内部インピーダンスが高い状態で負荷を接続すると電圧が下がって電源としての正常な動作ができず、不安定な電源となる。ＰＶパネルが低光量の状態にあっても安定に動作する制御が必要となる。このような制御を最適化（オプティマイズ）、最適化手段（回路）をオプティマイザと称する。
図６は、従来のＰＶオプティマイザの基本構成を説明する回路図である。また、図７は、図６の回路を構成するスイッチングトランジスタのゲート信号のレベルで示す動作波形図である。図６において、ＰＶパネル（図示せず）の「＋」出力と「−」出力は、それぞれオプティマイザ１００のＰＶ入力１０１（ＩＮ＋）とＰＶ入力１０２（ＩＮ−）：接地に入力する。Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５は第１、第２、第３、第４、第５のスイッチングトランジスタで、Ｎチャンネル電力用ＭＯＳＦＥＴを用いている。この回路では、図示のエンハンスメント型が好適であるが、同様の機能を有するものであればこれに限らない。Ｌ１は、一端ａがＰＶ入力１０１に接続され、他端ｂが第１のスイッチングトランジスタＱ１と第２のスイッチングトランジスタＱ２及び第４のスイッチングトランジスタＱ４のドレイン端子に接続されたインダクタンスである。
また、Ｔ１はトランスで、一次巻線（一次側）の一端ａが第２のスイッチングトランジスタＱ２のソース電極と第３のスイッチングトランジスタＱ３のドレイン電極に接続され、他端ｂが第４のスイッチングトランジスタＱ４のソース電極と第５のスイッチングトランジスタＱ５のドレイン電極に接続されている。トランスＴ１の二次巻線（二次側）の前記一次側の一端ａと同極である一端ｃは第１のダイオードＤ１のアノードと第２のダイオードＤ２のカソードに接続され、他端ｄは直列接続された第１のコンデンサＣ１と第２のコンデンサＣ２の直列接続点に接続される。第１のコンデンサＣ１の遊端は第１のダイオードＤ１のカソードに接続されると共にオプティマイザ出力の一方１０４（ＯＵＴ＋）に接続される。そして、第２のコンデンサＣ２の遊端は第２のダイオードＤ２のアノードに接続されると共にオプティマイザ出力の他方１０４（ＯＵＴ−）に接続される。
なお、第１のスイッチングトランジスタＱ１のソース、第３のスイッチングトランジスタＱ３のソース、第５のスイッチングトランジスタＱ５のソースは接地に接続される。第２のトランジスタＱ２と第４のスイッチングトランジスタＱ４はハイサイドドスイッチを構成し、第３のスイッチングトランジスタＱ３と第５のスイッチングトランジスタＱ５はローサイドスイッチを構成する。
図６に示したＰＶオプティマイザ１００が通常の動作をしているときは、第１のスイッチングトランジスタＱ１、第２のスイッチングトランジスタＱ２、第３のスイッチングトランジスタＱ３、第４のスイッチングトランジスタＱ４、第５のスイッチングトランジスタＱ５の各ゲート信号Ｑ１−Ｇ、Ｑ２−Ｇ、Ｑ３−Ｇ、Ｑ４−Ｇ、Ｑ５−Ｇは図７に示したようになっている。第１〜第５のスイッチングトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５の各ゲート信号Ｑ１−Ｇ、Ｑ２−Ｇ、Ｑ３−Ｇ、Ｑ４−Ｇ、Ｑ５−Ｇの生成手段は後述する。このＰＶオプティマイザ１００はブリッジ型の昇圧・倍電圧整流回路である。図７において、スイッチング周波数は、例えば５０ｋＨｚであり、その１周期Ｔの前半をＡ、後半をＢとし、前半、後半における各ゲート信号Ｇがハイレベル（Ｈ）で対応するトランジスタがＯＮ、ローレベル（Ｌ）でＯＦＦとなる。
通常動作状態では、周期Ｔの前半Ａのときは、Ａａ区間で第１〜第５のスイッチングトランジスタＱ１〜Ｑ５は全てＯＮにしてインダクタンスＬ１を励磁し、Ａｂ区間になると第１のスイッチングトランジスタＱ１、第３のスイッチングトランジスタＱ３、第４のスイッチングトランジスタＱ４をＯＦＦすることで第２のスイッチングトランジスタＱ２と第５のスイッチングトランジスタＱ５がＯＮとなる。これにより、トランスＴ１の一次側の一端ａがプラス（＋）、他端ｂが接地（ＧＮＤ）となってトランスＴ１が一端ａから他端ｂ方向に励磁される。
１周期の後半Ｂに入ると、再度Ｂａ区間で第１〜第５のスイッチングトランジスタＱ１〜Ｑ５のすべてをＯＮにしてインダクタンスＬ１を励磁し、Ｂｂ区間になると第１のスイッチングトランジスタＱ１，第２のスイッチングトランジスタＱ２，第５のスイッチングトランジスタＱ５をＯＦＦすることで、第３のスイッチングトランジスタＱ３と第４のスイッチングトランジスタＱ４だけがＯＮとなって、今度はトランスＴ１の一次側の他端ｂがプラス（＋）、トランスＴ１の一次側の一端ａが接地（ＧＮＤ）となって、トランスＴ１が上記と逆に他端ｂから一端ａ方向に励磁される。
これでスイッチング周波数の１周期の動作が終了し、その後はその繰り返しとなる。トランンスＴ１の２次側は、１次側と同様に、スイッチング周波数の半周期（Ｔ／２）毎にプラス（＋）とマイナス（−）を繰り返し、第１のダイオードＤ１，第２のダイオードＤ２と第１のコンデンサＣ１、第２のコンデンサＣ２による倍電圧整流によって、トランスＴ１の２次側電圧の２倍に昇圧された電圧が得られる。なお、第１のスイッチングトランジスタＱ１は無くても良いが、これを設けたことによって第２のスイッチングトランジスタＱ２〜第５のスイッチングトランジスタＱ５がＯＮとなった時のＯＮ抵抗を下げ、負担を軽くすることができる。
通常の動作をしているときは、図７に示したゲート信号によって動作しており、スイッチング周期の前半ＡのＡａ区間および後半ＢのＢａ区間のパルス幅を変えるＰＷＭ制御と、スイッチング周期Ｔの前半Ａと後半Ｂの時間、即ち周期を変えるＰＦＭ制御を行っている。
この種の従来技術を開示したものとしては、特許文献１、特許文献２、特許文献３などを挙げることができる。
特開２００６−１０１５８１号公報 特開２０１１―１７０８３６号公報 特開２０１３―５４１９３０号公報
基本的に、太陽光パネル（ＰＶパネル）の出力は当該パネルに照射される光量により変化するが、特に夜明け等の光量が小さいときは出力も小さく内部インピーダンスが高くなっている。内部インピーダンスが高い状況で負荷を接続すると電圧が下がって電力源として正常な動作ができないため、この状況でも安定に動作する制御が必要となる。
ＰＶパネルが低出力であっても、電力源として安定に動作させるため、図６のインダクタンスＬ１を励磁する時間（図７に示されたスイッチング信号の周期Ｔ）のＡａ区間およびＢａ区間を非常に短いパルスで駆動するか、もしくはＡ＋Ｂの周期を非常に長くすることが有効である。
しかしながら、図７に示したＡａ区間およびＢａ区間が短くなった場合、トランスＴ１があるために、第２のスイッチングトランジスタＱ２と第５のスイッチングトランジスタＱ５、もしくは第３のスイッチングトランジスタＱ３と第４のスイッチングトランジスタＱ４のＯＮする時間が長くなり、結局ＰＶパネルの出力を短絡することになってしまう。
図８は、ＰＶパネルへの照射光量が少ない場合のＡａ区間およびＢａ区間が短くなった場合の各スイッチングトランジスタのスイッチング信号の波形図である。上記したＰＶパネルの出力の短絡を防止するため、図８に示したように周期Ｔの前半のＡｂ区間の終端、および後半のＢｂ区間の終端から第２のスイッチングトランジスタＱ２および第４のスイッチングトランジスタＱ４を一定時間でＯＦＦして、Ａｃ区間およびＢｃ区間に示した状態にするように各スイッチングトランジスタのゲート信号を生成する。
特に、ＰＶパネルが非常に低出力状態にあるときは、上記Ａｃ区間およびＢｃ区間の時間を極力長くすることで、低電力でも安定な動作を続けることができる。
ところが、上記のように第２のスイッチングトランジスタＱ２および第４のスイッチングトランジスタＱ４をＯＦＦにした瞬間にインダクタンスＬ１の他端ｂが解放状態になって非常に高いサージ電圧が発生する。その結果、第１のスイッチングトランジスタＱ１，第２のスイッチングトランジスタＱ２，第４のスイッチングトランジスタＱ４に上記のサージ電圧が加わり、これらのスイッチングトランジスタの破壊を起こす可能性がある。
本発明の目的は、ＰＶパネルが非常に低出力状態の低電力でも安定な動作を続行する際のインダクタンスに生じるサージ電圧からトランジスタを保護する手段を備えた太陽光出力オプティマイザ回路を提供することにある。
上記目的を達成するため、本発明に係る太陽光出力のオプティマイザ回路の構成例を挙げれば、次のとおりである。なお、各構成部分に実施例の符号等を付記して構成を明確にした。
（１）出力が変動する太陽光パネルの電力出力から安定的に電力を収穫する太陽光発電システムに用いる太陽光出力のオプティマイザ回路であって、
太陽光パネルのＤＣ出力を入力するＰＶ入力手段２００と、前記ＰＶ入力手段に入力したＤＣ電圧を所定のパルス電圧もしくはＡＣ電圧に変換するスイッチング手段３００と、前記スイッチング手段３００の出力電力をさらに所定のＤＣ電圧に昇圧する倍電圧整流手段４００とからなる。倍電圧整流手段４００のＤＣ電圧出力はＡＣ電圧出力に変換して外部系統に出力するパワーコンディショナ１５０に入力される。前記ＰＶ入力手段２００は、ＰＶパネルの「＋」出力に直列接続されるインダクタンスＬ１と、このインダクタンスＬ１に並列に接続され、ＰＶパネルの出力が小さくて通常の制御ができないときだけ当該インダクタンスＬ１の出力に生じるサージ電圧を吸収するように作用してＰＶパネルの出力が大きくなるとインダクタンスＬ１から自動的に切り離されるサージ保護回路２５０を具備することを特徴とする。
（２）前記（１）において、前記太陽光出力オプティマイザ回路の前記サージ保護回路２５０は、ＰＶパネルの（＋）出力を入力する入力ＰＶ入力（＋）に一端ａを接続したインダクタンスＬ１と、第３のダイオード（一方のダイオード）Ｄ３を介してソース電極を前記インダクタンスＬ１の一端ａに接続し、前記インダクタンスＬ１の他端ｂにドレイン電極を接続した（第６の）スイッチングトランジスタＱ６と、前記（第６の）スイッチングトランジスタＱ６のソース電極にドレイン電極を接続し、前記ソース電極を接地に接続した（第７の）スイッチングトランジスタＱ７と、前記（第６の）スイッチングトランジスタＱ６のソース電極と前記インダクタンスＬ１の一方の端子ａとの間に、前記（第６の）スイッチングトランジスタＱ６のソース電極にアノードを接続し、前記インダクタンスＬ１の一方の端子ａにカソードを接続した（第３の）ダイオードＤ３を接続してなり、
前記（第６の）スイッチングトランジスタＱ６のソース電極と前記（第７の）スイッチングトランジスタ（他方のスイッチングトランジスタ）Ｑ７のドレイン電極の接続点にカソードを接続し、アノードを接地に接続した（第４の）ダイオード（他方のダイオード）Ｄ４とで構成したことを特徴とする。
（３）前記（１）において、前記太陽光出力オプティマイザ回路の前記サージ保護回路２５０は、ＰＶパネルの（＋）出力を入力する入力ＰＶ入力（＋）に一端ａを接続したインダクタンスＬ１と、第３のダイオード（一方のダイオード）Ｄ３を介してソース電極を前記インダクタンスＬ１の一端ａに接続し、前記インダクタンスＬ１の他端ｂにドレイン電極を接続した（第６の）スイッチングトランジスタＱ６と、前記（第６の）スイッチングトランジスタＱ６のソース電極と前記インダクタンスＬ１の一方の端子ａとの間に、前記（第６の）スイッチングトランジスタＱ６のソース電極にアノードを接続し、前記インダクタンスＬ１の一方の端子ａにカソードを接続した（第３の）ダイオードＤ３を接続してなり、
前記（第６の）スイッチングトランジスタＱ６のソース電極にカソードを接続し、アノードを接地に接続した（第４の）ダイオード（他方のダイオード）Ｄ４とで構成したことをと特徴とする。
（４）前記（１）において、前記太陽光出力オプティマイザ回路の前記スイッチング手段３００は、前記インダクタンスＬ１の他端ｂにドレイン電極を接続し、ソース電極を接地に接続した第１のスイッチングトランジスタＱ１と、前記インダクタンスＬ１の他端ｂにドレイン電極を接続し、ソース電極を前記倍電圧整流手段の一方の入力（倍電圧整流手段を構成するトランスＴ１の一次側の一端）に接続した第２のスイッチングトランジスタＱ２と、前記第２のスイッチングトランジスタＱ２のソース電極にドレイン電極を接続し、ソース電極を接地に接続した第３のスイッチングトランジスタＱ３と、前記インダクタンスＬ１の他端ｂにドレイン電極を接続し、ソース電極を前記倍電圧整流手段の他方の入力（倍電圧整流手段を構成するトランスＴ１の一次側の他端ｂ）に接続した第４のスイッチングトランジスタＱ４と、ドレイン電極を前記倍電圧整流手段の他方の入力（倍電圧整流手段を構成するトランスＴ１の一次側の他端ｂ）に接続し、ソース電極を接地に接続した第５のスイッチングトランジスタＱ５とで構成したことを特徴とする。
（５）前記（１）において、前記太陽光出力オプティマイザ回路の前記スイッチング手段３００を構成する前記第２のスイッチングトランジスタＱ２と前記第４のスイッチングトランジスタＱ４はハイサイドスイッチとして動作し、前記第３のスイッチングトランジスタＱ３と前記第５のスイッチングトランジスタＱ５はローサイドスイッチとして動作することを特徴とする。
（６）前記（１）において、前記太陽光出力オプティマイザ回路の前記昇圧手段４００は、一次側の一端ａを前記スイッチング手段３００を構成する前記第２のスイッチングトランジスタのソース電極と前記第３のスイッチングトランジスタＱ３のドレイン電極に接続し、二次側に倍電圧昇圧回路を接続したトランスＴ１と、
前記トランスＴ１の前記二次側の一端ｃにアノードを接続し、カソードを前記倍電圧整流手段の「＋」出力端子（ＯＵＴ＋）に接続した第１のダイオードＤ１と、前記トランスＴ１の前記二次側の一端ｃにカソードを接続し、アノードを前記倍電圧整流手段の「−」出力端子（ＯＵＴ−）に接続した第２のダイオードＤ２と、
一端を前記トランスＴ１の前記二次側の他端ｄに接続し、他端を前記倍電圧整流手段の「＋」出力端子（ＯＵＴ＋）に接続した第１のコンデンサＣ１と、一端を前記トランスＴ１の前記二次側の他端ｄに接続し、他端を前記倍電圧整流手段の「−」出力端子（ＯＵＴ−）に接続した第２のコンデンサＣ２とで構成したことを特徴とする。
（７）前記（２）〜（６）の何れかにおいて、前記太陽光出力オプティマイザ回路を構成する前記スイッチングトランジスタは、エンハンスメント型Ｎチャンネル電力用ＭＯＳＦＥＴであることを特徴とする。
（８）前記（１）〜（７）の何れかにおいて、前記太陽光出力オプティマイザ回路の出力は、外部系統にＡＣ電力を出力するパワーコンディショナに接続されることを特徴とする。
（９）前記（１）〜（８）の何れかにおいて、前記太陽光出力オプティマイザ回路は複数のＰＶパネル毎に接続され、それらの出力を並列接続することを特徴とする。
本発明は、上記の構成、後述する発明の詳細な説明に記載された技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
本発明に係る太陽光出力オプティマイザ回路によれば、その入力回路に設けた保護回路の動作で前記したサージ電圧の発生を抑制し、スイッチングトランジスタの破壊を防止してＰＶパネルの出力変動に対しても安定した動作を得ることができる。
本発明に係る太陽光出力オプティマイザ回路の説明図である。 図１の回路を構成するスイッチングトランジスタのゲート信号のレベルで示す動作タイミング波形図である。 本発明の太陽光出力オプティマイザ回路の実施例２の構成を説明する回路図である。 本発明の太陽光出力オプティマイザ回路を構成するスイッチングトランジスタのＯＮ・ＯＦＦを制御するゲート信号Ｑ１−Ｇ〜Ｑ７−Ｇを生成する制御回路を説明するブロック図である。 太陽パネル発電システムにおける本発明に係る太陽光出力オプティマイザ回路の接続状態の説明図である。 従来のＰＶオプティマイザの基本構成を説明する回路図である。 図６の回路を構成するスイッチングトランジスタのゲート信号のレベルで示す動作波形図である。 ＰＶパネルへの照射光量が少ない場合のＡａ区間およびＢａ区間が短くなった場合の各スイッチングトランジスタのスイッチング信号の波形図である。
以下、本発明を実施するための形態を、実施例の図面を参照して詳細に説明する。
図１は、本発明のＰＶオプティマイザの実施例１の構成を説明する回路図である。また、図２は、図１の回路を構成するスイッチングトランジスタのゲート信号のレベルで示す動作タイミング波形図である。図２には、本実施例の動作説明を明確にするため、前記した従来技術で説明した動作タイミング波形も含み、図２の「４」は図７の丸で囲んだ４に、「１」は図８の丸で囲んだ１に対応する。
図１に示した本発明の実施例１に係るＰＶオプティマイザ回路１００は、ＰＶ入力手段２００、スイッチング手段３００および倍電圧整流手段４００で構成される。スイッチング手段３００および倍電圧整流手段４００の構成は前記した従来のＰＶオプティマイザ回路と同様である。回路の動作、作用については、前記の従来技術の説明に負うところもあり、また、説明が重複する部分もある。
図１において、ＰＶパネル（図示せず）の「＋」出力と「−」出力は、それぞれオプティマイザ１００のＰＶ入力１０１（ＩＮ＋）とＰＶ入力１０２（ＩＮ−：接地）に入力する。Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５は第１、第２、第３、第４、第５のスイッチングトランジスタで、Ｎチャンネル電力用ＭＯＳＦＥＴを用いている。この回路では、図示のエンハンスメント型が好適であるが、同様の機能を有するものであればこれに限らない。
ＰＶ入力手段２００を構成するインダクタンスＬ１のＰＶ入力１０１（ＩＮ＋）側（一端a）と前記インダクタンスＬ１の他端ｂにはサージ保護回路２５０が接続されている。このサージ保護回路２５０はインダクタンスＬ１に並列になるように接続されている。インダクタンスＬ１の他端ｂは第１のスイッチングトランジスタＱ１、第２のスイッチングトランジスタＱ２、第４のスイッチングトランジスタＱ４および第５のスイッチングトランジスタＱ５で構成されたスイッチング手段３００に接続されている。倍電圧整流手段４００のＤＣ電圧出力はＡＣ電圧出力に変換して外部系統に出力するパワーコンディショナ１５０に入力される。
倍電圧整流手段４００を構成するトランスＴ１の一次巻線（一次側）の一端ａは、スイッチング手段３００を構成する第２のスイッチングトランジスタＱ２のソース電極と第３のスイッチングトランジスタＱ３のドレイン電極に接続されている。そして、トランスＴ１の一次側の他端ｂは第４のスイッチングトランジスタＱ４のソース電極と第５のスイッチングトランジスタＱ５のドレイン電極に接続されている。
トランスＴ１の二次巻線（二次側）の前記一次側の一端ａと同極である一端ｃは第１のダイオードＤ１のアノードと第２のダイオードＤ２のカソードに接続され、他端ｄは直列接続された第１のコンデンサＣ１と第２のコンデンサＣ２の直列接続点に接続される。第１のコンデンサＣ１の遊端は第１のダイオードＤ１のカソードに接続されると共にオプティマイザ出力の一方１０４（ＯＵＴ＋）に接続される。そして、第２のコンデンサＣ２の遊端は第２のダイオードＤ２のアノードに接続されると共にオプティマイザ出力の他方１０５（ＯＵＴ−）に接続される。
なお、スイッチング手段３００を構成する第１のスイッチングトランジスタＱ１のソース、第３のスイッチングトランジスタＱ３のソース、第５のスイッチングトランジスタＱ５のソースは接地に接続される。第２のトランジスタＱ２と第４のスイッチングトランジスタＱ４はハイサイドドスイッチを構成し、第３のスイッチングトランジスタＱ３と第５のスイッチングトランジスタＱ５はローサイドスイッチを構成する。
入力手段２００に設けられたサージ保護回路２５０は、ＰＶパネルの（＋）出力を入力する入力１０１（ＩＮ＋）に一端ａを接続したインダクタンスＬ１と、第３のダイオード（一方のダイオード）Ｄ３を介してソース電極をインダクタンスＬ１の一端ａに接続し、前記インダクタンスＬ１の他端ｂにドレイン電極を接続した第６のスイッチングトランジスタ（一方のスイッチングトランジスタ）Ｑ６と、第６のスイッチングトランジスタＱ６のソース電極にドレイン電極を接続し、前記ソース電極を接地に接続した第７のスイッチングトランジスタ（他方のスイッチングトランジスタ）Ｑ７と、前記第６のスイッチングトランジスタＱ６のソース電極と前記インダクタンスＬ１の一方の端子ａとの間に、前記第６のスイッチングトランジスタＱ６のソース電極にアノードを接続し、前記インダクタンスＬ１の一方の端子ａにカソードを接続した第３のダイオードＤ３を接続して構成される。
前記第６のスイッチングトランジスタＱ６のソース電極と前記第７のスイッチングトランジスタＱ７のドレイン電極の接続点にはカソードが接続され、アノードを接地に接続した第４のダイオード（他方のダイオード）Ｄ４を有する。この第４のダイオード（他方のダイオード）Ｄ４は、前記第７のスイッチングトランジスタＱ７の内部に存在する寄生ダイオード（回路図には不記載）で代用することができる場合は省略可能である。第７のスイッチングトランジスタＱ７の内部に存在する寄生ダイオードで代用することができる場合とは、寄生ダイオードの特性（最大順方向電流値等）が第４のダイオードに必要な特性を備えていることである。
このように、実施例１では、前記したインダクタンスＬ１に生じるサージ電圧の発生を抑えるため、入力回路内に第６のスイッチングトランジスタＱ６、もしくは第６のスイッチングトランジスタＱ６と第７のスイッチングトランジスタＱ７からなる回路を設けた構成を特徴とする。
ＰＶオプティマイザ１００の出力はパワーコンディショナ１５０（図５参照）に入力し、所定ＡＣ電圧として商用電力系統に出力する。
第６のスイッチングトランジスタＱ６および第７のスイッチングトランジスタＱ７は、ＰＶパネルの出力電力が小さくて通常の制御ができないときだけ作用し、出力電力が大きくなると、ＰＷＭ制御もしくはＰＦＭ制御により、途中で自動的にＱ６をＯＦＦしたままの状態となる。この「途中」は、ＰＷＭ制御もしくはＰＦＭ制御が実行されているスイッチング周期Ｔの前半または後半の範囲内の任意の時点である。
以下、サージ保護回路の動作について順を追って説明する。図中、Ｔはスイッチング周波数の１周期の期間を示し、「Ａ」は期間Ｔの前半、「Ｂ」は同後半を示す。「Ｑ１−Ｇ」〜「Ｑ７−Ｇ」は、図１に示された第１〜第７のスイッチングトランジスタＱ１〜Ｑ７をＯＮ・ＯＦＦさせるゲート信号（ゲートパルス）の印加レベルとそのタイミングである。ハイレベル「Ｈ」はスイッチングトランジスタをＯＮさせるゲート信号、ローレベル「Ｌ」はスイッチングトランジスタをＯＦＦさせるゲート信号である。
図２の[１]は、ＰＶパネルの出力が非常に小さいときのスイッチングトランジスタの制御タイミングを示す。図２の[１]の「Ａ」では、ゲート信号Ｑ１−ＧのパルスＡａの幅が非常に狭く（持続時間が短く）、ＰＶパネルの電力出力が小さくてもスイッチング手段３００への入力電圧があまり下がらない、即ち、負荷の影響が少ないパルス幅となっている。このパルスＡａのパルス幅の期間で励磁されたインダクタンスＬ１はパルスＡｂの期間で倍電圧整流手段４００を構成するトランスＴ１の一次側の一端ａに伝えられる。しかし、パルスＡｂの持続時間が長いと短絡状態となるため、トランスＴ１の一次側の一端ａを励磁する時間をパルスＡｂの持続時間に限定して第２のスイッチングトランジスタＱ２をＯＦＦする。
これにより、倍電圧整流手段４００のトランスＴ１と入力手段２００のインダクタンスＬ１は切断されるが、同時に追加した第６のスイッチングトランジスタＱ６を短絡することによりインダクタンスＬ１に発生するサージ電圧を吸収することができる。同時に、第３のスイッチングトランジスタＱ３もＯＮにしてトランスＴ１を短絡しておく。第７のスイッチングトランジスタＱ７はハイサイドドライバーの電源をチャージするため、第６のスイッチングトランジスタＱ６と逆相にしてＡａ＋Ａｂの期間内に充電をしておく。
図２の［１］における「Ｂ」も同様に、第１のスイッチングトランジスタＱ１−ＧのパルスＢａの幅を「Ａ」のパルスＡａと同様に非常に短くして、インダクタンスＬ１の励磁後にＢｂの限定された時間でトランスＴ１の一次側の他端ｂに伝え、第４のスイッチングトランジスタＱ４をＯＦＦする。
これにより、トランスＴ１とインダクタンスＬ１は切断されるので、同時に追加した第６のスイッチングトランジスタＱ６を短絡することによりインダクイタンスＬ１に発生するサージ電圧を吸収する。これと同時に、第５のスイッチングトランジスタＱ５もＯＮしてトランスＴ１を短絡しておく。第７のスイッチングトランジスタＱ７も同様に、第６のスイッチングトランジスタＱ６の逆相でＢａ＋Ｂｂの期間内にハイサイドドライバーの電源を充電しておく。
図２の[２]はＰＶパネルの電力出力が大きくなってきたときのスイッチングトランジスタの制御タイミングを示す。ＰＶパネルの電力出力が大きくなってくると、それを検知して制御することにより、トランスＴ１は第１のスイッチングトランジスタＱ１のゲート信号Ｑ１−ＧのパルスＡａの幅とパルスＢａの幅を少し長くしてインダクタンスＬ１の励磁時間を増やす。インダクタンスＬ１の励磁後のトランスＴ１の伝達時間であるパルスＡｂとパルスＢｂの幅は第１のスイッチングトランジスタＱ１のゲート信号Ｑ１−Ｇのパルス幅に比例するように広く（時間が長く）なるよう制御する。そうしておくと、ゲート信号Ｑ１−ＧのパルスＡａの幅とパルスＢａの幅がある程度長くなって、トランスＴ１の伝達時間であるパルスＡｂとパルスＢｂの幅も広く（時間が長く）なり、同時に伝達がＯＦＦするパルスＡｃとパルスＢｃの時間が短くなる。
図２の[３]はＰＶパネルの電力出力が大きくなって通常の動作状態[４]に到達する過程でのスイッチングトランジスタの制御タイミングを示す。図２の[２]の制御を経ることで制御タイミングの波形は図２の[３]のようになり、通常の動作状態（図２の[４]）に変化する。
上記したように、ＰＶパネルの電力出力が非常に小さいときは、スィッチング周波数の周期Ｔを長くし、かつゲート信号のパルス幅も狭い状態としてスタートする。最大電力点追従制御（ＭＰＰＴ）をしながら、ＰＶパネルの電力出力が大きくなるにつれ周期を短くしていき、一定の周期になれば次にパルス幅を広くしていくことで、本来のＭＰＰＴ制御のＤＣ−ＤＣコンバータとして動作する。
これとは逆に、夕方に近づくときなど、ＰＶパネルの電力出力が徐々に小さくなってきたときは、これまでの説明と逆に、やはりＭＰＰＴ制御をしながら、パルス幅を狭めて行き、一定（最低限）のパルス幅まで小さくなれば、次に周期を長くしていき、最終的にデフォルトの状態で制御ができなくなるまで待機する。
実施例１によれば、入力回路に設けた保護回路の動作で前記したサージ電圧の発生を抑制し、スイッチングトランジスタの破壊を防止してＰＶパネルの出力変動に対しても安定した動作を得ることができる。
図３は、本発明の太陽光出力オプティマイザ回路の実施例２の構成を説明する回路図である。前記した実施例１では、入力手段２００に第６のスイッチングトランジスタＱ６と第７のスイッチングトランジスタＱ７で構成したサージ保護回路を設けた。実施理２では、入力手段２００に設けるサージ保護回路を、図１に示した回路から第７のスイッチングトランジスタＱ７を取り去り、第６のスイッチングトランジスタＱ６と第３のダイオードＤ３および第４のダイオードＤ４のみとしたものである。
図３に示した本発明の実施例２の太陽光出力オプティマイザ回路の動作は、実施例１の説明における第７のスイッチングトランジスタＱ７の部分を省いたものとなる。すなわち、ハイサイドドライバー電源を省略した回路である。
実施例２によっても、ハイサイドドライバーを絶縁型の回路で構成すれば、入力回路に設けた保護回路の動作で前記したサージ電圧の発生を抑制し、スイッチングトランジスタの破壊を防止してＰＶパネルの出力変動に対しても安定した動作を得ることができる。
次に、上記実施例１及び実施例２で説明した本発明におけるスイッチングトランジスタの制御信号生成について説明する。図４は、本発明の太陽光出力オプティマイザ回路を構成するスイッチングトランジスタのＯＮ・ＯＦＦを制御するゲート信号Ｑ１−Ｇ〜Ｑ７−Ｇを生成する制御回路を説明するブロック図である。この制御回路５００は、マイクロプロセッサ１０００と、各種センサ（検出回路）、スイッチングトランジスタのゲート駆動用のＭＯＳドライバで構成される。
マイクロプロセッサ１０００は、制御ロジック１００１、ＭＰＰＴ制御部１００２、ＰＷＭ制御部１００３、ＰＦＭ制御部１００４、タイマ制御部１００６、およびポート１００５を有する。このポート１００５には、ＰＶパネルの電圧を検出するＰＶ電圧検知回路１１０１、ＰＶパネルの電流を検出するＰＶ電流検知回路１１０２、太陽光出力オプティマイザ回路１００の出力電圧を検出する出力電圧検知回路１２０１、同出力電流を検出する出力電流検知回路１２０２、および各種ＭＯＳドライバが接続されている。
各種のＭＯＳドライバは、第１のスイッチングトランジスタＱ１を駆動するローサイドＭＯＳドライバ１３０１、第２のスイッチングトランジスタＱ２を駆動するハイサイドＭＯＳドライバ１３０２、第３のスイッチングトランジスタＱ３を駆動するローサイドＭＯＳドライバ１３０３、第４のスイッチングトランジスタＱ４を駆動するハイサイドＭＯＳドライバ１３０４、第５のスイッチングトランジスタＱ５を駆動するローサイドＭＯＳドライバ１３０５、第６のスイッチングトランジスタＱ６を駆動するハイサイドＭＯＳドライバ１３０６、および第７のスイッチングトランジスタＱ７を駆動するＭＯＳドライバ１３０７で構成されている。
スイッチングトランジスタのゲート手前には全てゲート駆動用のＭＯＳドライバがあり、そのドライバを制御回路図４の制御回路で生成される信号に接続してスイッチングトランジスタのＯＮ／ＯＦＦを制御する。
制御回路の信号は全てマイクロプロセッサ（ＭＰＵ）１０００が制御している。ＭＰＵ１０００はプログラムされたソフトウェアにより制御入力信号から制御ロジック１００１の信号を作って、スイッチングトランジスタに駆動信号（ゲート信号）を送り込む。ＭＰＵ１０００の入出力信号はフィードバック（ＦＢ）ループを形成する。
ＭＰＵ１０００が太陽光出力オプティマイザ回路１００の制御に使う入力信号には、ＰＶ電圧検知回路１１０１、ＰＶ電流検知回路１１０２、出力電圧検知回路１２０１、出力電流検知回路１２０２の各検知回路から入力ポート１００５を通してＭＰＵの制御ロジック部１００１に伝達される。
ＭＰＵ１０００内には、基本的な制御としてＰＷＭ制御部１００３、ＰＦＭ制御部１００４、タイマ制御部１００６、ＭＰＰＴ制御部１００２がある。制御ロジック部１００１は、これらの制御部と検知した前記核検知回路からの入力信号に基づいて最適な制御ロジックを形成する。この制御ロジック部から、最終的には各スイッチングトランジスタのゲート駆動に使う信号が生成され、ポート１００５を通して各ドライバ１３０１〜１３０６に伝達される。
図５は、太陽パネル発電システムにおける本発明に係る太陽光出力オプティマイザ回路の接続状態の説明図である。ＰＶパネル５０の出力は太陽光出力（ＰＶ）オプティマイザ１００の入力１０１（ＩＮ＋）と１０２（ＩＮ−）に接続される。ＰＶパネル５０の出力電圧範囲は、具体的に３０Ｖ〜６０Ｖ／３００Ｗ（ただし，電流は１０Ａｍａｘ）となっているが、定数等（例えば、トランンスＴ１の巻線比）の選択によりこの限りではない。
ＰＶオプティマイザ１００の出力１０４（ＯＵＴ＋）と１０５（ＯＵＴ−）はパワーコンディショナ１５０の入力１０６（ＤＣ＋）と１０７（ＤＣ−）に接続される。推奨するパワーコンディショナ１５０の入力電圧は７００〜８００Ｖの定電圧負荷であるが、ある程度の電圧範囲は許容される。上記定数等の選択により更に幅広い電圧範囲の入力が可能である。パワーコンディショナ１５０のＡＣ出力は図示しない商用電力系統等に接続される。
実際の接続においては、太陽光発電サイトのＰＶパネル５０は複数枚で構成されるので、ＰＶパネル毎に本発明に係るＰＶオプティマイザ１００を取り付けてその出力をすべて並列接続にする。一般的なＰＶパネルのシリーズ接続と違いストリングの概念がないことから、各ＰＶパネルが夫々最大パワーを出すことができる。
上記実施例では、本発明を、太陽パネルを用いた電力収穫システムに適用したものとして説明したが、電力出力が変動するエネルギー源、たとえば電池や蓄電器の昇圧システムなどにも同様に適用できる。
５０・・・太陽光パネル（ＰＶパネル）
１００・・・ＰＶオプティマイザ
１０１・・・ＰＶ入力（＋）
１０２・・・ＰＶ入力（−）
１０３・・・第７のスイッチングトランジスタＱ７のゲート端子
１０４・・・ＰＶ出力（＋）
１０５・・・ＰＶ出力（−）
１５０・・・パワーコンディショナ
２００・・・入力手段
２５０・・・サージ保護回路
３００・・・昇圧手段
４００・・・倍電圧整流手段
Ｑ１〜Ｑ７・・・スイッチングトランジスタ
Ｄ１〜Ｄ４・・・ダイオード
Ｃ１、Ｃ２・・・コンデンサ
Ｌ１・・・インダクタンス
Ｔ１・・・トランス
（１）出力が変動する太陽光パネルの電力出力から安定的に電力を収穫する太陽光発電システムに用いる太陽光出力のオプティマイザ回路であって、
太陽光パネルのＤＣ出力を入力する太陽光発電入力手段２００と、前記太陽光発電入力手段に入力したＤＣ電圧を所定のパルス電圧もしくはＡＣ電圧に変換するスイッチング手段３００と、
前記スイッチング手段３００の出力電力をさらに所定のＤＣ電圧に昇圧する倍電圧整流手段４００とからなる。倍電圧整流手段４００のＤＣ電圧出力はＡＣ電圧出力に変換して外部系統に出力するパワーコンディショナ１５０に入力される。前記太陽光発電入力手段２００は、前記太陽光発電パネルの「＋」出力に直列接続されるインダクタンスＬ１と、このインダクタンスＬ１に並列に接続され、前記太陽光発電パネルの出力が小さくて通常の制御ができないときだけ当該インダクタンスＬ１の出力に生じるサージ電圧を吸収するように作用して前記太陽光発電パネルの出力が大きくなると前記インダクタンスＬ１から自動的に切り離されるサージ保護回路２５０を具備し、
前記サージ保護回路は、前記太陽光発電パネルの（＋）出力を入力する太陽光発電入力（＋）に一端を接続したインダクタンスＬ１と、第３のダイオードＤ３を介してソース電極を前記インダクタンスＬ１の一端に接続し、前記インダクタンスＬ１の他端にドレイン電極を接続したスイッチングトランジスタＱ６と、前記スイッチングトランジスタＱ６のソース電極と前記インダクタンスＬ１の一方の端子との間に、前記スイッチングトランジスタＱ６のソース電極にアノードを接続し、前記インダクタンスＬ１の一方の端子にカソードを接続したダイオードＤ３を接続してなり、
前記スイッチングトランジスタＱ６のソース電極にカソードを接続し、アノードを接地に接続した他方のダイオードＤ４とで構成したことをと特徴とする。
（２）前記（１）において、
出力が変動する太陽光パネルの電力出力から安定的に電力を収穫する太陽光発電システムに用いる太陽光出力のオプティマイザ回路であって、
太陽光パネルのＤＣ出力を入力する太陽光発電入力手段２００と、前記太陽光発電入力手段に入力したＤＣ電圧を所定のパルス電圧もしくはＡＣ電圧に変換するスイッチング手段３００と、
前記スイッチング手段３００の出力電力をさらに所定のＤＣ電圧に昇圧する倍電圧整流手段４００とからなる。倍電圧整流手段４００のＤＣ電圧出力はＡＣ電圧出力に変換して外部系統に出力するパワーコンディショナ１５０に入力される。前記太陽光発電入力手段２００は、前記太陽光発電パネルの「＋」出力に直列接続されるインダクタンスＬ１と、このインダクタンスＬ１に並列に接続され、前記太陽光発電パネルの出力が小さくて通常の制御ができないときだけ当該インダクタンスＬ１の出力に生じるサージ電圧を吸収するように作用して前記太陽光発電パネルの出力が大きくなると前記インダクタンスＬ１から自動的に切り離されるサージ保護回路２５０を具備し、
前記太陽光出力オプティマイザ回路の前記サージ保護回路２５０は、前記太陽光発電パネルの（＋）出力を入力する前記太陽光発電入力（＋）に一端ａを接続したインダクタンスＬ１と、第３のダイオード（一方のダイオード）Ｄ３を介してソース電極を前記インダクタンスＬ１の一端ａに接続し、前記インダクタンスＬ１の他端ｂにドレイン電極を接続した（第６の）スイッチングトランジスタＱ６と、前記（第６の）スイッチングトランジスタＱ６のソース電極と前記インダクタンスＬ１の一方の端子ａとの間に、前記（第６の）スイッチングトランジスタＱ６のソース電極にアノードを接続し、前記インダクタンスＬ１の一方の端子ａにカソードを接続した（第３の）ダイオードＤ３を接続してなり、
前記（第６の）スイッチングトランジスタＱ６のソース電極にカソードを接続し、アノードを接地に接続した（第４の）ダイオード（他方のダイオード）Ｄ４とで構成したことをと特徴とする。
（３）前記（１）又は（２）において、前記太陽光出力オプティマイザ回路の前記スイッチング手段３００は、前記インダクタンスＬ１の他端ｂにドレイン電極を接続し、ソース電極を接地に接続した第１のスイッチングトランジスタＱ１と、前記インダクタンスＬ１の他端ｂにドレイン電極を接続し、ソース電極を前記倍電圧整流手段の一方の入力（倍電圧整流手段を構成するトランスＴ１の一次側の一端）に接続した第２のスイッチングトランジスタＱ２と、前記第２のスイッチングトランジスタＱ２のソース電極にドレイン電極を接続し、ソース電極を接地に接続した第３のスイッチングトランジスタＱ３と、前記インダクタンスＬ１の他端ｂにドレイン電極を接続し、ソース電極を前記倍電圧整流手段の他方の入力（倍電圧整流手段を構成するトランスＴ１の一次側の他端ｂ）に接続した第４のスイッチングトランジスタＱ４と、ドレイン電極を前記倍電圧整流手段の他方の入力（倍電圧整流手段を構成するトランスＴ１の一次側の他端ｂ）に接続し、ソース電極を接地に接続した第５のスイッチングトランジスタＱ５とで構成したことを特徴とする。
（４）前記（３）において、前記太陽光出力オプティマイザ回路の前記スイッチング手段３００を構成する前記第２のスイッチングトランジスタＱ２と前記第４のスイッチングトランジスタＱ４はハイサイドスイッチとして動作し、前記第３のスイッチングトランジスタＱ３と前記第５のスイッチングトランジスタＱ５はローサイドスイッチとして動作することを特徴とする。
（５）前記（１）又は（２）において、前記太陽光出力オプティマイザ回路の前記昇圧手段４００は、一次側の一端ａを前記スイッチング手段３００を構成する前記第２のスイッチングトランジスタＱ２のソース電極と前記第３のスイッチングトランジスタＱ３のドレイン電極に接続し、二次側に倍電圧昇圧回路を接続したトランスＴ１と、
前記トランスＴ１の前記二次側の一端ｃにアノードを接続し、カソードを前記倍電圧整流手段の「＋」出力端子（ＯＵＴ＋）に接続した第１のダイオードＤ１と、前記トランスＴ１の前記二次側の一端ｃにカソードを接続し、アノードを前記倍電圧整流手段の「−」出力端子（ＯＵＴ−）に接続した第２のダイオードＤ２と、
一端を前記トランスＴ１の前記二次側の他端ｄに接続し、他端を前記倍電圧整流手段の「＋」出力端子（ＯＵＴ＋）に接続した第１のコンデンサＣ１と、一端を前記トランスＴ１の前記二次側の他端ｄに接続し、他端を前記倍電圧整流手段の「−」出力端子（ＯＵＴ−）に接続した第２のコンデンサＣ２とで構成したことを特徴とする。
（６）前記（１）〜（５）の何れかにおいて、前記太陽光出力オプティマイザ回路を構成する前記スイッチングトランジスタは、エンハンスメント型Ｎチャンネル電力用ＭＯＳＦＥＴであることを特徴とする。
（７）前記（１）〜（６）の何れかにおいて、前記太陽光出力オプティマイザ回路の出力は、外部系統にＡＣ電力を出力するパワーコンディショナに接続されることを特徴とする。
（８）前記（１）〜（７）の何れかにおいて、前記太陽光出力オプティマイザ回路は複数の太陽光発電パネル毎に接続され、それらの出力を並列接続することを特徴とする。
図３は、本発明の太陽光出力オプティマイザ回路の実施例２の構成を説明する回路図である。前記した実施例１では、入力手段２００に第６のスイッチングトランジスタＱ６と第７のスイッチングトランジスタＱ７で構成したサージ保護回路を設けた。実施例２では、入力手段２００に設けるサージ保護回路を、図１に示した回路から第７のスイッチングトランジスタＱ７を取り去り、第６のスイッチングトランジスタＱ６と第３のダイオードＤ３および第４のダイオードＤ４のみとしたものである。

Claims (9)

  1. 出力が変動する太陽光パネルの電力出力から安定的に電力を収穫する太陽光発電システムに用いる太陽光出力オプティマイザ回路であって、
    前記太陽光パネルの出力を入力するＰＶ入力手段と、前記ＰＶ入力手段に入力したＤＣ電圧を所定のパルス電圧もしくはＡＣ電圧に変換する昇圧手段と、前記昇圧手段の出力電力をさらに所定の電圧に昇圧する倍電圧整流手段とからなり、
    前記ＰＶ入力手段は、前記ＰＶパネルの「＋」出力に直列接続されるインダクタンスと、このインダクタンスに並列に接続され、当該ＰＶパネルの出力が小さくて通常の制御ができないときだけ当該インダクタンスの出力に生じるサージ電圧を吸収するように作用して前記ＰＶパネルの出力が大きくなるとインダクタンスから自動的に切り離されるサージ保護回路を具備することを特徴とする太陽光出力オプティマイザ回路。
  2. 請求項１において、
    前記太陽光出力オプティマイザ回路の前記サージ保護回路は、前記ＰＶパネルの（＋）出力を入力する入力ＰＶ入力（＋）に一端を接続したインダクタンスと、ダイオードを介してソース電極を前記インダクタンスの一端に接続し、前記インダクタンスの他端にドレイン電極を接続した一方のスイッチングトランジスタと、前記一方のスイッチングトランジスタのソース電極にドレイン電極を接続し、前記ソース電極を接地に接続した他方のスイッチングトランジスタと、前記一方のスイッチングトランジスタのソース電極と前記インダクタンスの一方の端子との間に、前記一方のスイッチングトランジスタのソース電極にアノードを接続し、前記インダクタンスＬ１の一方の端子ａにカソードを接続した一方のダイオードを接続してなり、
    前記一方のスイッチングトランジスタのソース電極と前記他方のスイッチングトランジスタのドレイン電極の接続点にカソードを接続し、アノードを接地に接続した他方のダイオードとで構成したことをと特徴とする太陽光出力オプティマイザ回路。
  3. 請求項１において、
    前記太陽光出力オプティマイザ回路の前記サージ保護回路は、前記ＰＶパネルの（＋）出力を入力する入力ＰＶ入力（＋）に一端を接続したインダクタンスと、前記第３のダイオードを介してソース電極を前記インダクタンスＬ１の一端に接続し、前記インダクタンスＬ１の他端にドレイン電極を接続した一方のスイッチングトランジスタと、前記一方のスイッチングトランジスタのソース電極と前記インダクタンスの一方の端子との間に、前記一方のスイッチングトランジスタのソース電極にアノードを接続し、前記インダクタンスの一方の端子にカソードを接続した一方のダイオードＤ３を接続してなり、
    前記一方スイッチングトランジスタのソース電極にカソードを接続し、アノードを接地に接続した他方のダイオードとで構成したことをと特徴とする太陽光出力オプティマイザ回路。
  4. 請求項１において、
    前記太陽光出力オプティマイザ回路の前記昇圧手段は、前記インダクタンスの前記他端にドレイン電極を接続し、ソース電極を接地に接続した第１のスイッチングトランジスタと、前記インダクタンスの前記他端にドレイン電極を接続し、ソース電極を前記倍電圧整流手段の一方の入力に接続した第２のスイッチングトランジスタと、前記第２のスイッチングトランジスタのソース電極にドレイン電極を接続し、ソース電極を接地に接続した第３のスイッチングトランジスタと、前記インダクタンスの前記他端にドレイン電極を接続し、ソース電極を前記倍電圧整流手段の他方の入力に接続した第４のスイッチングトランジスタと、ドレイン電極を前記倍電圧整流手段の他方の入力に接続し、ソース電極を接地に接続した第５のスイッチングトランジスタとで構成したことを特徴とする太陽光出力オプティマイザ回路。
  5. 請求項１において、
    前記太陽光出力オプティマイザ回路の前記昇圧手段を構成する前記第２のスイッチングトランジスタと前記第４のスイッチングトランジスタはハイサイドスイッチとして動作し、前記第３のスイッチングトランジスタと前記第５のスイッチングトランジスタはローサイドスイッチとして動作することを特徴とする太陽光出力オプティマイザ回路。
  6. 請求項１において、
    前記太陽光出力オプティマイザ回路の前記昇圧手段は、一次側の一端を前記昇圧手段を構成する前記第２のスイッチングトランジスタのソース電極と前記第３のスイッチングトランジスタのドレイン電極に接続し、二次側に倍電圧昇圧回路を接続したトランスと、
    前記トランスの前記二次側の一端にアノードを接続し、カソードを前記倍電圧整流手段の「＋」出力端子に接続した第１のダイオードと、前記トランスの前記二次側の一端にカソードを接続し、アノードを前記倍電圧整流手段の「−」出力端子に接続した第２のダイオードと、
    一端を前記トランスの前記二次側の他端に接続し、他端を前記倍電圧整流手段の「＋」出力端子に接続した第１のコンデンサと、一端を前記トランスの前記二次側の他端に接続し、他端を前記倍電圧整流手段の「−」出力端子に接続した第２のコンデンサとで構成したことを特徴とする太陽光出力オプティマイザ回路。
  7. 請求項２乃至６の何れかにおいて、
    前記太陽光出力オプティマイザ回路を構成する前記スイッチングトランジスタは、エンハンスメント型Ｎチャンネル電力用ＭＯＳＦＥＴであることを特徴とする太陽光出力オプティマイザ回路。
  8. 請求項１乃至７の何れかにおいて、
    前記太陽光出力オプティマイザ回路の一方の出力は、外部系統にＡＣ電力を出力するパワーコンディショナに接続されることを特徴とする太陽光出力オプティマイザ回路。
  9. 請求項１乃至８の何れかにおいて、
    前記太陽光出力オプティマイザ回路は複数のＰＶパネル毎に接続され、それらの出力を並列接続することを特徴とする太陽光出力オプティマイザ回路。
JP2014160526A 2014-08-06 2014-08-06 太陽光出力オプティマイザ回路 Active JP6005109B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014160526A JP6005109B2 (ja) 2014-08-06 2014-08-06 太陽光出力オプティマイザ回路
PCT/JP2015/072327 WO2016021677A1 (ja) 2014-08-06 2015-08-06 太陽光出力オプティマイザ回路
DE112015003621.0T DE112015003621T5 (de) 2014-08-06 2015-08-06 Photovoltaik-Ausgangsleistungsoptimiererschaltung
US15/501,045 US10283969B2 (en) 2014-08-06 2015-08-06 Solar photovoltaic output optimizer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014160526A JP6005109B2 (ja) 2014-08-06 2014-08-06 太陽光出力オプティマイザ回路

Publications (2)

Publication Number Publication Date
JP2016039673A true JP2016039673A (ja) 2016-03-22
JP6005109B2 JP6005109B2 (ja) 2016-10-12

Family

ID=55263934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014160526A Active JP6005109B2 (ja) 2014-08-06 2014-08-06 太陽光出力オプティマイザ回路

Country Status (4)

Country Link
US (1) US10283969B2 (ja)
JP (1) JP6005109B2 (ja)
DE (1) DE112015003621T5 (ja)
WO (1) WO2016021677A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116559A1 (ja) * 2018-12-06 2020-06-11 株式会社ＭｅｒｓＩｎｔｅｌ 太陽光出力オプティマイザ回路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101727741B1 (ko) 2016-08-26 2017-04-17 (주) 동보파워텍 3 레벨 부스트 컨버터가 구비된 고효율 태양광 인버터 시스템
CN107248843B (zh) * 2017-05-31 2019-04-05 华为技术有限公司 一种光伏发电的控制方法、控制设备及光伏发电系统
CN109391232B (zh) * 2017-08-02 2020-07-07 丰郅(上海)新能源科技有限公司 应用于光伏功率优化器的电流检测装置
CN108173534A (zh) * 2018-02-09 2018-06-15 中国科学院电工研究所 一种双极性传输线型纳秒脉冲发生器
CN114884362B (zh) * 2022-05-09 2024-06-11 南京航空航天大学 一种高增益宽范围输入独立输出串联型dc-dc变换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344985B1 (en) * 2000-12-05 2002-02-05 Heart Transverter S.A. Multiple port bi-directional power converter
JP2013251966A (ja) * 2012-05-31 2013-12-12 Toyota Industries Corp 電流型フルブリッジｄｃ−ｄｃコンバータ
US20140085937A1 (en) * 2012-09-27 2014-03-27 Industrial Technology Research Institute Dc-dc converter and method of driving the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006101581A (ja) 2004-09-28 2006-04-13 Matsushita Electric Ind Co Ltd 系統連系インバータ
JP5467271B2 (ja) 2009-12-24 2014-04-09 和臣 大石 情報処理装置及びプログラム、情報処理方法、記録媒体
CN103238259B (zh) 2010-10-05 2016-03-23 艾利肯获取有限公司 高压能源采集和转换可回收能源实用规模的电力系统及用于该系统的可视监控和控制系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344985B1 (en) * 2000-12-05 2002-02-05 Heart Transverter S.A. Multiple port bi-directional power converter
JP2013251966A (ja) * 2012-05-31 2013-12-12 Toyota Industries Corp 電流型フルブリッジｄｃ−ｄｃコンバータ
US20140085937A1 (en) * 2012-09-27 2014-03-27 Industrial Technology Research Institute Dc-dc converter and method of driving the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116559A1 (ja) * 2018-12-06 2020-06-11 株式会社ＭｅｒｓＩｎｔｅｌ 太陽光出力オプティマイザ回路
JPWO2020116559A1 (ja) * 2018-12-06 2020-06-11
JP7162849B2 (ja) 2018-12-06 2022-10-31 Ｍｅｒｓｉｎｔｅｌ株式会社 太陽光出力オプティマイザ回路
US11791732B2 (en) 2018-12-06 2023-10-17 Mersintel, K.K. Solar photovoltaic output optimizer circuit

Also Published As

Publication number Publication date
WO2016021677A1 (ja) 2016-02-11
US20170229873A1 (en) 2017-08-10
US10283969B2 (en) 2019-05-07
JP6005109B2 (ja) 2016-10-12
DE112015003621T5 (de) 2017-05-04

Similar Documents

Publication Publication Date Title
JP6005109B2 (ja) 太陽光出力オプティマイザ回路
US10250145B2 (en) Device for avoiding hard switching in resonant converter and related method
JP5944452B2 (ja) 太陽光発電システムにおける電力最適採取制御方法および装置
US9906140B2 (en) Power supply circuit and power supply method for switching power supply
US8242754B2 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
EP1727265A1 (en) Dc-dc converter
US9787204B2 (en) Switching power supply device
US20130214607A1 (en) Electromagnetic interference cancelling during power conversion
KR101745703B1 (ko) 인버터 및 그 구동 방법
TWI390830B (zh) 功率轉換器及返馳式功率轉換器
JP6012822B1 (ja) 電力変換装置
CN109347311B (zh) 一种双管正激同步整流电路的自驱驱动电路
JP2019022378A (ja) 電力変換装置
US20210006244A1 (en) Drive circuit
JP2016539617A (ja) フライバック型スイッチング電源回路及びそれを用いたバックライト駆動装置
JP7162849B2 (ja) 太陽光出力オプティマイザ回路
JP4470555B2 (ja) コンバータ
WO2018157458A1 (zh) 一种电压吸收电路
CN107404217B (zh) 开关电源控制电路和方法及开关电源
JP2010124612A (ja) 電力変換装置及びその制御方法
Jayaprakash et al. Simulation of solar based DC-DC converter for armature voltage controlled separately excited motor
JP2005287195A (ja) 保護回路及びコンバータ回路
KR101398111B1 (ko) 직류전압의 이중화 부스트 출력 제어 장치
JP2011119111A (ja) 電源装置および液晶表示装置
JP2008067475A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160906

R150 Certificate of patent or registration of utility model

Ref document number: 6005109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250