JP2016032045A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2016032045A
JP2016032045A JP2014154229A JP2014154229A JP2016032045A JP 2016032045 A JP2016032045 A JP 2016032045A JP 2014154229 A JP2014154229 A JP 2014154229A JP 2014154229 A JP2014154229 A JP 2014154229A JP 2016032045 A JP2016032045 A JP 2016032045A
Authority
JP
Japan
Prior art keywords
electrode
solid
imaging device
state imaging
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014154229A
Other languages
English (en)
Inventor
竜嗣 石塚
Ryuji Isizuka
竜嗣 石塚
邦朗 内海
Kuniaki Utsumi
邦朗 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014154229A priority Critical patent/JP2016032045A/ja
Publication of JP2016032045A publication Critical patent/JP2016032045A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】画素領域に設けられた電極及び回路領域に設けられた電極の合わせずれにより生じる接合不良を抑制することのできる固体撮像装置及びその製造方法を提供する。【解決手段】第1半導体基板と、第1半導体基板に設けられた光電変換素子と、第1半導体基板の上側に設けられた第1絶縁層と、第1絶縁層内に設けられ、第1の面を有する第1電極と、第2半導体基板と、第2半導体基板の上側に設けられた第2絶縁層と、第2絶縁層内に設けられ、第1の面の大きさと異なる第2の面を有する第2電極とを有し、第1の面及び前記第2の面が接合する。【選択図】図4

Description

本実施形態は固体撮像装置及びその製造方法に関する。
固体撮像装置は、同一半導体基板上に画素領域及び回路領域とを有する。画素領域は、フォトダイオードを備える。また、回路領域はロジック回路等を備える。画素領域では光を電気信号に変換し、回路領域では画素領域で生成された電気信号を信号処理する。近年の固体撮像装置は、小型化、多機能化し、画素領域で生成された電気信号を回路領域で行う処理が増えている。さらに小型化、多機能化を図るため、画素領域及び回路領域は、別々の半導体基板上に形成され、両者を重ねて配置している。すなわち、光を受光する画素領域の面と反対側の面に回路領域が位置するように重ねた構造が知られている。この時、画素領域に設けられた電極及び回路領域に設けられた電極が電気的に接続することにより、画素領域で得た電気信号を回路領域で動作させることができる。しかし、重ね合わせにおいて画素領域に設けられた電極及び回路領域に設けられた電極の位置が所定の位置からずれることがある。この結果、それぞれが重なる面に接合不良が生じる。
特開2011−49270号公報
画素領域に設けられた電極及び回路領域に設けられた電極の合わせずれにより生じる接合不良を抑制することのできる固体撮像装置及びその製造方法を提供する。
第1半導体基板と、第1半導体基板に設けられた光電変換素子と、第1半導体基板の上側に設けられた第1絶縁層と、第1絶縁層内に設けられ、第1の面を有する第1電極と、第2半導体基板と、第2半導体基板の上側に設けられた第2絶縁層と、第2絶縁層内に設けられ、第1の面の大きさと異なる第2の面を有する第2電極とを有し、第1の面及び前記第2の面が接合する。
固体撮像装置の構成を示す模式的斜視図。 第1実施形態に係る固体撮像装置における画素領域の一部を示す模式図であり、(a)は、図1に示すIa-Iaに沿った固体撮像装置における画素領域の一部断面図、(b)は、図1に示す固体撮像装置における第1電極を示す平面図。 第1実施形態に係る固体撮像装置における回路領域の一部を示す模式図であり、(a)は、図1に示すIb-Ibに沿った固体撮像装置における回路領域の一部を示す断面図であり、(b)は、図1に示す固体撮像装置における第2電極を示す平面図。 第1実施形態に係る固体撮像装置における互いの基板が重ねて配置された状態の一部を示す断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第2実施形態に係る固体撮像装置における互いの基板が重ねて配置された状態の一部を示す断面図。 第2実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。 第2実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図。
以下、第1実施形態について図面を参照して説明する。なお、各図面において、同様の構成要素については同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
第1実施形態に係る固体撮像装置を図1から図4を参照して説明する。図1は、固体撮像装置の構成を示す模式的斜視図である。図2は、第1実施形態に係る固体撮像装置における画素領域の一部を示す模式図であり、(a)は、図1に示すIa-Iaに沿った固体撮像装置における画素領域の一部断面図、(b)は、図1に示す固体撮像装置における第1電極を示す平面図である。図3は、第1実施形態に係る固体撮像装置における回路領域の一部を示す模式図であり、(a)は、図1に示すIb-Ibに沿った固体撮像装置における回路領域の一部を示す断面図であり、(b)は、図1に示す固体撮像装置における第2電極を示す平面図である。図4は、第1実施形態に係る固体撮像装置における互いの基板が重ねて配置された状態の一部を示す断面図である。
第1実施形態に係る固体撮像装置は、画素領域10及び回路領域30が別々の半導体基板に設けられる。
これらを重ねることにより固体撮像装置が構成される。図1に示すように、固体撮像装置は画素領域10及び画素領域10の下面に回路領域30が設けられている。以下、画素領域10について説明するが、画素領域10において光が入射する面を第1半導体基板1の上面とし、光が入射する面と反対側の面を第1半導体基板1の下面とする。
図2に示す画素領域10について説明する。
画素領域10は、素子分離領域2により区画された画素が2次元的に配列することにより構成される。素子分離領域2は第1半導体基板1内に設けられる。
画素は光電変換素子であるフォトダイオード3及び複数の電界効果トランジスタを含んで構成される。
フォトダイオード3は、p形不純物層3a及びn形不純物層3bが互いに接して第1半導体基板1内に構成される。フォトダイオード3は入射光をその光量に応じた電気信号に変換する機能を有する。
複数の電界効果トランジスタは、例えば増幅トランジスタ、読み出しトランジスタ、リセットトランジスタ及びアドレストランジスタである。ここでは図示明確化のためこれら4つの電界効果トランジスタをMOSトランジスタ4として説明する。
第1層間絶縁膜5aは第1半導体基板1の下面側に設けられている。第1層間絶縁膜5aは例えばシリコン酸化膜(SiO2)である。第1層間絶縁膜5aには、配線7が設けられている。配線7は例えば銅(Cu)である。
第1拡散防止膜6aは、第1層間絶縁膜5a及び配線7上に設けられている。第1拡散防止膜6aは配線7及びビア8の材料である銅が第2層間絶縁膜5bに拡散することを抑制する機能を有する。第1拡散防止膜6aは例えば窒化ケイ素(SiN)、炭化酸化シリコン(SiOC)及び窒化炭化酸化シリコン(SiOCN)等である。
第2層間絶縁膜5bは第1拡散防止膜6a上に設けられている。第1絶縁層としての第2層間絶縁膜5bには、ビア8を介して配線7と電気的に接続する第1電極9が設けられている。第2層間絶縁膜5bは例えばシリコン酸化膜(SiO2)である。
第1絶縁膜としての第2拡散防止膜6bは第2層間絶縁膜5b上に設けられている。第2拡散防止膜6bは、第1電極9が回路領域30の第2電極29と重なる際、第2電極29の材料である銅が第2層間絶縁膜5b内に拡散することを抑制する機能を有する。尚、第2電極29の説明については後述する。第2拡散防止膜6bは例えば、窒化ケイ素(SiN)、炭化酸化シリコン(SiOC)及び窒化炭化酸化シリコン(SiOCN)等である。第2拡散防止膜6bの膜厚は、銅が第2層間絶縁膜5bへ拡散することを抑制出来ればよく、その一例として70nmから100nm程度である。
第1電極9は第2層間絶縁膜5b内に設けられている。図2(b)に示すように他の電極と接続可能な状態である面を第1の面9aとする。第1電極9の周囲は、第2拡散防止膜6bで囲まれている。つまり第1の面9aと第2拡散防止膜6bの表面には段差がなく、同一平面上にある。第1の面9aの反対側の面は、ビア8により配線7と電気的に接続している。第1電極9の厚さは、一例として300nmから370nm程度である。
なお、図示しないが、反射防止膜、カラーフィルタ及びマイクロレンズは、第1半導体基板1の上面に設けられる。
なお、第1実施形態において、第1層間絶縁膜5a及び第2層間絶縁膜5bについてのみ説明したが、層間絶縁膜は2層に限られない。
次に第2半導体基板20上に設けられた回路領域30について説明する。
図1に示す回路領域30は、垂直駆動回路31、カラム信号処理回路32、水平駆動回路33、出力回路34及び制御回路35等から構成される。
制御回路35は、垂直駆動回路31、カラム信号処理回路32及び水平駆動回路33を動作させるためのクロック信号や制御信号を生成する機能を有する。
垂直駆動回路31は、画素駆動配線(図示しない)を選択し、選択された画素駆動配線に画素を駆動させるためのパルスを供給し画素を駆動させる機能を有する。垂直駆動回路31は、画素領域10の各画素を行単位で順次垂直方向に選択走査し、垂直信号線(図示しない)を通してフォトダイオード3の受光量に応じ生成した電気信号をカラム信号処理回路32に供給する。なお、第1実施形態において、垂直駆動回路31は回路領域30に位置しているが、画素領域10に位置していても実施可能である。
カラム信号処理回路32は、1行の画素から出力される信号に対して画素列ごとにノイズ除去等の信号処理を行う機能を有する。
水平駆動回路33は、カラム信号処理回路32の画素信号を水平信号線(図示しない)に出力する機能を有する。
出力回路34は、カラム信号処理回路32から水平信号線を通して供給される信号を信号処理を行い出力する機能を有する。
回路領域30における回路は、抵抗素子や容量素子、トランジスタ等から構成される。第1実施形態において、図示の明確化のため図3に示すようにMOSトランジスタ24のみを示す。
第3層間絶縁膜25aは第2半導体基板20の上側に設けられている。第3層間絶縁膜25aは例えばシリコン酸化膜(SiO2)である。第3層間絶縁膜25aには、配線27が設けられている。配線27は例えば銅(Cu)である。
第3拡散防止膜26aは、第3層間絶縁膜25a及び配線27上に設けられている。第3拡散防止膜26aは配線27及びビア28の材料である銅が第4層間絶縁膜25bに拡散することを抑制する機能を有する。第3拡散防止膜26aは例えば窒化ケイ素(SiN)、炭化酸化シリコン(SiOC)及び窒化炭化酸化シリコン(SiOCN)等である。
第2絶縁層としての第4層間絶縁膜25bには、ビア28を介して配線27と電気的に接続する第2電極29が設けられている。第4層間絶縁膜25bは第3拡散防止膜6a上に設けられている。第4層間絶縁膜25bは例えばシリコン酸化膜(SiO2)である。
第2絶縁膜としての第4拡散防止膜26bは第4層間絶縁膜25b上に設けられている。第4拡散防止膜26bは、第2電極29が第1電極9と重なる際、第1電極9の材料である銅が第4層間絶縁膜25b内に拡散することを抑制する機能を有する。第4拡散防止膜26bは例えば、窒化ケイ素(SiN)、炭化酸化シリコン(SiOC)及び窒化炭化酸化シリコン(SiOCN)等である。第4拡散防止膜26bの膜厚は、銅が第4層間絶縁膜25bへ拡散することを抑制出来ればよく、その一例として70nmから100nm程度である。
第2電極29は第4層間絶縁膜25b内に設けられている。図3(b)に示すように、他の電極と電気的に接続可能な状態である面を第2の面29aとする。第2電極29の周囲は第4拡散防止膜26bに囲まれている。つまり第2の面29aと第4拡散防止膜26bの表面には段差がなく、同一平面上にある。第2電極29の第2の面29aと反対側の面は、ビア28により配線27と電気的に接続している。第2電極29の厚さは、一例として300nmから370nm程度である。
第1実施形態において、図示の明確化のため第1電極9及び第2電極29のみが電気的に接続するとして説明するが、多数の電極が第2層間絶縁膜5b及び第4層間絶縁膜25b内にそれぞれ設けられている。これらの多数の電極は互いに重なり合い電気的に接続する。
図4に示す第1実施形態に係る固体撮像装置の第1電極9及び第2電極29の接合状態について説明する。
図4に示すように、第1の面9aの大きさは、第2の面29aより大きい。ここで第1の面9aが大きいとは、第1電極9のX方向及びY方向のそれぞれの長さが第2電極29のX方向及びY方向に対して長く、第2の面29aの全部が第1の面9aに接合することである。ここで、X方向は図4に示す紙面左から右に平行方向である。Y方向は、紙面X方向に対し奥行き方向に直交した方向である。Z方向は、X方向に対し、紙面下から上へ向かう方向である。
第2の面29aの全部が第1の面9aに接合するため、第1の面9a及び第2の面29aの重ね合わせによる合わせずれが生じても、第2の面29aは第1の面9aの範囲内に位置する。なお、第1の面9a及び第2の面29aの面の大きさは、第2電極29と第1電極9の間で生じうる合わせずれの幅、隣り合う配線間の長さ及び電流量等をそれぞれ考慮して適宜決定される。
次に第1実施形態に係る固体撮像装置における作用及び効果を説明する。
第1実施形態では、第1の面9a及び第2の面29aの大きさに差を設けた。これにより、第1電極9及び第2電極29を重ねる際に合わせずれが生じても、第2の面29aが第1の面9の接触面の範囲内に位置するため、第1の面9a及び第2の面29aが重なる面を十分確保することができる。このため、電極の重なる面の減少による抵抗値が増大することを抑制することができる。また、第2の面29aと重ならない第1の面9a部分は、第4拡散防止膜26bと重なる。このため熱処理により銅が第4層間絶縁膜25bに拡散することを抑制できる為、リーク電流の発生を抑制できる。
なお、第1実施形態では第1の面9aの大きさが第2の面29aより大きいとして説明したが、第2の面29aの大きさが第1の面9aより大きいとしても実施可能である。
次に第1実施形態に係る固体撮像装置の製造方法について、図5から図11を用いて説明する。
図5から図12は第1実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図である。
まず、画素領域10における製造工程について説明する。
図5に示すように、第1半導体基板1に素子分離領域2を形成する。その後、イオン注入法などによりフォトダイオード3及びMOSトランジスタ4を形成する。フォトダイオード3は、p形不純物層3a及びn形不純物層3bを互いに接することにより構成される。フォトダイオード3におけるp形不純物層3aは例えばボロンをイオン注入することにより形成し、n形不純物層3bは例えばリン又は砒素をイオン注入することにより形成する。次に、第1半導体基板1表面に熱酸化法などによりゲート酸化膜(図示しない)を形成する。ゲート酸化膜上にCVD法により堆積した導電層をRIE(Reactive Ion Etching)法により加工することでMOSトランジスタ4を形成する。MOSトランジスタ4のソース及びドレインを構成する不純物領域を例えばイオン注入法により形成する(図示しない)。なお、先にMOSトランジスタ4を形成した後にフォトダイオード3を形成してもよい。
図6に示すように、第1半導体基板1上に第1層間絶縁膜5aを形成する。第1層間絶縁膜5aは例えばシリコン酸化膜(SiO2)である。シリコン酸化膜は例えばシラン(SiH4)等のシリコン原子を含むガス及び酸素ガスの混合ガスに熱エネルギーを加えて反応させることにより形成する。熱エネルギーを加える方法としてCVD(Chemical Vapor Deposition)法が用いられる。
次にデュアルダマシン法などにより形成した配線7等用の溝を形成する。
溝に銅をめっきした後、CMP法により銅膜を平坦化する。これにより配線7及びビア8が形成される。
図7に示すように第1層間絶縁膜5a及び配線7上に第1拡散防止膜6aを形成する。第1拡散防止膜6aは例えば窒化シリコン(SiN) 、炭化酸化シリコン(SiOC)又は窒化炭化酸化シリコン(SiOCN)である。ここでは窒化シリコンを一例として説明する。窒化シリコンは、アンモニアガス(NH3)と窒素ガス(N2)にプラズマにより反応させることにより形成する。
図8に示すように第1絶縁層としての第2層間絶縁膜5bを第1拡散防止膜6a上に形成する。第2層間絶縁膜5bは第1層間絶縁膜5aと同様にして形成する。
第1絶縁膜としての第2拡散防止膜6bを第2層間絶縁膜5b上に形成する。第2拡散防止膜6bは第1拡散防止膜6aと同様にして形成する。
その後、例えばデュアルダマシン法やRIE(Reactive Ion Etching)により第2拡散防止膜6b及び第2層間絶縁膜5bに溝を形成する。溝内に配線材料である銅をめっきにより堆積する。
次に溝から溢れた銅をCMP法によりを平坦化する。CMPに用いられる研磨材は、例えばシリカスラリーが用いられる。このため第2拡散防止膜6bがストッパー膜の役割を果たすため、第2層間絶縁膜5bは研磨されない。これにより第1電極9が形成される。ここで、第1電極9が他の電極と接続可能な状態である面を第1の面9aとする。
次に回路領域30における製造工程について説明する。
図9に示すように、第2半導体基板20にMOSトランジスタ24等を形成する。まず第2半導体基板20表面に熱酸化法などによりゲート酸化膜(図示しない)を形成する。その後ゲート酸化膜上にCVD法により堆積した導電層をRIE(Reactive Ion Etching)法により加工することでMOSトランジスタ24を形成する。MOSトランジスタ24のソース及びドレインを構成する不純物領域を例えばイオン注入法により形成する(図示しない)。
次に図10に示すように、第2半導体基板20上に第3層間絶縁膜25aを形成する。第3層間絶縁膜25aは例えばシリコン酸化膜(SiO2)である。シリコン酸化膜は例えばシラン(SiH4)等のシリコン原子を含むガス及び酸素ガスの混合ガスに熱エネルギーを加えて反応させることにより形成する。熱エネルギーを加える方法としてCVD(Chemical Vapor Deposition)法が用いられる。
図10に示すように、デュアルダマシン法やRIEなどにより形成した配線27用溝及びビア28用溝を形成する。
次に、溝に銅をめっきした後、CMP法により銅膜を平坦化する。これにより配線27及びビア28が形成される。
図11に示すように、第3層間絶縁膜25a及び配線27上に第3拡散防止膜26aを形成する。第3拡散防止膜26aは例えば窒化シリコン(SiN) 、炭化酸化シリコン(SiOC)又は窒化炭化酸化シリコン(SiOCN)である。ここでは一例として窒化シリコンとする。窒化シリコンは、アンモニアガス(NH3)と窒素ガス(N2)にプラズマにより反応させることにより形成する。
図12に示すように、に第2絶縁層としての第4層間絶縁膜25bを第3拡散防止膜26a上に形成する。第4層間絶縁膜25bは第3層間絶縁膜25aと同様にして形成する。
第2絶縁膜としての第4拡散防止膜26bを第4層間絶縁膜25b上に形成する。第4拡散防止膜26bは第3拡散防止膜26a同様にして形成する。
その後、例えばデュアルダマシン法やRIEにより第4層間絶縁膜25b及び第4拡散防止膜25b及び第4拡散防止膜26bに溝を形成する。溝内に配線材料である銅をめっきにより堆積する。
次に溝から溢れた銅をCMP法によりを平坦化する。CMPに用いられる研磨材は、例えばシリカスラリーが用いられる。このため第4拡散防止膜26bがストッパー膜の役割を果たすため、第4層間絶縁膜25bは研磨されない。これにより第2電極29が形成される。ここで、第2電極29が他の電極と接続可能な状態である面を第2の面29aとする。
次に、図4に示すように第1電極9及び第2電極29を重ね合わせる。
まず、第2拡散防止膜6b又は第4拡散防止膜26bを例えば酸素プラズマを照射して、活性化させる。
次に第2拡散防止膜6b及び第4拡散防止膜26bを純水で洗浄する。これにより第2拡散防止膜6b及び第4拡散防止膜26bの表面にシラノール基(Si-O)を形成する。それぞれの第2拡散防止膜6b及び第4拡散防止膜26bを重ねる合わせ力を加えることにより、ファンデルワールス力により接合する。その後、接合界面の密着力を更に高めるため、例えば400℃/60minの熱処理を加えてシラノール基同士を脱水縮合結合反応させる。第1電極9及び第2電極29を銅を熱膨張させることにより接合する。これにより第1電極9と第2電極29との接合面を十分に確保でき、また電極の接合が強固になる。
以上説明したように、本実施形態に係る製造方法により固体撮像装置を製造することにより、第1の面9a及び第2の面29aとで合わせずれが生じたとしても、第2の面29aが第1の面9aの面積内に収まる。このため、接合面を十分に確保できる。以上より第1電極9及び第2電極29の接触面が低減することを抑制できる為、合わせずれによる抵抗値の増大を抑制できる。
なお、第1実施形態において、配線7、ビア8、第1電極9及び第2電極29の材料を銅として説明した。このため、銅が層間絶縁膜へ拡散することを抑制するため拡散防止膜を設けたが、配線7、ビア8、第1電極9及び第2電極29の材料が銅以外の材料である場合、拡散防止膜は必要としない。
(第2実施形態)
第2実施形態に係る固体撮像装置を図13を参照して説明する。図13は、第2実施形態に係る固体撮像装置における第1電極9及び第2電極29が接合した状態を示す一部模式図であり図13は、第2実施形態に係る固体撮像装置における互いの基板が重ねて配置された状態の一部を示す断面図である。
第2実施形態に係る固体撮像装置が第1実施形態と異なる点は、いずれか一方の電極の面の大きいほうが半導体基板側に向かい窪んでおり、他方の電極が半導体基板と反対方向に突出していることである。上記の構成要素以外は第1実施形態と同じであるので、同一部分には同一符号を付して詳細な説明は省略する。
第2実施形態では、第1の面9aの大きさが第2の面29aより大きいとして説明するが、第2の面29aの大きさが第1の面9aより大きいとしても実施可能である。
図13に示すように、第1電極9はZ方向に向かい窪んでいる。つまり第2拡散防止膜6bの表面と第1の面9aは平坦でなく段差が設けられている。
第2電極29はZ方向に向かい突出している。つまり第4拡散防止膜26bの表面と第2の面29aは平坦でなく、段差が設けられている。
突出した第2電極29が窪んだ第1電極9内に入り重なることで第1電極9及び第2電極29は電気的に接続している
第1電極9の窪みの厚さ及び、第2電極29の突出した厚さは、第1の面9a及び第2の面29aが重なるように互いの厚さを考慮して適宜決定される。
次に第2実施形態に係る固体撮像装置における作用及び効果を説明する。
第1の面9a及び第2の面29aの大きさに差を設けた。このため、第1の面9a及び第2の面29aを重ねる際に合わせずれが生じても、第2の面29aは第1の面9aの接触面内に収まる。また第1電極9及び第2電極29が凹凸を有していることから、それぞれがはまり込む。このため、ウエットエッチング工程によるエッチング液が電極の接触面に侵入することを防ぐことができる。これにより電極がウエットエッチングにより浸食されることを抑制できる。
以上、第1の面9a及び第2の面29aの重なる面を十分に確保することができることから、電極における高抵抗化を抑制できる。第2の面29aと重ならない第1の面9a部分は、第4拡散防止膜26bと重なる。このため熱処理により銅が第4層間絶縁膜25bに拡散することを抑制できる為、リーク電流の発生を抑制できる。
次に第2実施形態に係る固体撮像装置の製造方法について、図14及び図15を用いて説明する。図14及び図15は第2実施形態に係る固体撮像装置の製造過程における固体撮像装置の断面図である。
第2実施形態に係る固体撮像装置の製造方法が第1実施形態と異なる点は、いずれか一方の電極の面の大きいほうを半導体基板側に向かい窪ませたこと及び、他方の電極を半導体基板と反対方向に突出させたことである。上記の構成要素以外は第1実施形態と同じであるので、同一部分には同一符号を付して詳細な説明は省略する。
第1の面9aの大きさが第2の面29aの大きさより大きいとして説明する。
第1の面9aにおいて、図14に示すように第1の面9aをCMP法によりオーバーディッシングさせる。これにより第1の面9aは、第2拡散防止膜6b表面よりも窪む。CMPに用いられる研磨材は、例えばシリカスラリーが用いられる。このため第2拡散防止膜6bがストッパー膜の役割を果たすため、第2層間絶縁膜5bは研磨されない。
第1の面9aを第2拡散防止膜6b表面より窪ませる製造方法として、過酸化水素及び塩酸の溶液によるウエットエッチングを行うことでも可能である。
第2の面29aにおいて、まず図15に示すように、第4拡散防止膜26b及び第4層間絶縁膜26bに溝を形成した溝内に配線材料である銅をめっきする。その後、CMP法により第2の面29aと第4拡散防止膜26bの面が同一面になるように平坦化する。これにより第2の面29aは第4拡散防止膜26bの表面と同一平面上に形成される。
次に、第2の面29aを第4拡散防止膜26b表面より突出させるため、第4拡散防止膜26bをウエットエッチングにより削る。ウエットエッチングは、例えば回路領域30が形成されている第2半導体基板20を希フッ酸(DHF)でエッチングした後超純水で洗浄する。銅は希フッ酸と反応しないためエッチングされずに残存するため、銅の周りを覆う第4拡散防止膜26bが削られる。これにより、第2の面29aは第4拡散防止膜26b表面より突出する。
なお、第1電極9の研磨により削る厚さ及び第4拡散防止膜26bのエッチングにより削る厚さを同じになるよう適宜調整して行う。
次に、図13に示すように第1電極9及び第2電極29を重ね合わせる。第1電極9及び第2電極29は、銅を熱膨張させることにより接合させる。熱膨張させることにより突出した第2電極29が第1電極9の窪みに充填される。これにより第1電極9と第2電極29との接合面を十分に確保でき、また電極の接合が強固になる。第2電極29が第1電極9側に十分に充填されず空間が残存しても、電極は外気に触れないため、酸化されることはない。
以上説明したように、本実施形態に係る製造方法により固体撮像装置を製造することにより、第1の面9a及び第2の面29aとで合わせずれが生じたとしても、第2の面29aが第1の面9aの面積内に収まる。また、第1電極9及び第2電極29に凹凸を設けることにより、熱膨張により第2電極29の突出部が第1電極9の窪みに充填されるため、接合面を十分に確保できる。更に第1電極9及び第2電極29に凹凸を設けることにより、ウエットエッチング液が電極の接合面へ侵入することを抑制できる。以上より第1電極9及び第2電極29の接触面が低減することを抑制できる為、合わせずれによる抵抗値の増大を抑制できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1・・・第1半導体基板、
2・・・素子分離領域
3・・・フォトダイオード
3a・・・p形不純物層
3b・・・n形不純物層
4・・・MOSトランジスタ
5a・・・第1層間絶縁膜
5b・・・第2層間絶縁膜
6a・・・第1拡散防止膜
6b・・・第2拡散防止膜
7・・・配線
8・・・ビア
9・・・第1電極
10・・・画素領域
20・・・第2半導体基板
22・・・素子分離領域
24・・・MOSトランジスタ
25a・・・第3層間絶縁膜
25b・・・第4層間絶縁膜
26a・・・第3拡散防止膜
26b・・・第4拡散防止膜
27・・・配線
28・・・ビア
29・・・第2電極
30・・・回路領域
31・・・垂直駆動回路
32・・・カラム信号処理回路
33・・・水平駆動回路
34・・・出力回路
35・・・制御回路

Claims (7)

  1. 第1半導体基板と、
    前記第1半導体基板に設けられた光電変換素子と、
    前記第1半導体基板の上側に設けられた第1絶縁層と、
    前記第1絶縁層内に設けられ、第1の面を有する第1電極と、
    第2半導体基板と、
    前記第2半導体基板の上側に設けられた第2絶縁層と、
    前記第2絶縁層内に設けられ、前記第1の面の大きさと異なる第2の面を有する第2電極とを有し、
    前記第1の面及び前記第2の面が接合する
    固体撮像装置
  2. 前記第2の面の全部が前記第1の面に接合するか又は、前記第1の面の全部が前記第2の面に接合する請求項1に記載の固体撮像装置。
  3. 前記第1絶縁層の上側に設けられ、前記第1電極の周囲を囲む第1絶縁膜と、
    前記第2絶縁層の上側に設けられ、前記第2電極の周囲を囲む第2絶縁膜とをさらに有する請求項1又は2に記載の固体撮像装置。
  4. 前記第1の面が、前記第1絶縁膜の表面よりも窪んでおり、前記第2の面が、前記第2絶縁膜表面より突出している、又は、前記第2の面が、前記第2絶縁膜の表面より窪んでおり、前記第1の面が、前記第1絶縁膜より突出している
    請求項3に記載の固体撮像装置。
  5. 第1半導体基板上に第1絶縁層を形成する工程と、
    前記第1絶縁層上に第1絶縁膜を形成する工程と、
    周囲を前記第1絶縁膜で囲まれる第1電極を形成する工程と、
    第2半導体基板上に第2絶縁層を形成する工程と、
    前記第2絶縁層上に第2絶縁膜を形成する工程と、
    周囲を前記第2絶縁膜で囲まれ、前記第1の電極の第1の面の大きさと異なる第2の面を有する第2電極を形成する工程と、
    前記第1電極と前記第2電極を接合する工程と、
    を有する固体撮像装置の製造方法。
  6. 前記第1電極又は前記第2電極のいずれか大きい電極を窪ませる工程と、
    他方の電極を突出させる工程と、を有する
    請求項5に記載の固体撮像装置の製造方法。
  7. 研磨により前記第1電極又は前記第2電極のいずれか大きいほうを削る厚さ及び、他方の電極を囲む絶縁膜をエッチングにより削る厚さが同じである
    請求項5又は6に記載の固体撮像装置の製造方法。
JP2014154229A 2014-07-29 2014-07-29 固体撮像装置及びその製造方法 Pending JP2016032045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014154229A JP2016032045A (ja) 2014-07-29 2014-07-29 固体撮像装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014154229A JP2016032045A (ja) 2014-07-29 2014-07-29 固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016032045A true JP2016032045A (ja) 2016-03-07

Family

ID=55442256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014154229A Pending JP2016032045A (ja) 2014-07-29 2014-07-29 固体撮像装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2016032045A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998370B2 (en) 2018-09-13 2021-05-04 Canon Kabushiki Kaisha Semiconductor device with insulating layers forming a bonding plane between first and second circuit components, method of manufacturing the same, and electronic device
US11721711B2 (en) 2019-05-27 2023-08-08 Canon Kabushiki Kaisha Photoelectric conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998370B2 (en) 2018-09-13 2021-05-04 Canon Kabushiki Kaisha Semiconductor device with insulating layers forming a bonding plane between first and second circuit components, method of manufacturing the same, and electronic device
US11721711B2 (en) 2019-05-27 2023-08-08 Canon Kabushiki Kaisha Photoelectric conversion device

Similar Documents

Publication Publication Date Title
US20220246498A1 (en) Semiconductor device
US10431546B2 (en) Manufacturing method for semiconductor device and semiconductor device
US9293490B2 (en) Deep trench isolation with air-gap in backside illumination image sensor chips
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
WO2015040784A1 (ja) 半導体装置及びその製造方法
KR102274775B1 (ko) 반도체 장치 및 그 제조 방법
US9184136B2 (en) Semiconductor devices and methods for fabricating the same
CN107134445A (zh) 3dic结构及其形成方法
TWI820028B (zh) 半導體裝置
KR20110043867A (ko) 이미지 센서 및 그 제조 방법
CN109817620B (zh) 半导体器件
JP2013182941A (ja) 固体撮像装置およびその製造方法
JP2010098293A (ja) 半導体装置
TW201828461A (zh) 對cmos影像感測器的選擇性沉積與平坦化
CN109103169B (zh) 半导体器件
JP2016032045A (ja) 固体撮像装置及びその製造方法
US9871072B2 (en) Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device
US8268710B2 (en) Method for fabricating semiconductor devices
JP2020043298A (ja) 半導体装置、その製造方法および電子機器
JP2005109048A (ja) 光半導体集積回路装置の製造方法
JP2010118661A (ja) イメージセンサー及び前記イメージセンサーの製造方法
CN104051419B (zh) 用于堆叠式器件的互连结构
JP6080883B2 (ja) 半導体装置の製造方法
JP2010027690A (ja) 半導体装置の製造方法
JP2006040986A (ja) 固体撮像装置及びその製造方法