JP2016025173A

JP2016025173A - 半導体装置

Info

Publication number: JP2016025173A
Application number: JP2014147402A
Authority: JP
Inventors: 真一田邉; Shinichi Tanabe; 則之渡邉; Noriyuki Watanabe
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2014-07-18
Filing date: 2014-07-18
Publication date: 2016-02-08
Anticipated expiration: 2034-07-18
Also published as: JP6215786B2

Abstract

【課題】ＩＩＩ−Ｖ族化合物半導体を用いたトランジスタにおいて、常温を超えた所望とする動作温度における基板縦方向のリーク電流を抑制する。
【解決手段】基板１０１の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるバッファー層１０２と、バッファー層１０２の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるチャネル層１０３と、チャネル層１０３の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる障壁層１０４とを備える。バッファー層１０２は、常温におけるキャリア密度と移動度との積より、常温より高い所望とする動作温度におけるキャリア密度と移動度との積の方が小さい値となっている。
【選択図】図１

Description

本発明は、窒化物半導体などのＩＩＩ−Ｖ族化合物半導体から構成された半導体装置に関する。

シリコンよりも高い電子移動度を備えるなどのことにより、ＩＩＩ−Ｖ族化合物半導体を用いたトランジスタの研究開発が盛んに行われ、また、実際に使用されている。例えば、窒化ガリウム（ＧａＮ）は、Ｓｉよりも大きなバンドギャップを有する半導体であるため、Ｓｉに比べて高温で安定に動作し、かつ、高電圧・高電流駆動する素子を作製することが可能である。このため、ＧａＮをチャネルとしたトランジスタが、家電や車などに搭載するスイッチング素子への利用が期待されている。

例えば、主表面をｃ面として結晶成長させたＡｌＧａＮの層とＧａＮの層との界面には、高濃度かつ高移動度を有するいわゆる二次元電子ガス（２ＤＥＧ）が形成されるが、この２ＤＥＧをチャネルとした高電子移動度トランジスタ（ＨＥＭＴ）がある。このトランジスタは、低オン抵抗かつ高耐圧性を示すスイッチング素子として活用できる。

ところで、高電子移動度トランジスタは、基板に対して水平方向に流れる電流を制御することで動作する。このため、基板垂直方向の抵抗が低い場合は、電極から基板へと基板垂直方向（縦方向）へ電流（リーク電流）が流れてしまうため、動作に問題が生じる。縦方向のリーク電流を低くするためには、高抵抗を有するバッファー層を、チャネルを形成している層の直下に形成する必要がある。ＧａＮを用いたトランジスタの場合、Ａｌを含む窒化物半導体をバッファー層に使用することで縦方向へのリーク電流を抑えている（非特許文献１参照）。

ところで一般的に、半導体は、動作温度上昇と共に、移動度の低下と熱励起によるキャリアの増加とが起きる。通常は、熱励起によるキャリアの増加の効果が大きいため、温度上昇と共に抵抗が下がる。このため、動作温度が高くなるほどバッファー層の抵抗が低下し、縦方向へのリーク電流が増加する傾向にある。非特許文献１におけるトランジスタの場合、１５０℃の動作温度では、リーク電流が室温に比べて１桁以上大きくなるなど、デバイス特性がより高い温度において劣化している。

C. Zhou et al. , "Vertical Leaking/Breakdown Mechanisms in AlGaN/GaN-on-Si Devices",IEEE Electron Device Letters, vol.33, no.8, pp.1132-1134,2012.

上述したように、ＩＩＩ−Ｖ族化合物半導体を用いたトランジスタでは、温度上昇と共に基板縦方向のリーク電流が大きくなり、常温を超えた要求される動作温度において特性が劣化してしまうという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、ＩＩＩ−Ｖ族化合物半導体を用いたトランジスタにおいて、常温を超えた所望とする動作温度における基板縦方向のリーク電流を抑制することをする。

本発明に係る半導体装置は、基板の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるバッファー層と、バッファー層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるチャネル層と、チャネル層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる障壁層と、障壁層の上に形成されたゲート電極と、障壁層の上に形成されたソース電極およびドレイン電極とを備え、バッファー層は、常温におけるキャリア密度と移動度との積より、常温より高い所望とする動作温度におけるキャリア密度と移動度との積の方が小さい値となっている。

上記半導体装置において、バッファー層は、ｐ型およびｎ型のいずれかの導電型とする第１不純物、および第１不純物を補償する働きをする第２不純物が導入され、第１不純物の不純物濃度と第２不純物の不純物濃度との差は、常温から動作温度までの温度範囲で、バッファー層におけるキャリア密度で変化しない値とされていればよい。なお、第１不純物はｎ型不純物であり、第２不純物は、炭素，マグネシウム，鉄，亜鉛の少なくとも１つであればよい。

上記半導体装置において、ソース電極とドレイン電極との間の最大印加電圧における基板垂直方向への電界の距離は、バッファー層とチャネル層との合計層厚以下とされている。

上記半導体装置において、バッファー層、チャネル層，および障壁層は、Ｉｎ_1-x-yＡｌ_xＧａ_yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）から構成されていればよい。

以上説明したことにより、本発明によれば、ＩＩＩ−Ｖ族化合物半導体を用いたトランジスタにおいて、常温を超えた所望とする動作温度における基板縦方向のリーク電流が抑制できるという優れた効果が得られる。

図１は、本発明の実施の形態における半導体装置の構成を示す断面図である。図２は、本発明の実施の形態における半導体装置における、常温（２０℃程度）の場合（ａ）と、より高温の動作温度として２００℃の場合（ｂ）とのＩ−Ｖ測定結果を示す特性図である。図３は、伝導帯とドナー準位のエネルギー差ΔＥ_d＝３０ｍｅＶとしたＧａＮ電子濃度の温度依存性を示す特性図である。

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における半導体装置（トランジスタ）の構成を示す断面図である。この半導体装置は、基板１０１の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるバッファー層１０２と、バッファー層１０２の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるチャネル層１０３と、チャネル層１０３の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる障壁層１０４とを備える。

また、この半導体装置は、障壁層１０４の上に形成されたゲート電極１０５と、障壁層１０４の上に形成されたソース電極１０６およびドレイン電極１０７とを備える。ここで、バッファー層１０２は、常温（日本工業規格；５−３５℃）におけるキャリア密度と移動度との積より、常温より高い所望とする動作温度におけるキャリア密度と移動度との積の方が小さい値となっている。

例えば、各半導体層は、Ｉｎ_1-x-yＡｌ_xＧａ_yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）から構成すればよい。まず、高濃度にｎ型不純物を導入したＧａＮより基板１０１を構成すればよい。なお、基板１０１の主表面はｃ面とする。また、バッファー層１０２は、ＧａＮから構成し層厚２μｍとすればよい。また、チャネル層１０３は、アンドープのＧａＮから構成し、層厚３００ｎｍとすればよい。また、障壁層１０４は、Ａｌ_0.23Ｇａ_0.77Ｎから構成し、層厚２３ｎｍとすればよい。各半導体層は、基板の上に有機金属化学気相成長法（ＭＯＣＶＤ）などにより、エピタキシャル成長させればよい。

基板１０１のｃ面上にエピタキシャル成長することで、（０００１）方向にＩＩＩ族極性で結晶成長が進行し、自然分極効果が発現する。また、ＧａＮからなるチャネル層１０３の上にＡｌ_0.23Ｇａ_0.77Ｎからなる障壁層１０４を形成（堆積）すると、障壁層１０４に引っ張り応力が加わり、これによって自発分極効果を強める方向にピエゾ分極効果が現れる。これらの結果、障壁層１０４とチャネル層１０３との界面近傍のチャネル層１０３には、二次元電子ガスが発生する。

また、バッファー層１０２の形成においては、例えば成長温度や成長圧力を調整することで、層中のＯ濃度およびＣ濃度は、約２×１０¹⁷ｃｍ^-3とする。これにより、バッファー層１０２が、「常温におけるキャリア密度と移動度との積より、常温より高い所望とする動作温度におけるキャリア密度と移動度との積の方が小さい値」となる条件が満たされるようになる。ここで、Ｏはドナーとしての役割を担うが、Ｏの変わりにＳｉをドープしても良い。

次に、公知のリソグラフィー技術により形成したマスクパターンの上より、Ａｕ，Ｔｉ，Ａｌ，Ｔｉを順に蒸着し、この後、マスクパターンをリフトオフすることで、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの積層構造によるソース電極１０６，ドレイン電極１０７を形成する。また、Ｎ₂雰囲気中８５０℃の加熱処理を３０秒施すことで、ソース電極１０６，ドレイン電極１０７をオーミック性にする。この後、公知のリソグラフィー技術により形成したマスクパターンの上より、Ａｕ，Ｎｉを順に蒸着し、この後、マスクパターンをリフトオフすることで、Ｎｉ／Ａｕの積層構造によるショットキー性のゲート電極１０５を形成する。

上述したことにより、チャネル層１０３に形成される二次元電子ガスをチャネルとする電界効果トランジスタが得られる。

次に、上記構成のトランジスタの特性を評価した結果について説明する。以下では、ソース電極１０６と基板１０１との間に電圧を印加して電流を計測し、縦方向（積層方向）のリーク電流を評価した。図２に、常温（２０℃程度）の場合（ａ）と、より高温の動作温度として２００℃の場合（ｂ）とのＩ−Ｖ測定結果を示す。１０Ｖの電圧印加時に常温と２００℃における電流密度を比較すると、２００℃ではリーク電流が約２桁減少していることが分かる。このように、実施の形態によれば、常温を超えた所望とする動作温度における基板縦方向のリーク電流が抑制できるようになる。

次に、本発明についてより詳細に説明する。なお、以下では、常温におけるキャリア密度をｎ常温、常温における移動度をμ常温、より高い所望とする動作温度におけるキャリア密度をｎ高温、より高い所望とする動作温度における移動度をμ高温とする。

一般に、抵抗率ρは、電気素量ｅを用いてρ＝１／（ｅｎμ）となるため、ｎ常温×μ常温＞ｎ高温×μ高温を満たすようにバッファー層を構成すれば、高温時の抵抗率が常温時に比べて増加し、結果として高温動作時の電流が低くなり、前述した課題を解決することができる。これを実現するためには、窒化物半導体などのＩＩＩ−Ｖ族化合物半導体からなるバッファー層に、補償の効果があるドーパントを、ｎ常温×μ常温＞ｎ高温×μ高温を満たすように「適切な」濃度だけドーピングすればよい。

半導体に不純物をドープした、いわゆる不純物半導体では、不純物が作るドナー準位（アクセプター準位）から伝導帯（価電子帯）への熱励起によって電子（ホール）が生じる。以下、簡単のために、不純物がドナー準位を形成する場合を考える。この場合、キャリアｎと温度Ｔの間に、ｎ∝Ｔ^3/4ｅｘｐ（−ΔＥ_d／２ｋ_BＴ）の関係があり、この関係を満たす領域は不純物領域と呼ばれている。ここで、ΔＥ_dは伝導帯とドナー準位のエネルギー差、ｋ_Bはボルツマン定数である。

不純物領域から温度を上げると、補償によってアクセプターへ移動するドナー電子以外のドナー電子が、全て伝導帯に励起した領域（出払い領域）になる。出払い領域では、熱励起によって生じるキャリアは無いため、ｎはＴに対して変化しない。移動度の温度依存性としてフォノン散乱を仮定すると、不純物領域や出払い領域に関わらず全てのｎに対して∝Ｔ^-3/2となる。

以上のことから、不純物領域では、ｎ×μ∝Ｔ^-3/4ｅｘｐ（−ΔＥ_d／２ｋ_BＴ）となり、例えばΔＥ_dを３０ｍｅＶとすると、４５０Ｋ以下ではｎ常温×μ常温＜ｎ高温×μ高温となってしまう。一方で、出払い領域では、ｎ×μ∝Ｔ^-3/2となり、常に、ｎ常温×μ常温＞ｎ高温×μ高温を満たす。従って、動作温度において出払い領域を実現する半導体からバッファー層を構成すればよい。

ドーパント種やこの濃度を変えることで、半導体の出払い領域を実現する温度を調整することができる。以下に、ΔＥ_d＝３０ｍｅＶとしたＧａＮ電子濃度の温度依存性（図３）を例にとって、より詳しく説明する。ＧａＮは、成長温度によって、周囲環境から自動的に取り込まれるＯやＣ濃度が異なる。Ｏは、ΔＥ_d＝３０ｍｅＶ程度のドナー準位を形成することが知られている。Ｃは主にアクセプター準位を形成し、電子を補償することが知られている。ドナー密度をＮ_D、アクセプター密度をＮ_Aとして、実効ドナー密度Ｎ_D−Ｎ_A＝１×１０¹⁶ｃｍ^-3となる成長条件でＧａＮを成長すれば、成長したＧａＮは、図３に示すように３３０Ｋ（約５７℃）以上で出払い領域となる。

Ｎ_D−Ｎ_A＝５×１０¹⁵ｃｍ^-3とさらにＮ_D−Ｎ_Aを低くすると、３００Ｋ（約２７℃）以上で出払い領域になる。以上のように、Ｎ_D−Ｎ_Aを制御することで出払い領域を実現する温度を調整することができる。ここで、Ｃ濃度は、Ｎ_D−Ｎ_Aを決める上で重要なパラメータとなる。半導体を成長させる成長炉や成長環境によって適切なＣ濃度は変化するが、発明者らは、鋭意の検討の結果、一般的に使用される成長炉における成長条件の最適化によって、常温以上で出払い領域の電気特性を示すＣ濃度として、２×１０¹⁷ｃｍ^-3以上が適切であることを見いだした。

以上に説明したように、本発明によれば、バッファー層が、常温におけるキャリア密度と移動度との積より、常温より高い所望とする動作温度におけるキャリア密度と移動度との積の方が小さい値となっているようにしたので、ＩＩＩ−Ｖ族化合物半導体を用いたトランジスタにおいて、常温を超えた所望とする動作温度における基板縦方向のリーク電流が抑制できるようになる。

ところで、前述した実施の形態におけるトランジスタのソース電極１０６とドレイン電極１０７との間の電界分布は、印加する電圧に応じてチャネル層１０３と障壁層１０４との界面の基板平面に平行な方向に加え、基板平面に垂直な方向にも広がる。このため、ソース電極１０６とドレイン電極１０７との間の最大印加電圧における基板垂直方向への電界の距離が、バッファー層１０２とチャネル層１０３との合計層厚を超えないようにすることが重要となる。ソース電極１０６とドレイン電極１０７との距離が、バッファー層１０２とチャネル層１０３との合計層厚以上とされていればよい。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。前述した実施の形態では、ＣをドープしたＧａＮからなるバッファー層１０２の層厚を２μｍとしたが、これに限るものではなく、より厚くすることで、リーク電流はさらに低下し、耐圧も向上する。

また、上述した実施の形態では、バッファー層を高抵抗化するためにＣドープＧａＮを用いているが、ＭｇやＦｅやＺｎなどの元素を適切な濃度ドープしたＧａＮからバッファー層を構成しても、同様な効果が得られる。また、不純物は、成長中のドーピングに加えて、イオン注入など他手法でドーピングしても本発明の本質を含む限り、同様の効果を得られるのは言うまでもない。

また、前述した実施の形態では、バッファー層をｎ型のＧａＮから構成した場合を例として示したが、ｐ型のＧａＮの場合や、ＧａＡｓ、ＩｎＰなどをはじめとした他のＩＩＩ−Ｖ族半導体であっても本発明の本質を含む限り、同様の効果を得られるのは言うまでもない。

１０１…基板、１０２…バッファー層、１０３…チャネル層、１０４…障壁層、１０５…ゲート電極、１０６…ソース電極、１０７…ドレイン電極。

Claims

基板の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるバッファー層と、
前記バッファー層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるチャネル層と、
前記チャネル層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなる障壁層と、
前記障壁層の上に形成されたゲート電極と、
前記障壁層の上に形成されたソース電極およびドレイン電極と
を備え、
前記バッファー層は、常温におけるキャリア密度と移動度との積より、常温より高い所望とする動作温度におけるキャリア密度と移動度との積の方が小さい値となっている
ことを特徴とする半導体装置。
請求項１記載の半導体装置において、
前記バッファー層は、ｐ型およびｎ型のいずれかの導電型とする第１不純物、および前記第１不純物を補償する働きをする第２不純物が導入され、
前記第１不純物の不純物濃度と前記第２不純物の不純物濃度との差は、常温から前記動作温度までの温度範囲で、前記バッファー層におけるキャリア密度で変化しない値とされている
ことを特徴とする半導体装置。
請求項２記載の半導体装置において、
前記第１不純物はｎ型不純物であり、前記第２不純物は、炭素，マグネシウム，鉄，亜鉛の少なくとも１つであることを特徴とする半導体装置。
請求項１〜３のいずれか１項に記載の半導体装置において、
前記ソース電極と前記ドレイン電極との間の最大印加電圧における基板垂直方向への電界の距離は、前記バッファー層と前記チャネル層との合計層厚以下とされていることを特徴とする半導体装置。
請求項１〜４のいずれか１項に記載の半導体装置において、
前記バッファー層、前記チャネル層，および前記障壁層は、Ｉｎ_1-x-yＡｌ_xＧａ_yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）から構成されていることを特徴とする半導体装置。