JP2016025109A - 電磁石駆動回路 - Google Patents

Abstract

【課題】コイルの逆起電力を再利用することで、電気エネルギーの無駄が少ない電磁石駆動回路を提供する。【解決手段】電磁石駆動回路１０は、直流電源Ｐが高電位側に接続された電磁石のコイルＬと、コイルＬの低電位側に接続された低電位側スイッチ部ＳＷ１と、コイルＬの低電位側に接続されたコンデンサＣ１と、コンデンサＣ１とコイルＬの高電位側との間に接続された高電位側スイッチ部ＳＷ２と、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との開閉を同時に指示する信号を出力する信号生成部Ｓとを備えている。信号生成部Ｓが、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２とを同時にオフ状態としたりオン状態としたりする信号を出力することで、電磁石に磁界の発生と停止を繰り返させながら、コンデンサＣ１に蓄電したコイルＬの逆起電力を再利用することができる。【選択図】図１

Description

本発明は、電動機を動作させるときに、固定子のコイルを制御する電磁石駆動回路に関するものである。

電動機は、固定子による磁界に、回転子が吸引、反発することで、回転して、電気エネルギーを機械エネルギーに変換する。
固定子による磁界の発生は、電磁石が使用される。この電磁石のコイルに通電したり遮断したりしたときに発生するコイルの逆起電力は、コイルのローサイドスイッチ（低電位側スイッチ部）として設けられたＦＥＴを破壊するおそれがある。そのため、電磁石駆動回路には、逆起電力による電流を、コイルのローサイド（低電位側）からハイサイド（高電位側）に流すダイオードが保護素子として設けられることがある。

しかし、このダイオードに逆起電力による電流が瞬間的に流れることにより、ダイオードに過大な発熱が生じてしまい、電気エネルギーを放熱させて無駄にしている。このような逆起電力をコンデンサにより蓄積する回路が、特許文献１に記載されている。

特許文献１に記載のソレノイド駆動回路は、電源がダイオードを介してソレノイドのハイサイドに接続され、ソレノイドのローサイドがダイオードを介して昇圧エネルギー蓄積素子（昇圧素子）に接続され、昇圧素子が第１スイッチを介してソレノイドのハイサイドに接続され、ソレノイドのローサイドが第２スイッチを介してグランドに接続されている。そして、スイッチコントローラは、第１スイッチと第２スイッチとを、互いに位相をずらして交互に開閉することによって低速のＰＷＭ動作を実行して、電流経路を切り替える。
この特許文献１に記載のソレノイド駆動回路によれば、スイッチコントローラにより第１スイッチと第２スイッチとを交互に開閉することにより、ソレノイドの作動後、ソレノイドのインダクタンスに蓄積された磁気エネルギーを回収して、次のソレノイド作動の間に再使用することによって、ソレノイドの応答性を向上させ、効率を増大させることができる。

特開２００９−５２６３９２号公報

特許文献１に記載のソレノイド駆動回路では、第１スイッチと第２スイッチとを交互に開閉して、第１スイッチにより電源からソレノイドに通電させた後に、第２スイッチにより昇圧エネルギー蓄積素子からソレノイドに通電させているため、常にソレノイドに通電させる場合に適したものとなっている。

例えば、図７に示すように、電動機は、回転子の永久磁石２２ｘが、円周上に等間隔に６個取り付けられ、また、固定子の電磁石３３ｘが、円周上の等間隔に１８個取り付けられている。
電動機は、永久磁石２２ｘが、回転方向に沿って接近する非通電状態の電磁石３３ｘの鉄心に引き寄せられ（吸引状態）、回転方向に沿って離間する通電状態の電磁石３０ｘに引き寄せられる（反発状態）ことで、回転子が回転している。

従って、特許文献１に記載のソレノイド駆動回路は、固定子における磁界発生にあたって、一部のコイルが通電状態となり、一部のコイルが非通電状態となるような電動機を駆動するための回路としては適していない。このような電動機にも適用でき、コイルの逆起電力を再利用することで、電気エネルギーの無駄が少ない電磁石駆動回路が望まれている。

そこで本発明は、コイルの逆起電力を再利用することで、電気エネルギーの無駄が少ない電磁石駆動回路を提供することを目的とする。

本発明の電磁石駆動回路は、直流電源が高電位側に接続された電磁石のコイルと、前記コイルの低電位側に接続された低電位側スイッチ部と、前記コイルの低電位側に接続されたコイル駆動用蓄電素子と、前記コイル駆動用蓄電素子と前記コイルの高電位側との間に接続された高電位側スイッチ部と、前記低電位側スイッチ部と前記高電位側スイッチ部との開閉を同時に指示する信号を出力する信号生成部とを備えたことを特徴とする。

本発明の電磁石駆動回路は、信号生成部が、低電位側スイッチ部と高電位側スイッチ部とを同時にオン状態とする信号を出力すると、直流電源から低電位側スイッチ部を介してコイルに流れ、電磁石が磁界を発生する。信号生成部が、低電位側スイッチ部と高電位側スイッチ部とを同時にオフ状態とする信号を出力すると、コイルの低電位側に逆起電力による高電圧が発生するが、この高電圧による電流が、コイルの低電位側に接続された蓄電素子に流れ、蓄電される。そして、コイルに電流が流れなくなることで電磁石による磁界の発生は停止する。更に、信号生成部が、低電位側スイッチ部と高電位側スイッチ部とを同時にオン状態とする信号を出力すると、蓄電素子からの電流が、直流電源の電圧に蓄電素子の電圧が低下するまで、高電位側スイッチ部を介してコイルに流れ、蓄電素子の電圧が低下すると、代わりに、直流電源からコイルに流れ、電磁石が磁界を発生する。このようにして、信号生成部が、低電位側スイッチ部と高電位側スイッチ部とを同時にオフ状態としたりオン状態としたりする信号を出力することで、電磁石に磁界の発生と停止を繰り返させながら、コンデンサに蓄電したコイルの逆起電力を再利用することができる。
なお、高電位側とは、電流が順方向に流れたときに電圧が高い側を指し、低電位側とはその反対側を指す。

前記高電位側スイッチ部は、前記信号生成部が、第１オン駆動用抵抗を介して制御端子に接続された第１高電位側スイッチ素子と、前記第１高電位側スイッチ素子の高電位側端子が第２オン駆動用抵抗を介して制御端子に接続された第２高電位側スイッチ素子と、前記第２高電位側スイッチ素子の低電位側端子が第３オン駆動用抵抗を介して制御端子に接続され、前記コイル駆動用蓄電素子が高電位側端子に接続され、前記コイルの高電位側が低電位側端子に接続された第３高電位側スイッチ素子とを備えたものとすることができる。

前記第２高電位側スイッチ素子は、ＰＭＯＳ−ＦＥＴにより形成され、前記第３高電位側スイッチ素子は、ＮＭＯＳ−ＦＥＴにより形成されていることにより、第３高電位側スイッチ素子にコンデンサからの高電圧が印加され、コイルに電流を通電するために第３高電位側スイッチ素子に大電流が流れても、ＰＭＯＳ−ＦＥＴより内部抵抗の小さいＮＭＯＳ−ＦＥＴを第３高電位側スイッチ素子とすることで、第３高電位側スイッチ素子の発熱を小さくすることができ、無駄なエネルギーの消費を抑えることができる。

前記第２高電位側スイッチ素子の高電位側端子は、前記直流電源より電圧が高い高電圧源に接続されていることで、第３高電位側スイッチ素子をオン駆動する第３オン駆動用抵抗に、直流電源の電圧より高い電圧を印加することができ、第３高電位側スイッチ素子にオン電圧を印加することができる。従って、コイルの高電位側が低電位側端子に接続されていることでハイサイドスイッチとなる第３高電位側スイッチ素子を、確実に開閉することができる。

前記高電圧源を、前記コイルの高電位側に接続されたスイッチ素子駆動用蓄電素子とすることで、コイルの逆起電力による高電圧を利用することができるので、新たに直流電源より高電圧の電源を用意する必要がない。

前記コイルの高電位側と前記直流電源との間、および前記コイルの高電位側と前記高電位側スイッチ部との間のそれぞれに、整流素子が設けられているため、直流電源からの電流と、逆起電力により高電圧になった蓄電素子からの電流とを切り替えることができる。

本発明は、信号生成部が、低電位側スイッチ部と高電位側スイッチ部とを同時にオフ状態としたりオン状態としたりする信号を出力することで、電磁石に磁界の発生と停止を繰り返させながら、コンデンサに蓄電したコイルの逆起電力を再利用することができるので、電気エネルギーの無駄が少ない電磁石駆動回路とすることができる。

本発明の実施の形態に係る電磁石駆動回路の構成を示す図である。 図１に示す電磁石駆動回路の低電位側スイッチ部と高電位側スイッチ部との回路例の図である。 図２に示す電磁石駆動回路の低電位側スイッチ部と高電位側スイッチ部とをオフ状態にしたときの動作を説明するための図である。 図３に示す電磁石駆動回路の低電位側スイッチ部と高電位側スイッチ部とをオン状態にしたときの電流の流れを説明するための図である。 図５に示す電磁石駆動回路の低電位側スイッチ部と高電位側スイッチ部とをオフ状態にしたときの電流の流れを説明するための図である。 図５に示す電磁石駆動回路の低電位側スイッチ部と高電位側スイッチ部とをオン状態にした直後の電流の流れを説明するための図である。 回転子の永久磁石が、円周上に取り付けられ、固定子のコイルと鉄心とによる電磁石が、円周上に個取り付けられた電動機を説明するための図である。

本発明の実施の形態に係る電磁石駆動回路を図面に基づいて説明する。
図１に示す電磁石駆動回路１０は、直流電源Ｐにより動作する。本実施の形態では、直流電源Ｐを１３０Ｖとしている。
直流電源Ｐは、整流素子の一例であるダイオードＤ１を介して、コイルＬの高電位側に接続されている。コイルＬの低電位側は、ダイオードＤ２を介して蓄電素子の一例であるコンデンサＣ１の高電位側が接続されている。コンデンサＣ１の低電位側は、グランドＧに接続されている。また、コイルＬの低電位側は、低電位側スイッチ部ＳＷ１が接続されている。コンデンサＣ１は、コイルＬに発生する逆起電力による高電圧を蓄電して、コイルＬを駆動するコイル駆動用蓄電素子として機能する。
低電位側スイッチ部ＳＷ１は、コイルＬの低電位側での接続を行うローサイドスイッチである。

コンデンサＣ１の高電位側とコイルＬの高電位側との間には、高電位側スイッチ部ＳＷ２が接続されているが、高電位側スイッチ部ＳＷ２は、ダイオードＤ３を介してコイルＬの高電位側に接続されている。
そして、電磁石駆動回路１０は、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との開閉を同時に指示する信号を出力する信号生成部Ｓを備えている。

ここで、低電位側スイッチ部ＳＷ１と、高電位側スイッチ部ＳＷ２とについて、図２に基づいて詳細に説明する。なお、図２においては、図１と同じ構成のものは同符号を付している。

低電位側スイッチ部ＳＷ１は、低電位側スイッチ素子としてのＮＭＯＳ−ＦＥＴ１１と、抵抗１１ａと、抵抗１１ｂとにより構成することができる。
ＮＭＯＳ−ＦＥＴ１１は、制御端子であるゲート端子が、抵抗１１ａを介して信号生成部Ｓの信号出力端子に接続され、高電位側端子であるドレイン端子がコイルＬの低電位側に接続され、低電位側端子であるソース端子がグランドＧに接続されている。また、抵抗１１ｂは、一端がＮＭＯＳ−ＦＥＴ１１のゲート端子に接続され、他端がグランドＧに接続されている。

抵抗１１ａは、ＮＭＯＳ−ＦＥＴ１１の動作安定用の抵抗である。抵抗１１ｂは、信号生成部Ｓの信号出力端子が開放となったときに電圧をグランドレベルに確定させるための接地抵抗である
抵抗１１ａと抵抗１１ｂとにより、信号生成部Ｓの信号電圧を分圧する抵抗分圧回路が構成され、ＮＭＯＳ−ＦＥＴ１１をオン状態とする低電位側スイッチ部ＳＷ１のためのオン駆動用抵抗として機能する。例えば、抵抗１１ａは１ｋΩ、抵抗１１ｂは１０ｋΩとすることができる。

高電位側スイッチ部ＳＷ２は、コイルＬとの高電位側でコンデンサＣ１との接続を行うハイサイドスイッチである。高電位側スイッチ部ＳＷ２は、第１高電位側スイッチ素子として機能するＮＭＯＳ−ＦＥＴ２１と、第２高電位側スイッチ素子として機能するＰＭＯＳ−ＦＥＴ２２と、第３高電位側スイッチ素子として機能するＮＭＯＳ−ＦＥＴ２３と、それぞれのＮＭＯＳ−ＦＥＴ２１〜２３をオン動作させたり、オフ動作させたりするための第１〜第３オン駆動用抵抗とを備えている。

ＮＭＯＳ−ＦＥＴ２１（第１高電位側スイッチ素子）は、信号生成部Ｓが抵抗２１ａを介して制御端子であるゲート端子に接続され、高電位側端子であるドレイン端子が、ＰＭＯＳ−ＦＥＴ２２の第２オン駆動用抵抗に接続され、低電位側端子であるソース端子がグランドＧに接続されている。また、抵抗２１ｂは、高電位側（一端）がＮＭＯＳ−ＦＥＴ２１のゲート端子に接続され、低電位側（他端）がグランドＧに接続されている。

安定動作用の抵抗２１ａと、電圧レベル確定用の抵抗２１ｂとにより、信号生成部Ｓの信号電圧を分圧する抵抗分圧回路が構成される。抵抗２１ａと抵抗２１ｂとは、ＮＭＯＳ−ＦＥＴ２１をオン状態とする第１高電位側スイッチ素子のための第１オン駆動用抵抗として機能する。例えば、抵抗２１ａは１ｋΩ、抵抗１１ｂは１０ｋΩとすることができる。

ＰＭＯＳ−ＦＥＴ２２（第２高電位側スイッチ素子）は、直流電源Ｐに接続された抵抗２２ａと、ＮＭＯＳ−ＦＥＴ２１のドレイン端子に接続された抵抗２２ｂとの接続点がゲート端子に接続され、高電位側端子であるソース端子が、ダイオードＤ４とコンデンサＣ２とに接続され、低電位側端子であるドレイン端子が、ＮＭＯＳ−ＦＥＴ２３の第３オン駆動用抵抗に接続されている。抵抗２２ｂは、高電位側（一端）がＰＭＯＳ−ＦＥＴ２２のゲート端子と抵抗２２ａとに接続され、他端がＮＭＯＳ−ＦＥＴ２１のドレイン端子に接続されている。抵抗２２ａは、高電位側（一端）がダイオードＤ４とコンデンサＣ２とに接続され、低電位側（他端）がＰＭＯＳ−ＦＥＴ２２のゲート端子と、抵抗２２ｂとに接続されている。

抵抗２２ａと、抵抗２２ｂとにより、コンデンサＣ２の蓄電された電圧を分圧する抵抗分圧回路が構成される。抵抗２２ａと抵抗２２ｂとは、ＰＭＯＳ−ＦＥＴ２２をオン状態とする第２高電位側スイッチ素子のための第２オン駆動用抵抗として機能する。例えば、抵抗１１ａは２２ｋΩ、抵抗１１ｂは１０ｋΩとすることができる。

ＮＭＯＳ−ＦＥＴ２３（第３高電位側スイッチ素子）は、ＰＭＯＳ−ＦＥＴ２２のドレイン端子に接続された抵抗２３ａと、グランドＧに接続された抵抗２３ｂとの接続点がゲート端子に接続され、コンデンサＣ１の高電位側がドレイン端子に接続され、ダイオードＤ３の高電位側（アノード）がソース端子に接続されている。

抵抗２３ａと、抵抗２３ｂとにより、ＰＭＯＳ−ＦＥＴ２２のドレイン端子の電圧を分圧する抵抗分圧回路が構成される。抵抗２３ａと、抵抗２３ｂとは、ＮＭＯＳ−ＦＥＴ２３をオン状態とする第３高電位側スイッチ素子のための第３オン駆動用抵抗として機能する。例えば、抵抗１１ａは１０ｋΩ、抵抗１１ｂは１００ｋΩとすることができる。

以上のように構成された本発明の実施の形態に係る電磁石駆動回路１０の動作および使用状態について、図面に基づいて説明する。
図３に示すように、直流電源Ｐから電源が供給され、信号生成部Ｓからの信号がオフを示す０Ｖの状態（オフ電圧）である場合には、抵抗１１ａに電流が流れないため、低電位側スイッチ部ＳＷ１であるＮＭＯＳ−ＦＥＴ１１はオフ状態である。
直流電源Ｐからの電流は、順方向のダイオードＤ１を介してコイルＬに電流が流れる。コイルＬに流れる電流は、低電位側スイッチ部ＳＷ１であるＮＭＯＳ−ＦＥＴ１１がオフ状態であるため、ダイオードＤ２を介してコンデンサＣ１に流れる。コンデンサＣ１の高電位側の電圧は、ダイオードＤ２の電圧降下分を無視すると、コイルＬの低電位側の電圧となるまで、コンデンサＣ１は蓄電される。コンデンサＣ１の電圧がコイルＬの低電位側の電圧となると、コイルＬに電流は流れなくなる。
コンデンサＣ１には蓄電されるが、高電位側スイッチ部ＳＷ２のＮＭＯＳ−ＦＥＴ２３がオフ状態であるため、コンデンサＣ１から、ダイオードＤ３およびコイルＬへは、電流は流れない。

また、コイルＬに流れる電流は、ダイオードＤ４を介してコンデンサＣ２に流れる。コンデンサＣ２の高電位側の電圧は、ダイオードＤ４の電圧降下分を無視すると、コイルＬの低電位側の電圧となるまで、コンデンサＣ２は蓄電される。

次に、信号生成部Ｓから、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との両方を同時にオン状態とするオン信号が出力されると、図４に示すように、このオン信号（例えば、５Ｖの信号）は、ＮＭＯＳ−ＦＥＴ１１のオン駆動用抵抗と、ＮＭＯＳ−ＦＥＴ２１の第１オン駆動用抵抗に同時に入力される。
ＮＭＯＳ−ＦＥＴ１１のオン駆動用抵抗に入力されたオン信号は、抵抗１１ａ，抵抗１１ｂとより抵抗分圧され、ＮＭＯＳ−ＦＥＴ１１のゲート端子にオン電圧が印加されて、ＮＭＯＳ−ＦＥＴ１１をオン状態とする。

また、ＮＭＯＳ−ＦＥＴ２１の第１オン駆動用抵抗に入力されたオン信号は、抵抗２１ａ，抵抗２１ｂとより抵抗分圧され、ＮＭＯＳ−ＦＥＴ２１のゲート端子にオン電圧が印加されて、ＮＭＯＳ−ＦＥＴ２１をオン状態とする。
ＮＭＯＳ−ＦＥＴ２１がオフ状態のときは、抵抗２２ａ，抵抗２２ｂに電流が流れないため、ＰＭＯＳ−ＦＥＴ２２のゲート端子はコンデンサＣ２の電圧、つまり、直流電源Ｐの電圧である。ＮＭＯＳ−ＦＥＴ２１がオン状態となると、第２オン駆動用抵抗（抵抗２２ａ，抵抗２２ｂ）にコンデンサＣ２からの電流が流れ、ＰＭＯＳ−ＦＥＴ２２のゲート端子の電圧が低下するが、抵抗２２ａと抵抗２２ｂとによる分圧比では、ＰＭＯＳ−ＦＥＴ２２のオン電圧とさせることができないため、ＰＭＯＳ−ＦＥＴ２２はオフ状態のままである。
ＰＭＯＳ−ＦＥＴ２２がオフ状態のままであるため、ＮＭＯＳ−ＦＥＴ２３の第３オン駆動用抵抗へ電流が流れず、ＮＭＯＳ−ＦＥＴ２３も、オフ状態のままである。

ＮＭＯＳ−ＦＥＴ１１がオン状態となることで、図４に示すように、直流電源ＰからダイオードＤ１を介して流れる電流は、コイルＬを流れ、ＮＭＯＳ−ＦＥＴ１１からグランドＧへ流れる。
コンデンサＣ１の高電位側の電圧と、直流電源Ｐとの電圧とは、同じか、または直流電源Ｐの電圧の方が高く、ＮＭＯＳ−ＦＥＴ２３がオフ状態であるため、ダイオードＤ１とダイオードＤ３の接続点においては、コンデンサＣ１からの電流はダイオードＤ３を介して流れず、直流電源Ｐからの電流がダイオードＤ１を介して流れる。

このようにして、信号生成部Ｓから、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との両方を同時にオン状態とするオン信号が出力され、オン状態となるのは低電位側スイッチ部ＳＷ１だけであるが、コイルＬが通電状態となり、電磁石（図示せず）から磁界が発生するので、回転子の永久磁石を後方の電磁石に反発させて、回転子を回転させることができる。

次に、信号生成部Ｓから、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との両方を同時にオフ状態とするオフ信号が出力されると、図５に示すように、このオフ信号は、ＮＭＯＳ−ＦＥＴ１１のオン駆動用抵抗と、ＮＭＯＳ−ＦＥＴ２１の第１オン駆動用抵抗に同時に入力される。
ＮＭＯＳ−ＦＥＴ１１のオン駆動用抵抗に入力されたオフ信号により、ＮＭＯＳ−ＦＥＴ１１はオフされ、ＮＭＯＳ−ＦＥＴ２１の第１オン駆動用抵抗に入力されたオフ信号により、ＮＭＯＳ−ＦＥＴ２１はオフ状態となり、ＰＭＯＳ−ＦＥＴ２２，ＮＭＯＳ−ＦＥＴ２３はオフ状態のままである。

ローサイドスイッチであるＮＭＯＳ−ＦＥＴ１１のオフ状態により、コイルＬの低電位側に、逆起電力による瞬間的な高電圧が発生するが、この高電圧による電流が、ダイオードＤ２を介してコンデンサＣ１に流れ、蓄電されると共に、ダイオードＤ４を介してコンデンサＣ２に蓄電される。

そして、逆起電力による電流がコンデンサＣ２に流れ込み蓄電されると、コンデンサＣ２は直流電源Ｐより高電圧状態となる。また、ＮＭＯＳ−ＦＥＴ１１がオフ状態であるため、直流電源Ｐからの電流は、コイルＬには電流が流れなくなり、コイルＬの電磁石による磁界の発生は停止する。

このようにして、信号生成部Ｓから、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との両方を同時にオフ状態とするオフ信号が出力されることで、コイルＬが非通電状態となり、電磁石（図示せず）から磁界の発生が停止するので、回転子の永久磁石を、回転方向側（前方）のコイルの鉄心に向かって吸引させることができる。

次に、信号生成部Ｓから、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との両方を同時にオン状態とするオン信号が出力されると、図６に示すように、このオン信号により、ＮＭＯＳ−ＦＥＴ１１と、ＮＭＯＳ−ＦＥＴ２１とが同時にオン状態となる。
ＮＭＯＳ−ＦＥＴ２１がオン状態となることで、逆起電力により高電圧状態となったコンデンサＣ２から第２オン駆動抵抗（抵抗２２ａ，抵抗２２ｂ）に電流が流れる。
抵抗２２ａに、直流電源Ｐより高電圧となったコンデンサＣ２から電圧が印加されることで、ＰＭＯＳ−ＦＥＴ２２のゲート端子にオン電圧が入力され、コンデンサＣ２からの電流が、ＰＭＯＳ−ＦＥＴ２２のソース端子からドレイン端子へ流れる。そして、電流は、ＰＭＯＳ−ＦＥＴ２２からＮＭＯＳ−ＦＥＴ２３の第３オン駆動用抵抗である抵抗２３ａおよび抵抗２３ｂに流れる。

ＰＭＯＳ−ＦＥＴ２２のソース端子からドレイン端子へ電流が流れることで、コンデンサＣ２の電圧が低下するが、抵抗２３ｂを高抵抗として電流量を制限すると共に、コイル駆動用蓄電素子であるコンデンサＣ１と、スイッチ素子駆動用蓄電素子であるコンデンサＣ２とを分けることで、長い期間、ＰＭＯＳ−ＦＥＴ２２のオン状態を確保することができる。

ＰＭＯＳ−ＦＥＴ２２は、逆起電力による高電圧により蓄電されたコンデンサＣ２からの電流が、ソース端子からドレイン端子に流れる。そのため、ＮＭＯＳ−ＦＥＴ２３をオン駆動する第３オン駆動用抵抗（抵抗２３ａ，抵抗２３ｂ）を介してＮＭＯＳ−ＦＥＴ２３のゲート端子に、直流電源Ｐの電圧より高い電圧を印加することができる。従って、直流電源ＰがダイオードＤ３を介してソース端子に接続されていることでハイサイドスイッチとなるＮＭＯＳ−ＦＥＴ２３を、確実に開閉することができる。
また、蓄電素子であるコンデンサＣ２を高電圧源とすることにより、新たに直流電源Ｐより高い電圧源を用意する必要がない。

ＰＭＯＳ−ＦＥＴ２２のドレイン端子の電圧が、抵抗２３ａ，抵抗２３ｂとより抵抗分圧されることで、ＮＭＯＳ−ＦＥＴ２３のゲート端子にオン電圧が印加されて、ＮＭＯＳ−ＦＥＴ２３がオン状態となる。

コンデンサＣ１が逆起電力により直流電源Ｐより高電圧で充電されているため、ＮＭＯＳ−ＦＥＴ２３がオン状態となると、直流電源ＰからダイオードＤ１を介して電流が流れるより先に、コンデンサＣ１から、ＮＭＯＳ−ＦＥＴ２３およびダイオードＤ３を介して、コイルＬに電流が流れる。この電流の流れは、コンデンサＣ１の電圧が低下して直流電源Ｐの電圧より低下するまで続く。

そして、コンデンサＣ１の電圧が低下して直流電源Ｐの電圧より低下すると、図４にて説明したように、直流電源ＰからダイオードＤ１を介してコイルＬへ流れ始める。そして、コイルＬに流れる電流は、コイルＬからＮＭＯＳ−ＦＥＴ１１を介してグランドＧへ流れる。
コイルＬの高電位側と直流電源Ｐとの間、およびコイルＬの高電位側とＮＭＯＳ−ＦＥＴ２３との間のそれぞれに、ダイオードＤ１，Ｄ３が設けられているため、直流電源Ｐからの電流と、逆起電力により高電圧になったコンデンサＣ１からの電流とを切り替えることができる。

このようにして、信号生成部Ｓから、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２との両方を同時にオン状態とするオン信号が出力されることで、コイルＬが通電状態となり、電磁石（図示せず）から磁界が発生するので、回転子の永久磁石を後方の電磁石に反発させて、回転子を回転させることができる。

以上のように、電磁石駆動回路１０によれば、信号生成部Ｓが、低電位側スイッチ部ＳＷ１と高電位側スイッチ部ＳＷ２とをオフ状態としたりオン状態としたりする信号を同時に出力することで、電磁石に磁界の発生と停止を繰り返させながら、コイルＬの逆起電力を再利用することができる。
従って、電磁石駆動回路１０は、コイルＬの逆起電力を再利用することで、電気エネルギーの無駄が少ない回路とすることができる。

また、第２高電位側スイッチ素子がＰＭＯＳ−ＦＥＴ２２により形成され、第３高電位側スイッチ素子がＮＭＯＳ−ＦＥＴ２３により形成されていることにより、ＮＭＯＳ−ＦＥＴ２３にコンデンサＣ１からの高電圧が印加され、コイルＬに電流を通電するためにＮＭＯＳ−ＦＥＴ２３に大電流が流れても、ＰＭＯＳ−ＦＥＴより内部抵抗の小さいＮＭＯＳ−ＦＥＴ２３をハイサイドスイッチである第３高電位側スイッチ素子とすることで、ＮＭＯＳ−ＦＥＴ２３の発熱を小さくすることができ、無駄なエネルギーの消費を抑えることができる。

なお、本実施の形態では、蓄電素子としてコンデンサを使用しているが、蓄電できるものであれば、他の素子としてもよい。また、整流素子は、ダイオードを使用しているが、一方向にのみに電流を流すものであれば、他の素子としてもよい。更に、ＮＭＯＳ−ＦＥＴとＰＭＯＳ−ＦＥＴは、それぞれ、ＰＭＯＳ−ＦＥＴとＮＭＯＳ−ＦＥＴに置き替え、オン駆動用抵抗もＰＭＯＳ−ＦＥＴとＮＭＯＳ−ＦＥＴにオン電圧が印加できるよう変更することも可能である。

本発明は、回転子の永久磁石が、円周上に取り付けられ、固定子のコイルと鉄心とによる電磁石が、円周上に個取り付けられた電動機を駆動する電磁石駆動回路に好適である。

１０ 電磁石駆動回路
１１ ＮＭＯＳ−ＦＥＴ
１１ａ，１１ｂ 抵抗
２１ ＮＭＯＳ−ＦＥＴ
２１ａ，２１ｂ 抵抗
２２ ＰＭＯＳ−ＦＥＴ
２２ａ，２２ｂ 抵抗
２３ ＮＭＯＳ−ＦＥＴ
２３ａ，２３ｂ 抵抗
Ｐ 直流電源
Ｌ コイル
ＳＷ１ 低電位側スイッチ部
ＳＷ２ 高電位側スイッチ部
Ｓ 信号生成部
Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード
Ｃ１，Ｃ２ コンデンサ
Ｇ グランド

Claims (6)

1. 直流電源が高電位側に接続された電磁石のコイルと、
   前記コイルの低電位側に接続された低電位側スイッチ部と、
   前記コイルの低電位側に接続されたコイル駆動用蓄電素子と、
   前記コイル駆動用蓄電素子と前記コイルの高電位側との間に接続された高電位側スイッチ部と、
   前記低電位側スイッチ部と前記高電位側スイッチ部との開閉を同時に指示する信号を出力する信号生成部とを備えた電磁石駆動回路。
2. 前記高電位側スイッチ部は、
   前記信号生成部が、第１オン駆動用抵抗を介して制御端子に接続された第１高電位側スイッチ素子と、
   前記第１高電位側スイッチ素子の高電位側端子が第２オン駆動用抵抗を介して制御端子に接続された第２高電位側スイッチ素子と、
   前記第２高電位側スイッチ素子の低電位側端子が第３オン駆動用抵抗を介して制御端子に接続され、前記コイル駆動用蓄電素子が高電位側端子に接続され、前記コイルの高電位側が低電位側端子に接続された第３高電位側スイッチ素子とを備えた請求項１記載の電磁石駆動回路。
3. 前記第２高電位側スイッチ素子は、ＰＭＯＳ−ＦＥＴにより形成され、
   前記第３高電位側スイッチ素子は、ＮＭＯＳ−ＦＥＴにより形成された請求項２記載の電磁石駆動回路。
4. 前記第２高電位側スイッチ素子の高電位側端子は、前記直流電源より電圧が高い高電圧源に接続されている請求項２または３記載の電磁石駆動回路。
5. 前記高電圧源は、前記コイルの高電位側に接続されたスイッチ素子駆動用蓄電素子である請求項４記載の電磁石駆動回路。
6. 前記コイルの高電位側と前記直流電源との間、および前記コイルの高電位側と前記高電位側スイッチ部との間のそれぞれに、整流素子が設けられている請求項１から５のいずれかの項に記載の電磁石駆動回路。

Images