JP2016019110A - 撮像装置、撮像システム及び撮像方法 - Google Patents

Abstract

【課題】 複数のセンサパネルに跨る画像を撮像する撮像装置において、撮像された画像内の画素値の差を低減すること。【解決手段】 各々が放射線又は光に応じた電荷を生成する変換部を有する複数の変換素子が配置された複数のセンサパネル１０６を有し、複数のセンサパネル１０６に跨る画像を撮像する撮像装置であって、複数のセンサパネル１０６における各々のセンサパネル１０６は、前記変換部の面積が等しくなるように構成され、前記複数のセンサパネル１０６間の境界を挟んで隣接する複数の前記変換素子から生成された電荷に基づいて画素データを生成し、前記画素データを含む画像データを生成するビニング部と、を有することを特徴とする撮像装置。【選択図】 図１

Description

本発明は、撮像装置、撮像装置システム及び撮像方法に関する。

近年、放射線叉は光を電荷に変換する変換素子を用いた放射線撮像装置が普及している。放射線撮像装置において複数のセンサパネルを二次元につなぎ合わせて構成された大面積の撮像領域を有する撮像装置がある。また、撮像装置において高フレームレート化や、感度向上、ノイズ低減等のため隣接する変換素子（画素）の出力を加算し平均値（加算平均値）を求め、この情報を出力する方式が提案されている。

特許文献１において、大面積の撮像領域を実現するために、半導体ウエハから光電変換素子を短冊状に切り出したセンサパネルを複数並べて配置する構造を有する放射線撮像装置が開示されている。そして、複数のセンサパネル間の境界を挟んで隣接する複数の画素の信号を加算して１画素の信号とする、いわゆるビニング処理を行う機能を有する撮像装置が開示されている。

特開２００２−０４４５２２号公報

しかしながら、特許文献１に記載された撮像装置は、センサパネルの境界に隣接する箇所に配置された変換素子の大きさがその他の箇所に配置された変換素子よりも小さい。そのため、ビニング処理を行う変換素子の組み合わせによっては、撮像された画像には複数のセンサパネル間で画素データの差が生じる。特に、複数のセンサパネル間の境界を挟んでビニング処理を行い画像を生成する場合に、センサパネル間での画素データの差が顕著になるという問題があった。

そこで、本発明は、複数のセンサパネルに跨る画像を撮像する撮像装置において、撮像された画像内の画素値の差を低減することを課題とする。

そこで、本発明の撮像装置は、各々が放射線又は光に応じた電荷を生成する変換部を有する複数の変換素子が配置された複数のセンサパネルを有し、前記複数のセンサパネルに跨る画像を撮像する撮像装置であって、前記複数のセンサパネルにおける各々のセンサパネルは、前記変換部の面積が等しくなるように構成され、前記複数のセンサパネル間の境界を挟んで隣接する複数の前記変換素子から生成された電荷に基づいて画素データを生成し、前記画素データを含む画像データを生成するビニング部と、を有することを特徴とする。

本発明によれば、複数のセンサパネルに跨る画像を撮像する撮像装置において、撮像された画像内の画素値の差を低減することができる。

第一の実施形態における放射線撮像システムを示すブロック図である。 第一の実施形態における画素を示す図である。 第一の実施形態におけるセンサパネルの構成を示す概略図である。 第一の実施形態におけるビニング部が行うビニング処理の流れを示すブロック図である。 第一の実施形態におけるビニング処理を施した画像データを示す図である。 第二の実施形態におけるセンサパネルの構成を示す概略図である。 第二の実施形態におけるビニング処理を施した画像データを示す図である。

［実施例１］
まず、図１を用いて放射線撮像システムの全体構成を説明する。図１は、本実施例を示す放射線撮像システムのブロック図の一例である。

放射線撮像システム１は、放射線撮像装置１００、画像処理およびシステム制御を行う処理部１０１、ディスプレイ等を含む表示部１０２、放射線制御部１０３、放射線を発生する放射線源１０４を有する。放射線撮影を行う際には、処理部１０１により、放射線撮像装置１００と放射線制御部１０３が同期制御され得る。被写体を透過した放射線（Ｘ線、α線、β線、γ線等）は放射線撮像装置１００によって検出され、処理部１０１等で所定の処理が行われた後、被写体の画像データが生成される。画像データは、表示部１０２に放射線画像として表示される。本実施例における放射線撮像システム１は、本発明における撮像システムに相当する。

次に、放射線撮像装置１００の全体構成を説明する。放射線撮像装置１００は、センサアレイ１０５と、制御部１０９を少なくとも含んで構成されている。そして、本実施例において、制御部１０９は、センサアレイ１０５において隣接する変換素子（画素）の出力を加算し平均値（加算平均）を求めるためのビニング部として機能する。センサアレイ１０５は、複数のセンサパネル１０６が行列状に配置されている。そして、センサパネル１０６には、各々が放射線又は光に応じた電荷を生成する変換部を有する複数の変換素子が配置されている。制御部１０９は、複数のセンサパネル間の境界を挟んで隣接する複数の変換素子から生成された電荷に基づく信号を加算平均し画素データを生成し、画素データを含む画像データを生成する機能を有する。放射線撮像装置１００は、複数のセンサパネル１０６から取得した画像データに基づいて１つの画像データを取得する。ここで、画素データとは、１つの画像データの１画素を構成するデータの画素値叉は輝度値を示す。画像データとは、１つの画像を構成するデータ群を示す。なお、本実施例における放射線撮像装置１００は、本発明における撮像装置に相当する。以下、放射線撮像装置１００の各部について詳述する。

センサアレイ１０５には、複数のセンサパネル１０６が、平面基台上（不図示）に行列状に配置（タイリング）されている。センサパネル１０６は、例えばシリコン半導体ウエハから矩形状に切り出された半導体基板が好適に用いられる。また、平面基台上で隣接するセンサパネル１０６は、センサパネル１０６間の境界を挟んで光電変換素子がセンサパネル１０６上と同じ間隔になるように配置されている。図１には、センサパネル１０６が１４列×２行の行方向及び列方向に行列状に配置された例を示しているが、これに限定されるものではない。配置され得るセンサパネル１０６の行方向の数及び列方向の数は任意に決定され得る。

各々のセンサパネル１０６は、放射線又は光に応じた電荷を生成する変換素子と変換素子からの信号をサンプルホールド（保持）するサンプルホールド回路（保持回路）とを有する画素が２次元状に複数配置されている。更に、センサパネル１０６の上には、放射線を光に変換するシンチレータ（不図示）が設けられ得る。当該シンチレータの放射線の入射側と逆側に複数の光電変換素子（不図示）が配置されている。光電変換素子には、例えば、ＭＩＳ型、ＰＩＮ型等の光電変換を行う変換素子が用いられる。これにより、照射された放射線量に応じて電気信号が得られる。すなわち、本実施例では、各光電変換素子とそれに対応するシンチレータとによって、放射線に応じた電荷を生成する変換素子が構成され得る。なお、当該変換素子は、放射線を直接電荷に変換するものであってもよい。

更に、センサパネル１０６の上辺部及び下辺部には、外部端子（不図示）が配されている。当該外部端子としては、例えば電極パッドが用いられる。センサパネル１０６は、外部端子を介してフライングリード式プリント配線板（不図示）で外部回路と接続される。

次に、センサパネル１０６と接続される外部回路について説明する。１３１から１３８はアナログマルチプレクサで、制御部１０９の制御信号により接続されたセンサパネル１０６の画素出力を選択し、それぞれ接続される差動増幅器１４１〜１４８に出力する。１５１〜１５８はＡＤ変換器で制御部１０９から出力される同期クロックに従い、それぞれ接続される差動増幅器１４１〜１４８のアナログ信号をデジタル化し、制御部１０９に出力する。なお、当該センサパネル１０６と当該外部回路の各構成はこれに限られるものではない。例えば、マルチプレクサを使用せずに、センサパネル、差動増幅器、ＡＤ変換器が１対１で接続されていてもよい。この場合、マルチプレクサは不要となるため、回路構成を簡易にすることができる。各センサパネル１０６から取得された画像データにはオフセット段差が生じ得る。オフセット段差とは、各センサパネル間の特性差や各センサパネルに接続される外部回路の特性差による画像データの差が含まれ得る。なお、当該特性差は、各センサパネル及び外部回路の製造誤差も含まれ得る。

制御部１０９はＡＤ変換器１５１〜１５８によりＡＤ変換されたブロックごとのデジタルデータを合成し、１つの画像データとして処理部１０１に転送する。

更に、制御部１０９は、処理部１０１と制御コマンドの通信、同期信号の通信、Ｍ×Ｎ（Ｍ，Ｎは１以上の整数）のビニング処理、処理部１０１への画像データの送信を行う。制御部１０９は、センサアレイ１０５の制御機能も有しており、センサアレイ１０５の駆動制御や撮影モード制御を行う。更に、制御部１０９は、変換素子から生成された電荷に基づく信号に基づくアナログデータをＡＤ変換したデジタルデータの信号を加算平均する。

制御部１０９と処理部１０１との間では、各種インターフェースを介して、制御コマンドないし制御信号および画像データの授受が行われる。処理部１０１は、制御用インターフェース１１０を介して、動作モードや各種パラメータなどの設定情報ないし撮影情報を制御部１０９に出力する。また、制御部１０９は、制御用インターフェース１１０を介して、放射線撮像装置１００の動作状態などの装置情報を処理部１０１に出力する。また、制御部１０９は、画像データインターフェース１１１を介して、放射線撮像装置１００で得られた画像データを処理部１０１に出力する。また、制御部１０９は、ＲＥＡＤＹ信号１１２を用いて、放射線撮像装置１００が撮影可能な状態になったことを処理部１０１に通知する。また、処理部１０１は、外部同期信号１１３を用いて、制御部１０９からのＲＥＡＤＹ信号１１２に応答して制御部１０９に、放射線の照射開始（曝射）のタイミングを通知する。また、制御部１０９は、曝射許可信号１１４がイネーブル状態の間に、放射線制御部１０３に制御信号を出力して放射線照射を開始させる。

次に図２を用いて、センサパネルに配置されている画素の具体的な構成の一例を説明する。図２はセンサパネルを構成する１個当たりの画素２０３の回路構成の一例を示す等価回路図である。図２に示すように、複数のセンサの夫々は、例えば、第１部分ｐｓ１と第２部分ｐｓ２と第３部分ｐｓ３とを含み得る。なお、各部分に構成されるトランジスタであるＭ１〜Ｍ１３は、制御部１０９によって導通の可否が制御され得る。

第１部分ｐｓ１は、フォトダイオードＰＤと、トランジスタＭ１〜Ｍ３と、フローティングディフュージョン容量ＣＦＤ（以下、ＦＤ容量ＣＦＤ）と、感度切り替え用の容量ＣＦＤ１とを有し得る。フォトダイオードＰＤは光電変換素子であり、放射線叉は光に応じた電荷を生成し得る。光電変換素子のうち光を受光し電荷を生成する面が変換部である。フォトダイオードＰＤは、照射された放射線に応じて前述のシンチレータで生じた光を電気信号に変換する。なお、フォトダイオードＰＤは、放射線を直接検出し電荷を生成し得るものであってもよい。そして、当該放射線叉は光に応じた量の電荷がフォトダイオードＰＤで発生し、発生した電荷量に応じたＦＤ容量ＣＦＤの電圧が第２部分ｐｓ２に出力される。また、感度切り替え用の容量ＣＦＤ１は、センサ２０２の放射線に対する感度を切り替えるために用いられ、トランジスタＭ１（スイッチ素子）を介してフォトダイオードＰＤに接続されている。制御部１０９が、ＷＩＤＥ信号を活性化することによってトランジスタＭ１が導通状態になり、ＦＤ容量ＣＦＤと容量ＣＦＤ１との合成容量の電圧が第２部分ｐｓ２に出力される。このように、センサ２０２では、容量ＣＦＤ１を用いるか否かで放射線に対する感度を変更している。また、トランジスタＭ２は、ＰＲＥＳ信号が活性化されることによってフォトダイオードＰＤの電荷を初期化し、第２部分ｐｓ２に出力される電圧をリセットする。なお、感度切り替え機能を有しない場合、Ｍ１およびＣＦＤ１はｐｓ１に含まれない。

第２部分ｐｓ２は、トランジスタＭ３〜Ｍ７とクランプ容量ＣＣＬと定電流源とを有し得る。トランジスタＭ３とトランジスタＭ４と定電流源（例えばカレントミラー構成のトランジスタ）とは電流経路を形成するように直列に接続されている。制御部１０９が、トランジスタＭ３のゲートに入力されるイネーブル信号ＥＮが活性化されることによって、第１部分ｐｓ１からの電圧を受けるトランジスタＭ４が動作状態となる。このようにしてソースフォロワ回路が形成され、第１部分ｐｓ１からの電圧に応じた電圧が出力される。その後段には、トランジスタＭ５〜７とクランプ容量ＣＣＬとで構成されたクランプ回路が設けられている。具体的には、クランプ容量ＣＣＬの一方の端子ｎ１が、第１部分ｐｓ１のトランジスタＭ３とトランジスタＭ４との間のノードに接続されており、他方の端子ｎ２が、クランプスイッチとして機能するトランジスタＭ５に接続されている。また、トランジスタＭ６とトランジスタＭ７と定電流源とは電流経路を形成するように直接に接続されており、当該他方の端子ｎ２は、トランジスタＭ７のゲートに接続されている。この構成により、第１部分ｐｓ１のフォトダイオードＰＤで生じるｋＴＣノイズ（いわゆるリセットノイズ）の影響が低減され得る。具体的には、前述のリセット時における第１部分ｐｓ１からの電圧に応じた電圧がクランプ容量ＣＣＬの端子ｎ１に入力される。また、クランプ信号ＰＣＬが活性化されることによりトランジスタＭ５が導通状態になり、クランプ電圧ＶＣＬがクランプ容量ＣＣＬの端子ｎ２に入力される。このようにして、端子ｎ２の電位をノイズ成分としてクランプし、その後のフォトダイオードＰＤでの電荷の発生および蓄積に伴う電圧の変化分を信号成分として出力する。また、イネーブル信号ＥＮはトランジスタＭ６のゲートにも入力され、イネーブル信号ＥＮが活性化されることによってトランジスタＭ７が動作状態となる。このようにしてソースフォロワ回路が形成され、トランジスタＭ７のゲート電圧に応じた電圧が第３部分ｐｓ３に出力される。

第３部分ｐｓ３は、サンプルホールド回路を含んで構成されている。第３部分ｐｓ３は、トランジスタＭ８、Ｍ１０、Ｍ１１、Ｍ１３と、アナログスイッチＳＷ９、ＳＷ１２と、容量ＣＳおよびＣＮとを有し得る。第３部分ｐｓ３は、本発明における保持部に相当する。保持部は、信号保持部と、基準信号部を有する。信号保持部は、光電変換素子で発生した電荷の量に応じた信号を保持する機能を有する。具体的には、Ｍ８、Ｍ１０、ＳＷ９、容量ＣＳを有する。基準信号部は、発生した電荷の量の基準となる基準信号を保持する機能を有する。具体的には、Ｍ９、Ｍ１１、ＳＷ１２、容量ＣＮを有する。

トランジスタＭ８と容量ＣＳとはサンプルホールド回路を形成しており、第２部分ｐｓ２からの出力値を保持する信号保持部として機能する。まず、信号保持部で信号が保持される動作について説明する。具体的には、制御部１０９が、制御信号ＴＳ１を用いてトランジスタＭ８の状態（導通状態または非導通状態）を切り替えることにより、第２部分ｐｓ２から得られる信号（光成分にしたがう信号）を容量ＣＳに保持し、即ち、サンプリングを行う。また、トランジスタＭ１０は、そのソースフォロワ動作によってアンプとして機能し、これによって当該信号は増幅される。当該増幅された信号は、制御信号ＶＳＲを用いてアナログスイッチＳＷ９を導通状態にすることより、端子Ｓから出力される。次に、基準保持部により、基準信号が保持される動作について説明する。同様に、トランジスタＭ１１およびＭ１３とアナログスイッチＳＷ１２と容量ＣＮとは、基準信号が保持され得る。

次に図３を用いて、センサパネルの構成について説明する。図３は、第一の実施形態におけるセンサパネルの構成を示す概略図である。図３において、センサパネル１０６は、基板の一辺に電極が配置される電極パッド２０２と、ｍ×ｎ個の光電変換素子２０３を有する画素が行列状に配列された撮像領域から構成されている。センサパネル１０６内の各々の光電変換素子２０３は、光を受光し電荷を生成する変換部の面積が等しくなるように構成されている。センサパネル１０６内で、変換素子の面積が等しくなるように構成されている。ここで、「面積が等しくなるように構成」とは、厳密に全く同じ面積である構成のみを意味するものに限定されるものではない。例えば、同じ面積で設計されているが、製造時における誤差等により厳密には僅かな誤差があっても、実質的に同じ面積な状態を示す。このため、変化素子の感度差が少なくなり、撮像された画像内の画素データの差が低減される。

光電変換素子２０３は、各々のセンサパネル１０６の内部で行列状に所定の間隔で配置され、且つ隣接するセンサパネル１０６間の端部に配置されている。そして、センサパネル１０６がギャップδで行列状に並べられている。隣接する各光電変換素子２０３の画素２０４の重心は略等しく所定の間隔で配置されている。ここで、「略等しく所定の間隔」は、上述した「面積が等しくなるように構成」と同様に厳密に全く同じ間隔である構成のみを意味するものに限定されるものではない。

一例として、画素２０４の面積における光電変換素子２０３の面積が占める割合は２５％程度であり、ギャップは２０［μｍ］であり、画素２０４の重心間の間隔ｎを１６０［μｍ］とすることができる。光電変換素子２０３の面積と画素２０４の面積を好ましい比率にすることで感度を確保しつつ、画素２０４への画素回路の配置スペースを広くすることができる。さらに、画素回路の配線間の間隔を確保できるため、配線間のクロストークやアーチファクトの発生を抑制し得る。当該回路には、例えば、図２を用いて上述した種々の回路が含まれ得る。画素（変換素子）の重心間の間隔を規定し、センサパネル間のギャップを略等しく所定の間隔で配置した。このため、センサパネル１０６を跨いだ画素群２０５でビニング処理を施した場合に、センサパネル１０６間の距離の不均一による画像の歪みを低減することができる。

次に図４を用いて、制御部１０９が行うビニング処理の流れを示すブロック図である。以下では、２つのセンサパネル１０６についてビニング処理を行う場合を例に説明する。制御部１０９はビニング部として、第一の受信バッファ部３０１及び第二の受信バッファ部３０２と、第一の演算部３０３及び第二の演算部３０４と、送信バッファ部を少なくとも有している。

３０１はセンサパネルＡ（不図示）から読み出され、ＡＤ変換されたデジタルデータＡを受信しライン単位で一時保存するための第一の受信バッファ部である。ここで、センサパネルＡは、複数のセンサパネルのうちの１つのセンサパネルを示す。３０２はセンサパネルＡとは異なるセンサパネルＢから読み出されＡＤ変換されたデジタルデータＢを受信しライン単位で一時保存するための第二の受信バッファ部である。ここで、センサパネルＢは、複数のセンサパネルのうちのセンサパネルＡとは異なる１つのセンサパネルを示す。

制御部１０９は、２枚のセンサパネルＡ，Ｂから同時にデジタルデータを読み出すように制御し得る。そして、各々のセンサパネル１０６のデジタルデータＡ，デジタルデータＢは、同時に第一の受信バッファ部３０１、第二の受信バッファ部３０２にそれぞれ格納されるように制御される。

第一の演算部３０３は、第一の受信バッファ部３０１と第二の受信バッファ部３０２から順次データを取り出す。次に、センサパネルＡから取得したデータのうちセンサパネルＢに跨らない部分のビニング処理と、センサパネルＡとセンサパネルＢとを跨る境界のデータのビニング処理を施す。２枚のセンサパネルを跨いでビニング処理をするために、第一の演算部３０３は、センサパネルＡおよびセンサパネルＢの各データのうち最もセンサパネルＢに近接した行叉は列にあたるデータを取得してビニング処理を行う。具体的には、第一の演算部３０３は、第一の受信バッファ部３０１から第一のセンサパネルＡのラインの終端データとセンサパネルＢのラインの先頭データを取得してビニング処理を行う。

そして、第二の演算部３０４は、センサパネルＡに跨らない部分のビニング処理を行う。具体的には、第二の演算部３０４は、第二の受信バッファ部３０２からセンサパネルＢのラインの先頭データ以外のデータを取り出しビニング処理を施す。

送信バッファ部３０５は、第一の演算部３０３、第二の演算部３０４により生成されたデータを画素順に配置することで、送信用の画像データを作成し処理部（図４中不図示）へ出力する。

図５を用いて、第一の実施形態におけるビニング処理を行った画像データについて説明する。図５（ａ）は、ビニング処理を行う前の画像データを示す図である。センサパネルから取得された画像データ４０１のうち１つの画素データ４０３を２×２の行列状に組み合わせた画素データ群が画素データ群４０２である。図５（ａ）に示すように、２枚のセンサパネルから取得された画像データ４０１毎に画素データ４０３の差が発生し得る。

図５（ｂ）は、図５（ａ）に示す画像データに対して、画素データのセンサパネルの境界を跨いだ２×２画素に対して、ビニング処理を行った画像データを示す。図５（ｂ）に示すように、画素データ群４０２とその他の画素データの濃度の差が図５（ａ）と比較して低減されている。そのため、センサパネル毎の画素データのつなぎ目による画素値の差が低減され得る。

なお、本実施例では、横方向に２つのセンサパネル１０６を配置した場合のビニング処理について説明しているがこの限りではない。複数のセンサパネル１０６のデータにおいても同様に処理することができる。

また、ビニングを２×２の行列状に組み合わせた画素データで行うものとして説明したが、これに限定されるものではない。Ｍ×Ｎ（Ｍ、Ｎは３以上の整数）の行列状に組み合わせた画素データでも同様の効果を得られる。

以上により、本実施形態の撮像装置は、ビニング部により複数のセンサパネル間の境界を挟んで隣接する行方向又は列方向に配置された２以上のセンサパネルの間の境界を挟んで隣接する変換素子から生成された信号を加算平均し得る。そのため、複数のセンサパネルを行列状に配置する撮像装置において、センサパネル間の画素値の差を低減することができる。本実施形態の撮像装置は、変換素子は、各々のセンサパネルの内部で行列状に所定の間隔で配置され、且つ隣接するセンサパネル間の端部に配置された前記変換素子が前記所定の間隔で配置されている。そのため、画素間距離に起因する画像の歪みが低減される。

以上、第一の実施形態により、複数のセンサパネルに跨る画像を撮像する撮像装置において、撮像された画像内の画素値の差を低減することができる。

［実施例２］
図６及び図７を用いて第二の実施形態について説明する。第一の実施形態とは、行方向及び列方向で隣接したセンサパネルの間の信号を加算平均する点で異なる。以下詳細に説明する。第一の実施形態と同様の箇所については説明を省略する。

図６は、センサパネル５０１を２列×２行の行列状に配置した場合のセンサアレイの構成を示す。センサパネル５０１の上側列は電極パッド５０２を上に、下側列は電極バッド５０２を下にして張り合わされる。また、センサパネル５０１の左右両側の画素、及び、電極パッド５０２の反対側の画素は、基板間ギャップδで配置した場合に、隣接する画素２０４の重心の間隔ｎが等間隔に並んでいる。したがって、センサパネル５０１を縦横に跨いでビニング処理を施しても、画素間距離の不均一による画像データの歪みを低減することができる。

図７を用いて、４つのセンサパネルの境界を跨いでビニング処理を行った画像データについて説明する。図７は、第一の実施形態におけるビニング処理を施した画像データを示す図である。図７（ａ）は、ビニング処理を行う前の画像データを示す図である。センサパネルの画像データ６０１のうち１つの画素データ６０３を２×２の行列状に組み合わせた画素データ群が画素データ群６０５である。図７（ｂ）は、図７（ａ）に示す画像データに対して、４枚分のセンサパネルの境界を跨いで、ビニング処理を行った画像データを示す。図７（ｂ）に示すように、画素データ群６０５とその他の画素データの濃度の差が図７（ａ）と比較して低減されている。図７（ｂ）に示すように、ビニング部は、センサパネル毎のオフセット段差によるつなぎ目を目立たなくすることができる。なお、本実施例では、センサパネルを２列×２行の行列状に４枚張り合わせた構成について説明したがこれに限定されるものではない。

以上により、本実施形態の撮像装置は、ビニング部により複数のセンサパネル間で隣接する行方向及び列方向に配置された３以上のセンサパネルの間の境界を挟んで隣接する変換素子から生成された信号を加算平均し得る。そのため、複数のセンサパネルを行列状に配置する撮像装置において、センサパネル間の画素値の差を低減することができる。

以上、第二の実施形態により、複数のセンサパネルに跨る画像を撮像する撮像装置において、撮像された画像内の画素値の差を低減することができる。

なお、本発明の実施例は、コンピュータや制御コンピュータがプログラム（コンピュータプログラム）を実行することによって実現することもできる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータが読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施例として適用することができる。また、上記のプログラムも本発明の実施例として適用することができる。上記のプログラム、記録媒体、伝送媒体およびプログラムプロダクトは、本発明の範疇に含まれる。また、実施例から容易に想像可能な組み合わせによる発明も本発明の範疇に含まれる。

以上、本発明を実施例に基づいて詳述してきたが、本発明はこれらの特定の実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明の範疇に含まれる。さらに、上述した実施例は本発明の一実施の形態を示すものにすぎず、上述した実施例から容易に想像可能な発明も本発明の範疇に含まれる。

１００ 放射線撮像装置
１０５ センサアレイ
１０６ センサパネル
１０９ 制御部

Claims (10)

1. 各々が放射線又は光に応じた電荷を生成する変換部を有する複数の変換素子が配置された複数のセンサパネルを有し、前記複数のセンサパネルに跨る画像を撮像する撮像装置であって、
   前記複数のセンサパネルにおける各々のセンサパネルは、前記変換部の面積が等しくなるように構成され、
   前記複数のセンサパネル間の境界を挟んで隣接する複数の前記変換素子から生成された電荷に基づいて画素データを生成し、前記画素データを含む画像データを生成するビニング部と、
   を有することを特徴とする撮像装置。
2. 前記画素データは、前記変換素子から生成された電荷に基づくアナログデータをデジタルデータに変換したデータであることを特徴とする請求項１に記載の撮像装置。
3. 前記各々のセンサパネルは、前記複数の変換素子が行列状に所定の間隔で配置され、且つ前記複数のセンサパネル間の境界を挟んで隣接する複数の変換素子が前記所定の間隔で配置されていることを特徴とする請求項１叉は２に記載の撮像装置。
4. 前記ビニング部は、行方向又は列方向に隣接して配置された複数のセンサパネル間の境界を挟んで隣接する複数の変換素子から生成された電荷に基づく信号を加算平均して画素データを生成する特徴とする請求項１から３のいずれか１項に記載の撮像装置。
5. 前記ビニング部は、行方向及び列方向に隣接して配置された複数のセンサパネル間の境界を挟んで隣接する複数の変換素子から生成された電荷に基づく信号を加算平均して画素データを生成することを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
6. 前記複数のセンサパネルにおける各々のセンサパネルは、前記変換素子を有する画素を複数有し、
   前記画素の夫々は、変換素子からの信号を保持する保持回路を有することを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
7. 前記ビニング部は、複数のセンサパネルに跨る画素データを生成する第一の演算部と、複数のセンサパネルに跨らない範囲の画素データを生成する第二の演算部を有することを特徴とする請求項１から６のいずれか１項に記載の撮像装置。
8. 請求項１から７のいずれかの撮像装置と、
   前記撮像装置から取得した画像データを処理する処理部と、
   を有することを特徴とする撮像システム。
9. 各々が放射線又は光に応じた電荷を生成する変換素子を含む複数のセンサパネルが行列状に配置され、前記変換素子から生成された電荷に基づいて画素データを生成するビニング部を有する撮像装置の撮像方法であって、
   前記複数のセンサパネル間で隣接する複数の変換素子から生成された電荷に基づいて画素データを生成する第一の工程と、
   前記第一の工程で加算された画素データに基づいて画像データを生成する第二の工程と、
   を有することを特徴とする撮像方法。
10. 請求項９に記載の撮像方法をコンピュータに実行させるためのコンピュータプログラム。

Images