[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
発明者らは、高い耐圧を維持しつつ、順方向抵抗を低減可能な炭化珪素半導体装置を実現するための方策について鋭意研究の結果、以下の知見を得て本発明を見出した。
まず、発明者らは、炭化珪素の面方位と、面を構成する元素に注目した。結晶学上、炭化珪素の面方位と、各面方位における炭素および珪素の比率は、理論的に計算できる。この各面方位における炭素および珪素の比率を、発明者らは、炭化珪素のエッチングレートを実測することにより実験的に求めた。図5を参照して、破線で示すグラフは、各面方位における炭化珪素のエッチングレートの実測値を示している。珪素は炭素よりも化学的な反応性が低い。そのため、珪素の比率が高い面方位の面ではエッチングレートが低くなり、炭素の比率が高い面方位の面ではエッチングレートが高くなる。C面からのオフ角が90°の面は、(11−20)面である。C面からのオフ角が90°の面において、珪素の比率は、炭素の比率と等しい。図5において破線で示すエッチングレートの実測値から、C面からのオフ角が90°である面におけるエッチングレートと同じエッチングレートを有する面は、C面からのオフ角が約38°の面であることが分かった。つまり、C面からのオフ角が約38°より大きく90°より小さい範囲における面は、珪素の比率が炭素の比率よりも高いことが分かった。反対に、C面からのオフ角が0°以上約38°未満の範囲における面は、珪素の比率が炭素の比率よりも低いことが分かった。
次に、発明者は、炭化珪素のエッチングレートの実測値に基づいて、炭化珪素が含むアクセプタ濃度を理論的に計算した。以下において、炭化珪素のエッチングレートの実測値から炭化珪素が含むアクセプタ濃度を計算する方法について説明する。
炭素面と比較して、珪素面は、アルミニウムまたはホウ素などのp型不純物を取り込みやすい性質を有する。周囲が炭素で囲まれている珪素原子の位置には、p型不純物が入り込みやすい。占有されていない珪素原子の位置にp型不純物が入り込むことによりp型不純物はアクセプタとして機能する。反対に、珪素面と比較して、炭素面は、窒素またはリンなどのn型不純物を取り込みやすい性質を有する。周囲が珪素で囲まれている炭素原子の位置には、n型不純物が入り込みやすい。占有されていない炭素原子の位置にn型不純物が入り込むことによりn型不純物はドナーとして機能する。それゆえ、珪素の比率が炭素の比率よりも高い面上に形成される炭化珪素エピタキシャル領域は、アクセプタ濃度が高くなり、珪素の比率が炭素の比率よりも低い面上に形成される炭化珪素エピタキシャル領域は、アクセプタ濃度が低くなると考えられる。つまり、珪素の比率が高い面は、エッチングレートが低く、かつアクセプタ濃度が高い。反対に、炭素の比率が高い面は、エッチングレートが高く、かつアクセプタ濃度が低い。以上の考え方に基づいて、エッチングレートのグラフを、最大値が最小値となりかつ最小値が最大値となるように横軸を対称軸として反転させることにより、アクセプタ濃度を理論計算により求めた。
図5を参照して、実線で示すグラフは、各面方位における炭化珪素が含むアクセプタ濃度の計算値を示している。
アクセプタ濃度の計算値から、C面からのオフ角が約60°付近において、p型エピタキシャル領域のアクセプタ濃度は極大値を示し、C面からのオフ角が約112°付近において、p型エピタキシャル領域のアクセプタ濃度は極小値を示すことが分かった。またC面から約38°よりも大きく90°未満オフした面上に形成されたp型エピタキシャル領域のアクセプタ濃度は、C面から90°オフした面上に形成されたp型エピタキシャル領域のアクセプタ濃度よりも高くなることが分かった。発明者らは、アクセプタ濃度の計算値から、p型エピタキシャル領域のアクセプタ濃度の最適な範囲は、C面からのオフ角が40°以上70°以下であることを見出した。
(1)本発明の一態様に係る炭化珪素半導体装置は、n型エピタキシャル領域3と、p型エピタキシャル領域4と、半導体層2と、第1電極16と、第2電極20とを備えている。n型エピタキシャル領域3は、第1の主面3aと、第1の主面3aと反対側の第2の主面3bとを有し、第1の主面3aに連接する側面と、側面と連接する底部とを有するトレンチが設けられ、かつ炭化珪素からなる。p型エピタキシャル領域4は、トレンチの側面および底部の各々においてn型エピタキシャル領域3に接し、かつ炭化珪素からなる。半導体層2は、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の双方を覆う。第1電極16は、半導体層2上に設けられている。第2電極20は、n型エピタキシャル領域3の第2の主面3b側に設けられている。n型エピタキシャル領域3の第1の主面3aは、炭素面または炭素面から8°以下オフした面である。トレンチの側面は、炭素面から40°以上70°以下オフした面である。
上記(1)に係る炭化珪素半導体装置によれば、n型エピタキシャル領域3の第1の主面3aに形成されるトレンチTRの側面SSを、炭素面から40°以上70°以下オフした面とし、当該側面SS上にp型エピタキシャル領域4を形成することにより、当該側面SS上のp型エピタキシャル領域4のp型不純物の濃度を、トレンチTRの側面SSが炭素面または珪素面から90°オフした面上に形成したp型エピタキシャル領域4のp型不純物の濃度よりも高くすることができる。p型エピタキシャル領域4のp型不純物の濃度を高くすることで、p型エピタキシャル領域4と接するn型エピタキシャル領域3のn型不純物の濃度を高くすることが可能である。そのため、電流経路となるn型エピタキシャル領域3のn型不純物の濃度が高くなるので、炭化珪素半導体装置1の順方向抵抗を低減することができる。結果として、p型エピタキシャル領域4とn型エピタキシャル領域3とで形成されるスーパージャンクション構造で炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
(2)上記(1)に係る炭化珪素半導体装置において好ましくは、p型エピタキシャル領域4は、トレンチの底部においてn型エピタキシャル領域3に接する第1p型領域4cと、トレンチの側面においてn型エピタキシャル領域3に接する第2p型領域4dとを含む。第2p型領域4dは、第1p型領域4cよりも高い不純物濃度を有する。これにより、第2p型領域4dの不純物濃度は高くなり順方向抵抗を低減することができ、低損失な半導体装置になる。
(3)上記(2)に係る炭化珪素半導体装置において好ましくは、第2p型領域4dの不純物濃度は、5×1015cm-3以上1×1018cm-3以下である。第2p型領域4dの不純物濃度を5×1015cm-3以上とすることにより、順方向抵抗を低減することができる。また第2p型領域4dの不純物濃度を1×1018cm-3以下とすることにより、高い耐電圧を維持することができる。
(4)上記(1)〜(3)のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層2に接するp型エピタキシャル領域4の表面は、n型エピタキシャル領域3の第1の主面3aが延在する方向に沿って形成されている。これにより、スイッチング領域を確保することができる。
(5)上記(1)〜(4)のいずれかに係る炭化珪素半導体装置において好ましくは、トレンチの側面は、n型エピタキシャル領域3の第2の主面3bに垂直な方向において第1の主面3aから0.2μm以内の第1側面部SS1と、n型エピタキシャル領域3の第2の主面3bに垂直な方向においてトレンチの底部から0.2μm以内の第2側面部SS2と、第1側面部SS1と第2側面部SS2とを繋ぐ第3側面部SS3とを有する。第3側面部SS3における面方位のばらつきは3°以内である。これにより、電界の集中を緩和することができる。
(6)上記(1)〜(5)のいずれかに係る炭化珪素半導体装置において好ましくは、ゲート絶縁膜15をさらに備える。半導体層2は、n型エピタキシャル領域3の第1の主面3aと、p型エピタキシャル領域4とに接し、n型を有するドリフト領域12と、ドリフト領域12に接し、かつp型を有するベース領域13と、ベース領域13によってドリフト領域12から隔てられ、かつn型を有するソース領域14とを含む。ゲート絶縁膜15は、ドリフト領域12と、ベース領域13と、ソース領域14とに接する。第1電極16は、ソース領域14と接している。これにより、ゲート絶縁膜15を備える炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
(7)上記(6)に係る炭化珪素半導体装置において好ましくは、半導体層2の表面には、ソース領域14およびベース領域13の双方を貫通し、ドリフト領域12に至るゲートトレンチGTが設けられている。ゲート絶縁膜15は、ゲートトレンチの側面においてソース領域14と、ベース領域13とに接し、かつゲートトレンチの底部においてドリフト領域12と接している。これにより、ゲートトレンチGTを有する炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
(8)上記(1)〜(5)のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層2の導電型はp型である。第1電極16は、半導体層2とオーミック接合している。これにより、第1電極16が半導体層2とオーミック接合している炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
(9)上記(1)〜(5)のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層2の導電型はn型である。第1電極16は、半導体層2とショットキー接合している。これにより、第1電極16が半導体層2とショットキー接合している炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
(10)上記(1)〜(5)のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層2は、n型エピタキシャル領域3の第1の主面3aと、p型エピタキシャル領域4とに接し、n型を有するドリフト領域12と、ドリフト領域12に接し、かつp型を有するベース領域13と、ベース領域13によってドリフト領域12から隔てられ、かつn型を有するエミッタ領域14とを含んでいる。炭化珪素半導体装置はさらに、n型エピタキシャル領域3の第2の主面3bと接し、かつp型を有するコレクタ領域19と、ドリフト領域12と、ベース領域13と、エミッタ領域14とに接するゲート絶縁膜15とを備えている。第1電極16は、エミッタ領域14と接しており、かつ第2電極20は、コレクタ領域19と接している。これにより、エミッタ領域14およびコレクタ領域19を備える炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
(11)本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第1の主面3aと、第1の主面3aと反対側の第2の主面3bとを有し、かつ炭化珪素からなるn型エピタキシャル領域3が形成される。n型エピタキシャル領域3の第1の主面3aに、第1の主面3aに連接する側面と、側面と連接する底部とを有するトレンチが形成される。トレンチの側面および底部の双方においてn型エピタキシャル領域3に接し、かつ炭化珪素からなるp型エピタキシャル領域4が形成される。n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の双方を覆う半導体層2が形成される。半導体層2に接する第1電極16が形成される。n型エピタキシャル領域3の第2の主面3b側に第2電極20が形成される。n型エピタキシャル領域3の第1の主面3aは、炭素面または炭素面から8°以下オフした面である。トレンチの側面は、炭素面から40°以上70°以下オフした面である。
上記(11)に係る炭化珪素半導体装置の製造方法によれば、n型エピタキシャル領域3の第1の主面3aに形成されるトレンチTRの側面SSを、炭素面から40°以上70°以下オフした面とし、当該側面SS上にp型エピタキシャル領域4を形成することにより、当該側面SS上のp型エピタキシャル領域4のp型不純物の濃度を、トレンチTRの側面SSが炭素面または珪素面から90°オフした面上に形成したp型エピタキシャル領域4のp型不純物の濃度よりも高くすることができる。p型エピタキシャル領域4のp型不純物の濃度を高くすることで、p型エピタキシャル領域4と接するn型エピタキシャル領域3のn型不純物の濃度を高くすることが可能である。そのため、電流経路となるn型エピタキシャル領域3のn型不純物の濃度が高くなるので、炭化珪素半導体装置1の順方向抵抗を低減することができる。結果として、p型エピタキシャル領域4とn型エピタキシャル領域3とで形成されるスーパージャンクション構造で炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
(12)上記(11)に係る炭化珪素半導体装置の製造方法において好ましくは、トレンチを形成する工程は、塩素および臭素の少なくともいずれかを含む雰囲気中でn型エピタキシャル領域3が熱エッチングされることにより行われる。これにより、効果的にトレンチTRを形成することができる。
(13)上記(12)に係る炭化珪素半導体装置の製造方法において好ましくは、熱エッチングの温度は、700℃以上1300℃以下である。熱エッチングの温度が700℃未満の場合、エッチングレートが遅いためプロセス時間が長くなる。一方、熱エッチングの温度が1300℃よりも高い場合、エッチングレートが速すぎるため、トレンチTRの形状を精度よく制御することが困難となる。熱エッチングの温度を700℃以上1300℃以下とすることにより、プロセス時間を短縮しつつトレンチTRの形状を精度よく制御することができる。
(14)上記(11)〜(13)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、p型エピタキシャル領域4を形成する工程は、ドーパントとして機能するアルミニウムまたはホウ素を含む原料を用いて行われる。これにより、高い不純物濃度を有するp型エピタキシャル領域4を形成することができる。
(15)上記(11)〜(14)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、p型エピタキシャル領域4を形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3aにカーボンマスク33を形成する工程と、カーボンマスク上に位置する第1部分と、トレンチの側面と、トレンチの底部とに接する第2部分とを含むp型エピタキシャル領域4を形成する工程と、p型エピタキシャル領域4の第2部分を残しつつ、カーボンマスク上のp型エピタキシャル領域4の第1部分を除去する工程とを含む。これにより、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々を効果的に平坦化することができる。
(16)上記(15)に係る炭化珪素半導体装置の製造方法において好ましくは、カーボンマスクを形成する工程は、n型エピタキシャル領域3の第1の主面3a上にレジスト領域を形成する工程と、レジスト領域を炭化させる工程とを有する。これにより、効率的にカーボンマスク33を形成することができる。
(17)上記(15)に係る炭化珪素半導体装置の製造方法において好ましくは、カーボンマスクを形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3a上における珪素を選択的にエッチングして炭素を残すことにより行われる。これにより、効率的にカーボンマスク33を形成することができる。
(18)上記(11)〜(14)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、p型エピタキシャル領域4を形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3aと、トレンチの側面と、トレンチの底部とに接するp型エピタキシャル領域4を形成する工程と、トレンチの側面および底部の各々に接するp型エピタキシャル領域4の部分を残しつつ、第1の主面3aが露出するまでp型エピタキシャル領域4に対して化学的機械研磨が行われる工程とを含む。これにより、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々を効果的に平坦化することができる。
(19)上記(11)〜(14)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、p型エピタキシャル領域4を形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3aと、トレンチの側面と、トレンチの底部とに接するp型エピタキシャル領域4を形成する工程と、p型エピタキシャル領域4の表面全体にマスク層32を形成する工程と、p型エピタキシャル領域4の表面の一部が露出するまでマスク層32をエッチングする工程と、p型エピタキシャル領域4の表面に残ったマスク層32を用いて第1の主面3aが露出するまでp型エピタキシャル領域4をエッチングする工程と、p型エピタキシャル領域4をエッチングした後、マスク層32を除去する工程とを含む。これにより、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々を効果的に平坦化することができる。
(20)上記(11)〜(19)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、p型エピタキシャル領域4は、トレンチの底部においてn型エピタキシャル領域3に接する第1p型領域4cと、トレンチの側面においてn型エピタキシャル領域3に接する第2p型領域4dとを含む。第2p型領域4dは、第1p型領域4cよりも高い不純物濃度を有する。これにより、第2p型領域4dと接するn型エピタキシャル領域3の部分の不純物濃度を高くすることができる。
[本発明の実施形態の詳細]
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
(実施の形態1)
まず、本発明の実施の形態1に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。
図1を参照して、実施の形態1に係るMOSFET1は、炭化珪素基板10と、ゲート絶縁膜15と、ゲート電極27と、層間絶縁膜21と、ソース電極16(第1電極)と、ドレイン電極20(第2電極)とを主に有する。炭化珪素基板10は、第3の主面10aと、第3の主面10aと反対側の第4の主面10bとを有する。炭化珪素基板10は、第4の主面10bを構成する炭化珪素単結晶基板11と、炭化珪素単結晶基板11上に設けられたスーパージャンクション構造5と、スーパージャンクション構造5上に設けられた半導体層2とを主に有する。炭化珪素単結晶は、たとえば六方晶炭化珪素からなり、好ましくはポリタイプ4Hを有する。炭化珪素単結晶基板11は、たとえば窒素などの不純物を有しており、n型を有する。炭化珪素基板10の第3の主面10aは、たとえば{000−1}面または{000−1}面から8°以下程度オフした面であり、好ましくは(000−1)面または(000−1)面から8°以下程度オフした面である。
図2を参照して、スーパージャンクション構造5は、n型エピタキシャル領域3と、p型エピタキシャル領域4とを主に有している。n型エピタキシャル領域3は、炭化珪素からなるエピタキシャル層であり、第1の主面3aと、第1の主面3aと反対側の第2の主面3bとを有する。n型エピタキシャル領域3は、たとえば窒素またはリンなどのn型不純物を含んでおり、n型の導電型を有する。n型エピタキシャル領域3の第1の主面3aには、第1の主面3aに連接する側面SSと、側面SSと連接する底部BSとを有するトレンチTRが設けられている。トレンチTRの底部BSは、たとえば第1の主面3aとほぼ平行な平面である。トレンチTRの側面SSは、底部BSに対して傾斜している。p型エピタキシャル領域4は、炭化珪素からなるエピタキシャル層であり、トレンチTRの側面SSおよび底部BTの各々においてn型エピタキシャル領域3に接している。p型エピタキシャル領域4は、たとえばアルミニウムまたはホウ素などのp型不純物を含んでおり、p型の導電型を有する。p型エピタキシャル領域4の裏面4bは、トレンチTRの底部BTにおいてn型エピタキシャル領域3に接している。言い換えれば、p型エピタキシャル領域4は、トレンチTRの内部を埋めるように設けられている。n型エピタキシャル領域3の第1の主面3aは、炭素面または炭素面から8°以下オフした面である。トレンチTRの側面SSは、炭素面から40°以上70°以下オフした面である。なお、炭素面は、(000−1)面のことである。オフ方向は、<11−20>方向であってもよいし、<1−100>方向であってもよい。
図1、図2および図4に示すように、n型エピタキシャル領域3とp型エピタキシャル領域4とは、ゲート電極27が延在する方向に沿って交互に配置されている。つまり、n型エピタキシャル領域3およびp型エピタキシャル領域4の各々の長手方向は、ゲート電極27の長手方向とほぼ垂直に交差する。n型エピタキシャル領域3およびp型エピタキシャル領域4の各々は、ゲート電極27の長手方向に沿って複数設けられている。n型エピタキシャル領域3上には、n型を有するドリフト領域12が設けられている。p型エピタキシャル領域4上には、p型を有する接続領域17が設けられている。ドリフト領域12および接続領域17の各々の長手方向は、ゲート電極27の長手方向とほぼ垂直に交差する。ドリフト領域12および接続領域17の各々は、ゲート電極27の長手方向に沿って複数設けられている。
次に、トレンチTR近傍の構成の詳細について説明する。
図3を参照して、p型エピタキシャル領域4は、トレンチTRの底部BSにおいてn型エピタキシャル領域3に接する第1p型領域4cと、トレンチTRの側面SSにおいてn型エピタキシャル領域3に接する第2p型領域4dとを含む。第2p型領域4dは、第1p型領域4cよりも高い不純物濃度を有する。第2p型領域4dが含むp型不純物の濃度は、たとえば5×1015cm-3以上1×1018cm-3以下である。第2p型領域4dと接するn型エピタキシャル領域3の部分が含むn型不純物の濃度は、たとえば5×1015cm-3以上1×1018cm-3以下である。第2p型領域4dが含むp型不純物の濃度は、n型エピタキシャル領域3が含むn型不純物の濃度とほぼ同じである。好ましくは、接続領域17に接するp型エピタキシャル領域4の表面4aは、n型エピタキシャル領域3の第1の主面3aが延在する方向に沿って形成されている。p型エピタキシャル領域4の表面4aは、n型エピタキシャル領域3の第1の主面3aが延在する方向に沿って形成されているとは、n型エピタキシャル領域3の第2の主面3bに垂直な方向において、p型エピタキシャル領域4の表面4aと、n型エピタキシャル領域3の第1の主面3aとの距離が0.5μm以内であることを意味する。p型エピタキシャル領域4の表面4aは、n型エピタキシャル領域3の第1の主面3aと連接する。断面視(第2の主面3bに平行な方向に沿って見た視野)において、n型エピタキシャル領域3とドリフト領域12との境界面3aは、p型エピタキシャル領域4と接続領域17との境界面4aに沿うように形成されている。断面視において、第1p型領域4cは、第2p型領域4dと、トレンチTRの底部BSとに挟まれて設けられている。
断面視において、ゲート電極27の長手方向に沿って、複数のトレンチTRが周期的に設けられている。平面視(第2の主面3bに対して垂直な方向に沿って見た視野)において、複数のトレンチTRの各々の底部BSの形状は、たとえば長方形状である。トレンチTRの底部BSの長手方向は、ゲート電極27の長手方向に対してほぼ垂直に交差している。断面視において、複数のトレンチTRのピッチPは、たとえば1.3μm以上23μm以下であり、好ましくは8.2μm以上23μm以下である。断面視において、トレンチTRの深さHは、たとえば0.8μm以上15μm以下であり、好ましくは1μm以上15μm以下である。断面視において、トレンチTRの底部BSの幅W1は、たとえば0.1μm以上5μm以下であり、トレンチTRの開口部の幅W2は、たとえば1μm以上18μm以下である。
断面視において、トレンチTRの側面SSは、n型エピタキシャル領域3の第2の主面3bに垂直な方向において第1の主面3aから0.2μm以内の第1側面部SS1と、n型エピタキシャル領域3の第2の主面3bに垂直な方向においてトレンチの底部から0.2μm以内の第2側面部SS2と、第1側面部SS1と第2側面部SS2とを繋ぐ第3側面部SS3とを有する。好ましくは、第3側面部SS3における面方位のばらつきは3°以内である。面方位のばらつきとは、断面視において、第3側面部SS3における最大の角度を有する部分と、第3側面部SS3における最小の角度を有する部分との差が3°以下であることを意味する。たとえばSEM(scanning electron microscope)によってトレンチTRの断面を観察してトレンチTRの第3側面部SS3を10等分した各領域の第1の主面3aに対する角度を測定し、当該角度の最大値から最小値を除した値が3°以下である場合に、第3側面部SS3の面方位のばらつきが3°以下であると判断される。
図5を参照して、C面(炭素面)からのオフ角と、p型エピタキシャル領域のアクセプタ濃度との関係について説明する。
上述の通り、C面(炭素面)からのオフ角と、p型エピタキシャル領域のアクセプタ濃度との関係は、実線で示す曲線になると考えられる。つまり、p型エピタキシャル領域のp型不純物の濃度(つまりアクセプタ濃度)は、オフ角が0°(つまりC面)で最小値を示し、オフ角が約60°において極大値を示す。オフ角が約60°よりも大きくなると、p型不純物の濃度は低減し、オフ角が約112°において極小値を示す。オフ角が約112°よりも大きくなるとp型不純物の濃度は増加し、オフ角が180°(つまりSi面)で最大値を示す。なお、C面からのオフ角が約60°の場合は、珪素の比率が炭素の比率よりも高く、C面からのオフ角が約112°の場合は、珪素の比率が炭素の比率よりも低い。C面からのオフ角が90°の場合、言い換えれば(11−20)面の場合、珪素の比率は、炭素の比率と同じである。
図5に示すように、n型エピタキシャル領域3の第1の主面3aに形成されるトレンチTRの側面SSを、炭素面から40°以上70°以下オフした面とし、当該側面SS上にp型エピタキシャル領域4を形成することにより、当該側面SS上のp型エピタキシャル領域4のp型不純物の濃度を、トレンチTRの側面SSが炭素面または珪素面から90°オフした面上に形成したp型エピタキシャル領域4のp型不純物の濃度よりも高くすることができる。好ましくは、トレンチTRの側面SSは、炭素面から45°以上70°以下オフした面であり、より好ましくは、炭素面から50°以上70°以下オフした面である。
再び図1、図2および図4を参照して、半導体層2は、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の双方を覆う。具体的には、半導体層2は、n型エピタキシャル領域3の第1の主面3aと、p型エピタキシャル領域4の表面4aに接する。半導体層2は、n型を有するドリフト領域12と、ドリフト領域12に接し、かつp型を有するベース領域13と、ベース領域13によってドリフト領域12から隔てられ、かつn型を有するソース領域14と、p型を有する接続領域17とを主に有する。ドリフト領域12は、n型エピタキシャル領域3の第1の主面3aに接している。ドリフト領域12は、たとえば窒素などのn型不純物を含んでいるn型不純物領域である。ドリフト領域12の不純物濃度は、炭化珪素単結晶基板11の不純物濃度よりも低いことが好ましい。ドリフト領域12が含む窒素などのn型不純物の濃度は、たとえば3×1015cm-3以上2×1016cm-3以下である。ドリフト領域12の厚みは、たとえば15μm程度である。
図2に示すように、ドリフト領域12は、ゲート絶縁膜15とn型エピタキシャル領域3とに挟まれている領域を有する。図4に示すように、ドリフト領域12は、ベース領域13とn型エピタキシャル領域3とに挟まれている領域を有する。接続領域17は、たとえばアルミニウムなどのp型不純物を含んでいるp型不純物領域である。図2に示すように、接続領域17は、ゲート絶縁膜15とp型エピタキシャル領域4とに挟まれている領域を有する。図1に示すように、接続領域17は、コンタクト領域18とp型エピタキシャル領域4とに挟まれている領域を有する。つまり、接続領域17は、コンタクト領域18とp型エピタキシャル領域4とを電気的に繋いでいる。結果として、p型エピタキシャル領域4は、ソース電極16と電気的に接続されている。
ベース領域13は、たとえばアルミニウムなどのp型不純物を含んでいるp型不純物領域である。ベース領域13はドリフト領域12上に設けられている。ベース領域13が含むアルミニウムなどのp型不純物の濃度は、ドリフト領域12が含む窒素などのn型不純物の濃度よりも高くてもよい。ベース領域13が含むアルミニウムなどのp型不純物の濃度は、たとえば1×1017cm-3以上5×1018cm-3以下である。
ソース領域14は、たとえば窒素またはリンなどのn型不純物を含んでいるn型不純物領域である。ソース領域14は、ベース領域13によってドリフト領域12から隔てられるようにベース領域13上に設けられている。ソース領域14が含むリンなどのn型不純物の濃度は、たとえば1×1019cm-3以上2×1020cm-3以下である。コンタクト領域18は、たとえばアルミニウムなどのp型不純物を含んでいるp型不純物領域である。コンタクト領域18は、ソース領域14を貫通してベース領域13につながっている。コンタクト領域18の不純物濃度は、ベース領域13の不純物濃度よりも高い。コンタクト領域18が含むアルミニウムなどのp型不純物の濃度は、たとえば5×1018cm-3以上2×1020cm-3以下である。ソース領域14およびコンタクト領域18の各々は、炭化珪素基板10の第3の主面10aを構成している。
半導体層2の表面(つまり、炭化珪素基板10の第3の主面10a)には、ソース領域14およびベース領域13の双方を貫通し、ドリフト領域12に至るゲートトレンチGTが設けられている。ゲートトレンチGTは、炭化珪素基板10の第3の主面10aに連接し、ソース領域14と、ベース領域13とを貫通してドリフト領域12に至る側面SWと、ドリフト領域12に位置する底部BTとを有する。ゲート絶縁膜15は、ゲートトレンチGTの側面SWにおいてソース領域14と、ベース領域13と、ドリフト領域12とに接し、かつゲートトレンチの底部においてドリフト領域12と接している。側面SWに接するベース領域13上において、MOSFET1のチャネルCH(図4参照)が形成される。側面SWは炭化珪素基板10の第3の主面10aに対して垂直であってもよいし、傾斜していてもよい。
ゲート絶縁膜15は、ゲートトレンチGTの側面SWにおいて、ドリフト領域12と、ベース領域13と、ソース領域14とに接し、かつゲートトレンチGTの底部BTにおいてドリフト領域12接する。ゲート絶縁膜15は、たとえば二酸化珪素を含む。
ゲート電極27は、ゲートトレンチGTの内部において、ゲート絶縁膜15上に設けられている。ゲート電極27は、ゲート絶縁膜15を介して、ソース領域14、ベース領域13およびドリフト領域12の各々と接している。ゲート電極27は、たとえば不純物を含むポリシリコンなどの導電性材料からなる。
ソース電極16は、半導体層2上に設けられている。具体的には、ソース電極16は、炭化珪素基板10の第3の主面10aにおいて、ソース領域14と、コンタクト領域18とに接している。ソース電極16は、たとえばTiAlSiを含む。ソース電極16は、半導体層2のソース領域14およびコンタクト領域18の各々とオーミック接合していることが好ましい。層間絶縁膜21は、ゲートトレンチGTを覆うように、ゲート絶縁膜15と、ゲート電極27とに接している。層間絶縁膜21はゲート電極27とソース電極16との間を絶縁している。ドレイン電極20は、n型エピタキシャル領域3の第2の主面3b側に設けられている。具体的には、ドレイン電極20は、炭化珪素基板10の第4の主面10bにおいて炭化珪素単結晶基板11と接している。ドレイン電極20は、たとえばNiSiを含む材料からなる。ドレイン電極20は、n型を有する炭化珪素単結晶基板11とオーミック接合していることが好ましい。
なお、トレンチTRの側面SSは、n型エピタキシャル領域3を貫通し、炭化珪素単結晶基板11に至っていてもよい。この場合、トレンチTRの底部BSは、炭化珪素単結晶基板11に位置する。トレンチTRの側面SSが炭化珪素単結晶基板11に至っている場合、ドリフト領域12は、p型エピタキシャル領域4を介して、炭化珪素単結晶基板11と電気的に接続される。この場合、炭化珪素単結晶基板11と、ドリフト領域12と、ソース領域14とが、p型の導電型を有し、かつベース領域13と、コンタクト領域18とが、n型の導電型を有していてもよい。
次に、本発明の実施の形態1に係る炭化珪素半導体装置としてのMOSFET1の製造方法について説明する。なお、図の説明において、A面側部分断面図とは、図1のA面側の部分断面図を意味しており、B面側部分断面図とは、図1のB面側の部分断面図を意味している。
まず、n型エピタキシャル領域形成工程(S10:図6)が実施される。図7を参照して、上面および下面を有する炭化珪素単結晶基板11が準備される。上面は、{000−1}面から8°以内のオフ角を有することが好ましく、4°以内のオフ角を有することがより好ましい。この場合に{000−1}面は(000−1)面であることがより好ましい。炭化珪素単結晶基板11は、たとえばポリタイプ4Hを有する六方晶炭化珪素単結晶からなる。
次に、炭化珪素単結晶基板11の上面上にエピタキシャル成長によってn型エピタキシャル領域3が形成される。n型エピタキシャル領域3は、たとえばCVD(Chemical Vapor Deposition)法により形成される。原料ガスとしては、たとえば、シラン(SiH4)とプロパン(C3H8)との混合ガスを用い得る。エピタキシャル成長において、たとえば窒素(N)またはリン(P)などのn型不純物が炭化珪素に導入されることにより、炭化珪素からなるn型エピタキシャル領域3が形成される。以上により、第1の主面3aと、第1の主面3aと反対側の第2の主面3bとを有し、かつ炭化珪素からなるn型エピタキシャル領域3が形成される。n型エピタキシャル領域3の第2の主面3bは、炭化珪素単結晶基板11の上面に接する。
次に、トレンチ形成工程(S20:図6)が実施される。たとえば、n型エピタキシャル領域3の第1の主面3a上に、開口部を有するエッチングマスク30が形成される。図8を参照して、エッチングマスク30は、断面視において一定の間隔で周期的に複数設けられる。エッチングマスク30は、たとえばn型エピタキシャル領域3の第1の主面3aを熱酸化することによりシリコン酸化膜を形成した後、当該シリコン酸化膜をパターニングすることにより形成され得る。
次に、エッチングマスク30が設けられたn型エピタキシャル領域3の第1の主面3aに対して、物理的作用を有するエッチングが行われる。これによりエッチングマスク30の開口部において、n型エピタキシャル領域3の一部がエッチングにより除去されることにより、第1の主面3aに凹部が形成される。凹部は第1の主面3aに対してほぼ垂直な側壁面と、第1の主面3aに対してほぼ平行な底面とを有する。物理的作用を有するエッチングとしては、反応性イオンエッチング(RIE)が好ましく、誘導結合プラズマ(ICP)RIEがより好ましい。RIEの反応ガスとしては、SF6またはSF6とO2との混合ガスを用いることができる。
次に、エッチングマスク30が設けられかつ凹部が形成されたn型エピタキシャル領域3の第1の主面3aに対して、熱エッチングが行われる。たとえば、塩素ガスまたは臭素ガスなどのハロゲンガスを用いてn型エピタキシャル領域3の第1の主面3aが熱エッチングされる。これにより、第1の主面3aに連接する側面SSと、側面SSと連接する底部BSとを有するトレンチTRが形成される(図9参照)。トレンチTRの底部BSは、n型エピタキシャル領域3内に位置していてもよいし、炭化珪素単結晶基板11内に位置していてもよい。トレンチTRの底部BSが炭化珪素単結晶基板11内に位置している場合、トレンチTRは、n型エピタキシャル領域3を貫通するように形成される。好ましくは、塩素および臭素の少なくともいずれかを含む雰囲気中でn型エピタキシャル領域3を熱エッチングすることによりトレンチTRが形成される。好ましくは、断面視において、一定の間隔を隔てて周期的に複数のトレンチTRが形成される。断面視において、複数のトレンチTRのピッチPは、たとえば1.3μm以上23μm以下である。断面視において、トレンチTRの深さHは、たとえば7μm以上15μm以下である(図3参照)。n型エピタキシャル領域3の第1の主面3aは、炭素面または炭素面から8°以下オフした面であり、好ましくは、炭素面から4°以下オフした面である。トレンチTRの側面SSは、炭素面から40°以上70°以下オフした面である。好ましくは、トレンチTRの側面SSは、炭素面から45°以上70°以下オフした面であり、より好ましくは、炭素面から50°以上70°以下オフした面である。
熱エッチングに用いられるガスは、塩素ガスまたは臭素ガスに加えて、酸素ガスを含んでいてもよく、さらにキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガス、ヘリウムガスなどを用いることができる。たとえば、塩素ガスと酸素ガスとの混合ガス雰囲気下において、n型エピタキシャル領域3の第1の主面3aが、たとえば800℃で熱エッチングされる。好ましくは、熱エッチングにおけるn型エピタキシャル領域3の温度は、700℃以上1300℃以下である。
次に、p型エピタキシャル領域形成工程(S30:図6)が実施される。図10を参照して、p型エピタキシャル領域4は、n型エピタキシャル領域3の第1の主面3aに接し、かつトレンチTRを埋めるように形成される。断面視において、p型エピタキシャル領域4の表面4aは、n型エピタキシャル領域3の第1の主面3a上において高くなり、トレンチTRの底部BS上において低くなるように、周期的に高さが変化していてもよい。p型エピタキシャル領域4は、たとえばCVD法により形成される。原料ガスとしては、たとえば、シラン(SiH4)とプロパン(C3H8)との混合ガスを用い得る。エピタキシャル成長において、たとえばアルミニウム(Al)またはホウ素(B)などのp型不純物が炭化珪素に導入されることによりp型エピタキシャル領域4が形成される。つまり、p型エピタキシャル領域4を形成する工程は、ドーパントとして機能するアルミニウムまたはホウ素を含む原料を用いて行われる。アルミニウムまたはホウ素を含む原料は、液相であってもよいし、気相であってもよい。アルミニウムまたはホウ素を含む原料は、たとえばTMA(trimethylaluminum)、TEA(trimethylaluminum)、ジボラン、トリメチルボロン、塩化アルミニウムおよび塩化ホウ素などである。
次に、平坦化工程が実施される。たとえば、p型エピタキシャル領域4の表面4aに対して化学的機械研磨(CMP:Chemical Mechanical Polishing)が実施されることにより、p型エピタキシャル領域4の表面4aが平坦化される。n型エピタキシャル領域3の第1の主面3aが露出するまで、p型エピタキシャル領域4の一部が除去される。p型エピタキシャル領域4とともに、n型エピタキシャル領域3の一部が除去されてもよい。これにより、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々が平坦化される(図11参照)。p型エピタキシャル領域4の表面4aは、n型エピタキシャル領域3の第1の主面3aが延在する方向に沿うように形成される。以上のように、トレンチTRを形成する工程後、n型エピタキシャル領域3の第1の主面3aと、トレンチTRの側面SSと、トレンチTRの底部BSとに接するp型エピタキシャル領域4が形成された後、トレンチTRの側面SSおよび底部BSの各々に接するp型エピタキシャル領域4の部分を残しつつ、n型エピタキシャル領域3の第1の主面3aが露出するまでp型エピタキシャル領域4に対して化学的機械研磨が行われる。これにより、トレンチTRの側面SSおよび底部BSの双方においてn型エピタキシャル領域3に接し、かつ炭化珪素からなるp型エピタキシャル領域4が形成される。
図3に示すように、p型エピタキシャル領域4は、トレンチTRの底部BSにおいてn型エピタキシャル領域3に接する第1p型領域4cと、トレンチTRの側面SSにおいてn型エピタキシャル領域3に接する第2p型領域4dとを含む。第2p型領域4dは、第1p型領域4cよりも高い不純物濃度を有する。つまり、第2p型領域4dが含むアルミニウムなどのp型不純物の濃度は、第1p型領域4cが含むアルミニウムなどのp型不純物の濃度よりも高い。好ましくは、第2p型領域4dの不純物濃度は、5×1015cm-3以上1×1018cm-3以下である。以上により、断面視において、n型エピタキシャル領域3の第2の主面3bと平行な方向に沿って、n型エピタキシャル領域3と、p型エピタキシャル領域4とが交互に配置されたスーパージャンクション構造5が形成される。
次に、半導体層形成工程(S40:図6)が実施される。半導体層2は、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの双方を覆うように形成される。具体的には、たとえばCVD法により形成される。原料ガスとしては、たとえば、シラン(SiH4)とプロパン(C3H8)との混合ガスを用い得る。エピタキシャル成長において、たとえば窒素(N)またはリン(P)などのn型不純物が炭化珪素に導入されることにより、炭化珪素からなり、n型を有するドリフト領域12が形成される。図12(A)および図12(B)を参照して、ドリフト領域12は、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの双方を覆うように形成される。
次に、接続領域17が形成される。図13(A)および(B)を参照して、たとえば、n型エピタキシャル領域3の第1の主面3a上のドリフト領域12の部分を覆い、p型エピタキシャル領域4の表面4a上に開口を有するイオン注入マスク(図示せず)が設けられる。当該イオン注入マスクを用いて、アルミニウムなどのp型不純物が、ドリフト領域12に対してイオン注入される。これにより、p型エピタキシャル領域4の表面4a上に接続領域17が形成される。n型エピタキシャル領域3の第1の主面3a上にはドリフト領域12が残される。
次に、ベース領域13が形成される。図14(A)および(B)を参照して、たとえば、エピタキシャル成長によって、アルミニウムなどのp型不純物が炭化珪素に導入されながら、p型を有するベース領域13が形成される。ベース領域13は、ドリフト領域12および接続領域17の双方を覆うように形成される。
次に、ソース領域14が形成される。たとえばベース領域13の表面全体に対して、たとえば窒素またはリンなどのn型不純物がイオン注入されることにより、ベース領域13に接するソース領域14が形成される。ソース領域14は、炭化珪素基板10の第3の主面10aを構成する。なおイオン注入に代わり、不純物の添加をともなうにエピタキシャル成長が用いられることにより、ソース領域14が形成されてもよい。
次に、コンタクト領域18が形成される。図15(A)および(B)を参照して、たとえば、ソース領域14の表面の一部に対して、アルミニウムなどのp型不純物がイオン注入されることにより、ソース領域14およびベース領域13の各々を貫通して、接続領域17に接するコンタクト領域18が形成される。コンタクト領域18は、ドリフト領域12に接するように形成されてもよい。
次に、半導体層2にイオン注入された不純物を活性化するための活性化アニールが行われる。活性化アニールの温度は、好ましくは1500℃以上1900℃以下であり、たとえば1700℃程度である。活性化アニールの時間は、たとえば30分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばAr雰囲気である。以上により、n型を有するドリフト領域12と、ドリフト領域12上に設けられp型を有するベース領域13と、ベース領域13上に設けられn型を有するソース領域14と、ソース領域14を貫通してベース領域13に接し、かつp型を有するコンタクト領域を含む半導体層2が形成される。ソース領域14およびコンタクト領域18は、炭化珪素基板10の第3の主面10aを構成する。
次に、ゲートトレンチ形成工程が実施される。たとえば、炭化珪素基板10の第3の主面10a上に、開口部を有するエッチングマスク31が形成される。開口部はゲートトレンチGT(図1)の位置に対応して形成される。図16を参照して、エッチングマスク31は、第3の主面10aにおいてコンタクト領域18と、ソース領域14とに接して形成される。エッチングマスク31は、たとえば炭化珪素基板10の第3の主面10aを熱酸化することによりシリコン酸化膜を形成した後、当該シリコン酸化膜をパターニングすることにより形成され得る。
次に、エッチングマスク31が設けられた炭化珪素基板10の第3の主面10aに対して、物理的作用を有するエッチングが行われる。これによりエッチングマスク31の開口部において、ソース領域14と、ベース領域13と、ドリフト領域12と、接続領域17の一部とがエッチングにより除去されることにより、第3の主面10aにゲートトレンチGTが形成される(図16参照)。ゲートトレンチGTは第3の主面10aに対してほぼ垂直な側面SWと、第3の主面10aにほぼ平行な底部BTとを有する。物理的作用を有するエッチングとしては、反応性イオンエッチング(RIE)が好ましく、誘導結合プラズマ(ICP)RIEがより好ましい。RIEの反応ガスとしては、SF6またはSF6とO2との混合ガスを用いることができる。
次に、ゲート酸化膜形成工程が実施される。炭化珪素基板10の第3の主面10aと、ゲートトレンチGTの側面SWおよび底部BTの各々とを覆うゲート絶縁膜15が形成される。より詳細には、ゲートトレンチGTの側面SWにおいて、ドリフト領域12と、ベース領域13と、ソース領域14とに接し、かつゲートトレンチGTの底部BTにおいてドリフト領域12と接するゲート絶縁膜15が形成される。ゲート絶縁膜15は、たとえば熱酸化により形成される。好ましくは、1300℃以下で炭化珪素基板10を酸化することにより、ゲート絶縁膜15がゲートトレンチGTの側面SWおよび底部BTの各々に接して形成される。ゲート絶縁膜15は、ゲートトレンチGTの側面SWおよび底部BTの各々において接続領域17と接していてもよい。
ゲート酸化膜形成後に、雰囲気ガスとして一酸化窒素(NO)ガスを用いるNOアニールが行われてもよい。温度プロファイルは、たとえば、温度1100℃以上1300℃以下、保持時間1時間程度の条件を有する。これにより、ゲート絶縁膜15とベース領域13との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、NOガス以外のガスが雰囲気ガスとして用いられてもよい。NOアニールの後にさらに、雰囲気ガスとしてアルゴン(Ar)を用いるArアニールが行われてもよい。Arアニールの加熱温度は、上記NOアニールの加熱温度よりも高く、ゲート絶縁膜15の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば1時間程度である。これにより、ゲート絶縁膜15とベース領域13との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Arガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート電極形成工程が実施される。図1を参照して、ゲート絶縁膜15上にゲート電極27が形成される。たとえば、ゲート電極27は、ゲート絶縁膜15上に、導体または不純物がドープされたポリシリコンを成膜することにより形成される。ゲート電極27は、トレンチTRの内部を埋めるように形成される。次に、ゲート電極27およびゲート絶縁膜15上に層間絶縁膜21が形成される。次に、層間絶縁膜21に開口部が形成されるようにエッチングが行われる。当該開口部によって、炭化珪素基板10の第3の主面10a上において、ソース領域14と、コンタクト領域18とが層間絶縁膜21から露出される。
次に、第1電極形成工程(S50:図6)が実施される。図1を参照して、半導体層2に接する第1電極(ソース電極16)が形成される。具体的には、炭化珪素基板10の第3の主面10aにおいて、ソース領域14と、コンタクト領域18とに接するソース電極16が形成される。ソース電極16は、たとえばTiAlSiを含む材料からなる。次に、ソース電極16が形成された炭化珪素基板10が、たとえば1000℃程度に加熱されることにより、ソース電極16が炭化珪素基板10のソース領域14とオーミック接合する。
次に、第2電極形成工程(S60:図6)が実施される。n型エピタキシャル領域3の第2の主面3b側に第2電極(ドレイン電極20)が形成される。具体的には、炭化珪素単結晶基板11の第4の主面10bに、たとえばNiSiを含む材料からなるドレイン電極20が形成される。次に、たとえばレーザーアニールによりドレイン電極20が加熱されることにより、炭化珪素単結晶基板11とオーミック接合するドレイン電極20が形成される。以上により、図1に示すMOSFET1の製造が完成する。
次に、スーパージャンクション構造5の製造方法の第1の変形例について説明する。
まず、図9に示すように、熱エッチングにより、n型エピタキシャル領域3の第3の主面10aと連接する側面SSと、側面SSと連接する底部BSとを有するトレンチTRが形成される。次に、エッチングマスク30が任意の方法により除去される。
次に、n型エピタキシャル領域3の第1の主面3a上にカーボンマスク33が形成される。たとえば、まずn型エピタキシャル領域3の全面上にレジスト領域が形成される。レジスト領域は、n型エピタキシャル領域3の第1の主面3aと、トレンチTRの側面SSおよび底部BTの各々に接し、トレンチTRを埋めるように形成される。次に、レジスト領域に対してパターニングが行われる。たとえば、トレンチTRの内部に形成されたレジスト領域の部分を選択的に除去することにより、n型エピタキシャル領域3の第1の主面3a上のレジスト領域が残される。次に、n型エピタキシャル領域3の第1の主面3a上に形成されたレジスト領域を炭化させる。これにより、n型エピタキシャル領域3の第1の主面3a上にカーボンマスク33が形成される(図17参照)。なお、カーボンマスク33の形成は、トレンチTRを形成した後、n型エピタキシャル領域3の第1の主面3a上における珪素を選択的にエッチングして炭素を残すことにより行われてもよい。たとえば、第1の主面3aにトレンチTRが形成されたn型エピタキシャル領域3に対して熱エッチングを行って珪素を選択的にエッチングすることにより、n型エピタキシャル領域3の第1の主面3aと、トレンチTRの側面SSと、トレンチTRの底部BSとに接するカーボン層が形成される。次に、たとえばRIEによって、トレンチTRの側面SSと底部BSとに接するカーボン層を選択的に除去することにより、n型エピタキシャル領域3の第1の主面3a上にカーボンマスク33が形成されてもよい(図17参照)。
次に、p型エピタキシャル領域形成工程(S30:図6)が実施される。p型エピタキシャル領域4は、たとえばCVD法により形成される。原料ガスとしては、たとえば、シラン(SiH4)とプロパン(C3H8)との混合ガスを用い得る。エピタキシャル成長において、たとえばアルミニウム(Al)またはホウ素(B)などのp型不純物が炭化珪素に導入されることによりp型エピタキシャル領域4が形成される。図18を参照して、p型エピタキシャル領域4は、カーボンマスク33上に位置する第1部分4eと、トレンチTRの側面SSと、トレンチTRの底部BSとに接する第2部分4fとを含む。p型エピタキシャル領域4の第2部分4fは、トレンチTRの内部を埋めるように形成される。
次に、カーボンマスク33上にp型エピタキシャル領域4の第1部分4eが形成され、かつトレンチTR内にp型エピタキシャル領域4の第2部分4fが形成された中間基板が酸化炉(図示せず)内に配置される。酸化炉内において、カーボンマスク33を焼いて二酸化炭素にすることにより、カーボンマスク33とともにカーボンマスク33上のp型エピタキシャル領域4の第1部分4eが、n型エピタキシャル領域3の第1の主面3a上から除去される。つまり、カーボンマスク33を高温で酸化することにより、p型エピタキシャル領域4の第2部分4fをトレンチTRの内部に残しつつ、カーボンマスク33上のp型エピタキシャル領域4の第1部分4eが除去される。以上により、図11に示すように、n型エピタキシャル領域3の第1の主面3aに形成されたトレンチTRの内部にp型エピタキシャル領域4が配置され、かつn型エピタキシャル領域3の第1の主面3aがp型エピタキシャル領域4から露出するようにp型エピタキシャル領域4が形成される。
次に、スーパージャンクション構造5の製造方法の第2の変形例について説明する。
まず、図10を参照して、n型エピタキシャル領域3の第1の主面3aにトレンチTRが形成された後、n型エピタキシャル領域3の第1の主面3aに接し、かつトレンチTRを埋めるようにトレンチTRの側面SSとトレンチTRの底部BSとに接するp型エピタキシャル領域4が形成される。断面視において、p型エピタキシャル領域4の表面4aは、n型エピタキシャル領域3の第1の主面3a上において高くなり、トレンチTRの底部BS上において低くなるように、周期的に高さが変化していてもよい。p型エピタキシャル領域4は、たとえばCVD法により形成される。原料ガスとしては、たとえば、シラン(SiH4)とプロパン(C3H8)との混合ガスを用い得る。エピタキシャル成長において、たとえばアルミニウム(Al)またはホウ素(B)などのp型不純物が炭化珪素に導入されることによりp型エピタキシャル領域4が形成される。つまり、p型エピタキシャル領域4を形成する工程は、ドーパントとして機能するアルミニウムまたはホウ素を含む原料を用いて行われる。
次に、図19を参照して、p型エピタキシャル領域4の表面4a全体にマスク層32が形成される。マスク層32は、たとえばレジストである。次に、マスク層32の表面全体に対してエッチングが行われる。p型エピタキシャル領域4の表面4aの一部が露出するまでマスク層32がエッチングされる。これにより、n型エピタキシャル領域3の第1の主面3aの上方に位置するマスク層32の部分が除去され、トレンチTRの底部BSの上方に位置するマスク層32の部分が残される(図20参照)。
次に、図21を参照して、p型エピタキシャル領域4の表面4aに残ったマスク層32を用いて、n型エピタキシャル領域3の第1の主面3aが露出するまでp型エピタキシャル領域4がエッチングされる。これにより、n型エピタキシャル領域3の第1の主面3a上のp型エピタキシャル領域4の部分が除去される。当該エッチングにより、マスク層32直下のp型エピタキシャル領域4の一部が除去されてもよい。p型エピタキシャル領域4がエッチングされた後、マスク層32がp型エピタキシャル領域4の表面4aから除去される。以上により、図9に示すように、n型エピタキシャル領域3の第1の主面3aに形成されたトレンチTRの内部にp型エピタキシャル領域4が配置され、かつn型エピタキシャル領域3の第1の主面3aがp型エピタキシャル領域4から露出するようにp型エピタキシャル領域4が形成される。
次に、実施の形態1に係る炭化珪素半導体装置およびその製造方法の作用効果について説明する。
実施の形態1に係るMOSFET1によれば、n型エピタキシャル領域3の第1の主面3aに形成されるトレンチTRの側面SSを、炭素面から40°以上70°以下オフした面とし、当該側面SS上にp型エピタキシャル領域4を形成することにより、当該側面SS上のp型エピタキシャル領域4のp型不純物の濃度を、トレンチTRの側面SSが炭素面または珪素面から90°オフした面上に形成したp型エピタキシャル領域4のp型不純物の濃度よりも高くすることができる。p型エピタキシャル領域4のp型不純物の濃度を高くすることで、p型エピタキシャル領域4と接するn型エピタキシャル領域3のn型不純物の濃度を高くすることが可能である。そのため、電流経路となるn型エピタキシャル領域3のn型不純物の濃度が高くなるので、炭化珪素半導体装置1の順方向抵抗を低減することができる。結果として、p型エピタキシャル領域4とn型エピタキシャル領域3とで形成されるスーパージャンクション構造でMOSFET1の耐圧を高めつつ、順方向抵抗を低減することができる。
また実施の形態1に係るMOSFET1によれば、p型エピタキシャル領域4は、トレンチTRの底部BSにおいてn型エピタキシャル領域3に接する第1p型領域4cと、トレンチTRの側面SSにおいてn型エピタキシャル領域3に接する第2p型領域4dとを含む。第2p型領域4dは、第1p型領域4cよりも高い不純物濃度を有する。これにより、第2p型領域4dの不純物濃度は高くなり順方向抵抗を低減することができ、低損失なMOSFET1になる。
さらに実施の形態1に係るMOSFET1によれば、第2p型領域4dの不純物濃度は、5×1015cm-3以上1×1018cm-3以下である。第2p型領域4dの不純物濃度を5×1015cm-3以上とすることにより、順方向の抵抗を低減することができる。また第2p型領域4dの不純物濃度を1×1018cm-3以下とすることにより、高い耐電圧を維持することができる。
さらに実施の形態1に係るMOSFET1によれば、半導体層2に接するp型エピタキシャル領域4の表面は、n型エピタキシャル領域3の第1の主面3aが延在する方向に沿って形成されている。これにより、スイッチング領域を確保することができる。
さらに実施の形態1に係るMOSFET1によれば、トレンチの側面は、n型エピタキシャル領域3の第2の主面3bに垂直な方向において第1の主面3aから0.2μm以内の第1側面部SS1と、n型エピタキシャル領域3の第2の主面3bに垂直な方向においてトレンチの底部から0.2μm以内の第2側面部SS2と、第1側面部SS1と第2側面部SS2とを繋ぐ第3側面部SS3とを有する。第3側面部SS3における面方位のばらつきは3°以内である。これにより、電界の集中を緩和することができる。
さらに実施の形態1に係るMOSFET1によれば、ゲート絶縁膜15をさらに備える。半導体層2は、n型エピタキシャル領域3の第1の主面3aと、p型エピタキシャル領域4とに接し、n型を有するドリフト領域12と、ドリフト領域12に接し、かつp型を有するベース領域13と、ベース領域13によってドリフト領域12から隔てられ、かつn型を有するソース領域14とを含む。ゲート絶縁膜15は、ドリフト領域12と、ベース領域13と、ソース領域14とに接する。第1電極16は、ソース領域14と接している。これにより、ゲート絶縁膜15を備える炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
さらに実施の形態1に係るMOSFET1によれば、半導体層2の表面には、ソース領域14およびベース領域13の双方を貫通し、ドリフト領域12に至るゲートトレンチGTが設けられている。ゲート絶縁膜15は、ゲートトレンチの側面においてソース領域14と、ベース領域13とに接し、かつゲートトレンチの底部においてドリフト領域12と接している。これにより、ゲートトレンチGTを有する炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
実施の形態1に係るMOSFET1の製造方法によれば、n型エピタキシャル領域3の第1の主面3aに形成されるトレンチTRの側面SSを、炭素面から40°以上70°以下オフした面とし、当該側面SS上にp型エピタキシャル領域4を形成することにより、当該側面SS上のp型エピタキシャル領域4のp型不純物の濃度を、トレンチTRの側面SSが炭素面または珪素面から90°オフした面上に形成したp型エピタキシャル領域4のp型不純物の濃度よりも高くすることができる。p型エピタキシャル領域4のp型不純物の濃度を高くすることで、p型エピタキシャル領域4と接するn型エピタキシャル領域3のn型不純物の濃度を高くすることが可能である。そのため、電流経路となるn型エピタキシャル領域3のn型不純物の濃度が高くなるので、炭化珪素半導体装置1の順方向抵抗を低減することができる。結果として、p型エピタキシャル領域4とn型エピタキシャル領域3とで形成されるスーパージャンクション構造で炭化珪素半導体装置1の耐圧を高めつつ、順方向抵抗を低減することができる。
また実施の形態1に係るMOSFET1の製造方法によれば、トレンチを形成する工程は、塩素および臭素の少なくともいずれかを含む雰囲気中でn型エピタキシャル領域3が熱エッチングされることにより行われる。これにより、効果的にトレンチTRを形成することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、熱エッチングの温度は、700℃以上1300℃以下である。熱エッチングの温度が700℃未満の場合、エッチングレートが遅いためプロセス時間が長くなる。一方、熱エッチングの温度が1300℃よりも高い場合、エッチングレートが速すぎるため、トレンチTRの形状を精度よく制御することが困難となる。熱エッチングの温度を700℃以上1300℃以下とすることにより、プロセス時間を短縮しつつトレンチTRの形状を精度よく制御することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、p型エピタキシャル領域4を形成する工程は、ドーパントとして機能するアルミニウムまたはホウ素を含む原料を用いて行われる。これにより、高い不純物濃度を有するp型エピタキシャル領域4を形成することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、p型エピタキシャル領域4を形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3aにカーボンマスク33を形成する工程と、カーボンマスク上に位置する第1部分と、トレンチの側面と、トレンチの底部とに接する第2部分とを含むp型エピタキシャル領域4を形成する工程と、p型エピタキシャル領域4の第2部分を残しつつ、カーボンマスク上のp型エピタキシャル領域4の第1部分を除去する工程とを含む。これにより、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々を効果的に平坦化することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、カーボンマスクを形成する工程は、n型エピタキシャル領域3の第1の主面3a上にレジスト領域を形成する工程と、レジスト領域を炭化させる工程とを有する。これにより、効率的にカーボンマスク33を形成することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、カーボンマスクを形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3a上における珪素を選択的にエッチングして炭素を残すことにより行われる。これにより、効率的にカーボンマスク33を形成することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、p型エピタキシャル領域4を形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3aと、トレンチの側面と、トレンチの底部とに接するp型エピタキシャル領域4を形成する工程と、トレンチの側面および底部の各々に接するp型エピタキシャル領域4の部分を残しつつ、第1の主面3aが露出するまでp型エピタキシャル領域4に対して化学的機械研磨が行われる工程とを含む。これにより、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々を効果的に平坦化することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、p型エピタキシャル領域4を形成する工程は、トレンチを形成する工程後、n型エピタキシャル領域3の第1の主面3aと、トレンチの側面と、トレンチの底部とに接するp型エピタキシャル領域4を形成する工程と、p型エピタキシャル領域4の表面全体にマスク層32を形成する工程と、p型エピタキシャル領域4の表面の一部が露出するまでマスク層32をエッチングする工程と、p型エピタキシャル領域4の表面に残ったマスク層32を用いて第1の主面3aが露出するまでp型エピタキシャル領域4をエッチングする工程と、p型エピタキシャル領域4をエッチングした後、マスク層32を除去する工程とを含む。これにより、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々を効果的に平坦化することができる。
さらに実施の形態1に係るMOSFET1の製造方法によれば、p型エピタキシャル領域4は、トレンチの底部においてn型エピタキシャル領域3に接する第1p型領域4cと、トレンチの側面においてn型エピタキシャル領域3に接する第2p型領域4dとを含む。第2p型領域4dは、第1p型領域4cよりも高い不純物濃度を有する。これにより、第2p型領域4dと接するn型エピタキシャル領域3の部分の不純物濃度を高くすることができる。
(実施の形態2)
次に、本発明の実施の形態2に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。実施の形態2に係るMOSFETは、主にゲートトレンチGTの側面SWが底部BTに対して傾斜している点において実施の形態1に係るMOSFETと異なっており、その他の構造については実施の形態1に係るMOSFETとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。以下、実施の形態1に係るMOSFETの構造と異なる点を中心に説明する。
図22を参照して、ゲートトレンチGTの側面SWは、底部BTに対して傾斜している。ゲートトレンチGTの側面SWと、底部BTと平行な面とがなす角度は、たとえば50°以上70°以下である。ゲートトレンチGTの側面SWは、炭素面から<11−20>方向に対して50°以上70°以下オフした面であってもよい。ゲート絶縁膜15は、炭化珪素基板10の第3の主面10aにおいてソース領域14と接し、ゲートトレンチGTの側面SWにおいてソース領域14と、ベース領域13と、ドリフト領域12とに接し、ゲートトレンチGTの底部BTにおいてドリフト領域12と接している。断面視において、複数のゲートトレンチGTが設けられていてもよい。
ゲート電極27は、ゲート絶縁膜15上に設けられている。ゲート電極27は、ゲート絶縁膜15を介して炭化珪素基板10の第3の主面10aと、トレンチTRの側面SSと、トレンチTRの底部BTとに接している。つまり、ゲート電極27は、トレンチTRの側面SSから第3の主面10aの上方に乗り上げるように形成されている。層間絶縁膜21は、ゲートトレンチGTの内部においてゲート電極27と接している。ゲート電極27は、たとえば不純物を含むポリシリコンからなる。
次に、本発明の実施の形態2に係る炭化珪素半導体装置としてのMOSFETの製造方法について説明する。実施の形態2に係るMOSFETは、ゲートトレンチGTを形成する際に熱エッチングが用いられる点において実施の形態1に係るMOSFETの製造方法と異なっており、その他の工程については実施の形態1に係るMOSFETの製造方法とほぼ同様である。以下、ゲートトレンチGTの形成方法について説明する。
図16を参照して、エッチングマスク31が設けられた炭化珪素基板10の第3の主面10aに対して、たとえばRIEが実施されることにより、ソース領域14と、ベース領域13と、ドリフト領域12の一部とがエッチングにより除去されることにより、第3の主面10aに連接する側面SWと、側面SWに連接する底部BTとを有するゲートトレンチGTが形成される。
次に、エッチングマスク31が設けられた炭化珪素基板10の第3の主面10aに対して、熱エッチングが行われる。たとえば、塩素ガスまたは臭素ガスなどのハロゲンガスを用いて炭化珪素基板10の第3の主面10aが熱エッチングされる。これにより、ゲートトレンチGTの側面SSがエッチングされて、ゲートトレンチGTの開口部が広がるようにゲートトレンチGTの側面SWが底部BTに対して傾斜するように形成される。好ましくは、塩素および臭素の少なくともいずれかを含む雰囲気中で半導体層2を熱エッチングすることによりトレンチTRの側面SWが底部BTに対して傾斜する。熱エッチングに用いられるガスは、塩素ガスまたは臭素ガスに加えて、酸素ガスを含んでいてもよく、さらにキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガス、ヘリウムガスなどを用いることができる。たとえば、塩素ガスと酸素ガスとの混合ガス雰囲気下において、炭化珪素基板10の第3の主面10aが、たとえば800℃で熱エッチングされる。好ましくは、熱エッチングにおける炭化珪素基板10の温度は、700℃以上1300℃以下であり、より好ましくは800℃以上900℃以下である。以上により、炭化珪素基板10の第3の主面10aにおいて、ソース領域14と、ベース領域13とを貫通してドリフト領域12に至る側面SWと、ドリフト領域12に位置する底部BTとを有するゲートトレンチGTが形成される。
(実施の形態3)
次に、本発明の実施の形態3に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。実施の形態3に係るMOSFETは、主に炭化珪素基板10の第3の主面10aにゲートトレンチGTが形成されていない点において実施の形態1に係るMOSFETと異なっており、その他の構造については実施の形態1に係るMOSFETとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。以下、実施の形態1に係るMOSFETの構造と異なる点を中心に説明する。
図23を参照して、実施の形態3に係るMOSFET1は平面型MOSFETであり、炭化珪素基板10の第3の主面10aにゲートトレンチGTが形成されておらず、ゲート絶縁膜15は、炭化珪素基板10の第3の主面10a上に形成されている。第3の主面10aに対して垂直な方向から見て、ゲート電極27は、長手方向と短手方向とを有する長尺状の形状を有していてもよい。p型エピタキシャル領域4およびn型エピタキシャル領域3の各々の長手方向は、ゲート電極27の長手方向とほぼ平行であってもよい。p型エピタキシャル領域4は、ソース電極16と電気的に接続されている。
ゲート絶縁膜15は、一方のソース領域14の上部表面から他方のソース領域14の上部表面にまで延在するように炭化珪素基板10の第3の主面10aに接して形成されている。ゲート絶縁膜15は、炭化珪素基板10の第3の主面10aにおいてソース領域14、ベース領域13およびドリフト領域12の各々に接している。ゲート電極27は、一方のソース領域14上から他方のソース領域14上にまで延在するように、ゲート絶縁膜15に接触して配置されている。ゲート電極27は、炭化珪素基板10との間にゲート絶縁膜15を挟むようにゲート絶縁膜15上に設けられている。ゲート電極27は、ソース領域14、ベース領域13およびドリフト領域12の上方にゲート絶縁膜15を介して形成されている。層間絶縁膜21は、炭化珪素基板10の第3の主面10aに対向する位置に設けられている。具体的には、層間絶縁膜21は、ゲート電極27を覆うようにゲート電極27およびゲート絶縁膜15の各々に接して設けられている。層間絶縁膜21は、ゲート電極27とソース電極16とを電気的に絶縁している。
(実施の形態4)
次に、本発明の実施の形態4に係る炭化珪素半導体装置としてのIGBT(Insulated Gate Bipolar Transistor)の構成について説明する。
図24を参照して、実施の形態4に係るIGBT1は、炭化珪素基板10と、ゲート電極27と、ゲート絶縁膜15と、層間絶縁膜21と、エミッタ電極16と、コレクタ電極20とを主に有している。炭化珪素基板10は、スーパージャンクション構造5と、半導体層2と、コレクタ領域19とを主に有している。実施の形態4に係るスーパージャンクション構造5は、実施の形態1で説明したスーパージャンクション構造5とほぼ同じである。半導体層2は、ドリフト領域12と、ベース領域13と、エミッタ領域14と、コンタクト領域18とを主に有している。好ましくは、半導体層2は、炭化珪素層である。ドリフト領域12は、n型エピタキシャル領域3の第1の主面3aと、p型エピタキシャル領域4とに接し、n型を有する。ベース領域13は、ドリフト領域12に接し、かつp型を有する。エミッタ領域14は、ベース領域13によってドリフト領域12から隔てられ、かつn型を有する。コンタクト領域18は、エミッタ領域14を貫通し、かつベース領域13に接する。ドリフト領域12の厚みは、たとえば100μm程度である。ドリフト領域12が含む窒素などのn型不純物の濃度は、たとえば5×1014cm-3以上1×1015cm-3以下程度である。
コレクタ領域19は、n型エピタキシャル領域3の第2の主面3bと接し、かつp型を有する。コレクタ電極20は、コレクタ領域19と接している。コレクタ領域19は、n型エピタキシャル領域3と、コレクタ電極20とに挟まれて設けられている。炭化珪素基板10の第3の主面10aには、第3の主面10aと連接する側面SWと、側面SWと連接する底部BTとを有するゲートトレンチGTが設けられていてもよい。ゲート絶縁膜15は、炭化珪素基板10の第3の主面10aにおいてエミッタ領域14と接し、ゲートトレンチGTの側面SWにおいて、ドリフト領域12と、ベース領域13と、エミッタ領域14とに接し、かつゲートトレンチGTの底部BTにおいてドリフト領域12と接している。エミッタ電極16は、炭化珪素基板10の第3の主面10aにおいて、エミッタ領域14およびコンタクト領域18の各々と接している。好ましくは、エミッタ電極16は、エミッタ領域14とオーミック接合しており、かつコレクタ電極20は、コレクタ領域19とオーミック接合している。
実施の形態4に係るIGBTによれば、半導体層2は、n型エピタキシャル領域3の第1の主面3aと、p型エピタキシャル領域4とに接し、n型を有するドリフト領域12と、ドリフト領域12に接し、かつp型を有するベース領域13と、ベース領域13によってドリフト領域12から隔てられ、かつn型を有するエミッタ領域14とを含んでいる。炭化珪素半導体装置はさらに、n型エピタキシャル領域3の第2の主面3bと接し、かつp型を有するコレクタ領域19と、ドリフト領域12と、ベース領域13と、エミッタ領域14とに接するゲート絶縁膜15とを備えている。エミッタ電極16は、エミッタ領域14と接しており、かつコレクタ電極20は、コレクタ領域19と接している。これにより、エミッタ領域14およびコレクタ領域19を備えるIGBT1の耐圧を高めつつ、順方向抵抗を低減することができる。
次に、本発明の実施の形態5に係る炭化珪素半導体装置としてのPNダイオードの構成について説明する。
図25を参照して、実施の形態5に係るPNダイオード1は、炭化珪素基板10と、第1電極16と、第2電極20とを主に有している。炭化珪素基板10は、半導体層2と、スーパージャンクション構造5と、炭化珪素単結晶基板11とを主に有している。半導体層2は、たとえば炭化珪素からなり、アルミニウムなどのp型不純物を含んでいる。半導体層2の導電型はp型である。半導体層2は、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々に接して設けられている。第1電極16は、半導体層2とオーミック接合している。第1電極16は、たとえばTiAlSiを含んでいる。
炭化珪素単結晶基板11は、n型エピタキシャル領域3の第2の主面3bに接して設けられている。炭化珪素単結晶基板11は、たとえば窒素などのn型不純物を含んでおり、n型の導電型を有する。第2電極20は、炭化珪素基板10の第4の主面10bに接して設けられている。第2電極20は、たとえばNiSiを含み、炭化珪素基板10の炭化珪素単結晶基板11とオーミック接合している。
なお、実施の形態5のPNダイオード1が有するスーパージャンクション構造5は、実施の形態1において説明したスーパージャンクション構造5とほぼ同じである。スーパージャンクション構造5は、炭化珪素単結晶基板11と半導体層2との間に配置されている。
実施の形態5に係るPNダイオード1によれば、半導体層2の導電型はp型である。第1電極16は、半導体層2とオーミック接合している。これにより、第1電極16が半導体層2とオーミック接合しているPNダイオード1の耐圧を高めつつ、順方向抵抗を低減することができる。
(実施の形態6)
次に、本発明の実施の形態6に係る炭化珪素半導体装置としてのショットキーバリアダイオードの構成について説明する。
図26を参照して、実施の形態6に係るショットキーバリアダイオード1は、炭化珪素基板10と、第1電極16と、第2電極20とを主に有している。炭化珪素基板10は、半導体層2と、スーパージャンクション構造5と、炭化珪素単結晶基板11とを主に有している。半導体層2は、たとえば炭化珪素からなり、窒素などのn型不純物を含んでいる。半導体層2の導電型はn型である。半導体層2は、n型エピタキシャル領域3の第1の主面3aおよびp型エピタキシャル領域4の表面4aの各々に接して設けられている。第1電極16は、半導体層2とショットキー接合している。第1電極16は、たとえばチタン(Ti)、ニッケル(Ni)、窒化チタン(TiN)、金(Au)、モリブデン(Mo)、タングステン(W)、ハフニウム(Hf)、ジルコニウム(Zr)、タンタル(Ta)または白金(Pt)などである。
炭化珪素単結晶基板11は、n型エピタキシャル領域3の第2の主面3bに接して設けられている。炭化珪素単結晶基板11は、たとえば窒素などのn型不純物を含んでおり、n型の導電型を有する。第2電極20は、炭化珪素基板10の第4の主面10bに接して設けられている。第2電極20は、たとえばNiSiを含み、炭化珪素基板10の炭化珪素単結晶基板11とオーミック接合している。
なお、実施の形態6のショットキーバリアダイオード1が有するスーパージャンクション構造5は、実施の形態1において説明したスーパージャンクション構造5とほぼ同じである。スーパージャンクション構造5は、炭化珪素単結晶基板11と半導体層2との間に配置されている。
実施の形態6に係るショットキーバリアダイオード1によれば、半導体層2の導電型はn型である。第1電極16は、半導体層2とショットキー接合している。これにより、第1電極16が半導体層2とショットキー接合しているショットキーバリアダイオード1の耐圧を高めつつ、順方向抵抗を低減することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。