JP2016001699A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2016001699A JP2016001699A JP2014121677A JP2014121677A JP2016001699A JP 2016001699 A JP2016001699 A JP 2016001699A JP 2014121677 A JP2014121677 A JP 2014121677A JP 2014121677 A JP2014121677 A JP 2014121677A JP 2016001699 A JP2016001699 A JP 2016001699A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- capacitor
- semiconductor device
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
半導体基板上に、下部電極と強誘電体膜と上部電極を有するキャパシタを形成し、
前記キャパシタの側面と上面を覆う絶縁性保護膜を形成し、
前記絶縁性保護膜上に層間絶縁膜を形成し、
前記層間絶縁膜を、前記キャパシタの前記上面を覆う前記絶縁性保護膜の位置まで研磨し、
前記研磨の後に、前記キャパシタの前記上部電極の一部を露出する開口と、前記下部電極または前記半導体基板上のトランジスタ上方にコンタクトホールとを形成し、
前記開口内と前記コンタクトホール内に、前記下部電極または前記トランジスタと電気的に接続する第1導体膜と第2導体膜を順次形成し、
前記第1導体膜と前記第2導体膜を、前記上部電極上に残る前記絶縁性保護膜の位置まで研磨して、前記開口内を埋める導電性保護膜と、前記コンタクトホールを埋めるコンタクトプラグとを形成し、
前記導電性保護膜上と前記コンタクトプラグ上に配線を形成する、
ことを特徴とする。
(付記1)
半導体基板上に、下部電極と強誘電体膜と上部電極を有するキャパシタを形成し、
前記キャパシタの側面と上面を覆う絶縁性保護膜を形成し、
前記絶縁性保護膜上に層間絶縁膜を形成し、
前記層間絶縁膜を、前記キャパシタの前記上面を覆う前記絶縁性保護膜の位置まで研磨し、
前記研磨の後に、前記キャパシタの前記上部電極の一部を露出する開口と、前記下部電極または前記半導体基板上のトランジスタ上方にコンタクトホールを形成し、
前記開口内と前記コンタクトホール内に、前記下部電極または前記トランジスタと電気的に接続する第1導体膜と第2導体膜を順次形成し、
前記第1導体膜と前記第2導体膜を、前記上部電極上に残る前記絶縁性保護膜の位置まで研磨して、前記開口内を埋める導電性保護膜と、前記コンタクトホールを埋めるコンタクトプラグとを形成し、
前記導電性保護膜上と前記コンタクトプラグ上に配線を形成する、
ことを特徴とする半導体装置の製造ことを特徴とする半導体装置の製造方法。
(付記2)
前記開口と、前記コンタクトホールのアスペクト比を1以下にすることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記第1導体膜と前記第2導体膜の前記研磨により、前記開口内に、前記絶縁性保護膜の厚さと揃う前記導電性保護膜が形成されることを特徴とする付記1に記載の半導体装置の製造方法。
(付記4)
前記開口は、前記第1導体膜で完全に埋め込まれ、前記第1導体膜と前記第2導体膜の前記研磨により、前記導電性保護膜が前記第1導体膜で形成されることを特徴とする付記3に記載の半導体装置の製造方法。
(付記5)
前記絶縁性保護膜に前記開口を形成した後に、前記強誘電体キャパシタに対して酸素含有雰囲気中で熱処理を施すことを特徴とする付記1に記載の半導体装置の製造方法。
(付記6)
前記層間絶縁膜の前記研磨の後に、前記強誘電体キャパシタの前記上面を覆う部分の前記絶縁性保護膜上と前記層間絶縁膜上に平坦な第2の絶縁性保護膜を形成することを特徴とする付記1〜5のいずれかに記載の半導体装置の製造方法。
(付記7)
前記絶縁性保護膜は、アルミナ、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化ニオブ、酸化シリコン、酸化窒化シリコン、窒化シリコンからなる群から選択される単層または積層の膜であることを特徴とする付記1〜6のいずれかに記載の半導体装置の製造方法。
(付記8)
前記導電性保護膜は、窒化チタン(TiN)、窒化タンタル(TaN)、窒化ハフニウム(HfN)、窒化クロム(CrN)、窒化ジルコニウム(ZrN)、窒化チタンアルミニウム(TiAlN)、酸窒化チタンアルミニウム(TiAlON)、窒化タンタルアルミニウム(TaAlN)、酸窒化タンタルアルミニウム(TaAlON)、窒化ハフニウムアルミニウム(HfAlN)、酸窒化ハフニウムアルミニウム(HfAlON)、窒化クロムアルミニウム(CrAlN)、酸窒化クロムアルミニウム(CrAlON)、窒化ジルコニウムアルミニウム(ZrAlN)、酸窒化ジルコニウムアルミニウム(ZeAlON)、窒化イリジウムシリコン(IrSiN)、酸窒化イリジウムシリコン(IrSiON)、窒化イリジウムアルミニウム(IrAlN)、酸窒化イリジウムアルミニウム(IrAlON)、窒化ルテニウムシリコン(RuSiN)、酸窒化ルテニウムシリコン(RuSiON)、チタン(Ti)、タンタル(Ta)、イリジウム(Ir)、ルテニウム(Ru)からなる群から選択される単層または積層の膜で形成することを特徴とする付記1〜7のいずれかに記載の半導体装置の製造方法。
(付記9)
前記下部電極は、イリジウム(Ir)、ルテニウム(Ru)、白金(Pt)、パラジウム(Pd)、オスミウム(Os)、ロジウム(Rh)、酸化イリジウム(IrOx)、酸化ルテニウム(RuOx)、酸化白金(PtOx)、酸化パラジウム(PdOx)、酸化オスミウム(OsOx)、酸化ロジウム(RhOx)膜、ルテニウム酸ストロンチウム(SrRuO3)からなる群から選択される単層または積層の膜で形成されることを特徴とする付記1〜8のいずれかに記載の半導体装置の製造方法。
(付記10)
前記強誘電体膜は、ペロブスカイト構造の化合物膜又はビスマス層状系構造の化合物膜であることを特徴とする付記1〜9のいずれかに記載の半導体装置の製造方法。
(付記11)
上部電極は、貴金属の酸化物を含有する導電膜で形成されることを特徴とする付記1〜10のいずれかに記載の半導体装置の製造方法。
(付記12)
前記貴金属の酸化物は、イリジウム(Ir)、ルテニウム(Ru)、白金(Pt)、オスミウム(Os)、ロジウム(Rh)、及びパラジウム(Pd)からなる群から選択される一の元素の酸化物であることを特徴とする付記11に記載の半導体装置の製造方法。
(付記13)
半導体基板と、
前記半導体基板上に形成され、下部電極と強誘電体膜と上部電極とを有するキャパシタと、
前記上部電極の上面の一部と前記キャパシタの側面とを覆う絶縁性保護膜と、
前記上部電極の前記絶縁性保護膜に覆われていない領域を覆う導電性保護膜であって、前記絶縁性保護膜と表面位置が揃う導電性保護膜と、
前記導電性保護膜に接続される配線と、
を有することを特徴とする半導体装置。
(付記14)
前記キャパシタを、前記キャパシタの前記上面に位置する前記絶縁性保護膜の位置まで埋める層間絶縁膜と、
前記層間絶縁膜に形成され、前記キャパシタの前記下部電極または前記層間絶縁膜の直下のプラグ電極に接続されるコンタクトプラグと、
をさらに有し、前記コンタクトプラグのアスペクト比は1以下であることを特徴とする付記13に記載の半導体装置。
(付記15)
前記導電性保護膜の底面は前記上部電極と接し、前記導電性保護膜の上面は前記配線に接していることを特徴とする付記13に記載の半導体装置。
(付記16)
前記配線層は、前記導電性保護膜に接する第1金属膜と、前記第1金属膜上の第2金属膜と、前記第2金属膜上の第3金属膜が積層された配線であることを特徴とする付記13に記載の半導体装置。
12、132、172 上部電極
13、131、171 強誘電体膜
14、129、169 下部電極
15,135,175 強誘電体キャパシタ
138 絶縁性保護膜
141 開口
144 導電性保護膜
151 配線
Claims (8)
- 半導体基板上に、下部電極と強誘電体膜と上部電極を有するキャパシタを形成し、
前記キャパシタの側面と上面を覆う絶縁性保護膜を形成し、
前記絶縁性保護膜上に層間絶縁膜を形成し、
前記層間絶縁膜を、前記キャパシタの前記上面を覆う前記絶縁性保護膜の位置まで研磨し、
前記研磨の後に、前記キャパシタの前記上部電極の一部を露出する開口と、前記下部電極または前記半導体基板上のトランジスタ上方にコンタクトホールを形成し、
前記開口内と前記コンタクトホール内に、前記下部電極または前記トランジスタと電気的に接続する第1導体膜と第2導体膜を順次形成し、
前記第1導体膜と前記第2導体膜を、前記上部電極上に残る前記絶縁性保護膜の位置まで研磨して、前記開口内を埋める導電性保護膜と、前記コンタクトホールを埋めるコンタクトプラグとを形成し、
前記導電性保護膜上と前記コンタクトプラグ上に配線を形成する、
ことを特徴とする半導体装置の製造方法。 - 前記開口と、前記コンタクトホールのアスペクト比を1以下にすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1導体膜と前記第2導体膜の前記研磨により、前記開口内に、前記絶縁性保護膜の厚さと揃う前記導電性保護膜が形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記開口は、前記第1導体膜で完全に埋め込まれ、前記第1導体膜と前記第2導体膜の前記研磨により、前記導電性保護膜が前記第1導体膜で形成されることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記絶縁性保護膜に前記開口を形成した後に、前記強誘電体キャパシタに対して酸素含有雰囲気中で熱処理を施すことを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板上に形成され、下部電極と、強誘電体膜と、上部電極とを有するキャパシタと、
前記上部電極の上面の一部と前記キャパシタの側面とを覆う絶縁性保護膜と、
前記上部電極の前記絶縁性保護膜に覆われていない領域を覆う導電性保護膜であって、前記絶縁性保護膜と表面位置が揃う導電性保護膜と、
前記導電性保護膜に接続される配線と、
を有することを特徴とする半導体装置。 - 前記キャパシタを、前記キャパシタの前記上面に位置する前記絶縁性保護膜の位置まで埋める層間絶縁膜と、
前記層間絶縁膜に形成され、前記キャパシタの前記下部電極または前記層間絶縁膜の直下のプラグ電極に接続されるコンタクトプラグと、
をさらに有し、前記コンタクトプラグのアスペクト比は1以下であることを特徴とする請求項6に記載の半導体装置。 - 前記導電性保護膜の底面は前記上部電極と接し、前記導電性保護膜の上面は前記配線に接していることを特徴とする請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014121677A JP6439284B2 (ja) | 2014-06-12 | 2014-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014121677A JP6439284B2 (ja) | 2014-06-12 | 2014-06-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016001699A true JP2016001699A (ja) | 2016-01-07 |
JP6439284B2 JP6439284B2 (ja) | 2018-12-19 |
Family
ID=55077156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014121677A Expired - Fee Related JP6439284B2 (ja) | 2014-06-12 | 2014-06-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6439284B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11495614B2 (en) | 2020-03-18 | 2022-11-08 | Kioxia Corporation | Non-volatile semiconductor memory device |
WO2023211020A1 (ko) * | 2022-04-26 | 2023-11-02 | 주성엔지니어링(주) | 캐패시터 전극 형성 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11101274B2 (en) * | 2019-12-05 | 2021-08-24 | Micron Technology, Inc. | Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274433A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2000150810A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Microelectronics Corp | 半導体装置及びその製造方法 |
JP2004335536A (ja) * | 2003-04-30 | 2004-11-25 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP2007201002A (ja) * | 2006-01-24 | 2007-08-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2010212574A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | 半導体記憶装置 |
-
2014
- 2014-06-12 JP JP2014121677A patent/JP6439284B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274433A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2000150810A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Microelectronics Corp | 半導体装置及びその製造方法 |
JP2004335536A (ja) * | 2003-04-30 | 2004-11-25 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP2007201002A (ja) * | 2006-01-24 | 2007-08-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2010212574A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11495614B2 (en) | 2020-03-18 | 2022-11-08 | Kioxia Corporation | Non-volatile semiconductor memory device |
WO2023211020A1 (ko) * | 2022-04-26 | 2023-11-02 | 주성엔지니어링(주) | 캐패시터 전극 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6439284B2 (ja) | 2018-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991270B2 (en) | Semiconductor device and manufacturing method for same | |
JP4827653B2 (ja) | 半導体装置とその製造方法 | |
JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP5568845B2 (ja) | 半導体装置の製造方法 | |
CN101213655B (zh) | 半导体器件及其制造方法 | |
US8659062B2 (en) | Method of manufacturing a ferroelectric capacitor and a ferroelectric capacitor | |
KR100973703B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008066644A (ja) | 半導体装置及びその製造方法 | |
JP5076890B2 (ja) | 半導体装置及びその製造方法 | |
US20070231927A1 (en) | Semiconductor device and manufacturing method thereof | |
JPWO2006103779A1 (ja) | 半導体装置及びその製造方法 | |
JP6439284B2 (ja) | 半導体装置の製造方法 | |
US20080067566A1 (en) | Contact structure having conductive oxide layer, ferroelectric random access memory device employing the same and methods of fabricating the same | |
JP5832715B2 (ja) | 半導体装置の製造方法 | |
KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
JP5487140B2 (ja) | 半導体装置の製造方法 | |
US20050128663A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
KR100943011B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5304810B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6439284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |