JP2015523713A - 異種接合構造のチップ積層イメージセンサおよびその製造方法 - Google Patents

異種接合構造のチップ積層イメージセンサおよびその製造方法 Download PDF

Info

Publication number
JP2015523713A
JP2015523713A JP2015511330A JP2015511330A JP2015523713A JP 2015523713 A JP2015523713 A JP 2015523713A JP 2015511330 A JP2015511330 A JP 2015511330A JP 2015511330 A JP2015511330 A JP 2015511330A JP 2015523713 A JP2015523713 A JP 2015523713A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
semiconductor
image sensor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015511330A
Other languages
English (en)
Inventor
ギュン アン ヒ
ギュン アン ヒ
ホ ウォン ジュン
ホ ウォン ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix System IC Inc
Original Assignee
Siliconfile Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconfile Technologies Inc filed Critical Siliconfile Technologies Inc
Publication of JP2015523713A publication Critical patent/JP2015523713A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、チップ積層イメージセンサおよびその製造方法であって、より詳細には、各半導体基板に形成されるセンサの特性に合わせた基板物質を用いて第１半導体チップおよび第２半導体チップを製造した後、各半導体チップを積層させて形成された異種接合構造のチップ積層イメージセンサおよびその製造方法である。本発明に係る異種接合構造のチップ積層イメージセンサおよびその製造方法によれば、第１半導体チップに用いられる第１半導体基板と、第２半導体チップに用いられる第２半導体基板とを異なる材質にすることにより、各半導体チップに形成されたセンサの特性が十分に発揮できるという利点がある。

Description

本発明は、チップ積層イメージセンサおよびその製造方法に関するものであって、より詳細には、各半導体基板に形成されるセンサの特性に合わせた基板物質を用いて第１半導体チップおよび第２半導体チップを製造した後、各半導体チップを積層させて形成された異種接合構造のチップ積層イメージセンサおよびその製造方法に関するものである。
半導体産業において、集積回路に対するパッケージング技術は、小型化に対する要求および実装の信頼性を満足させるために持続的に発展してきており、最近では、電気電子製品の小型化と共に高性能化が要求されるにつれ、２つ以上の半導体チップまたは、半導体パッケージを垂直に積み上げる３Ｄ構造のウエハのスタッキングに対する多様な技術が開発されている。
このようなウエハのスタッキングを用いた３Ｄ構造の素子は、ウエハを積層した後、厚さを減少させるためにウエハの後面をグラインディングする工程を経た後、後続の工程を行い、ソーイング工程を経てパッケージ化される。
このようなウエハのスタッキングを用いた３次元構造のチップ積層イメージセンサは、第１半導体チップと第２半導体チップとに別の工程を進行させた後、２つの半導体チップにそれぞれ形成されたボンディングパッドを互いに重ねて接触させる方式で製作される。
このような従来のチップ積層イメージセンサは、各半導体チップに形成されるセンサの特性を考慮しないまま、高速大容量のデータ処理のために、第１半導体チップおよび第２半導体チップともにシリコン（Ｓｉ）ベースの基板を使用しており、これによって、各センサで必要とする特性が十分に機能を発揮することができないという問題があった。
上記の技術的課題を達成するための、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる。
上記の技術的課題を達成するための、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる。
上記の他の技術的課題を達成するための、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、前記第１半導体チップと前記第２半導体チップとのボンディングのための作業を行うボンディング前処理ステップと、前処理された前記第１半導体チップの前記第１パッドおよび前処理された前記第２半導体チップの前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを含み、前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる。
上記の他の技術的課題を達成するための、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、前記第１半導体チップと前記第２半導体チップとのボンディングのための作業を行うボンディング前処理ステップと、前処理された前記第１半導体チップの前記第１パッドおよび前処理された前記第２半導体チップの前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを含み、前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる。
本発明に係る異種接合構造のチップ積層イメージセンサおよびその製造方法によれば、第１半導体チップに用いられる第１半導体基板と、第２半導体チップに用いられる第２半導体基板とを異なる材質にすることにより、各半導体チップに形成されたセンサの特性が十分に発揮できるという利点がある。
本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面図である。 本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面図である。 本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。 本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。
以下、添付した図面を参照して、本発明をより詳細に説明する。
図１は、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面を示す図である。
図１に示されているように、本発明に係る異種接合構造のチップ積層イメージセンサは、第１半導体チップ１０と、第２半導体チップ２０とを備え、第１半導体チップ１０を形成する第１半導体基板、および第２半導体チップ２０を形成する第２半導体基板が、互いに異なる材質からなる。
第１半導体チップ１０には、第１半導体基板上に、フォトダイオード１４と、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッド１７とが形成される。
第１半導体基板上において、フォトダイオード１４の上部に形成される第１バッファ層１８、カラーフィルタ１２、第２バッファ層１９、およびマイクロレンズ１１は公知であるので、詳細な説明は省略する。
第２半導体チップ２０には、第２半導体基板上に、第１パッド１７とボンディングされる第２パッド２１と、第１半導体チップ１０から伝達された映像電荷を外部に出力するための回路領域とが形成される。
第２半導体チップ２０に位置する回路領域には、転送トランジスタ２２と、リセットトランジスタ２３と、ソースフォロワトランジスタ２４と、遮断スイッチ用トランジスタ２５と、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング（ＣＤＳ）回路と、アナログ回路と、アナログデジタル変換器（ＡＤＣ）と、デジタル回路とが形成される。
第１半導体チップ１０を形成する第１半導体基板は、第１半導体チップ１０に形成されるセンサ部の特性を考慮して、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の基板を用いることが好ましい。
また、第１半導体基板は、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル基板を用いることができ、シリコン−オン−インシュレータ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ、ＳＯＩ）特性を有するように、各材質の基板上に絶縁膜が形成されたＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ基板を用いてもよい。
一方、第２半導体チップ２０を形成する第２半導体基板は、シリコン基板を用いることが好ましい。
第２半導体チップ２０を形成する第２半導体基板は、その特性によってサファイアやＳｉＧｅなどのような非シリコン基板を用いてもよい。すなわち、第２基板の材質がどのようなものであるかに関係なく、第１基板と第２基板とは、互いに異なる材質からなり、第１半導体チップ１０と第２半導体チップ２０とのボンディング、すなわち、積層を利用して１つの回路として駆動するように実現される。
通常、第２基板は、シリコン基板を用い、第１基板は、非シリコン（ｎｏｎ−Ｓｉ）基板を用いることが好ましい。
すなわち、一例として、第１半導体チップ１０に形成されるセンサが赤外線センサの場合、赤外線によく感応するゲルマニウム（Ｇｅ）系材質の第１半導体基板を用いて第１半導体チップが形成され、高速のデータ処理が可能なシリコン材質の第２半導体基板を用いて第２半導体チップが形成されることにより、赤外線感応および高速のデータ処理をすべて行うことができる。
一方、第１半導体チップ１０に形成されるセンサは、微細電子制御技術（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ、ＭＥＭＳ）やその他の方法で製造されてもよく、このようなセンサの特性が十分に発揮できる材質の基板を用いて第１半導体チップを形成することができる。
本発明は、従来のチップ積層構造のセンサにおいて、センサ部がシリコン基板で一律的に形成されるのではなく、各センサ部の特性がよく発揮できる材質の基板を選択して用いることを特徴とする。
図２は、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面を示す図である。
図２に示された本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体チップ１０と、第２半導体チップ２０とを備え、第１半導体チップ１０を形成する第１半導体基板、および第２半導体チップ２０を形成する第２半導体基板は、互いに異なる材質からなる。
第１半導体チップ１０には、第１半導体基板上に、フォトダイオード１４と、該フォトダイオード１４により感知された映像信号に対応する映像電荷を浮遊拡散領域１４に転送する転送トランジスタ６と、フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッド１７とが形成される。
図２に示された本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体チップ１０に、フォトダイオード１４のほか、転送トランジスタ６がさらに備えられる点を除いては、図１に示された異種接合構造のチップ積層イメージセンサと同一であるので、他の構成要素に関する詳細な説明は省略する。
図３は、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。
図３に示されているように、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体チップ形成ステップＳ３１０と、第２半導体チップ形成ステップＳ３２０と、ボンディング前処理ステップＳ３３０と、半導体チップボンディングステップＳ３４０と、後続の工程ステップＳ３５０とを含む。
第１半導体チップ形成ステップＳ３１０では、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する。
第２半導体チップ形成ステップＳ３２０では、第２半導体基板上に、第１パッドとボンディングされる第２パッドと、第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する。
すなわち、第２半導体チップ形成ステップＳ３２０では、転送トランジスタと、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される回路領域を形成する。
第１半導体チップ形成ステップＳ３１０および第２半導体チップ形成ステップＳ３２０は、手順に関係なく、並列的に進行することができる。また、第１半導体チップ形成ステップＳ３１０と、第２半導体チップ形成ステップＳ３２０とは、互いに異なる工程技術を適用して別途に進行してもよい。
ボンディング前処理ステップＳ３３０では、プラズマ処理、洗浄作業、または表面処理などの工程を利用して互いにボンディングされる第１半導体チップの表面および第２半導体チップの表面に対して前処理作業を行う。
以後、半導体チップボンディングステップＳ３４０では、前処理された第１半導体チップ１０の第１パッドと、前処理された第２半導体チップ２０の第２パッドとを互いに突き合わせて接触させることにより、第１半導体チップと第２半導体チップとをボンディングさせる。
ここで、第１半導体チップ形成ステップＳ３１０で用いられる第１半導体基板と、第２半導体チップ形成ステップＳ３２０で用いられる第２半導体基板とは、互いに異なる材質の基板を用いる。
すなわち、第１半導体チップ形成ステップＳ３１０では、第１半導体チップに形成されるセンサ部の特性によって、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の第１半導体基板を用いて第１半導体チップを形成することが好ましい。
一方、第１半導体チップ形成ステップＳ３１０では、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル形態の第１半導体基板を用いることができ、シリコン−オン−インシュレータ特性を有するように、各材質の基板上に絶縁膜が形成されたＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ材質の第１半導体基板を用いてもよい。
この時、第２半導体チップ形成ステップＳ３２０では、シリコン材質の第２半導体基板を用いて第２半導体チップを形成することが好ましい。
一方、後続の工程ステップＳ３５０では、半導体チップボンディングステップＳ３４０の後、カラーフィルタやマイクロレンズなどを形成する。
図４は、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。
図４に示されているように、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体チップ形成ステップＳ４１０と、第２半導体チップ形成ステップＳ４２０と、ボンディング前処理ステップＳ４３０と、半導体チップボンディングステップＳ４４０と、後続の工程ステップＳ４５０とを含む。
第１半導体チップ形成ステップＳ４１０では、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する。
一方、図４に示された本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体チップ形成ステップＳ４１０において、第１半導体チップに、フォトダイオードのほか、転送トランジスタがさらに備えられる点を除いては、図３に示された発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法と同一であるので、第２半導体チップ形成ステップＳ４２０、ボンディング前処理ステップＳ４３０、半導体チップボンディングステップＳ４４０、および後続の工程ステップＳ４５０に関する詳細な説明は省略する。
以上のように、本発明に係る異種接合構造のチップ積層イメージセンサおよびその製造方法によれば、第１半導体チップに用いられる第１半導体基板と、第２半導体チップに用いられる第２半導体基板とを異なる材質にすることにより、各半導体チップに形成されたセンサの特性が十分に発揮できる利点がある。
以上、本発明に対する技術的思想を添付図面と共に述べたが、これは、本発明の好ましい実施形態を例示的に説明したものであり、本発明を限定するものではない。また、本発明の属する技術分野における通常の知識を有する者であれば誰でも本発明の技術的思想の範疇を離脱しない範囲内で多様な変形および模倣が可能であることは自明である。

Claims (26)

  1. チップ積層イメージセンサにおいて、
    第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、
    第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、
    前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる異種接合構造のチップ積層イメージセンサ。
  2. 前記第１半導体基板が、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ基板である請求項１に記載の異種接合構造のチップ積層イメージセンサ。
  3. 前記第１半導体基板が、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル基板である請求項１に記載の異種接合構造のチップ積層イメージセンサ。
  4. 前記第１半導体基板が、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ基板である請求項１に記載の異種接合構造のチップ積層イメージセンサ。
  5. 前記第２半導体基板が、シリコン基板である請求項２〜請求項４のいずれかに記載の異種接合構造のチップ積層イメージセンサ。
  6. 前記回路領域には、転送トランジスタと、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される請求項５に記載の異種接合構造のチップ積層イメージセンサ。
  7. チップ積層イメージセンサにおいて、
    第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、
    第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、
    前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる異種接合構造のチップ積層イメージセンサ。
  8. 前記第１半導体基板が、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ基板である請求項７に記載の異種接合構造のチップ積層イメージセンサ。
  9. 前記第１半導体基板が、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル基板である請求項７に記載の異種接合構造のチップ積層イメージセンサ。
  10. 前記第１半導体基板が、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ基板である請求項７に記載の異種接合構造のチップ積層イメージセンサ。
  11. 前記第２半導体基板が、シリコン基板である請求項８〜請求項１０のいずれかに記載の異種接合構造のチップ積層イメージセンサ。
  12. 前記回路領域が、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される請求項１１に記載の異種接合構造のチップ積層イメージセンサ。
  13. チップ積層イメージセンサの製造方法において、
    第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、
    第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、
    前記第１パッドおよび前記第２パッドが突出するように、前記第１半導体チップおよび前記第２半導体チップをエッチングする半導体チップエッチングステップと、
    突出した前記第１パッドおよび前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを含み、
    前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる異種接合構造のチップ積層イメージセンサの製造方法。
  14. 前記第１半導体チップ形成ステップが、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の前記第１半導体基板を用いて第１半導体チップを形成するステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  15. 前記第１半導体チップ形成ステップが、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル形態の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  16. 前記第１半導体チップ形成ステップが、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ材質の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  17. 前記第２半導体チップ形成ステップが、シリコン材質の前記第２半導体基板を用いて前記第２半導体チップを形成するステップである請求項１４〜請求項１６のいずれかに記載の異種接合構造のチップ積層イメージセンサの製造方法。
  18. 前記第２半導体チップ形成ステップが、転送トランジスタと、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される前記回路領域を形成するステップである請求項１７に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  19. 前記半導体チップボンディングステップが、銅酸化膜フュージョンボンディング、金属熱圧縮ボンディング、共晶ボンディング、または直接ボンディングの方法を利用して前記第１半導体チップと前記第２半導体チップとをボンディングさせるステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  20. チップ積層イメージセンサの製造方法において、
    第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、
    第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、
    前記第１パッドおよび前記第２パッドが突出するように、前記第１半導体チップおよび前記第２半導体チップをエッチングする半導体チップエッチングステップと、
    突出した前記第１パッドおよび前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを備え、
    前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる異種接合構造のチップ積層イメージセンサの製造方法。
  21. 前記第１半導体チップ形成ステップが、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  22. 前記第１半導体チップ形成ステップが、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル形態の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  23. 前記第１半導体チップ形成ステップが、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ材質の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  24. 前記第２半導体チップ形成ステップが、シリコン材質の前記第２半導体基板を用いて前記第２半導体チップを形成するステップである請求項２１〜請求項２３のいずれかに記載の異種接合構造のチップ積層イメージセンサの製造方法。
  25. 前記第２半導体チップ形成ステップが、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される前記回路領域を形成するステップである請求項２４に記載の異種接合構造のチップ積層イメージセンサの製造方法。
  26. 前記半導体チップボンディングステップが、銅酸化膜フュージョンボンディング、金属熱圧縮ボンディング、共晶ボンディング、または直接ボンディングの方法を利用して前記第１半導体チップと前記第２半導体チップとをボンディングさせるステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
JP2015511330A 2012-05-07 2012-05-10 異種接合構造のチップ積層イメージセンサおよびその製造方法 Pending JP2015523713A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120047946A KR101240537B1 (ko) 2012-05-07 2012-05-07 이종접합 구조의 칩 적층 이미지센서 및 그 제조방법
KR10-2012-0047946 2012-05-07
PCT/KR2012/003680 WO2013168836A1 (ko) 2012-05-07 2012-05-10 이종접합 구조의 칩 적층 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2015523713A true JP2015523713A (ja) 2015-08-13

Family

ID=48181310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015511330A Pending JP2015523713A (ja) 2012-05-07 2012-05-10 異種接合構造のチップ積層イメージセンサおよびその製造方法

Country Status (5)

Country Link
US (1) US20150155323A1 (ja)
JP (1) JP2015523713A (ja)
KR (1) KR101240537B1 (ja)
CN (1) CN104285296A (ja)
WO (1) WO2013168836A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878325B2 (en) 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
KR101334213B1 (ko) * 2013-09-02 2013-11-29 (주)실리콘화일 칩 적층 이미지 센서
JP2015060909A (ja) * 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
KR101545951B1 (ko) * 2013-12-02 2015-08-21 (주)실리콘화일 이미지 처리 패키지 및 이를 구비하는 카메라 모듈
CN105261623A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 芯片、其制备方法、及包括其的图像传感器
JP2016096233A (ja) * 2014-11-14 2016-05-26 ソニー株式会社 固体撮像素子、製造方法、および電子装置
JP6766808B2 (ja) * 2015-05-18 2020-10-14 ソニー株式会社 半導体装置および撮像装置
CN106549030B (zh) * 2016-10-10 2019-08-20 上海集成电路研发中心有限公司 一种图像传感器及其制备方法
US11749609B2 (en) * 2018-06-29 2023-09-05 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
CN109119433A (zh) * 2018-08-29 2019-01-01 德淮半导体有限公司 堆叠式图像传感器及其制造方法
CN112951940B (zh) * 2021-04-23 2023-03-24 湖南汇思光电科技有限公司 一种基于InPOI衬底的InGaAs探测器结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161474A (ja) * 1982-03-12 1983-09-26 Fujitsu Ltd 固体撮像装置
JP2007123852A (ja) * 2005-10-27 2007-05-17 Sharp Corp ゲルマニウム光検出装置の製造方法
JP2008544571A (ja) * 2005-06-28 2008-12-04 シリコンファイル・テクノロジーズ・インコーポレイテッド ３次元構造を持つイメージセンサの分離型単位画素及びその製造方法
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001466A1 (en) * 1999-06-25 2001-01-04 Massachusetts Institute Of Technology Oxidation of silicon on germanium
US8120079B2 (en) * 2002-09-19 2012-02-21 Quantum Semiconductor Llc Light-sensing device for multi-spectral imaging
KR100775931B1 (ko) * 2005-07-12 2007-11-13 김경미 리플로 솔더를 이용한 3차원 칩 적층 방법
KR101049083B1 (ko) * 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161474A (ja) * 1982-03-12 1983-09-26 Fujitsu Ltd 固体撮像装置
JP2008544571A (ja) * 2005-06-28 2008-12-04 シリコンファイル・テクノロジーズ・インコーポレイテッド ３次元構造を持つイメージセンサの分離型単位画素及びその製造方法
JP2007123852A (ja) * 2005-10-27 2007-05-17 Sharp Corp ゲルマニウム光検出装置の製造方法
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置

Also Published As

Publication number Publication date
WO2013168836A1 (ko) 2013-11-14
US20150155323A1 (en) 2015-06-04
CN104285296A (zh) 2015-01-14
KR101240537B1 (ko) 2013-03-11

Similar Documents

Publication Publication Date Title
KR101240537B1 (ko) 이종접합 구조의 칩 적층 이미지센서 및 그 제조방법
US11894408B2 (en) Dual facing BSI image sensors with wafer level stacking
TWI714776B (zh) 半導體封裝及其製造方法
US7723686B2 (en) Image sensor for detecting wide spectrum and method of manufacturing the same
CN103426892B (zh) 垂直集成的图像传感器芯片及其形成方法
US8945967B2 (en) Photosensitive imaging device and method for forming semiconductor device
CN104078479B (zh) 图像传感器的晶圆级封装方法和图像传感器封装结构
US8697542B2 (en) Method for thin die-to-wafer bonding
US20180026067A1 (en) Complementary metal-oxide-semiconductor (cmos) image sensor (cis) package with an image buffer
CN104733486A (zh) 图像传感器器件及其制造方法和半导体器件制造方法
TW201017820A (en) 3D integrated circuit device fabrication with precisely controllable substrate removal
CN107359210B (zh) 用于制造光电转换设备的方法
US9667900B2 (en) Three dimensional system-on-chip image sensor package
KR102242125B1 (ko) 열팽창 매칭된 장치를 제공하는 이동 방법
JP2016039366A (ja) マイクロ光学要素を有するセンサチップ組立体の製造
TW201630152A (zh) 元件嵌入式影像感測器及其晶圓級製造方法
US20130221469A1 (en) Semiconductor package and method of fabricating the same
JP2015095517A (ja) 積層型集積回路及びその製造方法
CN110211977B (zh) 三维堆栈式cis及其形成方法
US9954137B2 (en) Photodetector and methods of manufacture
KR20230074259A (ko) 레이저 디본딩을 사용한 산화물 본딩된 웨이퍼 쌍 분리
KR20130011035A (ko) 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법
JP2017526178A (ja) Ｓｏｉウエハ中に複数の活性層を備えた半導体構造
US9954027B2 (en) Image pickup device and manufacturing method for image pickup device by stacking/bonding of crystalline silicon substrates
WO2023189010A1 (ja) 半導体装置、電子機器及び半導体チップ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906