JP2015520882A - 個々に調節可能な遷移エッジを伴うラインペア用のデジタル通信インターフェイス回路 - Google Patents

Abstract

インターフェイス回路が、装置をラインペアとインターフェイスさせる。インターフェイス回路は、ラインペアに結合される極性非依存の入力端子を有するダイオードブリッジ、正の極性及び負の極性をそれぞれ有する第１の出力端子及び第２の出力端子、ダイオードブリッジを介してラインペア上で受信される受信信号を出力するための第１のガルバニック絶縁装置、伝送信号を受信する第２のガルバニック絶縁装置、ダイオードブリッジの正の出力端子と負の出力端子との両端間に接続される電圧制御可変抵抗素子、並びに第２のガルバニック絶縁装置と電圧制御可変抵抗素子との間に縦続接続される第１のフィルタ及び第２のフィルタを含む。第１のフィルタは、伝送信号の立ち上がり時間と立ち下がり時間とを分離するための分離された荷電経路と放電経路とを有する。第２のフィルタは、電圧依存性の周波数特性を有する。電圧制御可変抵抗素子は、伝送信号をダイオードブリッジを介してラインペアに結合する。

Description

[0001] 本発明は、一般にデジタル通信インターフェイスを対象とし、より詳細には、装置をＤＡＬＩ（Digital Addressable Lighting Interface）等のラインペアとインターフェイスさせるためのインターフェイス回路を対象とする。

[0002] 近年、様々な種類の照明装置が多くの場合同じビル内に、更には同じ室内に設置された状態で、省エネに対する要求の増加や、様々な駆動要件を有するますます多岐にわたる異なる種類の照明装置（例えば白熱灯、蛍光灯、発光ダイオード等）に適合する必要等、新たな又はより厳しい要求が照明システムに課されている。これらの要求は、施設内の照明装置の制御面における更に多くの選択肢及び柔軟性に対する需要を駆り立てている。

[0003] これらの需要に応えて照明業界は、照明システムの個々の構成要素間のデジタル通信用のＤＡＬＩ（Digital Addressable Lighting Interface）規格を開発した。様々な製造業者からの多岐にわたる異なるＤＡＬＩ装置が接続され、照明システムに組み込まれ得る。こうすることは、全ての装置間の相互運用性が保証されながら、照明システムを構成する際に高水準の柔軟性をもたらす。制御及びアドレス機能は、ＤＡＬＩ準拠照明システムが発光体それぞれの光のレベルを個々に制御できるようにするだけでなく、発光体群の光のレベルを容易に制御できるようにする。

[0004] この相互運用性を保つために、ＤＡＬＩ規格は、ＤＡＬＩバス上の他の装置との互換性を得るために、制御装置及びスレーブ装置のインターフェイスに対して要件を課す。ＤＡＬＩインターフェイスは、ＤＡＬＩインターフェイス群に共通である二線式の差動制御／データバスに接続される。ＤＡＬＩメッセージはシリアルデータストリームであり、ビットの遷移が１６ボルト（Ｈ）と０ボルト（Ｌ）との間の典型的な電圧レベルで生じるバイフェーズコーディング、Manchester IEEE 802.3に準拠する。

[0005] 図１は、ＤＡＬＩバス（ＤＡＬＩループやＤＡＬＩネットワークと呼ばれることもある）の差動二線式線路（「ラインペア」）の電圧範囲の関係を示す。通常は電源がマスタコントローラに組み込まれ、必要な電圧レベルをＤＡＬＩバス上に与える。各ＤＡＬＩインターフェイスは、ビット値に相当する電圧変化を求めることにより情報を受け取り、二線式のＤＡＬＩバスにかかる電圧をクランプしないことにより、又はクランプすること（短絡させること）により情報を伝送する。

[0006] 電磁妨害（ＥＭＩ）は、多くの電子装置及び回路にとって懸念事項である。具体的には、ＥＭＩは、通信バス上で伝送される信号の高周波高調波成分の振幅に対して制限を課す場合がある。例えばＤＡＬＩ規格は、ＤＡＬＩバス上で伝送される信号の立ち上がり及び立ち下がり時間（エッジ遷移）に対し、上限及び下限の両方を課す。ＤＡＬＩ装置のインターフェイス回路により、これらの要件に準拠することが保証されなければならない。

[0007] これらの要件に対処するために、幾つかの異なる通信インターフェイス回路が開発されてきた。具体的には、ＤＡＬＩインターフェイス回路の例が、米国特許出願公開第2004/0225811号、米国特許第6,876,224号、米国特許出願公開第2005/0152440号、及び米国特許出願公開第2009/0003417号の中で開示されている。

[0008] しかし、これらの通信インターフェイス回路のそれぞれには複雑さ、費用、及び／又は性能に関する何らかの不利益若しくは制約がある。

[0009] 従って、過度の複雑さ及び費用なしに所望のＥＭＩ性能を満たすために、エッジ遷移の立ち上がり及び立ち下がり時間を柔軟に制御することができる通信インターフェイス回路を提供することが望ましい。

[0010] 本開示は、装置をデジタル通信用のラインペアとインターフェイスさせるための発明的方法及び機器を対象とし、より詳細には、装置をＤＡＬＩ（Digital Addressable Lighting Interface）バス等のラインペアとインターフェイスさせるためのインターフェイス回路を対象とする。

[0011] 概して一態様では、コントローラをＤＡＬＩ（Digital Addressable Lighting Interface）バスとインターフェイスさせるように構成されるインターフェイス回路を装置が含む。そのインターフェイス回路は、ダイオードブリッジ、電流制限器、第１のオプトカプラ、供給蓄積コンデンサ、第１の単方向装置、ツェナダイオード、第２のオプトカプラ、第１の一次低域フィルタ、第２の一次低域フィルタ、及び電界効果トランジスタを含む。ダイオードブリッジは、ＤＡＬＩバスに結合されるように構成される１対の極性非依存の入力端子を有し、更に正の出力端子と負の出力端子とを有する。電流制限器は入力部と出力部とを有し、入力部はダイオードブリッジの正の出力端子に接続される。第１のオプトカプラは、第１の入力端子及び第２の入力端子、並びに第１の出力端子及び第２の出力端子を有し、第１の入力端子は電流制限器の出力部に接続され、出力端子は受信機に接続される。第１のオプトカプラは、ダイオードブリッジを介してＤＡＬＩバス上で受信される受信信号を受信機に結合するように構成される。供給蓄積コンデンサは、電流制限器の出力部とダイオードブリッジの負の出力端子との間に第１の単方向装置を介して接続される。第１の単方向装置は、供給蓄積コンデンサに電圧を荷電（充電）するために電流制限器の出力部から電流が流れることを可能にし、供給蓄積コンデンサ上の電圧が電流制限器及び第１のオプトカプラを介して放電されるのを阻止する。ツェナダイオードは、第１のオプトカプラの第２の入力端子とダイオードブリッジの負の出力端子との間に接続され、供給蓄積コンデンサによって蓄積される電圧の電圧レベルを確立するように構成される。第２のオプトカプラは、第１の入力端子及び第２の入力端子、並びに第１の出力端子及び第２の出力端子を有し、第１の入力端子及び第２の入力端子はコントローラによって生成される伝送信号を受信するために接続され、第１の出力端子は、供給蓄積コンデンサから供給電圧を受け取るために接続される。第１の一次低域フィルタは、入力端子と出力端子とを有し、入力端子は第２のオプトカプラの第２の出力端子に接続される。第１の一次低域フィルタは、第１の一次低域フィルタの入力端子とダイオードブリッジの負の出力端子との間に接続される分路抵抗、第１の一次低域フィルタの入力端子と第１の一次低域フィルタの出力端子との間に接続される第１の直列抵抗及び第２の直列抵抗、第１の直列抵抗又は第２の直列抵抗の何れかと並列接続される第２の単方向装置、及び第１の一次低域フィルタの出力端子とダイオードブリッジの負の出力端子との間に接続される分路コンデンサを含む。第２の一次低域フィルタは、入力端子と出力端子とを有し、入力端子は第１の一次低域フィルタの出力端子に接続され、第４の抵抗が第２の一次低域フィルタの入力端子と出力端子との間に接続され、第２の一次低域フィルタは電圧依存性の遮断周波数を有する。電界効果トランジスタは、ダイオードブリッジの正の出力端子及び負の出力端子のそれぞれに接続される第１の端子と第２の端子、ドレイン及びソースを有し、第２の一次低域フィルタの出力端子に接続されるゲート端子を有する。

[0012] 一実施形態では、入力電圧が電界効果トランジスタの閾値電圧を上回る場合、第２の一次低域フィルタに与えられる入力電圧の増加に応じて第２の一次低域フィルタの遮断周波数が低下する。

[0013] 別の実施形態では、第２の一次低域フィルタが、電界効果トランジスタのゲート端子とダイオードブリッジの負の出力端子との間に分路キャパシタンスを含み、分路キャパシタンスは第２の一次低域フィルタへの入力電圧が増加し、電界効果トランジスタの閾値電圧を上回るときに増加する。

[0014] 別の実施形態によれば、この装置がコントローラを含み、コントローラは照明装置を制御するように構成される。更に別の実施形態によれば、ツェナダイオードが約４．７ボルトから約６．２ボルトの間の降伏（ツェナー）電圧を有する。

[0015] 概して別の態様では、コントローラをＤＡＬＩ（Digital Addressable Lighting Interface）バスとインターフェイスさせるように構成されるインターフェイス回路を装置が含む。そのインターフェイス回路は、ダイオードブリッジ、第１のオプトカプラ、第２のオプトカプラ、電圧制御可変抵抗素子、並びに第１の一次低域フィルタ、及び第２の一次低域フィルタを含む。ダイオードブリッジは、ＤＡＬＩバスに結合されるように構成される１対の極性非依存の入力端子を有し、更に正の出力端子と負の出力端子とを有する。第１のオプトカプラは、ダイオードブリッジに動作的に接続され、ダイオードブリッジを介してＤＡＬＩバス上で受信される受信信号を受信機に結合するように構成される。第２のオプトカプラは、コントローラによって生成される伝送信号を受信するように構成される。電圧制御可変抵抗素子は、ダイオードブリッジの正の出力端子と負の出力端子との両端間に接続される。第１の一次低域フィルタ及び第２の一次低域フィルタは、第２のオプトカプラと電圧制御可変抵抗素子の制御端子との間で縦続接続される。第１の一次低域フィルタは、伝送信号の立ち上がり時間を伝送信号の立ち下がり時間と分離するための分離された荷電経路と放電経路とを含み、その結果、立ち上がり時間は立ち下がり時間と異なる。第２の一次低域フィルタは、電圧依存性の遮断周波数を有する。電圧制御可変抵抗素子は、ダイオードブリッジに動作的に接続され、コントローラによって生成される伝送信号をダイオードブリッジを介してＤＡＬＩバスに結合するように構成される。

[0016] 一実施形態では、インターフェイス回路が伝送電圧源、及び伝送電圧源の電圧を設定するための伝送電圧基準を更に含む。伝送電圧源は、第２のオプトカプラの出力側に電圧を供給し、伝送電圧基準にはＤＡＬＩバスからの電流が供給される。

[0017] 別の実施形態によれば、電圧制御可変抵抗素子が、ダイオードブリッジの正の出力端子と負の出力端子との間に接続される電界効果トランジスタを含む。

[0018] 更に別の実施形態によれば、第１の一次低域フィルタは、第２のオプトカプラの出力部と第２の一次低域フィルタの入力部との間に接続される第１の直列抵抗及び第２の直列抵抗、第１の直列抵抗又は第２の直列抵抗の何れかに並列な単方向装置、並びに第１の一次低域フィルタの出力端子とダイオードブリッジの負の出力端子との間に接続されるコンデンサを含む。

[0019] 更に別の実施形態によれば、第２の一次低域フィルタの遮断周波数は、第２の一次低域フィルタへの入力電圧が増加し、閾値を上回るときに低下する。

[0020] 更なる実施形態によれば、第２の一次低域フィルタは、第２の一次低域フィルタの出力部とダイオードブリッジの負の出力端子との間に分路キャパシタンスを含み、分路キャパシタンスは第２の一次低域フィルタへの入力電圧が増加し、閾値を上回るときに増加する。この実施形態の或る任意選択的特徴によれば、電圧制御可変抵抗素子は電界効果トランジスタを含み、閾値が電界効果トランジスタの閾値電圧に等しい。この実施形態の別の任意選択的特徴によれば、分路キャパシタンスが電界効果トランジスタのゲート−ソースキャパシタンスを含む。

[0021] また更なる実施形態によれば、装置がコントローラを更に含み、コントローラが照明装置を制御するように構成される。

[0022] 概して更に別の態様では、装置が、装置をラインペアとインターフェイスさせるように構成されるインターフェイス回路を含む。インターフェイス回路は、ダイオードブリッジ、第１のガルバニック絶縁装置、第２のガルバニック絶縁装置、電圧制御可変抵抗素子、及び第１のフィルタを含む。ダイオードブリッジは、ラインペアに結合されるように構成される１対の極性非依存の入力端子を有し、更に正の出力端子と負の出力端子とを有する。第１のガルバニック絶縁装置は、ダイオードブリッジに動作的に接続され、ダイオードブリッジを介してラインペア上で受信される受信信号を出力するように構成される。第２のガルバニック絶縁装置は、伝送信号を受信するように構成される。電圧制御可変抵抗素子は、ダイオードブリッジの正の出力端子と負の出力端子との両端間に接続される。第１のフィルタは、第２のガルバニック絶縁装置と電圧制御可変抵抗素子との間に接続される。第１のフィルタは、伝送信号の立ち上がり時間を伝送信号の立ち下がり時間と分離するための分離された荷電経路と放電経路とを含む。電圧制御可変抵抗素子は、ダイオードブリッジに動作的に接続され、伝送信号をダイオードブリッジを介してラインペアに結合するように構成される。

[0023] 一実施形態では、インターフェイス回路が、第１のフィルタと電圧制御可変抵抗素子の制御端子との間に接続される第２のフィルタを更に含み、第２のフィルタは電圧依存性の周波数特性を有する。この実施形態の任意選択的改変形態では、第１のフィルタが、第２のガルバニック絶縁装置の出力部と第２のフィルタの入力部との間に接続される第１の直列抵抗及び第２の直列抵抗、第１の直列抵抗又は第２の直列抵抗の何れかに並列な単方向装置、並びに第２のフィルタの入力部とダイオードブリッジの負の出力端子との間に接続されるコンデンサを含む。この実施形態の別の任意選択的改変形態によれば、第２のフィルタは、第２のフィルタへの入力電圧が増加し、閾値を上回るときに低下する遮断周波数を有する。この実施形態の更に別の任意選択的改変形態によれば、第２のフィルタが、第２のフィルタの出力部とダイオードブリッジの負の出力端子との間に分路キャパシタンスを含み、分路キャパシタンスは第２のフィルタへの入力電圧が増加し、閾値を上回るときに増加する。この実施形態のまた別の任意選択的改変形態によれば、電圧制御可変抵抗素子が電界効果トランジスタを含み、閾値が電界効果トランジスタの閾値電圧に等しい。

[0024] 本開示の目的のために本明細書で用いられているように、「光源」との用語は、次に限定されないが、ＬＥＤベース光源（上記に定義した１つ以上のＬＥＤを含む）、白熱光源（例えばフィラメント電灯、ハロゲン電灯）、蛍光光源、りん光性光源、高輝度放電光源（例えばナトリウム蒸気ランプ、水銀蒸気ランプ及びメタルハライドランプ）、レーザー、その他のタイプのエレクトロルミネセンス源、パイロルミネセンス源（例えば火炎）、キャンドルルミネセンス源（例えばガスマントル光源、カーボンアーク放射光源）、フォトルミネセンス源（例えばガス状放電光源）、電子飽和（electronic satiation）を使用する陰極発光源（cathode luminescent source）、ガルバノルミネセンス源、結晶発光（crystallo-luminescent）源、キネルミネセンス（kine-luminescent）源、熱ルミネセンス源、摩擦ルミネセンス（triboluminescent）源、音ルミネセンス（sonoluminescent）源、放射ルミネセンス（radioluminescent）源、及び発光ポリマー（luminescent polymers）を含む、様々な放射源のうちの任意の１つ以上を指すと理解すべきである。

[0025] 「照明ドライバ」は、本明細書では、光源に光を放射させるための形態で、一つ以上の光源に電力を供給する装置を指すために用いられる。特に、照明ドライバは、第１の形態（ＡＣメイン電力、固定ＤＣ電圧等）で電力を受け取り、駆動する光源（例えば、ＬＥＤ光源）の要件に適合した第２の形態で電力を供給する。

[0026] 「照明モジュール」との用語は、本明細書では、センサ、電流源等のような一つ以上の関連する電子部品だけでなく、回路基板上に取り付けられた一つ以上の光源を持つ回路基板（例えば、印刷回路基板）を含むモジュールであって、照明ドライバに接続されるように構成されたモジュールを指すために使用される。斯様な照明モジュールは、照明ドライバが供給されるマザーボード又は照明器具内のスロットに差し込まれてもよい。「ＬＥＤモジュール」との用語は、本明細書では、センサ、電流源等のような一つ以上の関連する電子部品だけでなく、回路基板上に取り付けられた一つ以上のＬＥＤを持つ回路基板（例えば、印刷回路基板）を含むモジュールであって、照明ドライバに接続されるように構成されたモジュールを指すために使用される。斯様な照明モジュールは、照明ドライバが供給されるマザーボード又は照明器具内のスロットに差し込まれてもよい。

[0027] 「照明ユニット」との用語は、本明細書では、同じ又は異なるタイプの一つ以上の光源を含む装置を指すために用いられる。所与の照明ユニットは、様々な光源のための取付アレンジメント、筐体／ハウジングアレンジメント及び形状、並びに／又は電子及び機械的接続構成のうちの任意のものを持つ。加えて、所与の照明ユニットは、オプションで、光源の動作に関係する様々な他の部品（例えば、制御回路、照明ドライバ）と光学的に関連する（例えば、含む、結合される、及び／又は一緒にパッケージされる）。「ＬＥＤベースの照明ユニット」との用語は、単独で、又は他のＬＥＤベースではない光源と組み合わせて、上述されたような一つ以上のＬＥＤベースの光源を含む照明ユニットを指す。

[0028] 「照明器具」及び「光器具」との用語は、本明細書では、特定の形式ファクタ、アセンブリ又はパッケージでの一つ以上の照明ユニットの実行又はアレンジメントを交換可能に指すために用いられ、他の部品と関連する（例えば、含む、結合される、及び／又は一緒にパッケージされる）。

[0029] 「コントローラ」との用語は、本明細書では、一般に、１つ以上の光源の動作に関連する様々な装置を説明するために使用される。コントローラは、本明細書で説明した様々な機能を実行するように、数多くの方法（例えば専用ハードウエアを用いて）で実施できる。「プロセッサ」は、本明細書で説明した様々な機能を実行するように、ソフトウエア（例えばマイクロコード）を使用してプログラムすることのできる１つ以上のマイクロプロセッサを使用するコントローラの一例である。コントローラは、プロセッサを使用してもしなくても実施でき、また、幾つかの機能を実行する専用ハードウエアと、その他の機能を実行するプロセッサ（例えばプログラムされた１つ以上のマイクロプロセッサ及び関連回路）の組み合わせとして実施されてもよい。本開示の様々な実施態様において使用されてもよいコントローラ構成要素の例としては、次に限定されないが、従来のマイクロプロセッサ、特定用途向けＩＣ（ＡＳＩＣ）、及びフィールドプログラマブルゲートアレイ（ＦＰＧＡ）がある。

[0030] 要素が他の要素と「接続される」又は「結合される」と呼ばれるとき、他の要素と直接接続される又は結合されてもよいし、介在要素が存在してもよいことは理解されるだろう。対照的に、要素が他の要素と「直接接続される」又は「直接接続される」と呼ばれるときは、介在要素は存在しない。

[0031] 本明細書で用いられているように、「約」との用語は公称値の＋／−５％以内を意味し、「実質的に」との用語は公称値の１０％以内を意味する。

[0032] なお、前述の概念及び以下でより詳しく説明する追加の概念のあらゆる組み合わせ（これらの概念が互いに矛盾しないものであることを条件とする）は、本明細書で開示される本発明の主題の一部をなすものと考えられることを理解すべきである。特に、本開示の終わりに登場するクレームされる主題のあらゆる組み合わせは、本明細書に開示される本発明の主題の一部であると考えられる。なお、参照により組み込まれる任意の開示内容にも登場する、本明細書にて明示的に使用される用語には、本明細書に開示される特定の概念と最も整合性のある意味が与えられるべきであることを理解すべきである。

[0033] 図面中、同様の参照符号は、全般的に様々な図を通して同じ部分を指している。さらに、図面は必ずしも縮尺通りではなく、重点は全体的に本発明の原理の説明に置かれている。

[0034] 送信機及び受信機の両方における、ＤＡＬＩバスの２つの差動電圧ライン（「ラインペア」）の電圧範囲の関係を示す。 [0035] 本発明の様々な実施形態による、装置をＤＡＬＩバスとインターフェイスさせるためのインターフェイス回路を有する装置の概念図である。 [0036] 装置をＤＡＬＩバスとインターフェイスさせるためのインターフェイス回路を有する装置の一実施形態の機能ブロック図である。 [0037] 装置をＤＡＬＩバスとインターフェイスさせるためのインターフェイス回路を有する装置の別の実施形態の回路図である。

[0038] 上記のように、インターフェイスによって伝送される信号が、インターフェイス回路によって伝送される信号のエッジ遷移の立ち上がり及び立ち下がり時間に対する指定の上限及び下限を満たすことを保証することができる通信インターフェイス回路に対する一般的需要がある。

[0039] 従って本発明者は、伝送信号のエッジ遷移の立ち上がり時間及び立ち下がり時間をより柔軟に制御することができる通信インターフェイス回路を提供することが有益であると認識し理解した。

[0040] 上記の内容に鑑みて、本発明の様々な実施形態及び実装形態は、通信インターフェイス回路及び通信インターフェイス回路を含む装置を対象とする。具体的には、本発明の様々な実施形態及び実装形態は、伝送信号のエッジ遷移の立ち上がり時間と立ち下がり時間とを分離するインターフェイス回路を対象とする。更に、本発明の様々な実施形態及び実装形態は、一部の実装形態では立ち上がり遷移よりも典型的には速い立ち下り遷移の更なる減速を実現できるインターフェイス回路を対象とする。

[0041] 本特許出願内で開示される発明概念の具体的解説を行うために、図２は、装置をＤＡＬＩバスとインターフェイスさせるためのインターフェイス回路２００を有する装置２０の一実施形態の概念図である。本発明概念の応用の一例としてＤＡＬＩ装置が与えられているが、本発明概念は、他の通信インターフェイス、とりわけ装置を他のラインペアとインターフェイスさせるためのインターフェイス回路に適用され得ることが理解されるべきである。

[0042] 図２に示されている例では、装置２０がＤＡＬＩ装置であり、ＤＡＬＩバスを介して伝えられる信号により、１つ又は複数の照明ユニット又は発光体の動作を制御するためのコントローラ２７を含むことができる。各照明ユニット又は発光体は、１つ又は複数の光源と共に照明ドライバ及び／又は安定器を含み得る。

[0043] インターフェイス回路２００は、ダイオードブリッジ２１０、第１のガルバニック絶縁装置２２０、第２のガルバニック絶縁装置２３０、第１のフィルタ２４０、第２のフィルタ２５０、及び電圧制御可変抵抗素子２６０を含む。

[0044] ダイオードブリッジ２１０は、ラインペア（例えばＤＡＬＩバス）に結合される１対の極性非依存の入力端子を有し、更に正の出力端子と負の出力端子とを有する。

[0045] 第１のガルバニック絶縁装置２２０は、ダイオードブリッジ２１０に動作的に接続され、ＤＡＬＩバス上で受信される受信信号をダイオードブリッジ２１０を介して出力する。装置２０では、第１のガルバニック絶縁装置２２０が、例えば不図示の受信信号調整回路を介して装置２０のコントローラ２７に受信信号を出力する。第１のガルバニック絶縁装置２２０は、一方でＤＡＬＩバスとインターフェイス回路２００との間のガルバニック絶縁を維持し、他方でコントローラ２７を含む装置２０の残りの部分との間のガルバニック絶縁を維持しながら、インターフェイス回路２００が受信信号をコントローラ２７に伝える能力を提供する。

[0046] 第２のガルバニック絶縁装置２３０は、例えば不図示のコントローラ伝送信号調整回路を介して装置２０のコントローラ２７から伝送信号を受信するように構成され、第１のフィルタ２４０に伝送信号を供給する。第２のガルバニック絶縁装置２３０は、一方でＤＡＬＩバスとインターフェイス回路２００との間のガルバニック絶縁を維持し、他方でコントローラ２７を含む装置２０の残りの部分との間のガルバニック絶縁を維持しながら、インターフェイス回路２００が伝送信号をコントローラ２７から受信する能力を提供する。

[0047] 電圧制御可変抵抗素子２６０は、図２ではＰ及びＮのそれぞれで示される正の出力端子と負の出力端子との両端間に接続される。具体的には、電圧制御可変抵抗素子２６０は、ダイオードブリッジ２１０の正の出力端子に接続される第１の端子と、ダイオードブリッジ２１０の負の出力端子に接続される第２の端子とを有する。電圧制御可変抵抗素子２６０は、図２のＣで示すノードにおいて第２のフィルタ２５０の出力部に接続され、電圧制御可変抵抗素子２６０の抵抗Ｒ_ＰＮを変える制御電圧Ｖ_ＣＮが印加される制御端子も有する。つまり、ノードＰとノードＮとの間の電圧制御可変抵抗素子２６０の抵抗は、ノードＣとノードＮとの間の電圧の関数：Ｒ_ＰＮ（Ｖ_ＣＮ）である。一部の実施形態では、電圧制御可変抵抗素子２６０が、数オームの低値（例えば２〜８オーム等の＜１０オーム）から数メガオームの高値の範囲にわたって変化する可変抵抗Ｒ_ＰＮを有する。インターフェイス２００は、電圧制御可変抵抗素子２６０に高い抵抗Ｒ_ＰＮ（例えば＞１ＭΩ）を有させることによって高い電圧値（例えば１６ボルト±４．５ボルトの電圧）をラインペア（例えばＤＡＬＩバス）に伝送し、電圧制御可変抵抗素子２６０に低い抵抗Ｒ_ＰＮ（例えば＜１０Ω）を有させることによって低い電圧値（例えば０ボルト±４．５ボルトの電圧）をＤＡＬＩバスに伝送する。ＤＡＬＩバスのコンテキストでは、全てのデータビットが高い電圧値を有する一部分と低い電圧値を有する一部分とを含むように、データがManchesterエンコーディングを使用して所与の情報速度（例えば１２００ビット／秒）で伝送される。一部の実施形態では、電圧制御可変抵抗素子が、電界効果トランジスタ（ＦＥＴ）を含んでも良い。一部の実施形態では、電圧制御可変抵抗素子２６０が３〜４ボルトの閾値電圧Ｖ_ＴＨを有しても良く、閾値電圧を上回る制御又は入力電圧Ｖ_ＣＮでは抵抗Ｒ_ＰＮが非常に低く（例えば＜１０Ω）、閾値電圧を下回る制御又は入力電圧Ｖ_ＣＮでは抵抗Ｒ_ＰＮが非常に高い（例えば＞１ＭΩ）。

[0048] 第１のフィルタ２４０及び第２のフィルタ２５０は、第２のガルバニック絶縁装置２３０と電圧制御可変抵抗素子２６０との間で縦続接続（直列接続）され、インターフェイス２００によって伝送されるデータのエッジ遷移の立ち上がり時間及び立ち下がり時間を個々に調節し又は制御するための手段を提供する。より詳細には、第１のフィルタ２４０及び第２のフィルタ２５０は、第２のガルバニック絶縁装置２３０を介して伝送データ（例えばプロセッサ２７によって生成されるデータ）を含む伝送信号を受信し、その伝送信号の遷移エッジを調整してから電圧制御可変抵抗素子２６０に伝送データを供給し、インターフェイス２００によって生じるＥＭＩを制御する。

[0049] 第１のフィルタ２４０は、第２のガルバニック絶縁装置２３０から伝達される伝送信号用の分離された荷電（充電）経路と放電経路とを含む。第１のフィルタ２４０内で荷電経路と放電経路とを分離することにより、伝送信号の立ち上がり時間及び立ち下がり時間を互いに異なるように別々に調節し、伝送信号のエッジ遷移を管理する柔軟性を高め、その結果インターフェイス回路２００によって生じるＥＭＩを管理することができる。例えば一部の実施形態では、インターフェイス回路２００によって生じるＥＭＩを所望の方法で管理するために、第１のフィルタ２４０が、伝送信号におけるデータ遷移の立ち下がり時間を伝送信号におけるデータ遷移の立ち上がり時間に対してより少ない程度で遅くすることができる。

[0050] 第２のフィルタ２５０は、その周波数応答が図２のＶ_ＩＮで示される入力電圧の関数である伝達関数（transfer function）：Ｘ（ｆ，Ｖ_ＩＮ）を有する。有利には、そのため第２のフィルタ２５０の帯域幅が、ＤＡＬＩバス上の電圧を引き下げるために電圧制御可変抵抗素子２６０の抵抗が低下している電圧領域において低減されるよう、第２のフィルタ２５０が電圧依存性の周波数応答を有する。これにより、さもなければ立ち上がり遷移よりも速い場合がある、ＤＡＬＩバス上の伝送信号の立ち下がり遷移の所望の更なる減速を実現することができる。従って、ＤＡＬＩインターフェイスのデータ遷移時間要件を依然として満たしながら、インターフェイス２００から生じる全体的なＥＭＩが低減され得る。

[0051] 一部の実施形態では、第２のフィルタ２５０が省略され、それにより単純性の利点をもたらすことができるが、柔軟性の低下及びＥＭＩ性能の劣化の面で不利益を被る場合がある。

[0052] 図３は、装置をＤＡＬＩバスとインターフェイスさせるためのインターフェイス回路３００を有する装置３０の一実施形態のより詳細なブロック図である。具体的には、装置３０は装置２０の実施形態の一例とすることができ、インターフェイス回路３００はインターフェイス回路２００の実施形態の一例とすることができる。

[0053] 図３に示されている例では、装置３０がＤＡＬＩ装置であり、ＤＡＬＩバスを介して伝えられる信号により、１つ又は複数の照明ユニット又は発光体の動作を制御するためのコントローラ２７を含むことができる。各照明ユニット又は発光体は、１つ又は複数の光源と共に照明ドライバ及び／又は安定器を含み得る。

[0054] インターフェイス回路３００は、ダイオードブリッジ２１０、第１のオプトカプラ３２０、第２のオプトカプラ３３０、第１のフィルタ３４０、第２のフィルタ３５０、電圧制御可変抵抗３６０、伝送電圧源３７０、伝送電圧基準３８０、電流制限器３９０、及び第１の単方向装置３９５を含む。

[0055] 第１のオプトカプラ３２０は、第１の入力端子及び第２の入力端子、並びに第１の出力端子及び第２の出力端子を有する。第１の入力端子は、電流制限器３９０を介してダイオードブリッジ２１０に動作的に接続され、出力端子は、ダイオードブリッジ２１０を介してＤＡＬＩバス上で受信される受信信号を出力するように構成される。装置３０では、受信信号が例えば受信信号調整回路を介して装置３０のコントローラ２７に出力される。第１のオプトカプラ３２０は、ガルバニック絶縁装置の一実施形態であり、原則としてこのインターフェイス回路の別の実施形態では異なるガルバニック絶縁装置と置き換えられても良い。

[0056] 第２のオプトカプラ３３０は、第１の入力端子及び第２の入力端子、並びに第１の出力端子及び第２の出力端子を有する。第２のオプトカプラ３３０は、第１の入力端子及び第２の入力端子間の伝送信号を受信するように構成される。伝送信号は、コントローラ２７から直接、又はコントローラ伝送信号調整回路を介して受信され得る。第２のオプトカプラ３３０の第１の出力端子（例えばコレクタ）は、伝送電圧源３７０から伝送電圧を受け取り、第２のオプトカプラ３３０の第２の出力端子（例えばエミッタ）は、第１のフィルタ３４０に伝送データを出力する。第２のオプトカプラ３３０は、ガルバニック絶縁装置の一実施形態であり、原則としてこのインターフェイス回路の別の実施形態では異なるガルバニック絶縁装置と置き換えられても良い。

[0057] 電圧制御可変抵抗素子３６０は、上記の電圧制御可変抵抗素子２６０と同様に動作し、そのためその説明は繰り返さない。

[0058] 第１のフィルタ３４０及び第２のフィルタ３５０は、第２のオプトカプラ３３０と電圧制御可変抵抗素子３６０との間で縦続接続（直列接続）され、インターフェイス３００によって伝送されるデータのエッジ遷移の立ち上がり時間及び立ち下がり時間を個々に調節し又は制御するための手段を提供する。より詳細には、第１のフィルタ３４０及び第２のフィルタ３５０は、第２のオプトカプラ３３０を介して伝送データ（例えばプロセッサ２７によって生成されるデータ）を含む伝送信号を受信し、その伝送信号の遷移エッジを調整してから電圧制御可変抵抗素子３６０に伝送データを供給し、インターフェイス３００によって生じるＥＭＩを制御する。

[0059] 第１のフィルタ３４０は、伝送信号の立ち上がり時間を伝送信号の立ち下がり時間と分離するための分離された荷電経路と放電経路とを含む。その結果、一部の実施形態では、第１のフィルタ３４０が、伝送信号におけるデータ遷移の立ち下がり時間を伝送信号におけるデータ遷移の立ち上がり時間に対してより少ない程度で遅くすることができる。有利には、第１のフィルタ３４０が一次低域フィルタを含む。その場合、第１のフィルタ３４０は、荷電経路用の第１の時定数τ_Ｃ、及び放電経路用の第２の異なる時定数τ_Ｄを有することができ、τ_Ｄはτ_Ｃよりも大きいものとすることができる。有利には、第１のフィルタ３４０がダイオードブリッジ２１０の負の出力端子に対して参照される。

[0060] 第２のフィルタ３５０は、電圧依存性の周波数特性を有する。有利には、第２のフィルタ３５０は、ＤＡＬＩバス上の電圧を引き下げるために電圧制御可変抵抗素子３６０の抵抗が低下している電圧領域において自らの帯域幅が低減されるように、電圧依存性の周波数応答を有する。これにより、さもなければ立ち上がり遷移よりも速い場合がある、ＤＡＬＩバス上の伝送信号の立ち下がり遷移の所望の更なる減速を実現することができる。従って、ＤＡＬＩインターフェイスのデータ遷移時間要件を依然として満たしながら、インターフェイス３００から生じる全体的なＥＭＩが低減され得る。有利には、第２のフィルタ３５０が一次低域フィルタである。その場合、第２のフィルタ３５０は可変時定数τ_{ｖａｒｉａｂｌｅ}を有し得る。有利には、第２のフィルタ３５０は、第２のフィルタ３５０への入力電圧が増加し、閾値を上回るときに低下する遮断周波数を有する。一部の実施形態では、この閾値が、電圧制御可変抵抗素子３６０に用いられるＦＥＴの閾値電圧に等しい。有利には、第２のフィルタ３５０がダイオードブリッジ２１０の負の出力端子に対して参照される。一部の実施形態では、第２のフィルタ３５０が、第２のフィルタ３５０の出力部とダイオードブリッジ２１０の負の出力端子との間に分路キャパシタンスを含み、分路キャパシタンスは第２のフィルタ３５０への入力電圧が増加し、閾値を上回るときに増加する。

[0061] 有利には、第２のフィルタ３５０の時定数τ_{ｖａｒｉａｂｌｅ}は、第１のフィルタ３４０の時定数τ_Ｃ及びτ_Ｄよりも小さくあり得る。

[0062] インターフェイス回路２００と同様に、インターフェイス回路３００の一部の実施形態では、第２のフィルタ３５０が省略され、それにより単純性の利点をもたらすことができるが、柔軟性の低下及びＥＭＩ性能の劣化の面で不利益を被る場合がある。

[0063] 伝送電圧源３７０は、電流制限器３９０の出力部とダイオードブリッジ２１０の負の出力端子との間で、第１の単方向装置３９５に直列接続される。伝送電圧源３７０は、電流制限器３９０及び第１の単方向装置３９５を介してＤＡＬＩバスからの電流によって給電され、第２のオプトカプラ３３０の出力側を駆動するための伝送電圧を供給する。第１の単方向装置３９５は、伝送電圧源３７０に荷電するために電流制限器３９０の出力部から電流が流れることを可能にするが、伝送源３７０から電流制限器３９０及び／又は第１のオプトカプラ３２０に電流が逆方向に流れるのを阻止する（例えば受信信号がＤＡＬＩバス上のＬＶＤ（low voltage-differential）に一致するとき）。従って、第１の単方向装置３９５は、伝送電圧源３７０の電圧が電流制限器３９０及び／又は第１のオプトカプラ３２０経由で放電されるのを防ぐ。

[0064] 伝送電圧基準３８０は、第１のオプトカプラ３２０の第２の入力端子とダイオードブリッジ２１０の負の出力端子との間に接続され、第２のオプトカプラ３３０の第２の出力端子（エミッタ）における電圧振幅の振幅を設定する。一部の実施形態では、伝送電圧基準３８０がツェナダイオードを含み得る。一部の実施形態では、ツェナダイオードが約４．７ボルトから６．２ボルトの範囲内の降伏（ツェナニー）電圧を有する。

[0065] 図４は、装置をＤＡＬＩバスとインターフェイスさせるためのインターフェイス回路４００を有する装置４０の別の実施形態の回路図である。具体的には、装置４０は装置２０及び／又は３０の実施形態の一例とすることができ、インターフェイス回路４００はインターフェイス回路２００及び／又は３００の実施形態の一例とすることができる。

[0066] 図４に示されている例では、装置４０がＤＡＬＩ装置であり、ＤＡＬＩバスを介して伝えられる信号により、１つ又は複数の照明ユニットの動作を制御するためのコントローラを含むことができる。

[0067] インターフェイス回路４００は、ダイオードブリッジ２１０、第１のオプトカプラ３２０、第２のオプトカプラ３３０、第１のフィルタ４４０、第２のフィルタ４５０、電界効果トランジスタ４６０、伝送供給蓄積コンデンサ（transmit supply storage capacitor）４７０、ツェナダイオード４８０、電流制限器３９０、及びダイオード４９５を含む。

[0068] 簡潔にするために、インターフェイス回路２００及び／又は３００のものと同一である、インターフェイス回路４００の要素についての説明は繰り返さない。

[0069] 供給蓄積コンデンサ４７０は、インターフェイス回路３００の伝送供給電圧３７０の実施形態の一例として示されており、ダイオード４９５は、インターフェイス回路３００の第１の単方向装置３９５の実施形態の一例として示されている。ツェナダイオード４８０は、インターフェイス回路３００の伝送供給電圧基準３８０の実施形態の一例として示されている。

[0070] 電界効果トランジスタ（ＦＥＴ）４６０は、図３の電圧制御可変抵抗素子３６０の実施形態の一例として示されている。

[0071] インターフェイス回路４００では、第１のフィルタ４４０が一次低域フィルタである。第１のフィルタ４４０は、第１のフィルタ４４０の入力端子とダイオードブリッジ２１０の負の端子との間に接続される分路抵抗４４２、第１のフィルタ４４０の入力端子と第１のフィルタ４４０の出力端子との間にそれぞれ接続される第１の直列抵抗４４４及び第２の直列抵抗４４８、第１の直列抵抗４４４又は第２の直列抵抗４４８の何れか（例えば図４では第１の直列抵抗４４４）と並列接続される第２の単方向装置４４６、及び第１のフィルタ４４０の出力端子とダイオードブリッジ２１０の負の出力端子との間に接続される分路コンデンサ４４９を含む。一部の実施形態では、第２の直列抵抗４４８が省略（短絡）されても良い。一部の実施形態では、第２の単方向装置４４６がダイオードであり得る。第２の単方向装置４４６により、第１のフィルタ４４０が伝送信号の立ち上がり時間を伝送信号の立ち下がり時間と分離するために、荷電経路と放電経路とを分離する。一部の実施形態では、第２の単方向装置４４６は、第１のフィルタ４４０の出力部から第１のフィルタ４４０の入力部に電流が第２の単方向装置４４６を通過するのを阻止しながら、第１のフィルタ４４０の入力部から第１のフィルタ４４０の出力部にだけ電流を通過させるように構成され得る。他の実施形態では、第２の単方向装置４４６は、第１のフィルタ４４０の入力部から第１のフィルタ４４０の出力部に電流が第２の単方向装置４４６を通過するのを阻止しながら、第１のフィルタ４４０の出力部から第１のフィルタ４４０の入力部にだけ電流を通過させるように構成され得る。より詳細には、第１のフィルタ４４０は、荷電経路用の第１の時定数τ_Ｃ、及び放電経路用の第２の異なる時定数τ_Ｄを有する。一部の有益な実施形態では、τ_Ｄがτ_Ｃよりも大きい。その場合、第１のフィルタ４４０は、伝送信号におけるデータ遷移の立ち下がり時間を伝送信号におけるデータ遷移の立ち上がり時間に対してより少ない程度で遅くすることができる。ＦＥＴ４６０による論理反転により、ＤＡＬＩバス上のデータ遷移の立ち上がり時間及び立ち下がり時間について逆が真になる。

[0072] インターフェイス回路４００では、第２のフィルタ４５０が、第１のフィルタ４４０の出力端子と電界効果トランジスタ４６０の制御端子（例えばゲート端子）との間に接続される直列抵抗を含む。任意選択的に、第２のフィルタ４５０は、電界効果トランジスタ４６０のゲート−ソース寄生キャパシタンスＣ_ＧＳと並列である、電界効果トランジスタ４６０の制御端子（例えばゲート端子）とダイオードブリッジ２１０の負の出力端子との間の分路コンデンサも含む。有利には、第２のフィルタ４５０において、電界効果トランジスタ４６０のゲート端子とダイオードブリッジ２１０の負の出力端子との間の分路キャパシタンスは、第２のフィルタ４５０への入力電圧が増加し、閾値を上回るときに増加する。有利には、この閾値は電界効果トランジスタ４６０の閾値電圧Ｖ_ＴＨに等しくても良い。一部の実施形態では、第２のフィルタ４５０の分路コンデンサが省略されても良く、第２のフィルタ４５０の分路キャパシタンスは、有利にはゲート−ソース電圧Ｖ_ＧＳの関数：Ｃ_ＧＳ（Ｖ_ＧＳ）である、電界効果トランジスタ４６０のゲート−ソース寄生キャパシタンスＣ_ＧＳによって実現される。より詳細には、電界効果トランジスタ４６０のゲート−ソースキャパシタンスＣ_ＧＳは、ゲート−ソース電圧が閾値電圧Ｖ_ＴＨよりも大きい場合、ゲート−ソース電圧が増加するにつれて増加する。

[0073] インターフェイス回路２００及び３００と同様に、インターフェイス回路４００の一部の実施形態では、第２のフィルタ４５０が省略されても良い。より詳細には、直列抵抗及び分路コンデンサが省略されても良く、その場合、電界効果トランジスタ４６０の寄生キャパシタンスは相変わらず存在する。従って、第１のフィルタ４４０内の分路コンデンサの値は、第１のフィルタ４４０及び第２のフィルタ４５０の両方がある実施形態に比べて低減されるべきである。

[0074] 具体的解説を行うために、上記では実施形態の例がＤＡＬＩバスにインターフェイスするＤＡＬＩ装置の脈絡で説明されているが、上記の概念はそのように限定される必要はなく、他のネットワーク、システム、バス、又はループ用の他の通信インターフェイス、具体的にはラインペア用の通信インターフェイスにも適用され得ることが理解されるべきである。

[0075] 幾つかの本発明の実施形態が、本明細書で説明され図示されたが、当業者は、本明細書で説明されている機能を実行するための、且つ／又は利点の結果及び／若しくは利点の１つ若しくは複数を取得するための様々な他の手段及び／又は構造を容易に想定するであろう。かかる変形形態及び／又は修正形態のそれぞれは、本明細書で説明されている本発明の実施形態の範囲内であると考えられる。より一般的には、当業者は、本明細書で説明されている全てのパラメータ、寸法、材料、及び構成が、例示的であるように意図されていること、並びに実際のパラメータ、寸法、材料、及び／又は構成が、本発明の教示が利用される特定の１つ又は複数の用途に依存することを容易に理解されよう。当業者は、本明細書で説明されている特定の本発明の実施形態に対する多く均等物を、単に通常の実験を用いて理解又は確認することができる。従って、前述の実施形態が、単に例として提示されていること、並びに添付の請求項及びその均等物の範囲内において、本発明の実施形態が、特に説明され請求される以外の方法で実施され得ることが理解されるべきである。本開示の発明の実施形態は、本明細書で説明されている各個別の特徴、システム、物品、材料、キット、及び／又は方法に関する。更に、２つ以上のかかる特徴、システム、物品、材料、キット、及び／又は方法の任意の組み合わせは、かかる特徴、システム、物品、材料、キット、及び／又は方法が相互に矛盾していなければ、本開示の発明の範囲内に含まれる。

[0076] 本明細書において定義され用いられている全ての定義は、辞書の定義、参照により援用された文献における定義、及び／又は定義された用語の通常の意味に優先して理解されるべきである。

[0077] 本明細書及び特許請求の範囲において用いられている不定冠詞「ａ」及び「ａｎ」は、明確に別段の指示がない限り、「少なくとも１つ」を意味すると理解されるべきである。

[0078] 本明細書及び特許請求の範囲にて使用される「及び／又は」との表現は、等位結合された要素の「いずれか又は両方」を意味すると理解すべきであり、すなわち、要素は、ある場合は接続的に存在し、その他の場合は離接的に存在する。「及び／又は」節によって具体的に特定された要素以外の他の要素も、それが具体的に特定された要素に関連していても関連していなくても、任意選択的に存在してよい。

[0079] さらに、特に明記されない限り、本明細書に記載された２つ以上のステップ又は動作を含むどの方法においても、当該方法のステップ又は動作の順番は、記載された方法のステップ又は動作の順序に必ずしも限定されないことを理解すべきである。また、請求項において、括弧内に登場する任意の参照符号は、便宜上、提供されているに過ぎず、当該請求項をいかようにも限定することを意図していない。

Claims (20)

1. コントローラをＤＡＬＩ（Digital Addressable Lighting Interface）バスとインターフェイスさせるインターフェイス回路を有する装置であって、前記インターフェイス回路は、
   前記ＤＡＬＩバスに結合される極性非依存の入力端子を有し、更に正の出力端子と負の出力端子とを有するダイオードブリッジと、
   前記ダイオードブリッジの前記正の出力端子に接続される入力部と、出力部とを有する電流制限器と、
   第１の入力端子及び第２の入力端子、並びに第１の出力端子及び第２の出力端子を有し、前記第１の入力端子は前記電流制限器の前記出力部に接続され、前記第１及び第２の出力端子は受信機に接続される第１のオプトカプラであって、前記ＤＡＬＩバス上で受信される受信信号を前記ダイオードブリッジを介して前記受信機に結合する前記第１のオプトカプラと、
   前記電流制限器の前記出力部と前記ダイオードブリッジの前記負の出力端子との間に接続される供給蓄積コンデンサと、
   前記供給蓄積コンデンサに電圧を荷電するために前記電流制限器の前記出力部から電流が流れることを可能にし、前記供給蓄積コンデンサ上の電圧が前記電流制限器及び前記第１のオプトカプラを介して放電されるのを阻止する第１の単方向装置と、
   前記第１のオプトカプラの前記第２の入力端子と前記ダイオードブリッジの前記負の出力端子との間に接続され、前記供給蓄積コンデンサによって蓄積される電圧の電圧レベルを確立するツェナダイオードと、
   第１の入力端子及び第２の入力端子、並びに第１の出力端子及び第２の出力端子を有し、前記第１の入力端子及び前記第２の入力端子は前記コントローラによって生成される伝送信号を受信するために接続され、前記第１の出力端子は、前記供給蓄積コンデンサから供給電圧を受け取るために接続される第２のオプトカプラと、
   入力端子と出力端子とを有し、前記入力端子は前記第２のオプトカプラの前記第２の出力端子に接続される第１の一次低域フィルタであって、
   前記第１の一次低域フィルタの入力端子と前記ダイオードブリッジの前記負の出力端子との間に接続される分路抵抗、
   前記第１の一次低域フィルタの前記入力端子と前記第１の一次低域フィルタの前記出力端子との間に接続される第１の直列抵抗及び第２の直列抵抗、
   前記第１の直列抵抗又は前記第２の直列抵抗の何れかと並列接続される第２の単方向装置、及び
   前記第１の一次低域フィルタの前記出力端子と前記ダイオードブリッジの前記負の出力端子との間に接続される分路コンデンサを含む前記第１の一次低域フィルタと、
   入力端子と出力端子とを有する第２の一次低域フィルタであって、前記入力端子は前記第１の一次低域フィルタの前記出力端子に接続され、電圧依存性の遮断周波数を有する前記第２の一次低域フィルタと、
   前記ダイオードブリッジの前記正の出力端子及び前記負の出力端子のそれぞれに接続される第１の端子と第２の端子を有し、前記第２の一次低域フィルタの前記出力端子に接続されるゲート端子を有する電界効果トランジスタとを含む、装置。
2. 前記第２の一次低域フィルタに与えられる入力電圧が前記電界効果トランジスタの閾値電圧を上回る場合、前記第２の一次低域フィルタに与えられる入力電圧の増加に応じて前記第２の一次低域フィルタの遮断周波数が低下する、請求項１に記載の装置。
3. 前記第２の一次低域フィルタが、前記電界効果トランジスタの前記ゲート端子と前記ダイオードブリッジの前記負の出力端子との間に分路キャパシタンスを含み、前記第２の一次低域フィルタへの入力電圧が増加し、前記電界効果トランジスタの閾値電圧を上回るとき、前記分路キャパシタンスは増加する、請求項１に記載の装置。
4. 前記コントローラを更に含み、前記コントローラは照明装置を制御する、請求項１に記載の装置。
5. 前記ツェナダイオードが約４．７ボルトから約６．２ボルトの間の降伏電圧を有する、請求項１に記載の装置。
6. コントローラをＤＡＬＩ（Digital Addressable Lighting Interface）バスとインターフェイスさせるインターフェイス回路を含む装置であって、前記インターフェイス回路は、
   前記ＤＡＬＩバスに結合される極性非依存の入力端子を有し、更に正の出力端子と負の出力端子とを有するダイオードブリッジと、
   前記ダイオードブリッジに動作的に接続され、前記ＤＡＬＩバス上で受信される受信信号を前記ダイオードブリッジを介して受信機に結合する第１のオプトカプラと、
   前記コントローラによって生成される伝送信号を受信する第２のオプトカプラと、
   前記ダイオードブリッジの前記正の出力端子と前記負の出力端子との両端間に接続される電圧制御可変抵抗素子と、
   前記第２のオプトカプラと前記電圧制御可変抵抗素子の制御端子との間で縦続接続される第１の一次低域フィルタ及び第２の一次低域フィルタとを含み、前記第１の一次低域フィルタは、前記伝送信号の立ち上がり時間を前記伝送信号の立ち下がり時間と分離するための分離された荷電経路と放電経路とを含み、その結果、立ち上がり時間は立ち下がり時間と異なり、前記第２の一次低域フィルタは、電圧依存性の遮断周波数を有し、
   前記電圧制御可変抵抗素子は、前記ダイオードブリッジに動作的に接続され、前記コントローラによって生成される前記伝送信号を前記ダイオードブリッジを介して前記ＤＡＬＩバスに結合する、装置。
7. 前記インターフェイス回路は、伝送電圧源、及び前記伝送電圧源の電圧を設定するための伝送電圧基準部を更に含み、前記伝送電圧源は、前記第２のオプトカプラの出力側に電圧を供給し、前記伝送電圧基準には前記ＤＡＬＩバスからの電流が供給される、請求項６に記載の装置。
8. 前記電圧制御可変抵抗素子が、前記ダイオードブリッジの前記正の出力端子と前記負の出力端子との間に接続される電界効果トランジスタを含む、請求項６に記載の装置。
9. 前記第１の一次低域フィルタは、
   前記第２のオプトカプラの出力部と前記第２の一次低域フィルタの入力部との間に接続される第１の直列抵抗及び第２の直列抵抗と、
   前記第１の直列抵抗又は前記第２の直列抵抗の何れかに並列な単方向装置と、
   前記第１の一次低域フィルタの出力端子と前記ダイオードブリッジの前記負の出力端子との間に接続されるコンデンサとを含む、請求項６に記載の装置。
10. 前記第２の一次低域フィルタの前記遮断周波数は、前記第２の一次低域フィルタへの入力電圧が増加し、閾値を上回るときに低下する、請求項６に記載の装置。
11. 前記第２の一次低域フィルタは、前記第２の一次低域フィルタの出力部と前記ダイオードブリッジの前記負の出力端子との間に分路キャパシタンスを含み、前記分路キャパシタンスは前記第２の一次低域フィルタへの入力電圧が増加し、閾値を上回るときに増加する、請求項６に記載の装置。
12. 前記電圧制御可変抵抗素子は電界効果トランジスタを含み、前記閾値が前記電界効果トランジスタの閾値電圧に等しい、請求項１１に記載の装置。
13. 前記分路キャパシタンスが前記電界効果トランジスタのゲート−ソースキャパシタンスを含む、請求項１２に記載の装置。
14. 前記コントローラを更に含み、前記コントローラが照明装置を制御する、請求項６に記載の装置。
15. 装置をラインペアとインターフェイスさせるインターフェイス回路を含む当該装置であって、前記インターフェイス回路は、
    前記ラインペアに結合される極性非依存の入力端子を有し、更に正の出力端子と負の出力端子とを有するダイオードブリッジと、
    前記ダイオードブリッジに動作的に接続され、前記ラインペア上で受信される受信信号を前記ダイオードブリッジを介して出力する第１のガルバニック絶縁装置と、
    伝送信号を受信する第２のガルバニック絶縁装置と、
    前記ダイオードブリッジの前記正の出力端子と前記負の出力端子との両端間に接続される電圧制御可変抵抗素子と、
    前記第２のガルバニック絶縁装置と前記電圧制御可変抵抗素子の制御端子との間に接続される第１のフィルタとを含み、
    前記第１のフィルタは、前記伝送信号の立ち上がり時間を前記伝送信号の立ち下がり時間と分離するための分離された荷電経路と放電経路とを含み、
    前記電圧制御可変抵抗素子は、前記ダイオードブリッジに動作的に接続され、前記伝送信号を前記ダイオードブリッジを介して前記ラインペアに結合する、装置。
16. 前記インターフェイス回路が、前記第１のフィルタと前記電圧制御可変抵抗素子の前記制御端子との間に接続される第２のフィルタを更に含み、前記第２のフィルタは電圧依存性の周波数特性を有する、請求項１５に記載の装置。
17. 前記第１のフィルタが、
    前記第２のガルバニック絶縁装置の出力部と前記第２のフィルタの入力部との間に接続される第１の直列抵抗及び第２の直列抵抗と、
    前記第１の直列抵抗又は前記第２の直列抵抗の何れかに並列な単方向装置と、
    前記第１のフィルタの出力部と前記ダイオードブリッジの前記負の出力端子との間に接続されるコンデンサとを含む、請求項１６に記載の装置。
18. 前記第２のフィルタは、前記第２のフィルタへの入力電圧が増加し、閾値を上回るときに低下する遮断周波数を有する、請求項１６に記載の装置。
19. 前記第２のフィルタが、前記第２のフィルタの出力部と前記ダイオードブリッジの前記負の出力端子との間に分路キャパシタンスを含み、前記分路キャパシタンスは前記第２のフィルタへの入力電圧が増加し、閾値を上回るときに増加する、請求項１６に記載の装置。
20. 前記電圧制御可変抵抗素子が電界効果トランジスタを含み、前記閾値が前記電界効果トランジスタの閾値電圧に等しい、請求項１９に記載の装置。