JP2015501046A5 - - Google Patents

Claims (30)

1. プロセッサにおいてリセット前の情報を保存するための方法であって、
   プロセッサの動作中、および前記プロセッサをリセットの発生前に、前記プロセッサにおける第1の記憶要素内のリセット前の情報を更新するステップであり、前記リセット前の情報が、前記プロセッサの動作に応答して変わる、ステップと、
   リセット状態の検出に応答して、前記リセット前の情報の履歴が前記プロセッサにおける前記第１の記憶要素から前記プロセッサにおける第2の記憶要素に保存された後、リセット制御回路によって前記プロセッサのリセットを生成するステップであって；前記第２の記憶要素がプロセッサ動作レジスタとは別であり；前記プロセッサのリセットより前に、前記リセット制御回路に従って、キャプチャ信号が前記プロセッサのクロックレートで動作することに応答して、プロセッサ動作の期間にわたって、前記第1の記憶要素から前記第2の記憶要素へのリセット前の情報の前記履歴が保存され；前記プロセッサがリセットされ、前記プロセッサのリセットの後行われたプロセッサ動作の間、前記第1の記憶要素が上書きされた後、前記第2の記憶要素が、リセット前の情報の前記履歴を保持し；前記プロセッサのリセットが行われた後、前記プロセッサによる評価のために、リセット前の情報の前記履歴が前記第2の記憶要素からアクセス可能である；前記生成するステップと、
   N個の前の状態値の実行中のリストを作成するために、前記プロセッサのクロックサイクルごとに状態値をサンプリングするように構成された調整可能なカウンタに従って、前記キャプチャ信号に応答して、前記第2の記憶要素に前記リセット前の情報を保存するステップと、
   前記リセット状態を検出すると、前記第2の記憶要素に前記プロセッサのリセット前情報を保存した後、前記第1の記憶要素をリセットするステップと
   を含む方法。
2. 前記第1の記憶要素が、実行のためにフェッチされた命令のアドレスを保持するプロセッサプログラムカウンタ(PC)である、請求項1に記載の方法。
3. 前記第1の記憶要素が、前記プロセッサの動作モードを保持するプロセッサ動作モードレジスタである、請求項1に記載の方法。
4. 前記第2の記憶要素が、前記リセット前の情報の複数の値を保持する、リセット後のプログラムまたは診断回路によってアクセス可能な、記憶装置である、請求項1に記載の方法。
5. 前記診断回路が、joint test action group(JTAG)ハードウェアスキャンテスト回路である、請求項4に記載の方法。
6. 前記プロセッサのリセットに応答して、プロセッサプログラムカウンタ(PC)においてあらかじめ定義された命令アドレスを記憶するステップであり、前記あらかじめ定義された命令アドレスが前記プロセッサを、リセット前の情報の前記履歴にアクセスするために、リセット後処理ルーチンに向ける、ステップ
   をさらに含む請求項1に記載の方法。
7. 予期しないリセット状態を検出し、プロセッサの動作に対応する複数の時点でキャプチャ信号を生成し、リセット時キャプチャ信号が生成された後、プロセッサのリセットをアクティブ化するように構成されたリセット検出回路と、
   プロセッサの動作のために変わるリセット前の情報を記憶する第1の記憶要素と、
   前記プロセッサのリセット後、変更されず、アクセス可能なままの中身を備える第2の記憶要素であり、プロセッサ動作レジスタとは別である第2の記憶要素と、
   複数の時点にわたって変化するリセット前の情報の履歴を作成するために、前記キャプチャ信号が前記プロセッサのクロックレートで動作することに応答して、および前記プロセッサのリセット後に行われるプロセッサ動作に応答して前記第1の記憶要素の中身が上書きされる前に、プロセッサ動作の期間にわたって、前記第1の記憶要素から前記第2の記憶要素に前記リセット前の情報をコピーするように構成された制御回路と
   を備える装置。
8. 前記第2の記憶要素が、前のプロセッサ状態値の実行中のリストを保存するために、前記第1の記憶要素からコピーされた前記リセット前の情報を記憶する、請求項7に記載の装置。
9. 前記第2の記憶要素が、前記検出された予期しないリセット状態に応答して生成された第1のリセット信号に応答して、および、前記プロセッサのリセット前に、前記第1の記憶要素からコピーされた前記リセット前の情報を記憶する、請求項7に記載の装置。
10. 前記第1の記憶要素が、前記プロセッサのリセット前の実行のためにフェッチされた命令のアドレスを保持するプロセッサプログラムカウンタ(PC)である、請求項7に記載の装置。
11. 前記リセット前の情報の診断評価のために、前記第2の記憶要素からのリセット前の情報の前記履歴にアクセスを与えるように構成された診断インターフェース
    をさらに備える請求項7に記載の装置。
12. 前記診断インターフェースが、前記プロセッサにおける診断ソフトウェア評価のために、リセット前の情報の前記履歴の直接ソフトウェアアクセスのために構成される、請求項11に記載の装置。
13. 診断インターフェースが、joint test action group(JTAG)インターフェースを介したリセット前の情報の前記履歴のハードウェアアクセスのために構成される、請求項11に記載の装置。
14. N個の以前の状態値の履歴を作成するために、カウンタ値に基づいて、複数の時点におけるキャプチャ信号を用いて状態値をサンプリングするように構成された、前記プロセッサのクロックレートで動作する調整可能なカウンタ
    をさらに備える請求項7に記載の装置。
15. プロセッサによって実行されると、前記プロセッサに動作を実行させる情報を記憶するコンピュータ可読記憶媒体であって、動作が、
    制御回路に従って、Ｎ個のキャプチャ信号が前記プロセッサのクロックレートで動作することに応答して、プロセッサ動作の期間にわたって、第1の記憶要素からキャプチャされ、前記プロセッサの予期しないリセットより前に第2の記憶要素に保存された、リセット前の情報のＮ個のサンプルから作成されたリセット前の情報の履歴に、プロセッサにおける前記第2の記憶要素からアクセスすることと、
    リセット前の情報の前記履歴に基づいて、前記プロセッサにおけるリセット前のプロセッサ動作状態を決定することであり、前記第２の記憶要素がプロセッサ動作レジスタと別である、
    コンピュータ可読記憶媒体。
16. リセット前の情報の前記履歴が、
    前記予期しないプロセッサのリセットが行われたときより前のプログラムにおける一連の命令を示すプログラムカウンタ(PC)アドレスのＮ個のサンプル
    を含む、請求項15に記載のコンピュータ可読記憶媒体。
17. リセット前の情報の前記履歴が、
    前記Ｎ個のキャプチャ信号によってサンプリングされた一連のＮ個の状態値であって、前記一連のＮ個の状態値が前記予期しないプロセッサのリセットが行われたときより前のプログラムの動作状態を示す、
    請求項15に記載のコンピュータ可読記憶媒体。
18. 前記プロセッサのリセットが、前記プロセッサを含むシステムにおいて行われる予期しない状態に応答し、リセット前の情報の前記履歴が、
    前記プロセッサのリセットが、前記プロセッサの内部の予期しない状態によって引き起こされたか、前記プロセッサの外部の予期しない状態によって引き起こされたかを示す情報
    を含む、請求項1に記載の方法。
19. 前記プロセッサのリセットが前記プロセッサの外部の予期しない状態によって生じた場合、リセット前の情報の前記履歴が、
    前記プロセッサの外部の前記予期しない状態が、外部デバイスにおける予期しない状態に応答したか、電源回路における予期しない状態に応答したかを示す情報
    を含む、請求項18に記載の方法。
20. 前記プロセッサにおいて、前記予期しないプロセッサのリセットを引き起こした1つまたは複数の状態を診断する目的で、診断モード指示に応答して、前記第2の記憶要素からリセット前の情報の前記履歴にアクセスするステップ
    をさらに含む請求項15に記載のコンピュータ可読記憶媒体。
21. 前記第2の記憶要素における前記リセット前の情報の履歴を作成するために、前記制御回路によって生成される前記Ｎ個のキャプチャ信号に応答して、プロセッサ動作の期間にわたって、第2の記憶要素において、第1の記憶要素からリセット前のプロセッサ情報をキャプチャすることであり、前記第2の記憶要素が、プロセッサ動作レジスタとは別であり、前記第2の記憶要素が、予期しないプロセッサのリセットが行われた後、リセット前の情報の前記履歴を保持すること
    をさらに含む、請求項15に記載のコンピュータ可読記憶媒体。
22. 制御回路におけるカウンタの複数のカウント値に基づいて、前記キャプチャ信号を生成することであり、新しいカウント値が、プロセッサ動作の定義された期間にわたってクロックサイクルごとに生成されること
    をさらに含む請求項1に記載の方法。
23. プロセッサ動作に対応する複数の時点でキャプチャ信号を生成し、予期しないリセット状態を検出することに応答して、プロセッサのリセットをアクティブ化するための手段と、
    プロセッサの動作によって変化するリセット前の情報を保存するように構成された保存するための第1の手段と、
    前記プロセッサのリセットの後、変更されず、アクセス可能なまま情報を保存するように構成された保存するための第2の手段であって、前記保存するための第2の手段がプロセッサ動作レジスタと別である、前記第2の手段と、
    前記保存するための第2の手段にリセット前の情報の履歴を作成するための前記キャプチャ信号に応答し、および前記プロセッサのリセット後に行われるプロセッサ動作に応答して、前記保存するための第１の手段の中身が上書きされる前に、プロセッサ動作の期間にわたって、前記保存するための第1の手段から前記保存するための第2の手段記憶要素に前記リセット前の情報をコピーするための手段と
    を備える装置。
24. 前記リセット前の情報の診断評価のために、前記保存するための第2の手段から前記リセット前の情報の履歴にアクセスするための手段
    をさらに備える、請求項23に記載の装置。
25. 前記予期しないプロセッサのリセットに応答して前記第1の記憶要素の中身が上書される、
    請求項15に記載のコンピュータ可読記憶媒体。
26. 前記リセット前の情報の履歴を生成するために、前記複数の時点にわたって変化する前記リセット前の情報をキャプチャするための前記複数の時点での状態値をサンプルするための手段、
    をさらに備える請求項23に記載の装置。
27. プロセッサにリセット前の情報を保存するための方法であって、前記方法が、
    プロセッサ動作の間であってリセット状態を検出する前に、前記プロセッサにおける第1の記憶要素にプロセッサ状態情報を更新し、
    カウンタ回路の選択されたカウント値での更新されたプロセッサ状態情報をサンプリングするように構成された前記カウンタ回路に応じて、Ｎ個のキャプチャ信号を生成し、
    第2の記憶要素のＮ個の以前の状態値の実行リストを生成するために前記第1の記憶要素と別の前記第2の記憶要素にサンプリングされ更新されたプロセッサ状態情報を保存し、
    前記第2の記憶要素にＮ個の以前の状態値を保存した後でかつリセット状態の検出後に、前記第1の記憶要素をリセットする、
    を含む方法。
28. 前記プロセッサのリセットが生じた後、前記プロセッサによる評価のために前記第2の記憶要素から前記Ｎ個の以前の状態値の実行リストにアクセスする、
    ことをさらに含む請求項27に記載の方法。
29. 前記プロセッサのリセットが生じた後、診断評価のための診断インターフェースを介して前記第2の記憶要素から前記Ｎ個の以前の状態値の実行リストにアクセスする、
    ことをさらに含む請求項27に記載の方法。
30. 更新された前記プロセッサ状態情報の各サンプルがプログラム・カウンタ・アドレスとサンプリングされた時点におけるプロセッサ動作状態を含む、
    請求項27に記載の方法。