JP2015232621A

JP2015232621A - 光半導体素子実装方法及び装置

Info

Publication number: JP2015232621A
Application number: JP2014119127A
Authority: JP
Inventors: 黒崎　武志; Takeshi Kurosaki; 武志黒崎; 大山　貴晴; Takaharu Ooyama; 貴晴大山
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2014-06-09
Filing date: 2014-06-09
Publication date: 2015-12-24
Anticipated expiration: 2034-06-09
Also published as: JP6190325B2

Abstract

【課題】パッシブアライメント実装方法において、光半導体素子と光ファイバ・光導波路との結合効率を向上させることのできる光半導体素子実装方法及び装置を提供すること。
【解決手段】ボンディングツール５に吸着させたＤＦＢレーザチップ１を素子端面観測ステージ１０上に搬送し、ボンディングツール５を下降させてＤＦＢレーザチップ１のｐ側電極が素子端面観測ステージ１０上の電極と電気的に接続されるように押し付ける。ボンディングツール５の先端に形成された電極からの配線と、ボンディングツール５上の電極からの配線が接続された直流電流源１１を動作させ、レーザを発光させる。ＤＦＢレーザチップ１の両側の端面から光が出射されている状態で、第４、第５のＣＣＤマイクロスコープ８、９により観測される画像情報を取り込み、出射端面から出射される光の形状と寸法、中心位置を規定するために必要な情報を座標化する。
【選択図】図１

Description

本発明は、パッシブアライメントにより光半導体素子を基板に実装する光半導体素子実装方法及び装置に関する。

近年のインターネットにおける高精細な画像配信などによるトラフィックの急激な増大により、幹線系においても、メトロ・アクセス系においてもネットワークの更なる高速・大容量化が急務な課題となっている。また、データセンタ内の装置間を結ぶ信号配線や装置内の配線を光化することにより、データセンタ全体や伝送装置の消費電力の大幅な低減と信号処理能力の飛躍的な向上を図ろうとする取り組みも盛んに行われている。そのようなニーズの高まりに呼応して、光信号を送受信する装置に使用される光モジュールにおいて、高速・高性能化と小型・低コスト・低消費電力化の両方を実現することが求められている。

一方、光モジュールを組み立てる際には、半導体レーザや光増幅器、フォトダイオード等の光半導体素子と、光ファイバや平面基板上に作製された光導波路とを高い効率で光学的に結合させることが重要な課題となる。

そのため、半導体レーザのような発光素子においては、まず、パッケージ上に光素子を実装して固定する。次に、素子に電流を注入して発光させ、光ファイバや光導波路の端面を徐々に発光素子端面に近づけていくことにより、光素子から出力された光を光ファイバや光導波路と結合させて、光ファイバや光導波路のもう一方の端面から出てくる光出力パワーを光パワーメータにより観測できるようにし、光パワーメータの指示値が大きくなるように光ファイバや光導波路の位置を調整（光軸調心）して、指示値が最も大きくなった位置で光ファイバや光導波路を固定するという方法を用いることが一般的である。この実装方法は、アクティブアライメントと呼ばれている。

しかし、この方法では、一度、光素子をパッケージやサブキャリア等に実装し、ワイヤボンディング等を施してから調心を行う必要があるため、個々のモジュールの組立に手間と時間がかかることが、光モジュールの小型・低コスト化を図る上での課題となっている。

そこで、光モジュールの抜本的な小型・低コスト化を図る方法の１つとして、半導体レーザや光増幅器、フォトダイオード等の光半導体素子を、前述の光軸調心を行うことなく、光半導体素子と搭載基板の両方に形成された位置合わせ用のマークを、ＣＣＤマイクロスコープ等を使って重ね合わせることにより、搭載基板上に光半導体素子をフリップチップ実装する方法が提案されてきた（例えば、特許文献１、特許文献２、非特許文献１参照）。

この実装方法は、パッシブアライメントと呼ばれ、ＩＣやチップ抵抗、チップコンデンサ等の電子部品をプリント基板上にフリップチップ実装するのと同じように光半導体素子を搭載基板上に実装できる方法として、光モジュールの組立工程や組立時間を短くするために有効である。

また、デジタルビデオカメラの小型・低コスト化と画像解析技術の発展により、複数のカメラから取り込んだ画像を統合的に解析処理し、１つの新たな画像をリアルタイムに作り出す技術が提案され、実際に使用されている（例えば、特許文献３参照）。１例として、アラウンドビューモニターシステムと呼ばれる自動車の駐車支援システム等が知られている。このように、実際の空間では実現できない画像を、画像解析技術により仮想空間上でリアルタイムに実現する方法は、今後、多くの分野で応用されていく可能性があり、光半導体素子の実装技術への応用も期待される。

特許第２５４６５０６号公報特開平８−１１１６００号公報特許第４１５６１８１号公報

Toshikazu Hashimoto et al., "Multichip optical hybrid integration technique with planar lightwave circuit platform," IEEE Journal of Lightwave Technology, Vol.16, No.7, July, 1998, pp.1249-1258

しかしながら、前述の位置合わせ用のマークを使ったパッシブアライメントによる実装方法を用いる際、搭載する光半導体素子の表面にマークを形成する工程が必要になり、実装装置や搭載基板に適合した光半導体素子を作製する必要があり、光半導体素子のコストを上げてしまうという課題がある。

また、位置合わせ用のマークを使わずに、ＣＣＤマイクロスコープ等のカメラを用いて光半導体素子表面に形成された電極パターンを読み取り、その情報から光半導体素子の出射光の光軸位置を推定して搭載基板上に搭載する方法も用いられている。しかし、アクティブアライメントを用いた実装方法に比べ、光半導体素子と光ファイバ・光導波路との光軸合わせの精度が悪くなり、そのことが原因で光モジュールの光出力の低下と特性ばらつきが大きくなるという課題がある。

また、近年のネットワークの高速・大容量化の進展と低消費電力化への要求の高まりにより、光モジュールの高速化と低電流動作での高出力化が強く求められてきている。そのため、光半導体素子においては、変調動作部の寄生容量を低減するために素子長を短くしたり、電極の大きさをできるだけ小さくしたりすることが必須となっている。このことは、素子表面に位置合わせ用のマークを形成するスペースを設けることを困難にしている。

さらに、光モジュールの低電流動作と高出力化を実現するためには、光半導体素子からの出射光と光ファイバ・光導波路との結合効率をできるだけ高くする必要が生じており、光軸合わせの精度を歩留りよく高めることが困難な従来のパッシブアライメント実装方法を用いることが難しくなっている。

このような上記の光軸合わせの精度低下を補償するために、光半導体素子の出射端面部、もしくは、光導波路の入射端面部にスポットサイズを変換できる領域を付加して、光軸ずれに対する許容度を大きくする検討も行われている。しかし、ここでも光半導体素子や光導波路の作製工程が複雑になり、作製コストが高くなることが課題となっている。

本発明の目的は、パッシブアライメント実装方法において、光半導体素子と光ファイバ・光導波路との結合効率を歩留りよく向上させることのできる光半導体素子実装方法及び装置を提供することにある。

上記の課題を解決するために、本発明は、発光素子部を有する光半導体素子を基板上に形成された配線と電気的に接続し、かつ、光導波路もしくは光ファイバと光学的に結合するように基板上に実装する光半導体素子実装装置であって、前記光半導体素子が置かれる素子供給ステージと、前記素子供給ステージ上に置かれた前記光半導体素子の第１の素子電極が形成された面を撮影する第１のカメラと、前記第１の素子電極が形成された面を吸引固定して、前記光半導体素子を所定の座標系の任意の位置に移動させることができるボンディングツールであって、前記光半導体素子を吸引固定時に前記第１の素子電極と電気的に接続されるボンディングツール電極を有する、ボンディングツールと、前記ボンディングツールに吸引固定された前記光半導体素子の第１の素子電極が形成された面と対向する、第２の素子電極が形成された面を撮影する第２のカメラと、ステージ電極を有する素子端面観測ステージと、前記ステージ電極が形成された面を撮影する第３のカメラと、前記ボンディングツール電極と前記ステージ電極とに電気的に接続された電流源であって、前記ボンディングツールによって前記光半導体素子が前記素子端面観測ステージに押し付けられ、前記第２の素子電極が前記ステージ電極に電気的に接続されたとき、前記光半導体素子が発光する電流を供給する電流源と、前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面を撮影する第４のカメラであって、前記光半導体素子から出射された光の波長帯に感度を有する第４のカメラと、前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面とは対向する第２の出射端面を撮影する第５のカメラであって、前記光半導体素子から出射された光の波長帯に感度を有する第５のカメラと、前記基板が置かれる、前記基板を加熱および冷却することが可能な素子搭載ステージと、前記素子搭載ステージ上に置かれた前記基板上に形成された基板電極および前記基板と一体形成された光導波路もしくは前記基板に固定された光ファイバを撮影する第６のカメラと、前記第１〜第６のカメラで撮影された前記光半導体素子および前記基板の画像を取得し、合成することにより、前記光半導体素子の外形形状、外形寸法、前記第１および第２の出射端面における出射光の出射位置、出射角、出射方向、出射ビームの強度分布と前記基板電極の位置、形状、前記光導波路もしくは光ファイバの入射端面の位置を前記所定の座標系にマッピングし、前記光半導体素子が前記ボンディングツールによって前記素子端面観測ステージに置かれるとき、前記第２の素子電極が前記ステージ電極に電気的に接続され、前記第１の出射端面と前記第４のカメラの撮像面とが平行、かつ、前記第２の出射端面と前記第５のカメラの撮像面とが平行になる前記光半導体素子の第１の最適位置を算出し、前記光半導体素子が前記ボンディングツールによって前記第１の最適位置に移動されたとき、前記光半導体素子の第１および第２の出射端面における外形形状、外形寸法、出射光の出射位置、出射ビームの強度分布の観測結果に基づき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、前記第１および第２の出射端面から所定の距離だけ離れた位置における出射ビームの強度分布を算出し、前記光半導体素子が前記ボンディングツールによって前記素子搭載ステージに置かれた前記基板上に置かれるとき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、出射端面から所定の距離だけ離れた位置における出射ビームの強度分布の算出結果と、前記光導波路もしくは光ファイバの入射端面の位置座標と、前記光半導体素子を前記基板上に搭載するときの位置座標とにおける、前記光半導体素子と前記光導波路もしくは光ファイバとの光学的な結合効率を算出する、画像解析装置と、を備えたことを特徴とする。

請求項２に記載の発明は、請求項１に記載の光半導体素子実装装置において、前記ボンディングツールが前記光半導体素子を前記素子搭載ステージに置かれた前記基板上に置くとき、前記画像解析装置は、前記第２の素子電極が前記基板電極と電気的に接続され、前記光導波路もしくは前記光ファイバの入射端面と前記第１および第２の出射端面の少なくとも一方とが所定の距離だけ離れた位置において、前記光導波路もしくは光ファイバと前記光半導体素子から出射される光との結合効率が最も高くなる、前記光半導体素子の第２の最適位置を算出し、前記光半導体素子が前記ボンディングツールによって前記第２の最適位置に移動されたとき、前記素子搭載ステージは、前記光半導体素子が前記ボンディングツールによって前記基板上に固定されると、所定の温度まで前記素子搭載ステージを加熱する、ことを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載の光半導体素子実装装置において、前記画像解析装置は、前記第１および第２のカメラで前記素子供給ステージ上に置いた所定の長さの基準被測定物を撮影し、前記第３〜第５のカメラで前記素子端面観測ステージ上に置いた前記基準被測定物を撮影し、前記第６のカメラで前記素子搭載ステージ上に置いた前記基準被測定物を撮影し、前記第１〜第６のカメラの撮影倍率毎に撮影された画像における前記基準被測定物の寸法を求めて予め記憶しており、前記基準被測定物との比較から前記素子供給ステージ、前記素子端面観測ステージおよび前記素子搭載ステージ上に置かれた被測定物の寸法をそれぞれ算出することを特徴とする。

請求項４に記載の発明は、請求項１乃至３のいずれかに記載の光半導体素子実装装置において、前記光半導体素子は、ｐ型半導体とｎ型半導体が活性層を水平方向に挟み込む形に配置された横注入型半導体レーザであることを特徴とする。

請求項５に記載の発明は、発光素子部を有する光半導体素子を基板上に形成された配線と電気的に接続し、かつ、光導波路もしくは光ファイバと光学的に結合するように基板上に実装する光半導体素子実装方法であって、素子供給ステージ上に前記光半導体素子を配置するステップと、第１のカメラを用いて、前記素子供給ステージ上に置かれた前記光半導体素子の第１の素子電極が形成された面を撮影するステップと、前記第１のカメラで撮影された前記光半導体素子の画像を取得し、前記光半導体素子の外形形状、外形寸法を前記所定の座標系にマッピングする第１のマッピングステップと、ボンディングツールを用いて、前記第１の素子電極が形成された面を吸引固定して、前記光半導体素子を所定の座標系の第１の位置に移動させるステップと、第２のカメラを用いて、前記第１の位置において前記ボンディングツールに吸引固定された前記光半導体素子の第１の素子電極が形成された面と対向する、第２の素子電極が形成された面を撮影するステップと、前記第２のカメラで撮影された前記光半導体素子の画像を取得し、前記光半導体素子の外形形状、外形寸法を前記所定の座標系にマッピングする第２のマッピングステップと、第３のカメラを用いて、素子端面観測ステージが有するステージ電極が形成された面を撮影するステップと、前記第３のカメラで撮影された前記ステージ電極の画像を取得し、前記ステージ電極の外形形状、外形寸法を前記所定の座標系にマッピングする第３のマッピングステップと、前記ボンディングツールが前記光半導体素子を前記素子端面観測ステージに置くとき、前記素子端面観測ステージが有するステージ電極に前記第２の素子電極が電気的に接続され、前記第１の出射端面と第４のカメラの撮像面とが平行、かつ、前記第２の出射端面と第５のカメラの撮像面とが平行になる前記光半導体素子の第１の最適位置を算出するステップと、前記第１の最適位置において、前記ボンディングツールに吸引固定された前記光半導体素子の第２の素子電極を前記素子端面観測ステージのステージ電極に押し付けるステップと、前記ボンディングツールが有する、前記光半導体素子を吸引固定時に前記第１の素子電極と電気的に接続されるボンディングツール電極と、前記ステージ電極との間に電流を供給し、前記光半導体素子を発光させるステップと、前記第４のカメラを用いて、前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面を撮影するステップと、前記第５のカメラを用いて、前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面と対向する、第２の出射端面を撮影するステップと、前記第４および第５のカメラで撮影された前記光半導体素子の画像を取得し、前記第１および第２の出射端面における出射光の出射位置、出射角、出射方向、出射ビームの強度分布を前記所定の座標系にマッピングする第４のマッピングステップと、前記第１の出射端面を撮影するステップおよび前記第２の出射端面を撮影するステップにおける、前記光半導体素子の第１および第２の出射端面における外形形状、外形寸法、出射光の出射位置、出射ビームの強度分布の観測結果に基づき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、前記第１および第２の出射端面から所定の距離だけ離れた位置における出射ビームの強度分布を算出するステップと、前記基板を加熱および冷却することが可能な素子搭載ステージ上に前記基板を配置するステップと、第６のカメラを用いて、前記素子搭載ステージ上に置かれた前記基板上に形成された基板電極および前記基板と一体形成された光導波路もしくは前記基板に固定された光ファイバを撮影するステップと、前記第６のカメラで撮影された前記基板の画像を取得し、前記基板電極の位置、形状、前記光導波路もしくは光ファイバの入射端面の位置を前記所定の座標系にマッピングする第５のマッピングステップと、前記光半導体素子が前記ボンディングツールによって前記素子搭載ステージに置かれた前記基板上に置かれるとき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、出射端面から所定の距離だけ離れた位置における出射ビームの強度分布の算出結果と、前記光導波路もしくは光ファイバの入射端面の位置座標と、前記光半導体素子を前記基板上に搭載するときの位置座標とにおける、前記光半導体素子と前記光導波路もしくは光ファイバとの光学的な結合効率を算出するステップと、を有することを特徴とする。

請求項６に記載の発明は、請求項５に記載の光半導体素子実装方法において、前記ボンディングツールが前記光半導体素子を前記素子搭載ステージに置かれた前記基板上に置くとき、前記第２の素子電極が前記基板電極と電気的に接続され、前記光導波路もしくは前記光ファイバの入射端面と前記第１および第２の出射端面の少なくとも一方とが所定の距離だけ離れた位置において、前記光導波路もしくは光ファイバと前記光半導体素子から出射される光との結合効率が最も高くなる、前記光半導体素子の第２の最適位置を算出するステップと、前記光半導体素子が前記ボンディングツールによって前記第２の最適位置に固定するステップと、前記素子搭載ステージは、前記光半導体素子が前記ボンディングツールによって前記基板上に固定されると、所定の温度まで前記素子搭載ステージを加熱するステップと、をさらに有することを特徴とする。

請求項７に記載の発明は、請求項５又は６に記載の光半導体素子実装方法において、前記第１〜第５のマッピングステップは、前記第１および第２のカメラで前記素子供給ステージ上に置いた所定の長さの基準被測定物を撮影し、前記第３〜第５のカメラで前記素子端面観測ステージ上に置いた前記基準被測定物を撮影し、前記第６のカメラで前記素子搭載ステージ上に置いた前記基準被測定物を撮影し、前記第１〜第６のカメラの撮影倍率毎に撮影された画像における前記基準被測定物の寸法を求めて予め記憶しており、前記基準被測定物との比較から前記素子供給ステージ、前記素子端面観測ステージおよび前記素子搭載ステージ上に置かれた被測定物の寸法をそれぞれ算出するステップを含むことを特徴とする。

請求項８に記載の発明は、請求項５乃至７のいずれかに記載の光半導体素子実装方法において、前記光半導体素子は、ｐ型半導体とｎ型半導体が活性層を水平方向に挟み込む形に配置された横注入型半導体レーザであることを特徴とする。

本発明は、カメラを用いて光半導体素子の両端面から出力される光の位置と形状を精度よく画像情報として取り込むことで、搭載する素子ごとに光導波路もしくは光ファイバとの光学的な結合を最適にする搭載基板上の搭載位置を求められるようになり、従来のパッシブアライメントを用いた実装方法よりも精度よく高い結合効率の光モジュールを作製することができるようになるという効果を有する。

本発明の一実施形態に係る光半導体素子実装方法及び装置の概略を示す図である。本発明の第１の実施形態で実装したＤＦＢレーザチップ１の概観図である。画像解析装置１６によって座標化された本実施形態のＤＦＢレーザチップ１のｎ側電極が形成された面の画像の模式図である。画像解析装置１６によって座標化された本実施形態のＤＦＢレーザチップ１のｐ側電極２４が形成された面の画像の模式図である。画像解析装置１６によって座標化された素子端面観測ステージ１０上面の画像の模式図である。画像解析装置１６において、素子端面観測ステージ上にＤＦＢレーザチップを搭載する際の位置決めをした画像の模式図である。（ａ）は本発明の一実施形態に係る光半導体素子実装装置の素子端面観測ステージ上にＤＦＢレーザチップを搭載した時の模式図であり、（ｂ）はボンディングツールの先端部の模式図である。本実施形態で実装したＤＦＢレーザチップ１の第１の出射端面の模式図である。本実施形態で実装したＤＦＢレーザチップ１の第２の出射端面の模式図である。ＤＦＢレーザチップ１の電極形状と、光軸および出射光の出射領域と放射領域との関係を示す見取り図である。画像解析装置１６によって座標化された光半導体素子搭載基板１４とＤＦＢレーザチップ１の画像の模式図である。光半導体素子搭載基板１４上にＤＦＢレーザチップ１を実装した場合の、光導波路１５の中央部における高さ方向の断面（y-z面）の模式図である。水平方向（x-y面）において、光半導体素子搭載基板１４とＤＦＢレーザチップ１の位置関係を座標化した画像の模式図である。本発明の第２の実施形態で実装したＥＡ−ＤＦＢレーザチップ１の概観図である。（ａ）は本発明の第２の実施形態に係る光半導体素子実装装置の素子端面観測ステージ上にＥＡ−ＤＦＢレーザチップを搭載した時の模式図であり、（ｂ）はボンディングツールの先端部の模式図である。本発明の第３の実施形態で実装した横注入型半導体レーザチップ１の概観図である。（ａ）は本発明の第３の実施形態に係る光半導体素子実装装置の素子端面観測ステージ上に横注入型半導体レーザチップを搭載した時の模式図であり、（ｂ）はボンディングツールの先端部の模式図である。

以下、本発明の実施の形態について、詳細に説明する。

（第１の実施形態）
図１に、本発明の一実施形態に係る光半導体素子実装方法及び装置の概略を示す。１は１０Ｇｂｉｔ／ｓで直接変調動作が可能な出射光の波長が１．３μｍ帯のＤＦＢレーザチップ、２、６〜９、１２は第１〜６のＣＣＤマイクロスコープであり、少なくとも第３、第４のＣＣＤマイクロスコープ８、９は１．３μｍ帯の波長の光に対しても感度を持つＣＣＤマイクロスコープである。３は素子供給ステージ、４はＤＦＢレーザチップを一定の向きに並べて収容したチップトレイ、５はＤＦＢレーザチップ１を吸引して持ち上げることのできるボンディングツールである。１０は素子端面観測ステージ、１１は直流出力もしくはパルス出力が可能な電流源、１３は素子搭載ステージである。１４はシリコンベンチ上にＳｉＯ₂を積層させて光導波路を形成したＰＬＣ（ＰｌａｎａｒＬｉｇｈｔｗａｖｅＣｉｒｃｕｉｔ）プラットフォームと呼ばれる光半導体素子搭載基板であり、１５がＰＬＣプラットフォーム上に形成された光導波路である。

また、図１の第１〜第６のＣＣＤマイクロスコープ２、６、７〜９、１２から取り込まれた画像情報は、画像解析装置１６に取り込まれてデジタルデータに変換され、統合的に解析処理される。

尚、第１〜第６のＣＣＤマイクロスコープ２、６、７〜９、１２は、１つのＣＣＤマイクロスコープを移動させて利用することも、複数のＣＣＤマイクロスコープをそれぞれ別個に用意しても良い。

また、ＤＦＢレーザチップ１に代えて他の発振波長のレーザ素子を搭載する場合、第３、第４のＣＣＤマイクロスコープ８、９を搭載するレーザ素子が出射するレーザ光の波長帯に感度を持つものにする。

尚、各々のＣＣＤマイクロスコープにおいて、予め正確な長さの分っている被測定物（寸法標準器）を各ステージの上に置き、各マイクロスコープの撮影倍率毎に撮影された画像における寸法標準器の寸法を求め、画像解析装置１６に入力しておくことで各ステージ上の被測定物の寸法を算出することができる。

図２に、本実施形態で実装したＤＦＢレーザチップ１の概観図を示す。１７はｐ型ＩｎＰクラッド層、２２はＦｅをドープした半絶縁性ＩｎＰ埋込層、１８と２０はＩｎＧａＡｓＰＳＣＨ層、１９はＩｎＧａＡｓＰ活性層、２１はｎ型ＩｎＰ基板、２３は絶縁膜（ＳｉＯ₂）、２４はｐ側電極（Ａｕ）、２５はｎ側電極（Ａｕ）である。また、素子長は約２００μｍ、素子の横幅は約２５０μｍ、素子の厚さは約１００μｍとなるように作製されている。

本実施例では、まず、ＤＦＢレーザチップ１をｐ側電極２４が下になるようにチップトレイ４の上に並べて収容する。その後、チップトレイ４を素子供給ステージ３上に置き、素子供給ステージ３に吸引させて固定する。その後、下記の手順で実装を行う。

（１）素子供給ステージ３上に設置された第１のＣＣＤマイクロスコープ２を使ってチップトレイ４上の各ＤＦＢレーザチップ１の配置を画像として取り込み、第１のＣＣＤマイクロスコープ２に接続された画像解析装置１６によって各ＤＦＢレーザチップ１の形状、位置および寸法を座標化する。図３に、画像解析装置１６によって座標化された本実施形態のＤＦＢレーザチップ１のｎ側電極が形成された面の画像を模式的に示す。本実施例では、ＤＦＢレーザチップの１つの隅の位置を原点としている。この画像より、ＤＦＢレーザチップのｘ軸方向の長さ（ａ）とｙ軸方向の長さ（ｂ）が算出されると共に、ｎ側電極２５の中心位置２６を算出する。次に、ボンディングツール５の先端部分の中心がｎ側電極２５の中心位置２６と重なるようにボンディングツール５の吸着位置の輪郭２７を定める。同様にして、マッピングされた座標系に、チップトレイ４上に配列された各ＤＦＢレーザチップ１上面の輪郭をマッピングする。

（２）上記の座標化された位置情報を用いて、チップトレイ上の各ＤＦＢレーザチップ１の中心位置にボンディングツール５を移動させてＤＦＢレーザチップ１を吸着させ、トレイより持ち上げる。

（３）ボンディングツール５に吸着させたＤＦＢレーザチップ１を第２のＣＣＤマイクロスコープ６上に搬送し、第２のＣＣＤマイクロスコープ６を使ってＤＦＢレーザチップ１のｐ側電極が形成された面、ｐ側電極の形状、位置および寸法を画像情報として取り込み、画像解析装置１６によってそれらの情報を座標化する。すなわち、電極が形成された面および電極の輪郭を、ＤＦＢレーザチップ１上面の輪郭がマッピングされた座標系、又はその座標系との相対的位置関係が規定された座標系にマッピングする。図４に、画像解析装置１６によって座標化された本実施形態のＤＦＢレーザチップ１のｐ側電極２４が形成された面の画像を模式的に示す。

（４）第３のＣＣＤマイクロスコープ７を使って、素子端面観測ステージ１０上に形成された電極２８、２９の形状と位置、寸法を画像情報として取り込み、画像解析によってそれらの情報を座標化する。すなわち、少なくともボンディングツール５の先端に吸着されたＤＦＢレーザチップと共通する座標系に素子端面観測ステージ上に形成された電極の輪郭をマッピングする。図５に、画像解析装置１６によって座標化された素子端面観測ステージ１０上面の画像を模式的に示す。本実施例では、素子端面観測ステージ上に素子を搭載する際の位置合わせに用いる情報として、電極２８の中心位置３０を予め算出している。図６は、画像解析装置１６において、素子端面観測ステージ上にＤＦＢレーザチップを搭載する際の位置決めをした画像を模式的に示す。

但し、本実施形態において用いたＤＦＢレーザチップ１のｐ側の電極２４は１つしかなく、そのため、素子端面観測ステージ上に形成された電極パターン２８、２９も、ステージ全体が１つの電極となるようなパターンでよいため、ステージ上に素子を搭載する際に、電極パターンどうしの正確な位置合わせの必要がない。従って、この電極２８の中心位置３０を予め算出する工程は、省略することが可能である。

（５）ボンディングツール５に吸着させたＤＦＢレーザチップ１を素子端面観測ステージ１０上に搬送し、ボンディングツールを下降させてＤＦＢレーザチップ１のｐ側電極が素子端面観測ステージ１０上の電極と電気的に接続されるように押し付ける。図７（ａ）に、素子端面観測ステージ上にＤＦＢレーザチップを搭載した時の模式図を示し、図７（ｂ）に、ボンディングツールの先端部の模式図を示す。尚、図７の３６は、第１の出射端面３４におけるレーザ光の出射領域の形状（近視野像：Near Field Pattern）を表す。また、第１の出射端面３４から出射される光は、半導体と空気との境界となる出射端面で屈折するため、第１の出射端面３４から離れるにつれて広がっていく。図７の３７は、第１の出射端面３４から離れた位置で広がった放射領域の形状（遠視野像：Far Field Pattern）を表す。出射光が放射される方向（出射光の光軸）３８は、第１の出射端面３４における第１の出射領域３６の中心と、第１の出射端面から離れた位置での放射領域３７の中心を直線で結ぶ直線となる。この出射光が放射される方向３８は、第２の出射端面３５（第１の出射端面３４とは反対側の出射端面）における第２の出射領域３９の中心と出射領域３６の中心を結ぶ直線４１（ＤＦＢレーザチップ内における導波光の光軸）と、第１の出射領域３６の中に含まれる各半導体層（図２の１７、１８、１９、２０、２１、２２）の屈折率から算出される等価屈折率、ならびに、空気の屈折率とを用いて算出することができる。

尚、この時、ＤＦＢレーザチップ１の両側端面３４、３５と第４、第５のＣＣＤマイクロスコープ８、９の撮影面（レンズ面）とが水平になるようにボンディングツール５の向きを調整する。ボンディングツール５の向きを調整する代わりに、素子端面観測ステージ１０を回転させたり、第４、第５ＣＣＤマイクロスコープ８、９の位置を調整したりしても良い。

また、ＤＦＢレーザチップ１の両側端面と第４、第５のＣＣＤマイクロスコープ８、９の撮影面（レンズ面）とを水平にする代わりに、画像解析装置１６で画像を補正しても良い。

また、第４のＣＣＤカメラ８の前に任意の位置での光の強度分布を観測できる光学系を取り付けることにより、出射領域３６、及び、放射領域３７の両方を観測するようにしてもよい。この場合は、第５のＣＣＤカメラ９を使用しなくても出射光が放射される方向３８を正確に求めることができる。

（６）ボンディングツール５の先端に形成された電極３１からの配線３２と、素子端面観測ステージ上の電極２８からの配線２９が接続された直流電流源１１を動作させ、ＤＦＢレーザチップ１の閾値電流の値より少し大きな電流（本実施例では１５ｍＡ）をＤＦＢレーザチップ１に流し、レーザを発光させる。

（７）ＤＦＢレーザチップ１の両側の端面３４、３５から光が出射されている状態で、第４、第５のＣＣＤマイクロスコープ８、９により観測される画像情報を取り込み、出射端面３４、３５から出射される光の形状と寸法、中心位置を規定するために必要な情報（図８のｄ〜Ｉ、及び、図９のｊ〜ｏ）を座標化する。出射端面３４、３５から出射される光の形状と寸法、中心位置は、ＤＦＢレーザチップ１の端面における出射光をCCDカメラで撮影し、画像解析装置１６にてその領域を解析し、その輪郭を抽出することによって求められる。図８、図９に、本実施形態で実装したＤＦＢレーザチップ１の出射端面の模式図を示す。

（９）第１、第２、第４、第５のＣＣＤマイクロスコープ２、６、８、９から取り込まれた画像情報を画像解析装置１６によって統合的に解析を行うことによって、ＤＦＢレーザチップ１の外形形状、電極形状と、光軸３８および出射光の放射領域３７とを同一の座標系にマッピングする。図１０に、ＤＦＢレーザチップ１の電極形状と、光軸および出射光の放射領域との関係を示す見取り図を示す。

尚、図１０におけるＤＦＢレーザチップ出射端面３４、３５からの出射光の広がり角（屈折角）は、予めＤＦＢレーザの活性層（導波路層）の周りの半導体層組成で決まる等価屈折率を画像解析装置１６に入力しておくことで求められている。

また、出射光が放射される方向（出射光の光軸）３８、４０は、画像解析装置１６において、出射領域３６の中心と出射領域３９の中心を結ぶ直線４１（ＤＦＢレーザチップ内における導波光の光軸）が出射端面３４、３５となす角度と等価屈折率とから求められる。

（１０）第６のＣＣＤマイクロスコープ１２を使って、素子搭載ステージ１３上に吸引固定された光導波路１５を積層した光半導体素子搭載基板１４（ＰＬＣプラットフォーム）上に形成された電極の形状と位置、寸法、ならびに、光導波路の入射端面での位置を画像情報として取り込み、画像解析によってそれらの情報を座標化する。すなわち、ＤＦＢレーザチップ１の電極形状と、出射光の光軸３８および出射光の放射領域３７とがマッピングされた座標系に光半導体素子搭載基板１４上に形成された電極の輪郭をマッピングする。図１１に、画像解析装置１６によって座標化された光半導体素子搭載基板１４とＤＦＢレーザチップ１の画像を模式的に示す。また、図１２は、光半導体素子搭載基板１４上にＤＦＢレーザチップ１を実装した場合の、光導波路１５の中央部における高さ方向の断面（ｙ−ｚ面）を模式的に示したものである。

なお、本実施例における光半導体素子搭載基板１４においては、光導波路と基板が一体になっているため、高さ（ｚ軸）方向において光の進行方向（光軸）の位置調整を行うことが困難である。そこで、図１２に示すように、高さ方向については、予め光半導体素子搭載基板１４における光導波路１５の光軸４２の位置（導波路断面の中心）と、ＤＦＢレーザチップ１を光半導体素子搭載基板１４の上に実装した時の活性層１９の中央の位置４５が一致するように光半導体素子搭載基板１４とＤＦＢレーザチップ１のそれぞれを設計することで、高さ方向の位置調整を省けるようにしている。

図１３は、水平方向（x-y面）において、光半導体素子搭載基板１４における光導波路１５の光軸４２とＤＦＢレーザチップ１の第１の出射端面３４から出射される光の光軸３８が一致するようにするための光半導体素子搭載基板１４とＤＦＢレーザチップ１の位置関係を、画像解析装置１６による解析により求め、座標化した画像の１例を模式的に表したものである。

この時、光半導体素子搭載基板上に形成された電極表面から光導波路の中心位置までの高さ４６と、ＰＬＣ光導波路のコアとクラッドにおける等価屈折率等の情報は、予め画像解析装置に入力しておく。また、ＤＦＢレーザチップ１の第１の出射端面３４が光半導体素子搭載基板と接触して損傷するのを防ぐため、ＤＦＢレーザチップ１の第１の出射端面３４の中央部から光半導体素子搭載基板１４の端面までのｙ方向の間隔が１０μｍになるように設定している。

尚、図１３では、ＤＦＢレーザチップ内における導波光と第１の出射端面３４とのなす角が９０度（垂直）ではない場合を例にとっているため、第１の出射端面３４から出射される光の光軸３８はθ２だけ屈折した方向となる。従って、ＤＦＢレーザチップ１から出射された光を光半導体素子搭載基板１４の光導波路に効率よく結合させるためには、図に示すように、ＤＦＢレーザチップ１の第１の出射端面３４に対して光半導体素子搭載基板１４を傾けて配置する必要がある。

（１１）図１０に示した情報と第６のＣＣＤマイクロスコープで観測した画像情報とを画像解析装置１６により統合的に解析することにより、ＤＦＢレーザチップ１のｐ側電極と光半導体素子搭載基板１４上に形成された電極との十分な電気的接続が確保される範囲内で、ＤＦＢレーザチップ１と光半導体素子搭載基板１４上の光導波路との結合効率がもっとも大きくなる最適位置（図１３）を導出し、その位置にボンディングツール５を下降させてＤＦＢレーザチップ１を搭載する。

また、実装後のＤＦＢレーザチップ１と光半導体素子搭載基板１４上の光導波路１５との結合効率は、光導波路（コア）及びその周囲（クラッド）の屈折率、ならびに、光導波路の形状、寸法を予め画像解析装置１６に入力しておくことで計算により見積もることができる。

（１２）ボンディングツール５でＤＦＢレーザチップ１を光半導体素子搭載基板１４上に押し付けた状態で素子搭載ステージ１３の温度を上昇させてＤＦＢレーザチップ１又は光半導体素子搭載基板１４の電極上のハンダ（ＡｕＳｎ）を融解させた後、素子搭載ステージ１３の加熱を止め、空冷により素子搭載ステージ１３を冷却させる。

最後に、光半導体素子搭載基板上１４上に形成されているｎ側電極とＤＦＢ−レーザチップ１のｎ側電極２５とを金ワイヤーもしくは金リボン線によりワイヤボンディングを行って、電気的に接続する。

以上で、本発明によるＤＦＢレーザチップ１の光半導体素子搭載基板１４上の実装工程は終了となる。

実装した光モジュールにおいて、ＤＦＢレーザチップ１と光半導体素子搭載基板１４上の光導波路との結合効率を見積もったところ、約９ｄＢの値が得られ、従来の合わせマークを用いたパッシブアライメントにより実装した場合の結合効率の平均的な値（約１１ｄＢ）に比べ、高い結合効率が得られることが確認できた。

（第２の実施形態）
次に、本発明の第２の実施形態に係る光半導体素子実装方法について、実装する光半導体素子として、変調器が集積されたＤＦＢレーザ（変調器集積ＤＦＢレーザまたはＥＡ−ＤＦＢレーザ）を例にとり、前述の第１の実施形態との相違点について説明する。

図１４に、ＥＡ−ＤＦＢレーザチップの概観図を示す。４７は、ＤＦＢレーザ部であり、ｐ側電極４９の形状と活性層１９の長さ（本実施例では、４００μｍ）以外は、第１の実施形態で述べたＤＦＢレーザチップと同じ構造である。また、４８は、電界吸収型（ＥＡ）変調器部（長さ１５０μｍ）であり、４７のＤＦＢレーザ部で生成される波長１．３μｍ帯に対して吸収動作が可能な光吸収層５２に電圧を印加することで、第１の出射端面３４から出射される光のＯＮ／ＯＦＦ切り換え動作を行う。

なお、ＤＦＢレーザ部４７における光導波路（図２の１８〜２０）とＥＡ変調器部４８における光導波路５２とは素子内部で突き当てて接合（バットジョイント）されており、両者の間での接続損失はほとんどない。

さらに、ＤＦＢレーザ部４７におけるｐ型ＩｎＰクラッド層１７（図２）とＥＡ変調器部４８におけるｐ型ＩｎＰクラッド層５３の間で電流が流れないように、分離溝５１が形成されている。ｎ型ＩｎＰクラッド層２１とｎ側電極２５は、ＤＦＢレーザ部４７とＥＡ変調器部４８において共通化されている。

図１５（ａ）に、素子端面観測ステージ上にＥＡ−ＤＦＢレーザチップを搭載した時の模式図を示し、図１５（ｂ）に、ボンディングツールの先端部の模式図を示す。第１の実施形態とは、素子端面観測ステージ１０上に形成される電極をＤＦＢレーザ部搭載箇所とＥＡ変調器部搭載箇所とで分離している点が異なる。第１、及び、第２の出射端面３４、３５における出射領域を観測する際には、ボンディングツール５の先端に形成された電極３１からの配線３２と、素子端面観測ステージ上の電極２８からの配線２９を電流源１１に接続し、電極５４からの配線５５は電流源には接続しない。配線５５については、通常、ＥＡ変調器部の電極に電圧を印加（バイアス）することで吸収層での光吸収が大きくなるようになっているため、本実施形態では無接続（オープン）としているが、電流源１１とは別に電圧源を設置し、ボンディングツール５の先端に形成された電極３１からの配線３２と電極５４からの配線５５を電圧源に接続して電圧を印加するようにしてもよい。

（第３の実施形態）
次に、本発明の第３の実施形態に係る光半導体素子実装方法について、実装する光半導体素子として、半絶縁性の半導体基板上にｐ型半導体とｎ型半導体が活性層を挟み込む形に配置された横注入型半導体レーザを例にとり、前述の第１の実施形態との相違点について説明する。

図１６に、本実施例における横注入型半導体レーザチップの概観図を示す。半絶縁性ＩｎＰ基板５９上に活性層１９が形成され、活性層１９の両側をｐ型ＩｎＰ層５６とｎ型ＩｎＰ層５７に挟み込むことにより、活性層に対して横方向に電流を注入するようにしている。ｐ型ＩｎＰ層５６とｎ型ＩｎＰ層５７の上部にｐ側電極２４とｎ側電極２５を作製するため、２つの電極が同じ側に配置されることが大きな特徴となっている。また、活性層１９の上部には、半絶縁性ＩｎP層５８が形成され、ｐ型InP層５６とｎ型InP層５７を電気的に分離している。

図１７（ａ）に、素子端面観測ステージ上に横注入型半導体レーザチップを搭載した時の模式図を示し、図１７（ｂ）に、ボンディングツールの先端部の模式図を示す。第１の実施形態とは、素子端面観測ステージ１０上に、ｐ側電極２４とｎ側電極２５の両方が形成されている点が異なる。従って、ボンディングツール５の先端に形成された電極３１からの配線３２は使用せず、素子端面観測ステージ上の電極６０からの配線６１と電極６２からの配線６３を電流源１１に接続して、横注入型半導体レーザチップに電流を流す。

第２および第３の実施形態として示したように、本発明は、主に素子端面観察ステージ上の電極形状と、電流源の接続方法を変えるだけで、様々な半導体素子を実装することが可能である。

１ＤＦＢレーザチップ
２、６〜９、１２ＣＣＤマイクロスコープ
３素子供給ステージ
４チップトレイ
５ボンディングツール
１０素子端面観測ステージ
１１電流源
１３素子搭載ステージ
１４光半導体素子搭載基板
１５光導波路
１６画像解析装置
１７ｐ型ＩｎＰクラッド層
１８、２０ＩｎＧａＡｓＰＳＣＨ層
１９ＩｎＧａＡｓＰ活性層
２１ｎ型ＩｎＰ基板
２２半絶縁性ＩｎＰ埋込層
２３絶縁膜（ＳｉＯ₂）
２４ｐ側電極（Ａｕ）
２５ｎ側電極（Ａｕ）
２６ｎ側電極の中心位置
２７ボンディングツールの吸着位置の輪郭
２８、２９素子端面観測ステージ上に形成された電極
３０電極２８の中心位置
３１ボンディングツールの先端に形成された電極（Ａｕ）
３２ボンディングツールの先端に形成された電極からの配線（Ａｕ）
３３ボンディングツールの吸引口
３４第１の出射端面
３５第２の出射端面
３６第１の出射端面における出射領域
３７第１の出射端面から離れた位置での放射領域
３８出射光の光軸
３９第２の出射端面における出射領域
４０第２の出射端面から離れた位置での放射領域
４１ＤＦＢレーザチップ内における導波光の光軸
４２光半導体素子搭載基板に形成された光導波路の光軸
４３光半導体素子搭載基板上のｐ側電極（Ａｕ）
４４光半導体素子搭載基板上のｎ側電極（Ａｕ）
４５活性層の高さ方向の中央の位置
４６光半導体素子搭載基板上に形成された電極表面から光導波路中心位置までの高さ
４７ＥＡ−ＤＦＢレーザチップのＤＦＢレーザ部
４８ＥＡ−ＤＦＢレーザチップのＥＡ変調器部
４９ＤＦＢレーザ部のｐ側電極（Ａｕ）
５０ＥＡ変調器部のｐ側電極（Ａｕ）
５１電極ならびにｐ型ＩｎＰクラッド層の分離溝
５２ＥＡ変調器の吸収層
５３ＥＡ変調器のｐ型ＩｎＰクラッド層
５４、５５素子端面観測ステージ上に形成された第２の電極（Ａｕ）
５６ｐ型ＩｎＰ層
５７ｎ型ＩｎＰ層
５８半絶縁性ＩｎP層
５９半絶縁性ＩｎＰ基板
６０、６１光半導体素子搭載基板上のｐ側電極（Ａｕ）
６２、６３光半導体素子搭載基板上のｎ側電極（Ａｕ）

Claims

発光素子部を有する光半導体素子を基板上に形成された配線と電気的に接続し、かつ、光導波路もしくは光ファイバと光学的に結合するように基板上に実装する光半導体素子実装装置であって、
前記光半導体素子が置かれる素子供給ステージと、
前記素子供給ステージ上に置かれた前記光半導体素子の第１の素子電極が形成された面を撮影する第１のカメラと、
前記第１の素子電極が形成された面を吸引固定して、前記光半導体素子を所定の座標系の任意の位置に移動させることができるボンディングツールであって、前記光半導体素子を吸引固定時に前記第１の素子電極と電気的に接続されるボンディングツール電極を有する、ボンディングツールと、
前記ボンディングツールに吸引固定された前記光半導体素子の第１の素子電極が形成された面と対向する、第２の素子電極が形成された面を撮影する第２のカメラと、
ステージ電極を有する素子端面観測ステージと、
前記ステージ電極が形成された面を撮影する第３のカメラと、
前記ボンディングツール電極と前記ステージ電極とに電気的に接続された電流源であって、前記ボンディングツールによって前記光半導体素子が前記素子端面観測ステージに押し付けられ、前記第２の素子電極が前記ステージ電極に電気的に接続されたとき、前記光半導体素子が発光する電流を供給する電流源と、
前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面を撮影する第４のカメラであって、前記光半導体素子から出射された光の波長帯に感度を有する第４のカメラと、
前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面とは対向する第２の出射端面を撮影する第５のカメラであって、前記光半導体素子から出射された光の波長帯に感度を有する第５のカメラと、
前記基板が置かれる、前記基板を加熱および冷却することが可能な素子搭載ステージと、
前記素子搭載ステージ上に置かれた前記基板上に形成された基板電極および前記基板と一体形成された光導波路もしくは前記基板に固定された光ファイバを撮影する第６のカメラと、
前記第１〜第６のカメラで撮影された前記光半導体素子および前記基板の画像を取得し、合成することにより、前記光半導体素子の外形形状、外形寸法、前記第１および第２の出射端面における出射光の出射位置、出射角、出射方向、出射ビームの強度分布と前記基板電極の位置、形状、前記光導波路もしくは光ファイバの入射端面の位置を前記所定の座標系にマッピングし、
前記光半導体素子が前記ボンディングツールによって前記素子端面観測ステージに置かれるとき、前記第２の素子電極が前記ステージ電極に電気的に接続され、前記第１の出射端面と前記第４のカメラの撮像面とが平行、かつ、前記第２の出射端面と前記第５のカメラの撮像面とが平行になる前記光半導体素子の第１の最適位置を算出し、
前記光半導体素子が前記ボンディングツールによって前記第１の最適位置に移動されたとき、前記光半導体素子の第１および第２の出射端面における外形形状、外形寸法、出射光の出射位置、出射ビームの強度分布の観測結果に基づき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、前記第１および第２の出射端面から所定の距離だけ離れた位置における出射ビームの強度分布を算出し、
前記光半導体素子が前記ボンディングツールによって前記素子搭載ステージに置かれた前記基板上に置かれるとき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、出射端面から所定の距離だけ離れた位置における出射ビームの強度分布の算出結果と、前記光導波路もしくは光ファイバの入射端面の位置座標と、前記光半導体素子を前記基板上に搭載するときの位置座標とにおける、前記光半導体素子と前記光導波路もしくは光ファイバとの光学的な結合効率を算出する、画像解析装置と、
を備えたことを特徴とする光半導体素子実装装置。
前記ボンディングツールが前記光半導体素子を前記素子搭載ステージに置かれた前記基板上に置くとき、
前記画像解析装置は、前記第２の素子電極が前記基板電極と電気的に接続され、前記光導波路もしくは前記光ファイバの入射端面と前記第１および第２の出射端面の少なくとも一方とが所定の距離だけ離れた位置において、前記光導波路もしくは光ファイバと前記光半導体素子から出射される光との結合効率が最も高くなる、前記光半導体素子の第２の最適位置を算出し、
前記光半導体素子が前記ボンディングツールによって前記第２の最適位置に移動されたとき、前記素子搭載ステージは、前記光半導体素子が前記ボンディングツールによって前記基板上に固定されると、所定の温度まで前記素子搭載ステージを加熱する、
ことを特徴とする請求項１に記載の光半導体素子実装装置。
前記画像解析装置は、前記第１および第２のカメラで前記素子供給ステージ上に置いた所定の長さの基準被測定物を撮影し、前記第３〜第５のカメラで前記素子端面観測ステージ上に置いた前記基準被測定物を撮影し、前記第６のカメラで前記素子搭載ステージ上に置いた前記基準被測定物を撮影し、前記第１〜第６のカメラの撮影倍率毎に撮影された画像における前記基準被測定物の寸法を求めて予め記憶しており、前記基準被測定物との比較から前記素子供給ステージ、前記素子端面観測ステージおよび前記素子搭載ステージ上に置かれた被測定物の寸法をそれぞれ算出することを特徴とする請求項１又は２に記載の光半導体素子実装装置。
前記光半導体素子は、ｐ型半導体とｎ型半導体が活性層を水平方向に挟み込む形に配置された横注入型半導体レーザであることを特徴とする請求項１乃至３のいずれかに記載の光半導体素子実装装置。
発光素子部を有する光半導体素子を基板上に形成された配線と電気的に接続し、かつ、光導波路もしくは光ファイバと光学的に結合するように基板上に実装する光半導体素子実装方法であって、
素子供給ステージ上に前記光半導体素子を配置するステップと、
第１のカメラを用いて、前記素子供給ステージ上に置かれた前記光半導体素子の第１の素子電極が形成された面を撮影するステップと、
前記第１のカメラで撮影された前記光半導体素子の画像を取得し、前記光半導体素子の外形形状、外形寸法を前記所定の座標系にマッピングする第１のマッピングステップと、
ボンディングツールを用いて、前記第１の素子電極が形成された面を吸引固定して、前記光半導体素子を所定の座標系の第１の位置に移動させるステップと、
第２のカメラを用いて、前記第１の位置において前記ボンディングツールに吸引固定された前記光半導体素子の第１の素子電極が形成された面と対向する、第２の素子電極が形成された面を撮影するステップと、
前記第２のカメラで撮影された前記光半導体素子の画像を取得し、前記光半導体素子の外形形状、外形寸法を前記所定の座標系にマッピングする第２のマッピングステップと、
第３のカメラを用いて、素子端面観測ステージが有するステージ電極が形成された面を撮影するステップと、
前記第３のカメラで撮影された前記ステージ電極の画像を取得し、前記ステージ電極の外形形状、外形寸法を前記所定の座標系にマッピングする第３のマッピングステップと、
前記ボンディングツールが前記光半導体素子を前記素子端面観測ステージに置くとき、前記素子端面観測ステージが有するステージ電極に前記第２の素子電極が電気的に接続され、前記第１の出射端面と第４のカメラの撮像面とが平行、かつ、前記第２の出射端面と第５のカメラの撮像面とが平行になる前記光半導体素子の第１の最適位置を算出するステップと、
前記第１の最適位置において、前記ボンディングツールに吸引固定された前記光半導体素子の第２の素子電極を前記素子端面観測ステージのステージ電極に押し付けるステップと、
前記ボンディングツールが有する、前記光半導体素子を吸引固定時に前記第１の素子電極と電気的に接続されるボンディングツール電極と、前記ステージ電極との間に電流を供給し、前記光半導体素子を発光させるステップと、
前記第４のカメラを用いて、前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面を撮影するステップと、
前記第５のカメラを用いて、前記素子端面観測ステージ上で発光する前記光半導体素子の第１の出射端面と対向する、第２の出射端面を撮影するステップと、
前記第４および第５のカメラで撮影された前記光半導体素子の画像を取得し、前記第１および第２の出射端面における出射光の出射位置、出射角、出射方向、出射ビームの強度分布を前記所定の座標系にマッピングする第４のマッピングステップと、
前記第１の出射端面を撮影するステップおよび前記第２の出射端面を撮影するステップにおける、前記光半導体素子の第１および第２の出射端面における外形形状、外形寸法、出射光の出射位置、出射ビームの強度分布の観測結果に基づき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、前記第１および第２の出射端面から所定の距離だけ離れた位置における出射ビームの強度分布を算出するステップと、
前記基板を加熱および冷却することが可能な素子搭載ステージ上に前記基板を配置するステップと、
第６のカメラを用いて、前記素子搭載ステージ上に置かれた前記基板上に形成された基板電極および前記基板と一体形成された光導波路もしくは前記基板に固定された光ファイバを撮影するステップと、
前記第６のカメラで撮影された前記基板の画像を取得し、前記基板電極の位置、形状、前記光導波路もしくは光ファイバの入射端面の位置を前記所定の座標系にマッピングする第５のマッピングステップと、
前記光半導体素子が前記ボンディングツールによって前記素子搭載ステージに置かれた前記基板上に置かれるとき、前記第１および第２の出射端面における出射ビームの出射角、出射方向、出射端面から所定の距離だけ離れた位置における出射ビームの強度分布の算出結果と、前記光導波路もしくは光ファイバの入射端面の位置座標と、前記光半導体素子を前記基板上に搭載するときの位置座標とにおける、前記光半導体素子と前記光導波路もしくは光ファイバとの光学的な結合効率を算出するステップと、
を有することを特徴とする光半導体素子実装方法。
前記ボンディングツールが前記光半導体素子を前記素子搭載ステージに置かれた前記基板上に置くとき、前記第２の素子電極が前記基板電極と電気的に接続され、前記光導波路もしくは前記光ファイバの入射端面と前記第１および第２の出射端面の少なくとも一方とが所定の距離だけ離れた位置において、前記光導波路もしくは光ファイバと前記光半導体素子から出射される光との結合効率が最も高くなる、前記光半導体素子の第２の最適位置を算出するステップと、
前記光半導体素子が前記ボンディングツールによって前記第２の最適位置に固定するステップと、
前記素子搭載ステージは、前記光半導体素子が前記ボンディングツールによって前記基板上に固定されると、所定の温度まで前記素子搭載ステージを加熱するステップと、
をさらに有することを特徴とする請求項５に記載の光半導体素子実装方法。
前記第１〜第５のマッピングステップは、前記第１および第２のカメラで前記素子供給ステージ上に置いた所定の長さの基準被測定物を撮影し、前記第３〜第５のカメラで前記素子端面観測ステージ上に置いた前記基準被測定物を撮影し、前記第６のカメラで前記素子搭載ステージ上に置いた前記基準被測定物を撮影し、前記第１〜第６のカメラの撮影倍率毎に撮影された画像における前記基準被測定物の寸法を求めて予め記憶しており、前記基準被測定物との比較から前記素子供給ステージ、前記素子端面観測ステージおよび前記素子搭載ステージ上に置かれた被測定物の寸法をそれぞれ算出するステップを含むことを特徴とする請求項５又は６に記載の光半導体素子実装方法。
前記光半導体素子は、ｐ型半導体とｎ型半導体が活性層を水平方向に挟み込む形に配置された横注入型半導体レーザであることを特徴とする請求項５乃至７のいずれかに記載の光半導体素子実装方法。