JP2015231105A - ストリップ線路 - Google Patents

ストリップ線路 Download PDF

Info

Publication number
JP2015231105A
JP2015231105A JP2014115927A JP2014115927A JP2015231105A JP 2015231105 A JP2015231105 A JP 2015231105A JP 2014115927 A JP2014115927 A JP 2014115927A JP 2014115927 A JP2014115927 A JP 2014115927A JP 2015231105 A JP2015231105 A JP 2015231105A
Authority
JP
Japan
Prior art keywords
conductor pattern
ground conductor
opening
strip
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014115927A
Other languages
English (en)
Inventor
田原 志浩
Yukihiro Tawara
志浩 田原
森本 康夫
Yasuo Morimoto
康夫 森本
健 湯浅
Takeshi Yuasa
健 湯浅
大和田 哲
Satoru Owada
哲 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014115927A priority Critical patent/JP2015231105A/ja
Publication of JP2015231105A publication Critical patent/JP2015231105A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】肉厚の薄い誘電体膜を用いて特性インピーダンスを高くすることができ、かつストリップ導体パターンの配置に対する特性インピーダンスの変動を小さくすることができるストリップ線路を提供する。
【解決手段】第1地導体パターン2aには、所定の間隔を設けて四角形状の第1開口部11aが複数列穿設されている。第2地導体パターン2bには、所定の間隔を設けて四角形状の第2開口部11bが複数列穿設されている。開口部の開口幅w1は、開口部間の間隔の幅w2よりも大きくなっている。対向する第1開口部11aと第2開口部11bとは互いに跨るように穿設されており、第1開口部11aと第2開口部11bの跨る跨り幅は開口部の開口周期の2分の1倍になっている。
【選択図】図1

Description

本発明は、ストリップ線路に関するものであり、特に誘電体層の両面に地導体パターンを設けたストリップ線路に関する。
従来、誘電体層の内部にストリップ導体パターンを設けるとともに、誘電体層の表面に地導体パターンを設けたストリップ線路が用いられている。
特許文献1のストリップ線路は、誘電体層の表面に設けた地導体パターンの形状を網目状にしている。これにより、肉厚の薄い誘電体層を用いて、線路が持つ特有のインピーダンス(いわゆる「特性インピーダンス(Characteristic impedance)」)を高くしている。また、特許文献2のストリップ線路は、誘電体層の表面及び裏面に設けた地導体パターンに、所定の間隔を設けて円形状の開口部を複数列穿設している。
特開平5−267913号公報 特開平11−177247号公報
特許文献1のストリップ線路は、地導体パターンの網目に対するストリップ導体パターンの配置によって、特性インピーダンスが大きく変動する課題があった。また、誘電体層の裏面にさらに地導体パターンを設けた場合には、特性インピーダンスの変動は小さくなるものの、互いに対向するストリップ導体パターンと地導体パターン間に生ずる静電容量によって特性インピーダンスが低下するため、特性インピーダンスを高くすることが難しい課題があった。
一方、特許文献2のストリップ線路は、誘電体層の表面の地導体パターンに穿設した開口部と裏面の地導体パターンに穿設した開口部とが互いに重ならないように、開口部の径及び開口部間の間隔が設定されている。これにより、開口部の径の違いによる特性インピーダンスの変化を小さくしている。しかしながら、地導体パターンの面積に対する開口部の面積の比率を高くすることができないため、特性インピーダンスを高くすることが難しい課題があった。
本発明は、上記のような課題を解決するためになされたものであり、肉厚の薄い誘電体膜を用いて特性インピーダンスを高くすることができ、かつストリップ導体パターンの配置に対する特性インピーダンスの変動を小さくすることができるストリップ線路を提供することを目的とする。
本発明のストリップ線路は、第1誘電体膜及び第2誘電体膜の裏面間に挟持したストリップ導体と、第1誘電体膜の表面に設けられた第1地導体と、第2誘電体膜の表面に設けられた第2地導体と、対向する開口部が互いに跨るようにして第1地導体に網目状に穿設された第1開口部及び第2地導体に網目状に穿設された第2開口部と、を具備するものである。
本発明のストリップ線路は、肉厚の薄い誘電体膜を用いて特性インピーダンスを高くすることができ、かつストリップ導体パターンの配置に対する特性インピーダンスの変動を小さくすることができる。
本発明の実施の形態1のストリップ線路の要部の構成を示す説明図である。 図1に示すストリップ線路のA−A’線に沿う断面を示す説明図である。 本発明の実施の形態1の他のストリップ線路の要部の構成を示す説明図である。 本発明の実施の形態2のストリップ線路の要部の構成を示す説明図である。 図4に示すストリップ線路のA−A’線に沿う断面を示す説明図である。 本発明の実施の形態3のストリップ線路の要部の構成を示す説明図である。 図6に示すストリップ線路のA−A’線に沿う断面を示す説明図である。 本発明の実施の形態3の他のストリップ線路の要部の構成を示す説明図である。
実施の形態1.
図1及び図2を参照して、本発明の実施の形態1のストリップ線路について説明する。
図中、1aは第1誘電体膜である。第1誘電体膜1aの裏面は、第2誘電体膜1bの裏面と貼合されている。第1誘電体膜1a及び第2誘電体膜1bは、ポリイミド、ベンゾシクロブテン(Benzocyclobutene,BCB)又はポリベンゾオキサゾール(Polybenzoxazole,PBO)などの材料で形成されており、肉厚は数マイクロミリメートル(μm)から数十μm程度である。
第1誘電体膜1aと第2誘電体膜1bの裏面間には、線状の導体箔からなるストリップ導体パターン(ストリップ導体)3が挟持されている。第1誘電体膜1aの表面には網目状の導体箔からなる第1地導体パターン(第1地導体)2aが設けられており、第2誘電体膜1bの表面には網目状の導体箔からなる第2地導体パターン(第2地導体)2bが設けられている。このようにして、ストリップ線路100が構成されている。
ここで、第1地導体パターン2aには、所定の間隔を設けて四角形状の第1開口部11aが複数列穿設されている。第2地導体パターン2bには、所定の間隔を設けて四角形状の第2開口部11bが複数列穿設されている。以下、第1開口部11a及び第2開口部11bを総称して「開口部」という。
開口部の開口幅w1は、開口部間の間隔の幅w2よりも大きくなっている。対向する第1開口部11aと第2開口部11bとは、開口部の配列方向(第1誘電体膜1a及び第2誘電体膜1bの表面に沿う直交する2方向)に沿って互いに跨るように穿設されており、第1開口部11aと第2開口部11bの跨る跨り幅は開口部の開口周期(w1+w2)の2分の1倍になっている。
すなわち、図1に示す如く、各々の第1開口部11aの中心部は第2地導体パターン2bの網目の格子部と対向しており、各々の第2開口部11bの中心部は第1地導体パターン2aの網目の格子部と対向している。各々の第1開口部11aは4つの第2開口部11bに跨るように穿設されており、各々の第2開口部11bは4つの第1開口部11aに跨るように穿設されている。
また、ストリップ導体パターン3は、第1地導体パターン2aの網目の格子部及び第1開口部11aの中心部と対向配置されており、かつ第2地導体パターン2bの網目の格子部及び第2開口部11bの中心部と対向配置されている。
次に、図1〜図3を参照して、ストリップ線路100の動作について説明する
図1に示す如く、ストリップ導体パターン3に信号電流Iが流れ、第1地導体パターン2a及び第2地導体パターン2bにグラウンド電流IIが流れる。グラウンド電流IIは、ストリップ導体パターン3の近傍の第1地導体パターン2a及び第2地導体パターン2bの網目に沿って蛇行するように流れる。
このとき、ストリップ導体パターン3に対して、第1地導体パターン2a及び第2地導体パターン2bの両方が対向していない部位が形成されている。このため、ストリップ導体パターン3と第1地導体パターン2a及び第2地導体パターン2bとの間に生じる静電容量が小さくなり、ストリップ線路100の特性インピーダンスを高くすることができる。
一方、図3に示す如く、ストリップ導体パターン3と第1開口部11aの中心部間の距離及びストリップ導体パターン3と第2開口部11bの中心部間の距離が互いに等距離となるようにストリップ導体パターン3をずらして配置した場合にも、グラウンド電流IIはストリップ導体パターン3の近傍の第1地導体パターン2a及び第2地導体パターン2bの網目に沿って蛇行するように流れる。ストリップ導体パターン3に対して第1地導体パターン2a及び第2地導体パターン2bの両方が対向していない部位が形成されるため、ストリップ導体パターン3と第1地導体パターン2a及び第2地導体パターン2bとの間に生じる静電容量が小さくなり、ストリップ線路100の特性インピーダンスを高くすることができる。
また、図1に示すストリップ導体パターン3の配置と図3に示すストリップ導体パターン3の配置とを比較すると、第1地導体パターン2a及び第2地導体パターン2bのストリップ導体パターン3に最も近い部位と、ストリップ導体パターン3との間の距離が互いに等距離であるため、両者の特性インピーダンスは互いに同等の値となる。
以上のように、この実施の形態1のストリップ線路100は、開口部の開口幅w1が開口部間の間隔の幅w2よりも大きくなっている。対向する第1開口部11aと第2開口部11bとは互いに跨るように穿設されており、第1開口部11aと第2開口部11bの跨る跨り幅は開口部の開口周期の2分の1倍になっている。これにより、ストリップ導体パターン3の配置によらず、ストリップ導体パターン3に対して第1地導体パターン2a及び第2地導体パターン2bの両方が対向していない部位が形成されるため、ストリップ線路100の特性インピーダンスを高くすることができる。
また、ストリップ導体パターン3の配置によらず、ストリップ導体パターン3の近傍の第1地導体パターン2a及び第2地導体パターン2bの網目に沿ってグラウンド電流IIが蛇行するように流れる。このため、ストリップ導体パターン3の配置に対するストリップ線路100の特性インピーダンスの変動を小さくすることができる。
なお、開口部は少なくともストリップ導体パターン3の近傍の第1地導体パターン2a及び第2地導体パターン2bに穿設されていればよく、図1に示すように第1地導体パターン2a及び第2地導体パターン2bの全面に亘って開口部を穿設したものに限定されるものではない。ストリップ導体パターン3の近傍の第1地導体パターン2a及び第2地導体パターン2bにのみ開口部を穿設したストリップ線路も、実施の形態1のストリップ線路100と同様に特性インピーダンスを高くすることができる。
実施の形態2.
図4及び図5を参照して、開口部の形状を六角形にしたストリップ線路について説明する。なお、図1及び図2に示す実施の形態1のストリップ線路100と同様の構成部材には同一符号を付して説明を省略する。
第1誘電体膜1aの表面には網目状の導体箔からなる第1地導体パターン2a’が設けられており、第2誘電体膜1bの表面には網目状の導体箔からなる第2地導体パターン2b’が設けられている。第1地導体パターン2a’には、所定の間隔を設けて六角形状の第1開口部11a’が複数列穿設されている。第2地導体パターン2b’には、所定の間隔を設けて六角形状の第2開口部11b’が複数列穿設されている。以下、第1開口部11a’及び第2開口部11b’を総称して「開口部」という。
開口部の開口幅w3は、開口部間の間隔の幅w4よりも大きくなっている。対向する第1開口部11a’と第2開口部11b’とは、開口部の配列方向に沿って互いに跨るように穿設されており、第1開口部11a’と第2開口部11b’の跨る跨り幅は開口部の開口周期(w3+w4)の2分の1倍になっている。
すなわち、図4に示す如く、各々の第1開口部11a’の中心部は第2地導体パターン2b’の網目の格子部と対向しており、各々の第2開口部11b’の中心部は第1地導体パターン2a’の網目の格子部と対向している。各々の第1開口部11a’は3つの第2開口部11b’に跨るように穿設されており、各々の第2開口部11b’は3つの第1開口部11a’に跨るように穿設されている。
また、ストリップ導体パターン3は、第1地導体パターン2a’を構成する線状導体箔及び第1開口部11a’の中心部と対向配置されており、かつ第2地導体パターン2b’を構成する線状導体箔及び第2開口部11b’の中心部と対向配置されている。
このように構成されたストリップ線路101は、実施の形態1のストリップ線路100と同様に以下のとおり動作する。
すなわち、ストリップ導体パターン3に信号電流Iが流れ、第1地導体パターン2a’及び第2地導体パターン2b’にグラウンド電流IIが流れる。グラウンド電流IIは、ストリップ導体パターン3の近傍の第1地導体パターン2a’及び第2地導体パターン2b’の網目に沿って蛇行するように流れる。
このとき、ストリップ導体パターン3に対して、第1地導体パターン2a’及び第2地導体パターン2b’の両方が対向していない部位が形成されている。このため、ストリップ導体パターン3と第1地導体パターン2a’及び第2地導体パターン2b’との間に生じる静電容量が小さくなり、ストリップ線路101の特性インピーダンスを高くすることができる。
また、ストリップ導体パターン3の配置によらず、ストリップ導体パターン3の近傍の第1地導体パターン2a’及び第2地導体パターン2b’の網目に沿ってグラウンド電流IIが蛇行するように流れる。このため、ストリップ導体パターン3の配置に対するストリップ線路101の特性インピーダンスの変動を小さくすることができる。
実施の形態3.
図6及び図7を参照して、ストリップ導体パターンと同層に第3地導体パターンを設けたストリップ線路について説明する。なお、図1及び図2に示す実施の形態1のストリップ線路100と同様の構成部材には同一符号を付して説明を省略する。
図中、2cは第3地導体パターン(第3地導体)である。第3地導体パターン2cは、第1誘電体膜1aと第2誘電体膜1bの裏面間に挟持されている。第3地導体パターン2cは線状の導体箔からなり、ストリップ導体パターン3の長手方向に沿うように、ストリップ導体パターン3の両側部にそれぞれ隣設されている。第3地導体パターン2cは、第1地導体パターン2aの網目の格子部及び第1開口部11aの中心部と対向配置されており、かつ第2地導体パターン2bの網目の格子部及び第2開口部11bの中心部と対向配置されている。
第1地導体パターン2aの格子部と第3地導体パターン2cとは、第1誘電体膜1aを貫通した第1地導体ヴィア(第1接続導体)4aによって電気的に接続されている。第2地導体パターン2bの格子部と第3地導体パターン2cとは、第2誘電体膜1bを貫通した第2地導体ヴィア(第2接続導体)4bによって電気的に接続されている。
このように構成されたストリップ線路102は、実施の形態1のストリップ線路100と同様に以下のとおり動作する。
すなわち、ストリップ導体パターン3に信号電流Iが流れ、第1地導体パターン2a及び第2地導体パターン2bにグラウンド電流IIが流れる。グラウンド電流IIは、ストリップ導体パターン3の近傍の第1地導体パターン2a及び第2地導体パターン2bの網目に沿って蛇行するように流れる。
このとき、ストリップ導体パターン3に対して、第1地導体パターン2a及び第2地導体パターン2bの両方が対向していない部位が形成されている。このため、ストリップ導体パターン3と第1地導体パターン2a及び第2地導体パターン2bとの間に生じる静電容量が小さくなり、ストリップ線路102の特性インピーダンスを高くすることができる。
また、ストリップ導体パターン3の配置によらず、ストリップ導体パターン3の近傍の第1地導体パターン2a及び第2地導体パターン2bの網目に沿ってグラウンド電流IIが蛇行するように流れる。このため、ストリップ導体パターン3の位置に対するストリップ線路102の特性インピーダンスの変動を小さくすることができる。
一般に、誘電体層の両面に地導体パターンを設けたストリップ線路は、両面の地導体パターン間に電位差が生じると、両面の地導体パターン間に電界が発生して、いわゆる「平行平板モード」の不要な電流が伝搬する。これに対し、実施の形態3のストリップ線路102は、ストリップ導体パターン3に隣設した第3地導体パターン2cと、第1誘電体膜1aを貫通した第1地導体ヴィア4a及び第2誘電体膜1bを貫通した第2地導体ヴィア4bによって、第1地導体パターン2aと第2地導体パターン2bとが電気的に接続されており、両者の間に電位差が生じないようになっている。
図6に示す如く、第1地導体ヴィア4aは第1地導体パターン2aの網目の格子部に配置されており、第2地導体ヴィア4bは第2地導体パターン2bの網目の格子部に配置されている。そのため、例えば第2地導体パターン2bの網目に沿ってストリップ導体パターン3から離れる方向に流れるグラウンド電流IIaは、第2地導体パターン2bの格子部から第2地導体ヴィア4bを通って第3地導体パターン2cには向かわず、大半が第2地導体パターン2bの網目に沿ってストリップ導体パターン3に近づく方向に流れるグラウンド電流IIbとなる。したがって、第2地導体ヴィア4bにはグラウンド電流はほとんど流れないため、第2地導体ヴィア4bを流れる電流による伝送損失の増加を抑えることができる。
同様に、第1地導体パターン2aの網目に沿ってストリップ導体パターン3から離れる方向に流れるグラウンド電流は、第1地導体パターン2aの格子部から第1地導体ヴィア4aを通って第3地導体パターン2cには向かわず、大半が第1地導体パターン2aの網目に沿ってストリップ導体パターン3に近づく方向に流れる。したがって、第1地導体ヴィア4aにはグラウンド電流はほとんど流れないため、第1地導体ヴィア4aを流れる電流による伝送損失の増加を抑えることができる。
以上のように、この実施の形態3のストリップ線路102は、第3地導体パターン2c、第1地導体ヴィア4a及び第2地導体ヴィア4bによって、第1地導体パターン2aと第2地導体パターン2bとが電気的に接続されている。これにより、第1地導体パターン2aと第2地導体パターン2b間を不要な平行平板モードの電流が伝搬するのを抑えることができる。
また、第1地導体ヴィア4aを第1地導体パターン2aの網目の格子部に配置して、第2地導体ヴィア4bを第2地導体パターン2bの網目の格子部に配置している。これにより、第1地導体ヴィア4a及び第2地導体ヴィア4bを流れるグラウンド電流を抑えることで、ストリップ線路102の伝送損失を少なくすることができる。
なお、図8に示す如く、ストリップ導体パターン3の両側部に隣設された第3地導体パターン2cが複数個の導体箔によってそれぞれ構成されたストリップ線路103としてもよい。このとき、第3地導体パターン2cを構成する各々の導体箔が少なくとも1組の第1地導体ヴィア4aと第2地導体ヴィア4bとを電気的に接続し、かつ互いに隣設された第1地導体ヴィア4aと第2地導体ヴィア4b間に使用周波数に応じた波長の2分の1長さ未満の間隔を設けることにより、第1地導体パターン2aと第2地導体パターン2b間を伝搬する不要な平行平板モードの電流を抑制することができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
1a 第1誘電体膜、1b 第2誘電体膜、2a,2a’ 第1地導体パターン(第1地導体)、2b,2b’ 第2地導体パターン(第2地導体)、2c 第3地導体パターン(第3地導体)、3 ストリップ導体パターン(ストリップ導体)、4a 第1地導体ヴィア(第1接続導体)、4b 第2地導体ヴィア(第2接続導体)、11a,11a’ 第1開口部、11b,11b’ 第2開口部、100,101,102,103 ストリップ線路。

Claims (5)

  1. 第1誘電体膜及び第2誘電体膜の裏面間に挟持したストリップ導体と、
    前記第1誘電体膜の表面に設けられた第1地導体と、
    前記第2誘電体膜の表面に設けられた第2地導体と、
    対向する開口部が互いに跨るようにして前記第1地導体に網目状に穿設された第1開口部及び前記第2地導体に網目状に穿設された第2開口部と、
    を具備することを特徴とするストリップ線路。
  2. 前記第1開口部と前記第2開口部の跨る跨り幅は、前記開口部の開口周期の2分の1倍であることを特徴とする請求項1記載のストリップ線路。
  3. 前記開口部の形状は、四角形であることを特徴とする請求項1または請求項2記載のストリップ線路。
  4. 前記開口部の形状は、六角形であることを特徴とする請求項1または請求項2記載のストリップ線路。
  5. 前記第1誘電体膜と前記第2誘電体膜間に前記ストリップ導体に沿って設けられた第3地導体と、
    前記第1地導体の網目の格子部に設けられ、前記第1誘電体膜を貫通して前記第1地導体と前記第3地導体を接続する第1接続導体と、
    前記第2地導体の網目の格子部に設けられ、前記第2誘電体膜を貫通して前記第2地導体と前記第3地導体を接続する第2接続導体と、
    を具備することを特徴とする請求項1から請求項4のうちのいずれか1項記載のストリップ線路。
JP2014115927A 2014-06-04 2014-06-04 ストリップ線路 Pending JP2015231105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014115927A JP2015231105A (ja) 2014-06-04 2014-06-04 ストリップ線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014115927A JP2015231105A (ja) 2014-06-04 2014-06-04 ストリップ線路

Publications (1)

Publication Number Publication Date
JP2015231105A true JP2015231105A (ja) 2015-12-21

Family

ID=54887698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014115927A Pending JP2015231105A (ja) 2014-06-04 2014-06-04 ストリップ線路

Country Status (1)

Country Link
JP (1) JP2015231105A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386495A (ja) * 1986-09-30 1988-04-16 株式会社東芝 配線基板
JPH0397973U (ja) * 1990-01-29 1991-10-09
JPH05343820A (ja) * 1992-06-04 1993-12-24 Toshiba Corp マルチチップモジュール用回路基板
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
JPH11177247A (ja) * 1997-12-15 1999-07-02 Ngk Spark Plug Co Ltd 配線基板
JPH11298149A (ja) * 1998-04-09 1999-10-29 Sumitomo Metal Ind Ltd 多層配線基板
JP2000022406A (ja) * 1998-06-29 2000-01-21 Denso Corp 平面形伝送線路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386495A (ja) * 1986-09-30 1988-04-16 株式会社東芝 配線基板
JPH0397973U (ja) * 1990-01-29 1991-10-09
JPH05343820A (ja) * 1992-06-04 1993-12-24 Toshiba Corp マルチチップモジュール用回路基板
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
JPH11177247A (ja) * 1997-12-15 1999-07-02 Ngk Spark Plug Co Ltd 配線基板
JPH11298149A (ja) * 1998-04-09 1999-10-29 Sumitomo Metal Ind Ltd 多層配線基板
JP2000022406A (ja) * 1998-06-29 2000-01-21 Denso Corp 平面形伝送線路

Similar Documents

Publication Publication Date Title
US8873246B2 (en) Electronic device, wiring board, and method of shielding noise
US10382008B2 (en) Surface acoustic wave device for suppressing transverse mode
JP5660123B2 (ja) 構造体、配線基板および配線基板の製造方法
JP5761184B2 (ja) 配線基板及び電子装置
CN104282409A (zh) 层压型电子元件
JP2019021950A (ja) 半導体集積回路
JP2019041213A (ja) 高周波伝送線路
JP5527494B1 (ja) フラットケーブル
JP2015231105A (ja) ストリップ線路
JP2015012169A5 (ja) プリント回路板及び電子機器
JP2019525226A5 (ja)
JP5389352B2 (ja) 半導体装置
JP2014150433A (ja) 積層構造
JP2016194598A (ja) 光変調器
WO2015141433A1 (ja) コイル装置
JP6005081B2 (ja) 電磁波減衰構造体および電磁シールド構造体
JP2015139051A (ja) アンテナ装置
DE102017122660A1 (de) Planardynamischer Wandler
JP5542231B1 (ja) 多層回路基板
JP2017050429A (ja) 信号配線基板
JP7318474B2 (ja) 高周波トランジスタ
JP5152307B2 (ja) 交差回路及びそれを用いた180度ハイブリッド回路
JP2016082308A (ja) 電子回路
JP5660124B2 (ja) 構造体および配線基板
JP2015192132A (ja) 連結基板、電気機器、および電池ユニット。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180703