JP2015228530A - 半導体装置の製造方法と半導体装置 - Google Patents
半導体装置の製造方法と半導体装置 Download PDFInfo
- Publication number
- JP2015228530A JP2015228530A JP2015184200A JP2015184200A JP2015228530A JP 2015228530 A JP2015228530 A JP 2015228530A JP 2015184200 A JP2015184200 A JP 2015184200A JP 2015184200 A JP2015184200 A JP 2015184200A JP 2015228530 A JP2015228530 A JP 2015228530A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- fin
- concerns
- wire
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】板上に第1と第2のフィン状シリコン層を形成し、その周囲に第一の絶縁膜を形成し、第1と第2のフィン状シリコン層の上部に第1と第2の柱状シリコン層を形成する工程と、第1の柱状シリコン層上部と第1のフィン状シリコン層上部と第1の柱状シリコン層下部に不純物を注入しn型拡散層を形成する工程と、第2の柱状シリコン層上部と第2のフィン状シリコン層上部と第2の柱状シリコン層下部に不純物を注入しp型拡散層を形成する工程と、ゲート絶縁膜と第1と第2のポリシリコンゲート電極を作成する工程と、第1と第2のフィン状シリコン層上部の拡散層上部とにシリサイドを形成する工程とを含む。
【選択図】図1
Description
以上によりゲートラストとするために、ポリシリコンで第1のポリシリコンゲート電極127aと第2のポリシリコンゲート電極127b及びポリシリコンゲート配線127cを形成する製造方法が示された。第1のポリシリコンゲート電極127aと第2のポリシリコンゲート電極127b及びポリシリコンゲート配線127c形成後のポリシリコンの上面は、第1の柱状シリコン層110上部のn型拡散層115の上のゲート絶縁膜126より高く、第2の柱状シリコン層109上部のp型拡散層122の上のゲート絶縁膜126より高い位置となっている。
以上により金属配線層を形成するための製造方法が示された。
102.第2の酸化膜、ダミーパターン
103.第1のレジスト
104.第1の窒化膜、第1の窒化膜サイドウォール
105.第2のフィン状シリコン層
106.第1のフィン状シリコン層
107.第一の絶縁膜
108.第2のレジスト
109.第2の柱状シリコン層
110.第1の柱状シリコン層
111.第3の酸化膜
112.第2の窒化膜
113.第3のレジスト
115.n型拡散層
116.n型拡散層
117.n型拡散層
118.n型拡散層
119.第4の酸化膜
120.第3の窒化膜
121.第4のレジスト
122.p型拡散層
123.p型拡散層
124.p型拡散層
125.p型拡散層
126.ゲート絶縁膜
127.ポリシリコン
127a.第1のポリシリコンゲート電極
127b.第2のポリシリコンゲート電極
127c.ポリシリコンゲート配線
128.第4の窒化膜
129.第5のレジスト
130.第5の窒化膜
131.シリサイド
132.第6の窒化膜
133.層間絶縁膜
134.金属
134a.第1の金属ゲート電極
134b.第2の金属ゲート電極
134c.金属ゲート配線
135.層間絶縁膜
136.第6のレジスト
137.第2のコンタクト孔
138.第1のコンタクト孔
139.第7のレジスト
140.第3のコンタクト孔
141.第4のコンタクト孔
142.第3のコンタクト
143.第2のコンタクト
144.第1のコンタクト
145.第4のコンタクト
146.金属
147.第8のレジスト
148.第8のレジスト
149.第8のレジスト
150.第8のレジスト
151.金属配線
152.金属配線
153.金属配線
154.金属配線
Claims (1)
- 基板上に形成された第1のフィン状半導体層と、
基板上に形成された第2のフィン状半導体層と、ここで、前記第1のフィン状半導体層と前記第2のフィン状半導体層はダミーパターンの周囲に形成されたサイドウォールを用いて形成されており、前記第1のフィン状半導体層と前記第2のフィン状半導体層との周囲に形成された第1の絶縁膜と、
前記第1のフィン状半導体層上に形成された第1の柱状半導体層と、
前記第2のフィン状半導体層上に形成された第2の柱状半導体層と、
前記第1のフィン状半導体層上部と前記第1の柱状半導体層の下部に形成されたn型拡散層と、
前記第1の柱状半導体層の上部に形成されたn型拡散層と、
前記第2のフィン状半導体層の上部と前記第2の柱状半導体層の下部に形成されたp型拡散層と、
前記第2の柱状半導体層の上部に形成されたp型拡散層と、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第1の金属ゲート電極と、
前記第2の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第2の金属ゲート電極と、
前記第1の金属ゲート電極と前記第2の金属ゲート電極に接続された前記第1のフィン状半導体層と前記第2のフィン状半導体層に直交する方向に延在する金属ゲート配線と、 前記第1の柱状半導体層上部に形成されたn型拡散層上に形成された第1のコンタクトと、
前記第2の柱状半導体層上部に形成されたp型拡散層上に形成された第2のコンタクトと、を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015184200A JP6026610B2 (ja) | 2015-09-17 | 2015-09-17 | 半導体装置の製造方法と半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015184200A JP6026610B2 (ja) | 2015-09-17 | 2015-09-17 | 半導体装置の製造方法と半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160675A Division JP5814437B2 (ja) | 2014-08-06 | 2014-08-06 | 半導体装置の製造方法と半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015228530A true JP2015228530A (ja) | 2015-12-17 |
JP6026610B2 JP6026610B2 (ja) | 2016-11-16 |
Family
ID=54885793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015184200A Active JP6026610B2 (ja) | 2015-09-17 | 2015-09-17 | 半導体装置の製造方法と半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6026610B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060022262A1 (en) * | 2004-07-30 | 2006-02-02 | Jae-Man Yoon | Semiconductor device having a fin structure and method of manufacturing the same |
US20060046391A1 (en) * | 2004-08-30 | 2006-03-02 | Tang Sanh D | Vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
JP2007184590A (ja) * | 2005-12-29 | 2007-07-19 | Interuniv Micro Electronica Centrum Vzw | 高密度集積回路の製造方法 |
US20090238010A1 (en) * | 2008-03-20 | 2009-09-24 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
WO2009128337A1 (ja) * | 2008-04-16 | 2009-10-22 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2011071235A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2015
- 2015-09-17 JP JP2015184200A patent/JP6026610B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060022262A1 (en) * | 2004-07-30 | 2006-02-02 | Jae-Man Yoon | Semiconductor device having a fin structure and method of manufacturing the same |
US20060046391A1 (en) * | 2004-08-30 | 2006-03-02 | Tang Sanh D | Vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
JP2007184590A (ja) * | 2005-12-29 | 2007-07-19 | Interuniv Micro Electronica Centrum Vzw | 高密度集積回路の製造方法 |
US20090238010A1 (en) * | 2008-03-20 | 2009-09-24 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
WO2009128337A1 (ja) * | 2008-04-16 | 2009-10-22 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2011071235A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6026610B2 (ja) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5596237B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5695745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9362353B2 (en) | Semiconductor device | |
US9142645B2 (en) | Method for producing semiconductor device and semiconductor device | |
US9299701B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP5667699B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5662590B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5670603B1 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5974066B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6026610B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP5814437B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6246276B2 (ja) | 半導体装置の製造方法と半導体装置 | |
JP6329301B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6284585B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6235662B2 (ja) | 半導体装置 | |
JP6156883B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5986618B2 (ja) | 半導体装置 | |
JP6143913B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5917673B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6121386B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5861197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160923 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6026610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |