JP2015223078A - ゲート駆動回路 - Google Patents

Abstract

【課題】
電力用半導体素子のターンオン時の低ノイズ化を図りつつスイッチング損失の低減を実現できるゲート駆動回路を提供する。
【解決手段】
制御回路（１４０）から電力用半導体素子（１２０）への充電電流の通路に可変抵抗部（１１３ｎ、１１５ｎ、１１６ｎ）及び／又は可変コンデンサ部（１１８ｎ、１１９ｎ、１１１０ｂ）を設け、スイッチ素子（１１２ｎ）がスイッチ素子（１１１ｎ）によって制御されて充電電流をＯＮ／ＯＦＦ制御するとき、可変抵抗部と並列に可変コンデンサ部が接続されて抵抗成分及び／又は容量成分が、判定回路（１１７ｎ）により、センサで検出されたモータ（２００）の負荷状態又は駆動状態を示す特性値に基づきノイズが低減されるように制御されて電力用半導体素子のスイッチング速度を変化させる。
【選択図】図１３

Description

本発明は、車両駆動用等のモータを交流で駆動するためのインバータにおいて電力用半導体素子を駆動するゲート駆動回路に関するものである。

モータとこのモータを駆動するインバータを備えた車両装置においては、モータが高負荷となる場合に電力用半導体素子のターンオン時のノイズ及びスイッチング損失（電力損失）が大きくなる。

従来より、モータが高負荷の場合にはスイッチング損失を低減するためにインバータに搭載される電力用半導体素子をゲート駆動回路により駆動する場合、このゲート駆動回路の損失が低くなるように効率重視で制御を行っている。

電力用半導体素子を駆動するゲート駆動回路の駆動方法としてスイッチング速度を可変にするゲート駆動回路の従来技術としては、車載主機に接続されるインバータを構成するスイッチング素子のスイッチング状態の切替速度を、インバータ入力電圧やインバータ出力電流、又はスイッチング素子の温度などに基づいて変化させ、ノイズと損失のバランスを取るものがある（例えば特許文献１参照）。

特許第４８４４６５３号公報

車両装置におけるノイズと損失はトレードオフの関係にあり、電力用半導体素子を駆動するゲート駆動回路に対する制御は、従来の効率（損失）重視だけでは、電力用半導体素子におけるターンオン時のノイズ対策のための回路や機構の追加でコストがかかる。また、将来は車両装置におけるノイズに関する規制も強化されることが予想され、より低ノイズ化と高効率化とのバランスを最適にすることが求められる。

上記特許文献１に記載のインバータは、電力用半導体素子のゲート端子に定電圧を印加して駆動する定電圧型ゲート駆動回路を用いているため、ターンオン時の電流が立ち上がる際のノイズが大きく、スイッチング速度を可変にすることによる損失低減効果が十分に得られないという課題があった。

本発明は、上記課題を解決するためになされたものであり、その目的は、電力用半導体素子のターンオン時の低ノイズ化を図りつつ、高速スイッチングによるスイッチング損失の低減を実現できる低ノイズ化と高効率化とのバランスを最適に制御することができるゲート駆動回路を提供することである。

上記目的を達成するために本発明に係るゲート駆動回路は、モータを交流で駆動するためのインバータに搭載された電圧駆動型の電力用半導体素子のゲート駆動回路において、制御回路から一定の電流で電力用半導体素子のゲートが充電されるときの充電電流を変化させる電流可変部と、センサで検出された前記モータの負荷状態又は駆動状態に応じてノイズが低減されるように前記電流可変部を制御して前記電力用半導体素子のスイッチング速度を変化させる判定回路とを備える。

本発明のゲート駆動回路によれば、電力用半導体素子のターンオン時のゲート容量を一定電流で充電する際の電流値を、モータの負荷状態や駆動状態に応じて変化させている。
これにより、コレクタ電流又は充電電流の流れ始めの変化に起因する高周波ノイズのレベルを抑制することができるため、電力用半導体素子の負荷状況や駆動状態、すなわち、モータの負荷状態や駆動状態に最適なスイッチング速度に制御できるとともに、電力用半導体素子のスイッチング損失を低減できる。

本発明に係るゲート駆動回路を適用した電力変換システムの一例を示すブロック図である。 本発明の実施の形態１〜３によるゲート駆動回路の構成（１アーム分）を示す図である。 本発明の実施の形態１（モータ回転数変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態２（モータトルク変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態３（モータ出力変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態４〜１０によるゲート駆動回路の構成（１アーム分）を示す図である。 本発明の実施の形態５（インバータ出力電流変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態６（インバータ出力電圧変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態７（インバータ入力電流変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態８（インバータ入力電圧変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態９（電力用半導体素子の温度変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態１０（モータの駆動状態変動）による電力用半導体素子のスイッチング速度の可変処理を示すタイムチャートである。 本発明の実施の形態１１によるゲート駆動回路の構成（１アーム分）を示す図である。

以下に添付図面を参照し、本発明に係るゲート駆動回路の各実施の形態について説明する。

実施の形態１．
本発明のゲート駆動回路は、例えば図１に示す電力変換システムの一部として用いられる。図１について簡単に説明する。２００は力行／回生用の電動機（例えば，永久磁石式交流同期モータ）、３００は充放電可能な蓄電装置（例えば、リチウムイオン電池、ニッケル水素電池、電気二重層キャパシタ）、１００は力行時には電動機へ供給電力を直流から交流に変換し、回生時には電動機の回生電力を交流から直流に変換するインバータ装置、１２０は電圧駆動型の電力用半導体素子（例えば，ＩＧＢＴ、ＭＯＳＦＥＴ）、１３０は電力用半導体素子に逆並列接続されるダイオード、１１０は電力用半導体素子を駆動するためのゲート駆動回路、１４０は電力用半導体素子をスイッチング制御する制御回路、及び１５０は母線のリプルを除去するための平滑コンデンサである。

以下、本発明の実施の形態１によるゲート駆動回路を図に基づいて説明する。なお、インバータ装置１００には全部で６アームあるが基本的な動作は同じであることから、説明の便宜上、図１に記載のインバータ装置１００のうち１アーム分を抜き出して説明する。また、図１の電力交換システムは以下の各実施の形態に共通である。

図２は、本発明の実施の形態１によるゲート駆動回路１１０の構成（１アーム分）を示している。ゲート駆動回路１１０は、制御回路１４０と電力用半導体素子１２０のゲートとの間に直列接続され、電力用半導体素子制御回路１４０にエミッタが接続されたＰＮＰバイポーラトランジスタ１１２と、このＰＮＰバイポーラトランジスタ１１２の前記エミッタとベースとの間に接続された抵抗１１３と、ＰＮＰバイポーラトランジスタ１１２のベースと抵抗１１３との接続点がエミッタに、ＰＮＰバイポーラトランジスタ１１２のコレクタがベースに、電力用半導体素子１２０のゲートがコレクタにそれぞれ接続されるＰＮＰバイポーラトランジスタ１１１と、抵抗１１３に並列に接続される抵抗１１５と、抵抗１１３と抵抗１１５の間を接続／切断するスイッチ１１６と、スイッチ１１６をＯＮ／ＯＦＦするＯＮ／ＯＦＦ判定回路１１７から成る。今、スイッチ１１６は、ＯＦＦになっているものとする。

動作において、電力用半導体素子１２０がターンオンする場合、制御回路１４０からオン信号がゲート駆動回路１１０に入力されると、抵抗１１３及び１１４を介して第２のＰＮＰバイポーラトランジスタ１１１にベース電流が流れる。これにより、第２のＰＮＰバイポーラトランジスタ１１１は導通状態になり、電力用半導体素子１２０のゲート端子へ流れるゲート電流ｉｇは、抵抗１１３及び第２のＰＮＰバイポーラトランジスタ１１１を通って流れる。

ゲート電流ｉｇが増加し、抵抗１１３の電圧降下が第１のＰＮＰバイポーラトランジスタ１１２のベース−エミッタ間閾値電圧を超えると、第１のＰＮＰバイポーラトランジスタ１１２は導通する。これにより、第２のＰＮＰバイポーラトランジスタ１１１のベース−エミッタ間は短絡されるので、第２のＰＮＰバイポーラトランジスタ１１１は遮断される。

このような動作を繰り返し、ゲート駆動回路１１０を流れるゲート電流ｉｇは、第１のＰＮＰバイポーラトランジスタ１１２のベース−エミッタ間電圧を抵抗１１３で割った値を上限として制限される。

このように、本発明に係るゲート駆動回路を用いると、従来の定電圧型ゲート駆動回路（図示せず）において発生する電力用半導体素子１２０への定電圧印加時のゲート電流ｉｇの急峻な立ち上がりを抑制することができるため、低ノイズ化が可能となる。また、電力用半導体素子１２０を定電流駆動しているため、従来の定電圧駆動した場合よりも、よりスイッチング速度を高めることができるため、電力用半導体素子１２０のスイッチング損失も低減できる。

次に本発明の実施の形態１における電力用半導体素子１２０のスイッチング速度の切り替え処理について説明する。

本実施の形態１では、インバータ装置１００に接続されるモータ２００の回転数に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のエミッタ間に接続されている抵抗１１３の抵抗値を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替えるものである。

ここで、一般的にモータの回転数が高くなるとノイズやサージ電圧が高くなるため、これらを抑制するために電力用半導体素子１２０のスイッチング速度は、モータを最大回転数で動作させることを考慮して決定する必要がある。このため、モータを低回転で動作させる場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

モータ２００の回転数は、例えばレゾルバ等の位置センサ（図示せず）や回転角度センサ（図示せず）によって検出する。これらの検出信号（図示せず）に基づいて、スイッチ１１６のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１６をＯＮ若しくはＯＦＦにする。

スイッチ１１６がＯＮの場合、抵抗１１３と抵抗１１５が並列接続されることになるため、スイッチ１１６がＯＦＦの場合と比較して、合成抵抗は低下する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの制限値が大きくなり、電力用半導体素子１２０のゲート容量が充電される速度が速くなり、スイッチング速度が高くなる。

図３に本実施の形態におけるスイッチング速度の切り替え処理を例示する。図３ａはモータ回転数の推移、図３ｂはスイッチ１１６のＯＮ／ＯＦＦ状態の推移、図３ｃはスイッチング速度の推移を示す。図示のように、モータ回転数が高い場合にはスイッチ１１６をＯＦＦにしてスイッチング速度を低くし、モータ回転数が低い場合には、スイッチ１１６をＯＮにしてスイッチング速度を高める。

以上説明した本実施の形態１によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、モータが低回転時の電力用半導体素子１２０のスイッチング損失を低減させることができる。

実施の形態２．
本発明の実施の形態２によるゲート駆動回路も図２で示される。すなわち、インバータ装置１００に接続されるモータ２００のトルクに基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のエミッタ間に接続されている抵抗１１３の抵抗値を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替えるものである。

ここで、一般的にモータのトルクが高くなるとノイズやサージ電圧が高くなるため、これらを抑制するために電力用半導体素子１２０のスイッチング速度は、モータを最大トルクで動作させることを考慮して決定する必要がある。このため、モータを低トルクで動作させる場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

モータ２００のトルクは例えばトルクセンサ（図示せず）によって検出する。ここで、モータトルクはインバータ装置１００の上位コントローラ（図示せず）から受信した目標トルクであっても構わない。これらの検出信号（図示せず）に基づいて、スイッチ１１６のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１６をＯＮ若しくはＯＦＦにする。

スイッチ１１６がＯＮの場合、抵抗１１３と抵抗１１５が並列接続されることになるため、スイッチ１１６がＯＦＦの場合と比較して、合成抵抗は低下する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの制限値が大きくなり、電力用半導体素子１２０のゲート容量が充電される速度が速くなり、スイッチング速度が高くなる。

図４に本実施の形態２におけるスイッチング速度の切り替え処理を例示する。図４ａはモータトルクの推移、図４ｂはスイッチ１１６のＯＮ／ＯＦＦ状態の推移、図４ｃはスイッチング速度の推移を示す。

図示のように図示のように、モータトルクが高い場合にはスイッチ１１６をＯＦＦにしてスイッチング速度を低くし、モータトルクが低い場合には、スイッチ１１６をＯＮとしてスイッチング速度を高めることになる。

以上説明した本実施の形態２によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、モータが低トルク時の電力用半導体素子１２０のスイッチング損失を低減させることができる。

実施の形態３．
本発明の実施の形態３によるゲート駆動回路も図２で示される。インバータ装置１００に接続されるモータ２００の出力に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のエミッタ間に接続されている抵抗の抵抗値を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替える。

ここで、一般的にモータの出力が高くなるとノイズやサージ電圧が高くなるため、これらを抑制するために電力用半導体素子１２０のスイッチング速度は、モータを最大出力で動作させることを考慮して決定する必要がある。このため、モータを低出力で動作させる場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

モータ２００の出力は例えば位置センサ（図示せず）とトルクセンサ（図示せず）の検出値からの演算や、インバータ装置１００の入力電流を測定する電流センサ（図示せず）とインバータ装置１００の入力電圧を測定する電圧センサ（図示せず）の検出値からの演算によって検出する。

ここで、モータ出力はインバータ装置１００の上位コントローラ（図示せず）から受信した目標出力値や推定出力値であっても構わない。これらの検出信号（図示せず）に基づいて、スイッチ１１６のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１６をＯＮ若しくはＯＦＦにする。

スイッチ１１６がＯＮの場合、抵抗１１３と抵抗１１５が並列接続されることになるため、スイッチ１１６がＯＦＦの場合と比較して、合成抵抗は低下する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの制限値が大きくなり、電力用半導体素子１２０のゲート容量が充電される速度が速くなり、スイッチング速度が高くなる。

図５に本実施の形態におけるスイッチング速度の切り替え処理を例示する。図５ａはモータ出力の推移、図５ｂはスイッチ１１６のＯＮ／ＯＦＦ状態の推移、図５ｃはスイッチング速度の推移を示す。

図示のように、モータ出力が高い場合にはスイッチ１１６をＯＦＦにしてスイッチング速度を低くし、モータ出力が低い場合には、スイッチ１１６をＯＮとしてスイッチング速度を高める。

以上説明した本実施の形態３によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、モータが低出力時の電力用半導体素子１２０のスイッチング損失を低減させることができる。

実施の形態４．
本発明に係るゲート駆動回路の実施の形態４を図に基づいて説明する。図６は、本発明の実施の形態４によるゲート駆動回路の構成（１アーム分）を示している。

このゲート駆動回路１１０は、制御回路１４０と電力用半導体素子１２０のゲートとの間に直列接続され、電力用半導体素子制御回路１４０にエミッタが接続されたＰＮＰバイポーラトランジスタ１１２と、前記ＰＮＰバイポーラトランジスタ１１２の前記エミッタとベースとの間に接続された抵抗１１３と、ＰＮＰバイポーラトランジスタ１１２のエミッタとコレクタの間に並列に接続されたコンデンサ１１９およびコンデンサ１１１０と、ＰＮＰバイポーラトランジスタ１１２のベースと抵抗１１３との接続点がエミッタに、ＰＮＰバイポーラトランジスタ１１２のコレクタがベースに、電力用半導体素子１２０のゲートがコレクタにそれぞれ接続されたＰＮＰバイポーラトランジスタ１１１と、コンデンサ１１９とコンデンサ１１１０を接続／切断するスイッチ１１８と、スイッチ１１８をＯＮ／ＯＦＦするＯＮ／ＯＦＦ判定回路１１７から成る。

電力用半導体素子１２０がターンオンする場合、制御回路１４０からオン信号がゲート駆動回路１１０に入力されると、抵抗１１３及び１１４を介して第２のＰＮＰバイポーラトランジスタ１１１にベース電流が流れる。これにより、第２のＰＮＰバイポーラトランジスタ１１１は導通状態になり、電力用半導体素子１２０のゲート端子へ流れるゲート電流ｉｇが、抵抗１１３及び第２のＰＮＰバイポーラトランジスタ１１１を通って流れる。このとき、抵抗１１３の電圧降下の分だけコンデンサ１１１０に充電されるため、ゲート電流ｉｇの立ち上がりが抑制される。

そしてゲート電流ｉｇが増加し、抵抗１１３の電圧降下が第１のＰＮＰバイポーラトランジスタ１１２のベース−エミッタ間電圧を超えると、第１のＰＮＰバイポーラトランジスタ１１２は導通する。これにより、第２のＰＮＰバイポーラトランジスタ１１１のベース−エミッタ間は短絡されて第２のＰＮＰバイポーラトランジスタ１１１は遮断される。このような動作を繰り返し、ゲート駆動回路１１０ゲート駆動回路１１０を流れるゲート電流ｉｇは、第１のＰＮＰバイポーラトランジスタ１１２のベース−エミッタ間電圧を抵抗１１３で割った値を上限として制限される。

以上説明したように、本発明のゲート駆動回路を用いると、従来の定電圧ゲート駆動（図示せず）において発生する電力用半導体素子１２０への定電圧印加時のゲート電流ｉｇの急峻な立ち上がりを抑制することができるため、低ノイズ化が可能となる。また、電力用半導体素子１２０を定電流駆動しているため、従来の定電圧駆動した場合よりも、よりスイッチング速度を高めることができるため、電力用半導体素子１２０のスイッチング損失も低減できる。

次に本発明の実施の形態４による電力用半導体素子１２０のスイッチング速度の切り替え処理について説明する。

本実施の形態４では、インバータ装置１００に接続されるモータ２００への出力電流に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のベース間に接続されているコンデンサの静電容量を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替える。

ここで、一般的にインバータ出力電流が高くなるとノイズやサージ電圧が高くなるため、これらを抑制するために電力用半導体素子１２０のスイッチング速度は、インバータの最大出力電流を考慮して決定する必要がある。このため、インバータ出力電流が低い場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

インバータ出力電流は、例えば電流センサ（図示せず）によって検出する。この検出信号（図示せず）に基づいて、スイッチ１１８のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１８をＯＮ若しくはＯＦＦにする。

スイッチ１１８がＯＮの場合、コンデンサ１１９とコンデンサ１１１０が並列接続されることになるため、スイッチ１１８がＯＦＦの場合と比較して、合成静電容量は増加する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの立ち上がりが遅くなり、電力用半導体素子１２０のゲート容量が充電される速度が遅くなり、スイッチング速度が低くなる。

図７に本実施の形態におけるスイッチング速度の切り替え処理を例示する。図７ａはインバータ出力電流の推移、図７ｂはスイッチ１１８のＯＮ／ＯＦＦ状態の推移、図７ｃはスイッチング速度の推移を示す。

図示のように、インバータ出力電流が高い場合にはスイッチ１１８をＯＮにしてスイッチング速度を低くし、インバータ出力電流が低い場合には、スイッチ１１８をＯＦＦとしてスイッチング速度を高める。

以上説明した本実施の形態４によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、インバータ出力電流が低い場合の電力用半導体素子１２０のスイッチング損失を低減することができる。

実施の形態５．
本発明の実施の形態５によるゲート駆動回路も図６で示される。インバータ装置１００に接続されるモータ２００へのインバータ出力電圧に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のベース間に接続されているコンデンサの静電容量を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替える。

ここで、一般的にインバータ出力電圧が高くなるとノイズやサージ電圧が高くなるため、これらを抑制するために電力用半導体素子１２０のスイッチング速度は、インバータの最大出力電圧を考慮して決定する必要がある。このため、インバータ出力電圧が低い場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

インバータ出力電圧は例えば電圧センサ（図示せず）によって検出する。これらの検出信号（図示せず）に基づいて、スイッチ１１８のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１８をＯＮ若しくはＯＦＦにする。スイッチ１１８がＯＮの場合、コンデンサ１１９とコンデンサ１１１０が並列接続されることになるため、スイッチ１１８がＯＦＦの場合と比較して、合成静電容量は増加する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの立ち上がりが遅くなり、電力用半導体素子１２０のゲート容量が充電される速度が遅くなり、スイッチング速度が低くなる。

図８に本実施の形態におけるスイッチング速度の切り替え処理を例示する。図８ａはインバータ出力電圧の推移、図８ｂはスイッチ１１８のＯＮ／ＯＦＦ状態の推移、図８ｃはスイッチング速度の推移を示す。

図示のように、インバータ出力電圧が高い場合にはスイッチ１１８をＯＮにしてスイッチング速度を低くし、インバータ出力電圧が低い場合には、スイッチ１１８をＯＦＦとしてスイッチング速度を高める。

以上説明した本実施の形態５によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、インバータ出力電圧が低い場合の電力用半導体素子１２０のスイッチング損失を低減させることができる。

実施の形態６．
本発明の実施の形態６によるゲート駆動回路も図６で示される。すなわち、インバータ装置１００に接続されるバッテリ３００からのインバータ入力電流に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のベース間に接続されているコンデンサの静電容量を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替える。

ここで、一般的にインバータ入力電流が高くなるとノイズやサージ電圧が高くなるため、これらを抑制するために電力用半導体素子１２０のスイッチング速度は、インバータの最大入力電流を考慮して決定する必要がある。このため、インバータ入力電流が低い場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

インバータ入力電流は、例えば電流センサ（図示せず）によって検出する。これらの検出信号（図示せず）に基づいて、スイッチ１１８のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１８をＯＮ若しくはＯＦＦにする。

スイッチ１１８がＯＮの場合、コンデンサ１１９とコンデンサ１１１０が並列接続されることになるため、スイッチ１１８がＯＦＦの場合と比較して、合成静電容量は増加する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの立ち上がりが遅くなり、電力用半導体素子１２０のゲート容量が充電される速度が遅くなり、スイッチング速度が低くなる。

図９に本実施の形態６におけるスイッチング速度の切り替え処理を例示する。図９ａはインバータ入力電流の推移、図９ｂはスイッチ１１８のＯＮ／ＯＦＦ状態の推移、図９ｃはスイッチング速度の推移を示す。図示のように、インバータ入力電流が高い場合にはスイッチ１１８をＯＮにしてスイッチング速度を低くし、インバータ入力電流が低い場合には、スイッチ１１８をＯＦＦとしてスイッチング速度を高める。

以上説明した本実施の形態６によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、インバータ入力電流が低い場合の電力用半導体素子１２０のスイッチング損失を低減することができる。

実施の形態７．
本発明の実施の形態７によるゲート駆動回路も図６で示される。すなわち、インバータ装置１００に接続されるバッテリ３００からのインバータ入力電圧に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のベース間に接続されているコンデンサの静電容量を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替える。なお、ここではインバータ入力電圧をバッテリ３００の電圧としているが、インバータ装置１００とバッテリ３００との間にＤＣ／ＤＣコンバータを設置して、インバータ入力電圧は前記ＤＣ／ＤＣコンバータの出力電圧であっても構わない。

ここで、一般的にインバータ入力電圧が高くなると電力用半導体素子１２０に印加される電圧が高くなる。これを抑制するために電力用半導体素子１２０のスイッチング速度は、インバータの最大入力電圧を考慮して決定する必要がある。このため、インバータ入力電圧が低い場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

インバータ入力電圧は、例えば電圧センサ（図示せず）によって検出する。この検出信号（図示せず）に基づいて、スイッチ１１８のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１８をＯＮ若しくはＯＦＦにする。

スイッチ１１８がＯＮの場合、コンデンサ１１９とコンデンサ１１１０が並列接続されることになるため、スイッチ１１８がＯＦＦの場合と比較して、合成静電容量は増加する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの立ち上がりが遅くなり、電力用半導体素子１２０のゲート容量が充電される速度が遅くなり、スイッチング速度が低くなる。

図１０に本実施の形態におけるスイッチング速度の切り替え処理を例示する。図１０ａはインバータ入力電圧の推移、図１０ｂはスイッチ１１８のＯＮ／ＯＦＦ状態の推移、図１０ｃはスイッチング速度の推移を示す。図示のように、インバータ入力電圧が高い場合にはスイッチ１１８をＯＮにしてスイッチング速度を低くし、インバータ入力電圧が低い場合には、スイッチ１１８をＯＦＦとしてスイッチング速度を高める。

以上説明した本実施の形態７によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、インバータ入力電圧が低い場合の電力用半導体素子１２０のスイッチング損失を低減することができる。

実施の形態８．
本発明の実施の形態８によるゲート駆動回路も図６で示される。すなわち、インバータ装置１００に搭載される電力用半導体素子１２０の温度に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のベース間に接続されているコンデンサの静電容量を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替える。

ここで、一般的に電力用半導体素子の温度が高くなるとサージ電圧が高くなり、また、電力用半導体素子そのものの耐圧が低下するため、電力用半導体素子１２０のスイッチング速度は、電力用半導体素子の温度を考慮して決定する必要がある。このため、電力用半導体素子の温度が高い場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

電力用半導体素子１２０の温度は、例えば温度センサ（図示せず）によって検出する。これらの検出信号（図示せず）に基づいて、スイッチ１１８のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１８をＯＮ若しくはＯＦＦにする。

スイッチ１１８がＯＮの場合、コンデンサ１１９とコンデンサ１１１０が並列接続されることになるため、スイッチ１１８がＯＦＦの場合と比較して、合成静電容量は増加する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの立ち上がりが遅くなり、電力用半導体素子１２０のゲート容量が充電される速度が遅くなり、スイッチング速度が低くなる。

図１１に本実施の形態におけるスイッチング速度の切り替え処理を例示する。図１１ａは電力用半導体素子の温度の推移、図１１ｂはスイッチ１１８のＯＮ／ＯＦＦ状態の推移、図１１ｃはスイッチング速度の推移を示す。図示のように、電力用半導体素子の温度が低い場合にはスイッチ１１８をＯＮにしてスイッチング速度を低くし、電力用半導体素子の温度が高い場合には、スイッチ１１８をＯＦＦとしてスイッチング速度を高める。

以上説明した本実施の形態８によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、電力用半導体素子の温度が高い場合の電力用半導体素子１２０のスイッチング損失を低減することができる。

実施の形態９．
本発明の実施の形態９によるゲート駆動回路も図６で示される。すなわち、インバータ装置１００に接続されるモータ２００の力行／回生の動作状態に基づいて、制御回路１４０と第２のＰＮＰバイポーラトランジスタ１１１のベース間に接続されているコンデンサの静電容量を切り替えることで、電力用半導体素子１２０のスイッチング速度を切り替える。

ここで、一般的にモータが回生している場合は力行している場合よりも電力用半導体素子の印加電圧が高くなるため、電力用半導体素子１２０のスイッチング速度は、モータの力行／回生の動作状態を考慮して決定する必要がある。このため、モータが力行している場合には、過度に電力用半導体素子１２０のスイッチング速度を低くしていることになる。

モータの力行／回生の動作状態は例えばインバータ装置の電流センサ（図示せず）によって検出した電流の符号によりモータの力行／回生を判断できる。この検出信号（図示せず）に基づいて、スイッチ１１８のＯＮ／ＯＦＦ判定をＯＮ／ＯＦＦ判定回路１１７にて判定し、スイッチ１１８をＯＮ若しくはＯＦＦにする。

スイッチ１１８がＯＮの場合、コンデンサ１１９とコンデンサ１１１０が並列接続されることになるため、スイッチ１１８がＯＦＦの場合と比較して、合成静電容量は増加する。このため、ゲート駆動回路１１０を流れるゲート電流ｉｇの立ち上がりが遅くなり、電力用半導体素子１２０のゲート容量が充電される速度が遅くなり、スイッチング速度が低くなる。

図１２に本実施の形態９におけるスイッチング速度の切り替え処理を例示する。図１２ａはモータの力行／回生の動作状態の推移、図１２ｂはスイッチ１１８のＯＮ／ＯＦＦ状態の推移、図１２ｃはスイッチング速度の推移を示す。図示のように、モータの動作状態が回生の場合にはスイッチ１１８をＯＮにしてスイッチング速度を低くし、モータの動作状態が力行の場合には、スイッチ１１８をＯＦＦとしてスイッチング速度を高める。

以上説明した本実施の形態９によれば、電力用半導体素子１２０のターンオン時の低ノイズ化を図りつつ、モータの動作状態が力行の場合の電力用半導体素子１２０のスイッチング損失を低減することができる。

実施の形態１０．
電力用半導体素子のスイッチング速度を、上記の実施の形態１〜９で記載したパラメータを組み合わせて決定することで、より効果を得ることができることは、当業者に明らかであろう。従って、詳細な説明は省略する。

実施の形態１１．
前述した実施の形態１〜１０のゲート駆動回路１１０に、図３に示した可変抵抗回路と図６に示した可変静電容量回路とを組み合わせることで、より効果を得ることができることは、当業者に明らかであろう。従って、詳細な説明は省略する。

実施の形態１２．
前述した実施の形態１〜１１のゲート駆動回路１１０において、図１３に示す通り、ＰＮＰバイポーラトランジスタの代わりに、ＮＰＮバイポーラトランジスタを用いても同様の作用効果が得られる。

すなわち、図２に示したゲート駆動回路の実施の形態においては、第２のスイッチ素子としての第２のＮＰＮバイポーラトランジスタのエミッタが電力用半導体素子のゲートに接続され、第２のＮＰＮバイポーラトランジスタのベース−エミッタ間に可変抵抗部が接続され、第１のスイッチ素子としての第１のＮＰＮバイポーラトランジスタは、第２のＮＰＮバイポーラトランジスタのベースと可変抵抗部との接続点がエミッタに、前記第２のＮＰＮバイポーラトランジスタのコレクタがベースに、制御回路がコレクタに接続されており、判定回路が、抵抗の並列回路で構成された前記可変抵抗部の内の一部の抵抗のＯＮ／ＯＦＦにより抵抗値を変化させることができる。

また、図６に示したゲート駆動回路の実施の形態においては、第２のスイッチ素子としての第２のＮＰＮバイポーラトランジスタのエミッタが電力用半導体素子のゲートに接続され、第２のＮＰＮバイポーラトランジスタのベース−エミッタ間に抵抗が接続され、第１のスイッチ素子としての第１のＮＰＮバイポーラトランジスタは、第２のＮＰＮバイポーラトランジスタのベースと抵抗との接続点がエミッタに、第２のＮＰＮバイポーラトランジスタのコレクタがベースに、制御回路がコレクタにそれぞれ接続されており、可変コンデンサ部が第２のＮＰＮバイポーラトランジスタのコレクタ−エミッタ間に接続されており、判定回路が、コンデンサの並列回路で構成された前記可変コンデンサ部の内の一部のコンデンサのＯＮ／ＯＦＦにより容量値を変化させることができる。

さらに、図１３に示したゲート駆動回路の実施の形態においては、第２のスイッチ素子としての第２のＮＰＮバイポーラトランジスタのエミッタが電力用半導体素子のゲートに接続され、第２のＮＰＮバイポーラトランジスタのベース−エミッタ間に可変抵抗部が接続され、第１のスイッチ素子としての第１のＮＰＮバイポーラトランジスタは、第２のＮＰＮバイポーラトランジスタのベースと可変抵抗部との接続点がエミッタに、第２のＮＰＮバイポーラトランジスタのコレクタがベースに、制御回路がコレクタに接続されており、可変コンデンサ部が第２のＮＰＮバイポーラトランジスタのコレクタ−エミッタ間に接続されており、判定回路が、抵抗の並列回路で構成された可変抵抗部の内の一部の抵抗のＯＮ／ＯＦＦにより抵抗値を変化させ、及び／又はコンデンサの並列回路で構成された可変コンデンサ部の内の一部のコンデンサのＯＮ／ＯＦＦにより容量値を変化させることができる。

実施の形態１３．
前述した実施の形態１〜１２では電力用半導体素子のスイッチング速度を不連続に変更しているが、これを連続的に変更しても同様の効果を得られることは言うまでもない。
すなわち、図２に示された実施の形態ではモータの機械的な特性値だけでなく、図６に示された実施の形態におけるインバータ入力／出力・電流／電圧、電力用半導体素子温度又はモータの力行／回生状態についても適用可能であり、図６に示された実施の形態におけるインバータ、電力用半導体素子温度又はモータの力行／回生状態についてだけではなく、図２に示された実施の形態におけるモータの機械的な特性値についても適用可能である。

なお、上記の実施の形態１〜１３では、モータが高負荷になる場合には低ノイズ化を重視してスイッチング速度を低くするように制御したが、これが逆であっても構わない。将来、低損失な電力用半導体素子（例えばＳｉＣ）などを適用する場合には、低ノイズ化と効率（損失）のバランスをより最適化することが可能となる。

また、電力用半導体素子は、シリコンよりもバンドギャップが広い非Ｓｉ半導体材料から成るものでよく、前記非Ｓｉ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのいずれかでよい。

１００ インバータ装置、１１０ ゲート駆動回路、１１１ バイポーラトランジスタ、１１１ｎ バイポーラトランジスタ、１１２ バイポーラトランジスタ、１１２ｎ バイポーラトランジスタ、１１３ 抵抗、１１３ｎ 抵抗、１１５ 抵抗、１１５ｎ 抵抗、１１６ スイッチ、１１６ｎ スイッチ、１１７ 判定回路、１１７ｎ 判定回路、１１８ スイッチ、１１８ｎ スイッチ、１１９ コンデンサ、１１９ｎ コンデンサ、１２０ 電力用半導体素子、１４０ 電力用半導体素子制御回路、２００ モータ、３００ バッテリ、１１１０ コンデンサ、１１１０ｂ コンデンサ。

Claims (18)

1. モータを交流で駆動するためのインバータに搭載された電圧駆動型の電力用半導体素子のゲート駆動回路において、
   制御回路から一定の電流で電力用半導体素子のゲートが充電されるときの充電電流を変化させる電流可変部と、
   センサで検出された前記モータの負荷状態又は駆動状態に応じてノイズが低減されるように前記電流可変部を制御して前記電力用半導体素子のスイッチング速度を変化させる判定回路とを備える
   ゲート駆動回路。
2. 請求項１に記載のゲート駆動回路において、
   前記電流可変部が、前記充電電流の通路に設けられ前記判定回路によって抵抗値が制御される可変抵抗部と、前記可変抵抗部に接続されＯＮ状態のときに前記充電電流を前記電力用半導体素子に与える第１のスイッチ素子と、前記第１のスイッチ素子がＯＮ状態のとき前記可変抵抗部の電圧降下によりＯＮとなって前記可変抵抗部及び前記第１のスイッチ素子を短絡して前記第１のスイッチ素子をＯＦＦに制御する第２のスイッチ素子とで構成される
   ゲート駆動回路。
3. 請求項１に記載のゲート駆動回路において、
   前記電流可変部が、前記充電電流の通路に設けられた抵抗と、前記判定回路によって容量値が制御される可変コンデンサ部と、前記抵抗に接続されＯＮ状態のときに前記充電電流を前記電力用半導体素子に与えるとともに前記抵抗に前記可変コンデンサ部を並列接続する第１のスイッチ素子と、前記第１のスイッチ素子がＯＮ状態のとき前記抵抗の電圧降下によりＯＮとなって前記抵抗及び前記第１のスイッチ素子を短絡し、前記第１のスイッチ素子をＯＦＦに制御する第２のスイッチ素子とで構成される
   ゲート駆動回路。
4. 請求項１に記載のゲート駆動回路において、
   前記電流可変部が、前記充電電流の通路に設けられた可変抵抗部と、前記可変抵抗部に接続されＯＮ状態のときに前記充電電流を前記電力用半導体素子に与えるとともに前記可変抵抗部に可変コンデンサ部を並列接続する第１のスイッチ素子と、前記第１のスイッチ素子がＯＮ状態のとき前記可変抵抗部の電圧降下によりＯＮとなって前記第１のスイッチ素子及び前記可変抵抗部並びに前記可変コンデンサ部を短絡して前記第１のスイッチ素子をＯＦＦに制御する第２のスイッチ素子とで構成され、前記可変抵抗部及び前記可変コンデンサ部が前記判定回路によって制御される
   ゲート駆動回路。
5. 請求項２から４のいずれか一つに記載のゲート駆動回路において、
   前記第１及び第２のスイッチ素子は、それぞれ、第１及び第２のＰＮＰバイポーラトランジスタ又は第１及び第２のＮＰＮバイポーラトランジスタである
   ゲート駆動回路。
6. 請求項４に記載のゲート駆動回路において、
   前記判定回路は、前記モータの負荷状態を示す機械的な特性値に対応して前記可変抵抗部の抵抗値を変化させるとき前記可変コンデンサ部を切り離し、前記負荷状態を示す前記インバータの電気的な特性値に対応して前記可変コンデンサ部の容量値を変化させるとき前記可変抵抗部の抵抗値を一定値に固定するように制御する
   ゲート駆動回路。
7. 請求項２に記載のゲート駆動回路において、
   前記制御回路に前記第２のスイッチ素子としての第２のＰＮＰバイポーラトランジスタのエミッタが接続され、
   前記第２のＰＮＰバイポーラトランジスタの前記エミッタ−ベース間に前記可変抵抗部が接続され、
   前記第１のスイッチ素子としての第１のＰＮＰバイポーラトランジスタは、前記第２のＰＮＰバイポーラトランジスタの前記ベースと前記可変抵抗部との接続点がエミッタに、前記第２のＰＮＰバイポーラトランジスタのコレクタがベースに、前記電力用半導体素子のゲートがコレクタに接続されており、
   前記判定回路が、抵抗の並列回路で構成された前記可変抵抗部の内の一部の抵抗のＯＮ／ＯＦＦにより抵抗値を変化させる
   ゲート駆動回路。
8. 請求項３に記載のゲート駆動回路において、
   前記制御回路に前記第２のスイッチ素子としての第２のＰＮＰバイポーラトランジスタのエミッタが接続され、
   前記第２のＰＮＰバイポーラトランジスタの前記エミッタ−ベース間に前記抵抗が接続され、
   前記第１のスイッチ素子としての第１のＰＮＰバイポーラトランジスタは、前記第２のＰＮＰバイポーラトランジスタの前記ベースと前記抵抗との接続点がエミッタに、前記第２のＰＮＰバイポーラトランジスタのコレクタがベースに、前記電力用半導体素子のゲートがコレクタに接続され、前記可変コンデンサ部が前記第２のＰＮＰバイポーラトランジスタのエミッタ−コレクタ間に接続されており、
   前記判定回路は、コンデンサの並列回路で構成された前記可変コンデンサ部の内の一部のコンデンサのＯＮ／ＯＦＦにより容量値を変化させる
   ゲート駆動回路。
9. 請求項４に記載のゲート駆動回路において、
   前記制御回路に前記第２のスイッチ素子としての第２のＰＮＰバイポーラトランジスタのエミッタが接続され、
   前記第２のＰＮＰバイポーラトランジスタのエミッタ−ベース間に前記可変抵抗部が接続され、
   前記第１のスイッチ素子としての第１のＰＮＰバイポーラトランジスタは、前記第２のＰＮＰバイポーラトランジスタの前記ベースと前記可変抵抗部との接続点がエミッタに、前記第２のＰＮＰバイポーラトランジスタのコレクタがベースに、前記電力用半導体素子のゲートがコレクタに接続されており、
   前記可変コンデンサ部が前記第２のＰＮＰバイポーラトランジスタのエミッタ−コレクタ間に接続されており、
   前記判定回路が、抵抗の並列回路で構成された前記可変抵抗部の内の一部の抵抗のＯＮ／ＯＦＦにより抵抗値を変化させ、及び／又はコンデンサの並列回路で構成された前記可変コンデンサ部の内の一部のコンデンサのＯＮ／ＯＦＦにより容量値を変化させる
   ゲート駆動回路。
10. 請求項２に記載のゲート駆動回路において、
    前記第２のスイッチ素子としての第２のＮＰＮバイポーラトランジスタのエミッタが前記電力用半導体素子のゲートに接続され、
    前記第２のＮＰＮバイポーラトランジスタのベース−エミッタ間に前記可変抵抗部が接続され、
    前記第１のスイッチ素子としての第１のＮＰＮバイポーラトランジスタは、前記第２のＮＰＮバイポーラトランジスタの前記ベースと前記可変抵抗部との接続点がエミッタに、前記第２のＮＰＮバイポーラトランジスタのコレクタがベースに、前記制御回路がコレクタに接続されており、
    前記判定回路が、抵抗の並列回路で構成された前記可変抵抗部の内の一部の抵抗のＯＮ／ＯＦＦにより抵抗値を変化させる
    ゲート駆動回路。
11. 請求項３に記載のゲート駆動回路において、
    前記第２のスイッチ素子としての第２のＮＰＮバイポーラトランジスタのエミッタが前記電力用半導体素子のゲートに接続され、
    前記第２のＮＰＮバイポーラトランジスタのベース−エミッタ間に前記抵抗が接続され、
    前記第１のスイッチ素子としての第１のＮＰＮバイポーラトランジスタは、前記第２のＮＰＮバイポーラトランジスタの前記ベースと前記抵抗との接続点がエミッタに、前記第２のＮＰＮバイポーラトランジスタのコレクタがベースに、前記制御回路がコレクタにそれぞれ接続されており、
    前記可変コンデンサ部が前記第２のＮＰＮバイポーラトランジスタのコレクタ−エミッタ間に接続されており、
    前記判定回路が、コンデンサの並列回路で構成された前記可変コンデンサ部の内の一部のコンデンサのＯＮ／ＯＦＦにより容量値を変化させる
    ゲート駆動回路。
12. 請求項４に記載のゲート駆動回路において、
    前記第２のスイッチ素子としての第２のＮＰＮバイポーラトランジスタのエミッタが前記電力用半導体素子のゲートに接続され、
    前記第２のＮＰＮバイポーラトランジスタのベース−エミッタ間に前記可変抵抗部が接続され、
    前記第１のスイッチ素子としての第１のＮＰＮバイポーラトランジスタは、前記第２のＮＰＮバイポーラトランジスタの前記ベースと前記可変抵抗部との接続点がエミッタに、前記第２のＮＰＮバイポーラトランジスタのコレクタがベースに、前記制御回路がコレクタに接続されており、
    前記可変コンデンサ部が前記第２のＮＰＮバイポーラトランジスタのコレクタ−エミッタ間に接続されており、
    前記判定回路が、抵抗の並列回路で構成された前記可変抵抗部の内の一部の抵抗のＯＮ／ＯＦＦにより抵抗値を変化させ、及び／又はコンデンサの並列回路で構成された前記可変コンデンサ部の内の一部のコンデンサのＯＮ／ＯＦＦにより容量値を変化させる
    ゲート駆動回路。
13. 請求項２から４のいずれか一つに記載のゲート駆動回路において、
    前記インバータは、前記電力用半導体素子を２個直列に接続したハーフブリッジ回路を３個並列に接続した３相インバータであり、前記３相インバータの交流端子に前記モータが接続されている
    ゲート駆動回路。
14. 請求項２に記載のゲート駆動回路において、
    前記モータの機械的な特性値が、回転数、トルク、又は出力であり、
    前記判定回路は、前記モータの機械的な特性値が低いほど、前記可変抵抗部の抵抗値を低く変化させて前記電力用半導体素子のスイッチング速度を高く変化させる
    ゲート駆動回路。
15. 請求項３に記載のゲート駆動回路において、
    前記負荷状態を示す前記インバータの電気的な特性値が、出力電流、出力電圧、入力電流、若しくは入力電圧であり、
    前記判定回路は、前記インバータの電気的な特性値が低いほど、前記電力用半導体素子の温度が低いほど、又は前記モータが力行状態であるとき、前記可変コンデンサ部の容量値を低く変化させて前記電力用半導体素子のスイッチング速度を高く変化させる
    ゲート駆動回路。
16. 請求項４に記載のゲート駆動回路において、
    前記判定回路は、前記モータの機械的な特性値が低いほど、前記可変抵抗部の抵抗値を低く変化させて前記電力用半導体素子のスイッチング速度を高く変化させ、及び／又は前記負荷状態を示す前記インバータの電気的な特性値が低いほど、前記電力用半導体素子の温度が高いほど、若しくは前記モータが力行状態であるとき、前記可変コンデンサ部の容量値を低く変化させて前記電力用半導体素子のスイッチング速度を高く変化させる
    ゲート駆動回路。
17. 請求項２から４のいずれかに記載のゲート駆動回路において、
    前記電力用半導体素子は、シリコンよりもバンドギャップが広い非Ｓｉ半導体材料から成る
    ゲート駆動回路。
18. 請求項１７に記載のゲート駆動回路において、
    前記非Ｓｉ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのいずれかである
    ゲート駆動回路。

Images