JP2015220584A - Oscillation circuit - Google Patents

Oscillation circuit Download PDF

Info

Publication number
JP2015220584A
JP2015220584A JP2014102428A JP2014102428A JP2015220584A JP 2015220584 A JP2015220584 A JP 2015220584A JP 2014102428 A JP2014102428 A JP 2014102428A JP 2014102428 A JP2014102428 A JP 2014102428A JP 2015220584 A JP2015220584 A JP 2015220584A
Authority
JP
Japan
Prior art keywords
circuit
resonator
oscillation
transistor
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014102428A
Other languages
Japanese (ja)
Other versions
JP6081404B2 (en
Inventor
俊太 井口
Shunta Iguchi
俊太 井口
真 高宮
Makoto Takamiya
真 高宮
貴康 桜井
Takayasu Sakurai
貴康 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014102428A priority Critical patent/JP6081404B2/en
Publication of JP2015220584A publication Critical patent/JP2015220584A/en
Application granted granted Critical
Publication of JP6081404B2 publication Critical patent/JP6081404B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an oscillation circuit which allows for fast start-up with low power consumption regardless of change in operation environment, variation in manufacturing process, or the specification of product.SOLUTION: An oscillation circuit 11 includes a resonator 12, and a negative resistance circuit, the negative resistance circuit includes a resistor 15, capacitors 13, 14, at least one first amplifier circuit 17_1-17_n including at least one transistor having a first size, and a second amplifier circuit 17_0 including at least one transistor having a second size equal to or less than the first size, and further includes a control section for operating at least the first amplifier circuit based on at least one of the operation environment and the process conditions, at the time of start-up, and operates only the second amplifier circuit after start-up.

Description

本発明の実施形態は、例えば半導体装置などに適用される発振回路に関する。   Embodiments described herein relate generally to an oscillation circuit applied to, for example, a semiconductor device.

例えば無線センサノード(端末装置)の無線送受信機や、車載用の半導体装置に適用される発振回路は、低消費電力化のため、間欠動作を行っている。また、マイクロプロセッサのクロック信号を生成する発振回路も低消費電力化が図られている。この種の発振回路は、例えば水晶振動子のような共振器を含んでいるが、この共振器は起動時間が長く、無線送受信機を高速に起動することが困難であった。   For example, a wireless transmitter / receiver of a wireless sensor node (terminal device) and an oscillation circuit applied to an in-vehicle semiconductor device perform intermittent operation to reduce power consumption. In addition, an oscillation circuit that generates a clock signal for the microprocessor also achieves low power consumption. Although this type of oscillation circuit includes a resonator such as a crystal resonator, for example, this resonator has a long activation time, and it is difficult to activate the wireless transceiver at high speed.

水晶振動子を用いた発振回路において、起動時間を短縮する技術が開発されている(例えば特許文献1参照)。また、起動時に励振信号を生成し、この励振信号を用いて起動時間を短縮する技術が開発されている(例えば特許文献2参照)。   In an oscillation circuit using a crystal resonator, a technique for shortening the startup time has been developed (see, for example, Patent Document 1). Further, a technique has been developed in which an excitation signal is generated at the time of activation, and the activation time is shortened using the excitation signal (see, for example, Patent Document 2).

特開2000−286637号公報JP 2000-286637 A 特開2009−188738号公報JP 2009-188738 A

本実施形態は、動作環境の変化や製造プロセスのばらつき、或いは製品の仕様に拘らず、低消費電力で高速な起動が可能な発振回路を提供しようとするものである。   The present embodiment is intended to provide an oscillation circuit capable of starting at high speed with low power consumption regardless of changes in the operating environment, manufacturing process variations, or product specifications.

本実施形態の発振回路は、共振器と、前記共振器に接続された負性抵抗回路と、を具備し、前記負性抵抗回路は、前記共振器に接続された抵抗及び容量と、前記共振器に接続され、前記第1のサイズを有する少なくとも1つのトランジスタを含む少なくとも1つの第1の増幅回路と、前記共振器に接続され、前記第1のサイズ以下の第2のサイズを有する少なくとも1つのトランジスタを含む第2の増幅回路と、を含み、起動時に少なくとも動作環境、及びプロセス条件の1つに基づき、少なくとも前記第1の増幅回路を動作させ、起動後、前記第2の増幅回路のみを動作させる制御部とを具備する。   The oscillation circuit of the present embodiment includes a resonator and a negative resistance circuit connected to the resonator. The negative resistance circuit includes a resistor and a capacitor connected to the resonator, and the resonance. At least one first amplifier circuit including at least one transistor having the first size and connected to the resonator, and at least one having a second size less than the first size and connected to the resonator A second amplifying circuit including two transistors, and at least the first amplifying circuit is operated based on at least one of an operating environment and a process condition at the time of starting, and only the second amplifying circuit after starting And a control unit for operating.

第1の実施形態に係る発振回路を概略的に示す回路図。1 is a circuit diagram schematically showing an oscillation circuit according to a first embodiment. 図1の一部を具体的に示す回路図。The circuit diagram which shows a part of FIG. 1 concretely. 第1の実施形態の動作を説明するために示す図。The figure shown in order to demonstrate operation | movement of 1st Embodiment. トランジスタのサイズと負性抵抗(起動時間)の関係を示す図。The figure which shows the relationship between the size of a transistor, and negative resistance (startup time). トランジスタのサイズ比と、負性抵抗、及び消費電流の関係を示す図。The figure which shows the relationship between the size ratio of a transistor, negative resistance, and consumption current. 第1の実施形態に係る起動時間のシミュレーション結果を示す図であり、図6(a)は、トランジスタのサイズが小さい場合を示し、図6(b)は、トランジスタのサイズが大きい場合を示す図。FIGS. 6A and 6B are diagrams illustrating simulation results of start-up times according to the first embodiment, in which FIG. 6A illustrates a case where the transistor size is small, and FIG. 6B illustrates a case where the transistor size is large. . 温度をパラメータとしてトランジスタのサイズと負性抵抗の関係を示す図。The figure which shows the relationship between the size of a transistor, and negative resistance by making temperature into a parameter. 第2の実施形態に係る発振回路を概略的に示す回路図。The circuit diagram which shows roughly the oscillation circuit which concerns on 2nd Embodiment. 図8の一部を具体的に示す回路図。FIG. 9 is a circuit diagram specifically showing a part of FIG. 8. 第3の実施形態に係る発振回路を概略的に示す回路図。FIG. 6 is a circuit diagram schematically showing an oscillation circuit according to a third embodiment. 図10に示す励振回路の一例を示す図。The figure which shows an example of the excitation circuit shown in FIG. 図12(a)は、励振回路から出力される励振信号の一例を示す図、図12(b)は、励振回路の動作を示す図、図12(c)は、発振回路の動作を示す図である。12A shows an example of an excitation signal output from the excitation circuit, FIG. 12B shows an operation of the excitation circuit, and FIG. 12C shows an operation of the oscillation circuit. It is. 第3の実施形態に示す発振回路と励振回路を用いた場合のシミュレーション結果を示す図。The figure which shows the simulation result at the time of using the oscillation circuit and excitation circuit which are shown in 3rd Embodiment.

以下、実施の形態について、図面を参照して説明する。各図面において、同一部分には同一符号を付している。   Hereinafter, embodiments will be described with reference to the drawings. In the drawings, the same parts are denoted by the same reference numerals.

(第1の実施形態)
図1は、第1の実施形態に係る発振回路11を概略的に示している。この発振回路11は、共振器12として、例えば水晶振動子を用いている。しかし、水晶振動子に限定されるものではない。共振器12の一端は、キャパシタ13を介して接地され、他端は、キャパシタ14を介して接地されている。共振器12の一端及び他端間には、固定抵抗により構成された帰還抵抗15と、可変増幅回路17とが接続されている。これらキャパシタ13、14、抵抗15、可変増幅回路17は、負性抵抗回路を構成している。
(First embodiment)
FIG. 1 schematically shows an oscillation circuit 11 according to the first embodiment. The oscillation circuit 11 uses, for example, a crystal resonator as the resonator 12. However, it is not limited to a crystal resonator. One end of the resonator 12 is grounded via a capacitor 13, and the other end is grounded via a capacitor 14. Between the one end and the other end of the resonator 12, a feedback resistor 15 constituted by a fixed resistor and a variable amplifier circuit 17 are connected. These capacitors 13 and 14, the resistor 15, and the variable amplifier circuit 17 constitute a negative resistance circuit.

可変増幅回路17は、共振器12の両端間に並列接続された複数の増幅回路17_0、17_1〜17_nにより構成されている。増幅回路17_0、17_1〜17_nは、それぞれ例えば1つ以上のトランジスタにより構成されている。第1の実施形態において、増幅回路17_0、17_1〜17_nは、それぞれ主として例えばCMOSインバータ回路により構成されている。このCMOSインバータ回路は、例えばpチャネルMOSトランジスタ(以下、pMOSトランジスタと称す)P1と、nチャネルMOSトランジスタ(以下、nMOSトランジスタと称す)N1により構成されている。   The variable amplifier circuit 17 includes a plurality of amplifier circuits 17_0 and 17_1 to 17_n connected in parallel between both ends of the resonator 12. Each of the amplifier circuits 17_0 and 17_1 to 17_n includes, for example, one or more transistors. In the first embodiment, the amplifier circuits 17_0 and 17_1 to 17_n are mainly configured by, for example, CMOS inverter circuits. The CMOS inverter circuit includes, for example, a p-channel MOS transistor (hereinafter referred to as a pMOS transistor) P1 and an n-channel MOS transistor (hereinafter referred to as an nMOS transistor) N1.

増幅回路17_0、17_1〜17_nは、後述する定常動作時の消費電流を考慮して、例えば増幅回路17_0を構成するpMOSトランジスタP1及びnMOSトランジスタN1のサイズが、増幅回路17_1〜17_nを構成するpMOSトランジスタP1及びnMOSトランジスタN1のサイズより小さく設定されている。ここで、トランジスタのサイズとは、例えばトランジスタのチャネル幅を意味している。   The amplifier circuits 17_0 and 17_1 to 17_n take into account current consumption during a steady operation described later, for example, the sizes of the pMOS transistor P1 and the nMOS transistor N1 constituting the amplifier circuit 17_0 are pMOS transistors constituting the amplifier circuits 17_1 to 17_n. It is set smaller than the size of P1 and nMOS transistor N1. Here, the size of the transistor means, for example, the channel width of the transistor.

また、換言すると、増幅回路17_1〜17_nのトランスコンダクタンスgmは、増幅回路17_0のトランスコンダクタンスgmより大きく設定されている。   In other words, the transconductance gm of the amplifier circuits 17_1 to 17_n is set larger than the transconductance gm of the amplifier circuit 17_0.

しかし、これに限らず、増幅回路17_0、17_1〜17_nのCMOSインバータ回路を構成するpMOSトランジスタP1を、例えば互いに同一サイズとし、nMOSトランジスタN1も、例えば互いに同一サイズとしてもよい。すなわち、増幅回路17_0、17_1〜17_nのトランスコンダクタンスgmを揃えてもよい。   However, the present invention is not limited to this, and the pMOS transistors P1 constituting the CMOS inverter circuits of the amplifier circuits 17_0 and 17_1 to 17_n may have the same size, for example, and the nMOS transistors N1 may have the same size, for example. That is, the transconductances gm of the amplifier circuits 17_0 and 17_1 to 17_n may be made uniform.

増幅回路17_0、17_1〜17_nは、制御部18に接続されている。制御部18は、温度、電源電圧などの動作環境や、半導体装置が製造される際のプロセス条件に基づき、増幅回路17_0、17_1〜17_nを制御する。このため、制御部18には、例えば温度センサ19、電圧センサ20、プロセス条件設定部21の出力信号が供給されている。   The amplifier circuits 17_0 and 17_1 to 17_n are connected to the control unit 18. The control unit 18 controls the amplifier circuits 17_0 and 17_1 to 17_n based on an operating environment such as temperature and power supply voltage and process conditions when the semiconductor device is manufactured. For this reason, for example, output signals from the temperature sensor 19, the voltage sensor 20, and the process condition setting unit 21 are supplied to the control unit 18.

温度センサ19は、発振回路11が搭載された例えば図示せぬ半導体チップの温度を検知する。電圧センサ20は、発振回路11が搭載された例えば半導体チップの電源電圧を検知する。プロセス条件設定部21は、発振回路11が搭載された例えば半導体チップの製造プロセスのばらつきに関する情報を保持する例えばメモリであり、このメモリには、例えば半導体チップの製造時に検査されたプロセスばらつきに関する情報が記憶されている。   The temperature sensor 19 detects the temperature of a semiconductor chip (not shown) on which the oscillation circuit 11 is mounted, for example. The voltage sensor 20 detects a power supply voltage of, for example, a semiconductor chip on which the oscillation circuit 11 is mounted. The process condition setting unit 21 is, for example, a memory that holds information related to variations in the manufacturing process of, for example, a semiconductor chip on which the oscillation circuit 11 is mounted. The memory includes information related to process variations inspected at the time of manufacturing the semiconductor chip, for example. Is remembered.

制御部18は、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号に基づき、増幅回路17_0、17_1〜17_nを選択的に制御する。このように増幅回路17_0、17_1〜17_nが選択的に駆動されることにより、可変増幅回路17のトランジスタのサイズ(又はgm)が変化され、可変増幅回路17、抵抗15、キャパシタ13、14により構成される負性抵抗(増幅度)が変化される。   The control unit 18 selectively controls the amplifier circuits 17_0 and 17_1 to 17_n based on the output signals of the temperature sensor 19, the voltage sensor 20, and the process condition setting unit 21. Thus, by selectively driving the amplifier circuits 17_0 and 17_1 to 17_n, the size (or gm) of the transistor of the variable amplifier circuit 17 is changed, and the variable amplifier circuit 17, the resistor 15, and the capacitors 13 and 14 are configured. The negative resistance (amplification degree) is changed.

さらに、制御部18は、発振回路11の出力信号に基づき、発振回路11の信号振幅を検出し、信号振幅が規定値に達した場合、増幅回路17を定常状態のトランジスタのサイズに変更する。   Further, the control unit 18 detects the signal amplitude of the oscillation circuit 11 based on the output signal of the oscillation circuit 11, and when the signal amplitude reaches a specified value, changes the amplification circuit 17 to the size of the transistor in the steady state.

図2は、増幅回路17_0、17_1〜17_n及び制御部18の具体例を示すものである。増幅回路17_0、17_1〜17_nは、それぞれ例えばスリーステート増幅器により構成されている。増幅回路17_0、17_1〜17_nは、同一構成であるため、増幅回路17_0についてのみ説明する。   FIG. 2 shows specific examples of the amplifier circuits 17_0 and 17_1 to 17_n and the control unit 18. The amplifier circuits 17_0 and 17_1 to 17_n are each configured by, for example, a three-state amplifier. Since the amplifier circuits 17_0 and 17_1 to 17_n have the same configuration, only the amplifier circuit 17_0 will be described.

増幅回路17_0において、pMOSトランジスタP1と電源VDDが供給されるノードとの間には、pMOSトランジスタP2が接続され、nMOSトランジスタN1と接地間には、nMOSトランジスタN2が接続されている。pMOSトランジスタP2のゲート電極は、インバータ回路I1の出力端に接続されている。インバータ回路I1の入力端とnMOSトランジスタN2のゲート電極は、制御部18の1つの出力端に接続されている。   In the amplifier circuit 17_0, a pMOS transistor P2 is connected between the pMOS transistor P1 and a node to which the power supply VDD is supplied, and an nMOS transistor N2 is connected between the nMOS transistor N1 and the ground. The gate electrode of the pMOS transistor P2 is connected to the output terminal of the inverter circuit I1. The input terminal of the inverter circuit I1 and the gate electrode of the nMOS transistor N2 are connected to one output terminal of the control unit 18.

制御部18は、例えば振幅検出器18a、トランジスタサイズ判定器18b、及び選択信号生成器18cにより構成されている。   The control unit 18 includes, for example, an amplitude detector 18a, a transistor size determiner 18b, and a selection signal generator 18c.

振幅検出器18aは、例えば包絡線検波回路により構成され、発振回路11から出力される信号の振幅を検出する。振幅検出器18aは、検出された信号の振幅が規定の閾値より大きい場合、発振回路11が定常状態に達したものと判断し、トランジスタサイズ判定器18bに例えばハイレベルの信号を供給する。   The amplitude detector 18a is configured by, for example, an envelope detection circuit, and detects the amplitude of the signal output from the oscillation circuit 11. When the amplitude of the detected signal is larger than a predetermined threshold, the amplitude detector 18a determines that the oscillation circuit 11 has reached a steady state, and supplies, for example, a high level signal to the transistor size determiner 18b.

トランジスタサイズ判定器18bには、振幅検出器18aの出力信号、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号が供給されている。   The transistor size determiner 18b is supplied with the output signal of the amplitude detector 18a, the temperature sensor 19, the voltage sensor 20, and the output signal of the process condition setting unit 21.

トランジスタサイズ判定器18bは、振幅検出器18aの出力信号、温度、電源電圧、及びプロセス条件のばらつきに対応して、可変増幅回路17を構成するトランジスタのサイズを設定するための信号を出力する例えばロジック回路により構成されている。すなわち、このロジック回路は、振幅検出器18aの出力信号、温度、電源電圧、及びプロセス条件のばらつきのそれぞれに対応して、可変増幅回路17を構成するトランジスタのサイズ情報を出力する複数の所謂テーブルを構成している。トランジスタサイズ判定器18bは、振幅検出器18aの出力信号、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号に基づき、最適なトランジスタのサイズを設定するための信号を出力する。トランジスタサイズ判定器18bの出力信号は、選択信号生成器18cに供給される。   The transistor size determiner 18b outputs a signal for setting the size of the transistor constituting the variable amplifier circuit 17 in response to variations in the output signal, temperature, power supply voltage, and process conditions of the amplitude detector 18a. It is configured by a logic circuit. That is, the logic circuit outputs a plurality of so-called tables that output size information of the transistors constituting the variable amplifier circuit 17 corresponding to variations in the output signal, temperature, power supply voltage, and process conditions of the amplitude detector 18a. Is configured. The transistor size determiner 18b outputs a signal for setting the optimum transistor size based on the output signal of the amplitude detector 18a, the temperature sensor 19, the voltage sensor 20, and the output signal of the process condition setting unit 21. The output signal of the transistor size determiner 18b is supplied to the selection signal generator 18c.

選択信号生成器18cは、トランジスタサイズ判定器18bの出力信号に基づき、増幅回路17_0、17_1〜17_nを選択するための信号を生成する。具体的には、増幅回路17_0、17_1〜17_nにおいて、“n”が例えば“7”である場合、選択信号生成器18cは、トランジスタサイズ判定器18bの出力信号に基づき、例えば8ビットの信号を出力する。増幅回路17_0、17_1〜17_nは、この8ビットの信号により選択的に動作される。   The selection signal generator 18c generates a signal for selecting the amplifier circuits 17_0 and 17_1 to 17_n based on the output signal of the transistor size determiner 18b. Specifically, in the amplifier circuits 17_0 and 17_1 to 17_n, when “n” is, for example, “7”, the selection signal generator 18c generates, for example, an 8-bit signal based on the output signal of the transistor size determiner 18b. Output. The amplifier circuits 17_0 and 17_1 to 17_n are selectively operated by the 8-bit signal.

例えば温度センサ19から供給される信号が規定値より大幅に高い場合、トランジスタサイズ判定器18bの出力信号に基づき、選択信号生成器18cは、図3(a)に示すように、例えば増幅回路17_0、17_1〜17_nを、全て選択して駆動させる。この場合、増幅回路17_0、17_1〜17_nを構成するインバータ回路のトランジスタのトータルのサイズは最大となる。このため、負性抵抗回路の負性抵抗(トランスコンダクタンスgmに比例する)は、最大となり、最大のゲインを得ることができる。したがって、発振回路11は、高速な発振動作が可能となる。   For example, when the signal supplied from the temperature sensor 19 is significantly higher than a specified value, the selection signal generator 18c, for example, as shown in FIG. 3A, based on the output signal of the transistor size determiner 18b, for example, an amplifier circuit 17_0. , 17_1 to 17_n are all selected and driven. In this case, the total size of the transistors in the inverter circuit constituting the amplifier circuits 17_0 and 17_1 to 17_n is maximized. For this reason, the negative resistance of the negative resistance circuit (proportional to the transconductance gm) is maximized, and the maximum gain can be obtained. Therefore, the oscillation circuit 11 can perform a high-speed oscillation operation.

一方、例えば温度センサ19から供給される信号が規定値より低い場合、選択信号生成器18cは、トランジスタサイズ判定器18bの出力信号に基づき、図3(b)に示すように、増幅回路17_0、17_1〜17_nの一部、例えば増幅回路17_0と17_1を選択して駆動させる。この場合、増幅回路17_0、17_1〜17_nを構成するインバータ回路のトランジスタのトータルのサイズは最大値より小さくなる。このため、図3(a)に比べて少ない電力により、高速な発振動作が可能である。   On the other hand, for example, when the signal supplied from the temperature sensor 19 is lower than a specified value, the selection signal generator 18c is based on the output signal of the transistor size determiner 18b, as shown in FIG. A part of 17_1 to 17_n, for example, the amplifier circuits 17_0 and 17_1 are selected and driven. In this case, the total size of the transistors in the inverter circuit constituting the amplifier circuits 17_0 and 17_1 to 17_n is smaller than the maximum value. Therefore, a high-speed oscillation operation can be performed with less power than in FIG.

また、発振回路11の信号の振幅が規定の閾値に達した場合、振幅検出器18aは、例えばハイレベルの信号をトランジスタサイズ判定器18bに供給する。トランジスタサイズ判定器18bは、この信号に基づき、可変増幅回路17を構成するトランジスタのサイズが最小となる信号を出力する。選択信号生成器18cは、この信号に基づき、例えば増幅回路17_0のみを選択し、動作させる。このため、可変増幅回路17の抵抗値は、最小となり、低消費電力により発振を維持することができる。すなわち、発振回路11の定常動作時、消費電力を低減することが可能である。   Further, when the amplitude of the signal of the oscillation circuit 11 reaches a predetermined threshold, the amplitude detector 18a supplies a high level signal, for example, to the transistor size determiner 18b. Based on this signal, the transistor size determiner 18b outputs a signal that minimizes the size of the transistors constituting the variable amplifier circuit 17. Based on this signal, the selection signal generator 18c selects and operates only the amplifier circuit 17_0, for example. For this reason, the resistance value of the variable amplifier circuit 17 is minimized, and oscillation can be maintained with low power consumption. That is, it is possible to reduce power consumption during the steady operation of the oscillation circuit 11.

上記説明において、制御部18は、温度センサ19の出力信号に基づき、増幅回路17_0、17_1〜17_nを制御したが、電圧センサ20や、プロセス条件設定部21の出力信号に基づいても同様の制御が行なわれる。   In the above description, the control unit 18 controls the amplifier circuits 17_0 and 17_1 to 17_n based on the output signal of the temperature sensor 19, but the same control is performed based on the output signal of the voltage sensor 20 and the process condition setting unit 21. Is done.

すなわち、制御部18は、例えば電圧センサ20の出力信号が規定値より低い場合、図3(a)に示すように、増幅回路17_0、17_1〜17_nを、例えば全て選択して駆動させ、電圧センサ20の出力信号が規定値より高い場合、図3(b)に示すように、例えば増幅回路17_0、17_1〜17_nの一部を選択して駆動させる。   That is, for example, when the output signal of the voltage sensor 20 is lower than a specified value, the control unit 18 selects and drives all of the amplifier circuits 17_0 and 17_1 to 17_n, as shown in FIG. When the 20 output signals are higher than the specified value, for example, a part of the amplifier circuits 17_0 and 17_1 to 17_n are selected and driven as shown in FIG.

また、制御部18は、例えばプロセス条件設定部21の出力信号が規定値よりトランジスタの動作が遅い(トランジスタの閾値電圧が高い)ことを示す場合、図3(a)に示すように、増幅回路17_0、17_1〜17_nを、例えば全て選択して駆動させ、出力信号が規定値よりトランジスタの動作が速い(トランジスタの閾値電圧が低い)ことを示す場合、図3(b)に示すように、例えば増幅回路17_0、17_1〜17_nの一部を選択して駆動させる。   Further, for example, when the output signal of the process condition setting unit 21 indicates that the operation of the transistor is slower than a specified value (the threshold voltage of the transistor is high), the control unit 18, as shown in FIG. When 17_0 and 17_1 to 17_n are all selected and driven, and the output signal indicates that the operation of the transistor is faster than a specified value (the threshold voltage of the transistor is low), for example, as shown in FIG. A part of the amplifier circuits 17_0 and 17_1 to 17_n is selected and driven.

このように、制御部18は、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号の少なくとも一部を用いてトランジスタのサイズを最適値に設定し、振幅検出器18aの出力信号に基づき、トランジスタのサイズを最小値に設定する。   As described above, the control unit 18 sets the transistor size to an optimum value by using at least a part of the output signals of the temperature sensor 19, the voltage sensor 20, and the process condition setting unit 21, and the output signal of the amplitude detector 18a. Based on the above, the transistor size is set to the minimum value.

図4は、トランジスタのサイズ(チャネル幅)Wと負性抵抗(起動時間)の関係を示している。   FIG. 4 shows the relationship between transistor size (channel width) W and negative resistance (start-up time).

負性抵抗RNQは、次式で近似される。 The negative resistance RNQ is approximated by the following equation.

NQ=gm/ω
ここで、gmは増幅回路17_0、17_1〜17_nのトランスコンダクタンス、ωは角周波数、Cはキャパシタ13のキャパシタンス、Cはキャパシタ14のキャパシタンスである。
R NQ = gm / ω 2 C 1 C 2
Here, gm is the transconductance of the amplifier circuit 17_0,17_1~17_n, ω is the angular frequency, C 1 is the capacitance of the capacitor 13, C 2 is the capacitance of capacitor 14.

上式において、第1の実施形態の場合、キャパシタンスC、Cは、固定値であるため、増幅回路17_0、17_1〜17_nのトランジスタのサイズWを変化させ、gmを変化させることにより、負性抵抗RNQが変化することが分かる。 In the above equation, in the case of the first embodiment, the capacitances C 1 and C 2 are fixed values. Therefore, by changing the size W of the transistors of the amplifier circuits 17_0 and 17_1 to 17_n and changing gm, It can be seen that the resistance RNQ changes.

しかし、図4に示すトランジスタのサイズWと負性抵抗の関係において、負性抵抗は、トランジスタのサイズWの変化に対してピークを有している。このため、トランジスタのサイズWは、負性抵抗との関係において最適値がある。   However, in the relationship between the transistor size W and the negative resistance shown in FIG. 4, the negative resistance has a peak with respect to the change in the transistor size W. Therefore, the transistor size W has an optimum value in relation to the negative resistance.

第1の実施形態は、発振回路11の起動時に、負性抵抗が最大となるよう、トランジスタのサイズWの最大値を設定し、定常時は、消費電力を削減して発振を維持するに必要な最小のトランジスタのサイズWを設定している。   In the first embodiment, when the oscillation circuit 11 is started, the maximum value of the transistor size W is set so that the negative resistance is maximized, and in the steady state, it is necessary to reduce power consumption and maintain oscillation. A minimum transistor size W is set.

図5は、トランジスタのサイズ比と、負性抵抗、及び消費電流の関係を示している。   FIG. 5 shows the relationship between the transistor size ratio, negative resistance, and current consumption.

図5に示すように、発振開始時は、トランジスタのサイズ比が例えば約130、負性抵抗が約300Ω、消費電流が約1.2mAに設定され、定常時は、トランジスタのサイズ比が例えば約10、負性抵抗が約50Ω、消費電流が約0.2mAに設定される。この場合、定常時の消費電流は、起動時の消費電流の約1/6程度に低減される。   As shown in FIG. 5, at the start of oscillation, the transistor size ratio is set to, for example, about 130, the negative resistance is set to about 300Ω, and the current consumption is set to about 1.2 mA. 10. Negative resistance is set to about 50Ω and current consumption is set to about 0.2 mA. In this case, the current consumption during steady state is reduced to about 1/6 of the current consumption during startup.

図6(a)(b)は、図5に示すトランジスタのサイズ比(負性抵抗)に基づき、図1、図2に示す回路をシミュレーションした場合の起動時間を示している。図6(a)に示すように、トランジスタのサイズが小さく、負性抵抗が約50Ωである場合、起動時間は、約1.2msである。また、図6(b)に示すように、トランジスタのサイズが大きく、負性抵抗が約300Ωである場合、起動時間は、約0.2msである。このように、負性抵抗を6倍大きくすることにより、発振回路11の起動時間が1/6に短縮されることが分かる。   FIGS. 6A and 6B show start-up times when the circuits shown in FIGS. 1 and 2 are simulated based on the transistor size ratio (negative resistance) shown in FIG. As shown in FIG. 6A, when the size of the transistor is small and the negative resistance is about 50Ω, the start-up time is about 1.2 ms. Further, as shown in FIG. 6B, when the transistor size is large and the negative resistance is about 300Ω, the startup time is about 0.2 ms. Thus, it can be seen that the start-up time of the oscillation circuit 11 is shortened to 1/6 by increasing the negative resistance 6 times.

図7は、例えば温度をパラメータとしてトランジスタのサイズと負性抵抗の関係を示している。図7において、Aは温度が比較的低い最良の場合を示し、Bは温度が通常の場合を示し、Cは温度が高く最悪の場合を示している。   FIG. 7 shows the relationship between transistor size and negative resistance, for example, using temperature as a parameter. In FIG. 7, A shows the best case where the temperature is relatively low, B shows the case where the temperature is normal, and C shows the worst case where the temperature is high.

図7に特性Aで示すように、温度が低い場合、トランジスタのサイズ比が、図7に特性B、Cで示す場合に比べて小さい状態で、負性抵抗をほぼ300Ωに設定することができる。このため、少ない電力で高速な発振が可能であることが分かる。   As shown by the characteristic A in FIG. 7, when the temperature is low, the negative resistance can be set to about 300Ω in a state where the size ratio of the transistor is smaller than the case shown by the characteristics B and C in FIG. . For this reason, it turns out that high-speed oscillation is possible with little electric power.

また、図7にCで示すように、温度が高い場合、トランジスタのサイズ比が、図7にA、Bで示す場合に比べて大きな状態で、負性抵抗をほぼ300Ωに設定することができる。このため、発振回路を起動するために、図7にAで示す特性に比べて大きな電力が必要となることが分かる。   Further, as shown by C in FIG. 7, when the temperature is high, the negative resistance can be set to about 300Ω in a state where the size ratio of the transistors is larger than in the cases shown by A and B in FIG. . For this reason, it can be seen that a larger amount of electric power than the characteristic indicated by A in FIG. 7 is required to start the oscillation circuit.

上記第1の実施形態によれば、制御部18は、発振回路11の起動時に、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号の少なくとも一部を用いて、増幅回路17_0、17_1〜17_nを選択的に動作させ、トータルのチャネル幅を変化させている。このため、温度や電源電圧としての動作環境、或いはプロセス条件のばらつきに影響を受けることなく、最適な負性抵抗を設定することができ、高速に発振回路11を起動させることができる。   According to the first embodiment, the control unit 18 uses the output signals of the temperature sensor 19, the voltage sensor 20, and the process condition setting unit 21 when starting the oscillation circuit 11, and uses the amplification circuit 17_0. , 17_1 to 17_n are selectively operated to change the total channel width. For this reason, the optimum negative resistance can be set without being affected by variations in operating environment such as temperature and power supply voltage or process conditions, and the oscillation circuit 11 can be started up at high speed.

しかも、温度や電源電圧、或いはプロセス条件のばらつきに基づき増幅回路17_0、17_1〜17_nのトータルのチャネル幅を変化させているため、過大な消費電力を必要とせず、低消費電力により発振回路11を起動させることができる。   In addition, since the total channel width of the amplifier circuits 17_0 and 17_1 to 17_n is changed based on variations in temperature, power supply voltage, or process conditions, excessive power consumption is not required, and the oscillation circuit 11 is configured with low power consumption. Can be activated.

さらに、制御部18は、発振回路11の信号振幅が規定値に達した場合、直ちに増幅回路17_0、17_1〜17_nを定常時の構成に変更している。すなわち、制御部18は、起動後、発振回路11が発振を維持するために必要な最低限の回路構成を設定している。このため、定常時の消費電力を削減することが可能である。   Furthermore, when the signal amplitude of the oscillation circuit 11 reaches a specified value, the control unit 18 immediately changes the amplification circuits 17_0 and 17_1 to 17_n to the normal configuration. That is, the control unit 18 sets a minimum circuit configuration necessary for the oscillation circuit 11 to maintain oscillation after startup. For this reason, it is possible to reduce the power consumption in the steady state.

尚、第1の実施形態において、制御部18は、温度、電圧、プロセス条件に基づいて、増幅回路17_0、17_1〜17_nを選択的に動作させ、トータルのチャネル幅を変化させた。しかし、これに限定されるものではなく、例えば、発振回路11が搭載される半導体装置の用途などの仕様に基づき、トータルのチャネル幅を変化させることも可能である。   In the first embodiment, the control unit 18 selectively operates the amplifier circuits 17_0 and 17_1 to 17_n based on the temperature, voltage, and process conditions, and changes the total channel width. However, the present invention is not limited to this. For example, the total channel width can be changed based on specifications such as the use of the semiconductor device on which the oscillation circuit 11 is mounted.

(第2の実施形態)
図8、図9は、第2の実施形態を示すものであり、コルピッツ型発振回路に本実施形態を適用したものである。
(Second Embodiment)
FIG. 8 and FIG. 9 show a second embodiment, in which the present embodiment is applied to a Colpitts type oscillation circuit.

図8に示すコルピッツ型発振回路30において、共振器12の両端間には帰還抵抗32が接続されている。また、共振器12の一端と接地間には、キャパシタ33が接続されている。電源VDDの供給ノードと抵抗32との間に電流源35が接続されている。電流源35と抵抗32の接続ノードと接地間にキャパシタ36が接続されている。さらに、電流源35と抵抗32の接続ノードと接地間に可変増幅回路37が接続されている。   In the Colpitts oscillation circuit 30 shown in FIG. 8, a feedback resistor 32 is connected between both ends of the resonator 12. A capacitor 33 is connected between one end of the resonator 12 and the ground. A current source 35 is connected between the supply node of the power supply VDD and the resistor 32. A capacitor 36 is connected between the connection node of the current source 35 and the resistor 32 and the ground. Further, a variable amplifier circuit 37 is connected between the connection node of the current source 35 and the resistor 32 and the ground.

この可変増幅回路37は、複数の増幅回路37_0、37_1〜37_nにより構成されている。各増幅回路37_0、37_1〜37_nは、主として例えばnMOSトランジスタN3により構成されている。すなわち、nMOSトランジスタN3の電流通路の一端は、電流源35と接地間に接続され、ゲート電極は、抵抗32とキャパシタ33との接続ノードに接続されている。   The variable amplifier circuit 37 includes a plurality of amplifier circuits 37_0 and 37_1 to 37_n. Each amplifier circuit 37_0, 37_1 to 37_n is mainly composed of, for example, an nMOS transistor N3. That is, one end of the current path of the nMOS transistor N3 is connected between the current source 35 and the ground, and the gate electrode is connected to a connection node between the resistor 32 and the capacitor 33.

これら増幅回路37_0、37_1〜37_nは、制御部18により選択的に駆動される。制御部18には、温度センサ19、電圧センサ20、プロセス条件設定部21が接続されている。制御部18は、温度センサ19、電圧センサ20、プロセス条件設定部21の出力信号に基づき、増幅回路37_0、37_1〜37_nを選択的に駆動する。   The amplifier circuits 37_0 and 37_1 to 37_n are selectively driven by the control unit 18. A temperature sensor 19, a voltage sensor 20, and a process condition setting unit 21 are connected to the control unit 18. The control unit 18 selectively drives the amplifier circuits 37_0 and 37_1 to 37_n based on the output signals of the temperature sensor 19, the voltage sensor 20, and the process condition setting unit 21.

抵抗32、キャパシタ33、36、及び増幅回路37_0、37_1〜37_nは、負性抵抗回路を構成している。   The resistor 32, the capacitors 33 and 36, and the amplifier circuits 37_0 and 37_1 to 37_n constitute a negative resistance circuit.

図9は、増幅回路37_0、37_1〜37_nの具体例を示している。増幅回路37_0、37_1〜37_nのそれぞれは同一構成であるため、増幅回路37_0についてのみ説明する。   FIG. 9 shows a specific example of the amplifier circuits 37_0 and 37_1 to 37_n. Since each of the amplifier circuits 37_0 and 37_1 to 37_n has the same configuration, only the amplifier circuit 37_0 will be described.

増幅回路37_0は、スリーステート増幅器により構成されている。すなわち、定電流源35とnMOSトランジスタN3の間には、nMOSトランジスタN4が接続されている。nMOSトランジスタN4のゲート電極は、制御部18の1つの出力端に接続されている。   The amplifier circuit 37_0 is configured by a three-state amplifier. That is, the nMOS transistor N4 is connected between the constant current source 35 and the nMOS transistor N3. The gate electrode of the nMOS transistor N4 is connected to one output terminal of the control unit 18.

増幅回路37_0、37_1〜37_nにおいて、“n”が例えば“7”である場合、制御部18は、例えば8ビットの信号を出力する。増幅回路37_0、37_1〜37_nは、この8ビットの信号により選択的に動作される。制御部18は、起動時、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号に基づき、増幅回路37_0、37_1〜37_nを選択的に動作させる。   In the amplifier circuits 37_0 and 37_1 to 37_n, when “n” is, for example, “7”, the control unit 18 outputs, for example, an 8-bit signal. The amplifier circuits 37_0 and 37_1 to 37_n are selectively operated by the 8-bit signal. The controller 18 selectively operates the amplifier circuits 37_0 and 37_1 to 37_n based on the output signals of the temperature sensor 19, the voltage sensor 20, and the process condition setting unit 21 at the time of activation.

例えば温度センサ19から供給される信号が規定値より高い場合、制御部18は、増幅回路37_0、37_1〜37_nを、例えば全て選択して駆動させる。この場合、増幅回路37_0、37_1〜37_nを構成するトランジスタN3のトータルのサイズは最大となる。このため、負性抵抗回路の負性抵抗(トランスコンダクタンスgmに比例する)は、最大となり、最大のゲインを得ることができる。したがって、発振回路31は、高速な発振動作が可能となる。   For example, when the signal supplied from the temperature sensor 19 is higher than a specified value, the control unit 18 selects and drives all the amplifier circuits 37_0 and 37_1 to 37_n, for example. In this case, the total size of the transistors N3 constituting the amplifier circuits 37_0 and 37_1 to 37_n is maximized. For this reason, the negative resistance of the negative resistance circuit (proportional to the transconductance gm) is maximized, and the maximum gain can be obtained. Therefore, the oscillation circuit 31 can perform a high-speed oscillation operation.

一方、例えば温度センサ19から供給される信号が規定値より低い場合、制御部18は、増幅回路37_0、37_1〜37_nの例えば一部を選択して駆動させる。この場合、増幅回路37_0、37_1〜37_nを構成するトランジスタN3のトータルのサイズは最大値より小さくなる。このため、少ない電力により、高速な発振動作が可能である。   On the other hand, for example, when the signal supplied from the temperature sensor 19 is lower than a specified value, the control unit 18 selects and drives, for example, some of the amplifier circuits 37_0 and 37_1 to 37_n. In this case, the total size of the transistors N3 constituting the amplifier circuits 37_0 and 37_1 to 37_n is smaller than the maximum value. For this reason, a high-speed oscillation operation is possible with a small amount of power.

上記第2の実施形態のコルピッツ型発振回路によっても、起動時に、制御部18により温度、電圧、プロセス条件に基づき、可変増幅回路37を構成するトランジスタN3のトータルのサイズ(トランスコンダクタンスgm)を変化させることにより、高速な発振が可能であり、定常時に消費電力を低減することが可能である。   Also in the Colpitts oscillation circuit of the second embodiment, the control unit 18 changes the total size (transconductance gm) of the transistor N3 constituting the variable amplifier circuit 37 based on the temperature, voltage, and process conditions at the time of startup. As a result, high-speed oscillation is possible, and power consumption can be reduced in a steady state.

尚、第2の実施形態において、制御部18は、温度、電圧、プロセス条件に基づいて、増幅回路17_0、17_1〜17_nを選択的に動作させ、トータルのチャネル幅を変化させた。しかし、これに限定されるものではなく、第1の実施形態と同様に、例えば発振回路11が搭載される半導体装置の仕様に基づき、トータルのチャネル幅を変化させることも可能である。   In the second embodiment, the control unit 18 selectively operates the amplifier circuits 17_0 and 17_1 to 17_n based on the temperature, voltage, and process conditions to change the total channel width. However, the present invention is not limited to this, and the total channel width can be changed based on, for example, the specifications of the semiconductor device on which the oscillation circuit 11 is mounted, as in the first embodiment.

(第3の実施形態)
上記第1、第2の実施形態は、温度、電圧、プロセス条件、或いは仕様に基づき、発振回路11、31のトランジスタのサイズを変えることにより、起動時に高速な発振を可能とし、定常時に低消費電力化を可能とした。
(Third embodiment)
In the first and second embodiments, by changing the size of the transistors of the oscillation circuits 11 and 31 on the basis of temperature, voltage, process conditions, or specifications, high-speed oscillation is possible at start-up, and low consumption during steady state. Electricity was made possible.

これに対して、第3の実施形態は、発振回路に供給する励振信号を例えばプロセス条件や仕様に基づいて変えることにより、発振回路の高速な起動及び低消費電力化を可能としている。   On the other hand, in the third embodiment, the oscillation signal supplied to the oscillation circuit is changed based on, for example, process conditions and specifications, so that the oscillation circuit can be started at a high speed and the power consumption can be reduced.

図10は、第3の実施形態に係る発振回路41を示している。この発振回路41には、発振回路41を起動する励振回路43が接続されている。発振回路41は、例えば電源電圧VDDにより駆動され、励振回路43は、例えば電源電圧VDDより低い電源電圧Vdd(<VDD)により駆動される。   FIG. 10 shows an oscillation circuit 41 according to the third embodiment. An excitation circuit 43 that starts the oscillation circuit 41 is connected to the oscillation circuit 41. The oscillation circuit 41 is driven by, for example, the power supply voltage VDD, and the excitation circuit 43 is driven by, for example, the power supply voltage Vdd (<VDD) lower than the power supply voltage VDD.

発振回路41において、例えば水晶振動子により構成された共振器12の一端と接地間には、キャパシタ13が接続され、他端と接地間には、キャパシタ14が接続されている。共振器12の両端間には、帰還抵抗15が接続されている。さらに、共振器12の両端間には、増幅回路42が接続されている。この増幅回路42は、例えばpMOSトランジスタP1とnMOSトランジスタN1からなるCMOSインバータ回路により構成されている。pMOSトランジスタP1の一端は、電源電圧VDDが供給されるノードに接続され、他端はnMOSトランジスタN1を介して接地されている。pMOSトランジスタP1とnMOSトランジスタN1のゲート電極は、共振器12の一端に接続され、pMOSトランジスタP1とnMOSトランジスタN1のドレインは、共振器12の他端に接続されている。キャパシタ13、14、抵抗15、及び増幅回路42は、負性抵抗回路を構成している。   In the oscillation circuit 41, for example, a capacitor 13 is connected between one end of the resonator 12 made of, for example, a crystal resonator and the ground, and a capacitor 14 is connected between the other end and the ground. A feedback resistor 15 is connected between both ends of the resonator 12. Further, an amplifier circuit 42 is connected between both ends of the resonator 12. The amplifier circuit 42 is constituted by a CMOS inverter circuit including, for example, a pMOS transistor P1 and an nMOS transistor N1. One end of the pMOS transistor P1 is connected to a node to which the power supply voltage VDD is supplied, and the other end is grounded via the nMOS transistor N1. The gate electrodes of the pMOS transistor P1 and the nMOS transistor N1 are connected to one end of the resonator 12, and the drains of the pMOS transistor P1 and the nMOS transistor N1 are connected to the other end of the resonator 12. The capacitors 13 and 14, the resistor 15, and the amplifier circuit 42 constitute a negative resistance circuit.

励振回路43は、発振回路41の起動時に、一定期間周波数が変化する励振信号を発振し、発振回路41に供給する。この励振信号は、共振器12としての例えば水晶振動子の固有の発振周波数fcを含み、この発振周波数fcの例えば+−10%の範囲の周波数を一度スイープする信号である。つまり、励振回路43は、発振周波数fcより高い周波数の信号から低い周波数の信号を発振し、又は発振周波数fcより低い周波数の信号から高い周波数の信号を発振する。   The excitation circuit 43 oscillates an excitation signal whose frequency changes for a certain period when the oscillation circuit 41 is activated, and supplies the oscillation signal to the oscillation circuit 41. This excitation signal is a signal that includes a specific oscillation frequency fc of the crystal resonator as the resonator 12, for example, and once sweeps a frequency in the range of, for example, + -10% of the oscillation frequency fc. That is, the excitation circuit 43 oscillates a signal having a lower frequency from a signal having a frequency higher than the oscillation frequency fc, or oscillates a signal having a higher frequency from a signal having a frequency lower than the oscillation frequency fc.

さらに、励振回路43には、例えばプロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号が供給されている。スペック情報設定部44は、この発振回路41が搭載される半導体装置の仕様に関する情報(スペック情報)を設定するものであり、半導体装置が例えば車載用の半導体装置であること、又は商用の半導体装置であることなどのスペック情報が設定されている。励振回路43は、プロセス条件設定部21の出力信号、又はスペック情報設定部44から供給されるスペック情報に基づき、励振信号の周波数の変化率、すなわち、周波数の増加率、又は減少率を変化させる。換言すると、励振回路43は、プロセス条件やスペック情報に基づき、周波数の傾きを変化させる。   Further, for example, the output signal of the process condition setting unit 21 and the output signal of the specification information setting unit 44 are supplied to the excitation circuit 43. The specification information setting unit 44 sets information (spec information) related to the specifications of the semiconductor device on which the oscillation circuit 41 is mounted. The semiconductor device is, for example, an in-vehicle semiconductor device, or a commercial semiconductor device. Spec information such as being is set. The excitation circuit 43 changes the frequency change rate of the excitation signal, that is, the frequency increase rate or the decrease rate, based on the output signal of the process condition setting unit 21 or the spec information supplied from the spec information setting unit 44. . In other words, the excitation circuit 43 changes the frequency gradient based on the process conditions and the specification information.

また、励振回路43から出力される励振信号の振幅は、電源電圧Vddにより規定され、電源電圧VDDにより規定される発振回路41から出力される発振信号の振幅より小さい。このため、発振回路41は、励振回路43から出力される小振幅の励振信号により励振される。   The amplitude of the excitation signal output from the excitation circuit 43 is defined by the power supply voltage Vdd and is smaller than the amplitude of the oscillation signal output from the oscillation circuit 41 defined by the power supply voltage VDD. Therefore, the oscillation circuit 41 is excited by the small amplitude excitation signal output from the excitation circuit 43.

図11は、励振回路43の一例を示している。図11において、電源電圧Vddが供給されるノードと接地間には第1のスイッチ回路43a、第2のスイッチ回路43b、及び可変抵抗回路43cが接続されている。第1のスイッチ回路43aは、例えば図示せぬpMOSトランジスタにより構成され、第2のスイッチ回路43bは、例えば図示せぬnMOSトランジスタにより構成される。第1、第2のスイッチ回路43a、43bは、トリガ信号により制御される。また、可変抵抗回路43cは、例えば複数の拡散抵抗又はポリシリコン抵抗により構成されている。   FIG. 11 shows an example of the excitation circuit 43. In FIG. 11, a first switch circuit 43a, a second switch circuit 43b, and a variable resistance circuit 43c are connected between a node to which a power supply voltage Vdd is supplied and the ground. The first switch circuit 43a is configured by a pMOS transistor (not shown), for example, and the second switch circuit 43b is configured by an nMOS transistor (not shown), for example. The first and second switch circuits 43a and 43b are controlled by a trigger signal. Further, the variable resistance circuit 43c is configured by, for example, a plurality of diffusion resistors or polysilicon resistors.

尚、第1、第2のスイッチ回路43a、43bは、pMOSトランジスタ、及びnMOSトランジスタに限定されるものではなく、例えばpMOSトランジスタとnMOSトランジスタが並列接続され、これらトランジスタが同時にオン、オフされるトランスファーゲートを用いることも可能である。この場合、第1のスイッチ回路43aに供給されるトリガ信号は、図示せぬインバータ回路により反転される。   The first and second switch circuits 43a and 43b are not limited to pMOS transistors and nMOS transistors. For example, a pMOS transistor and an nMOS transistor are connected in parallel, and these transistors are simultaneously turned on and off. It is also possible to use a gate. In this case, the trigger signal supplied to the first switch circuit 43a is inverted by an inverter circuit (not shown).

第1、第2のスイッチ回路43a、43bの接続ノードNcと接地間には可変容量回路43eが接続されている。この可変容量回路43eは、例えば複数のMOSキャパシタにより構成されている。   A variable capacitance circuit 43e is connected between the connection node Nc of the first and second switch circuits 43a and 43b and the ground. The variable capacitance circuit 43e is composed of, for example, a plurality of MOS capacitors.

さらに、第1、第2のスイッチ回路43a、43bの接続ノードNcには、電源電圧Vddが供給された電圧制御発振回路43fが接続されている。この電圧制御発振回路43fは、接続ノードNcの電圧に応じた周波数の励振信号を出力する。   Further, a voltage controlled oscillation circuit 43f to which the power supply voltage Vdd is supplied is connected to the connection node Nc of the first and second switch circuits 43a and 43b. The voltage controlled oscillation circuit 43f outputs an excitation signal having a frequency corresponding to the voltage of the connection node Nc.

可変抵抗回路43c及び可変容量回路43eは、所謂積分回路を構成し、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値は、プロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号に基づき変化される。プロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号は、判定回路43gに供給される。   The variable resistance circuit 43c and the variable capacitance circuit 43e constitute a so-called integration circuit, and the resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e are the output signal of the process condition setting unit 21 and the specification information setting unit. 44 based on the output signal. The output signal of the process condition setting unit 21 and the output signal of the specification information setting unit 44 are supplied to the determination circuit 43g.

判定回路43gは、プロセス条件とスペック情報に対応して、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を設定するための信号を出力する図示せぬロジック回路により構成されている。すなわち、このロジック回路は、プロセス条件とスペック情報のそれぞれに対応して、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を出力する所謂テーブルを構成している。判定回路43gの出力信号は、選択信号生成器43hに供給される。   The determination circuit 43g is configured by a logic circuit (not shown) that outputs a signal for setting the resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e in accordance with the process conditions and the specification information. . That is, this logic circuit constitutes a so-called table that outputs the resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e corresponding to each of the process condition and the specification information. The output signal of the determination circuit 43g is supplied to the selection signal generator 43h.

選択信号生成器43hは、判定回路43gの出力信号に基づき、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を設定する例えば8ビットの信号を生成し、可変抵抗回路43c、及び可変容量回路43eに供給する。これにより、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値が変更される。   The selection signal generator 43h generates, for example, an 8-bit signal for setting the resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e based on the output signal of the determination circuit 43g, and the variable resistance circuit 43c, This is supplied to the variable capacitance circuit 43e. As a result, the resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e are changed.

上記構成において、図10、図11の動作について説明する。ここで、第1のスイッチ回路43aは、pMOSトランジスタにより構成され、第2のスイッチ回路43bは、nMOSトランジスタにより構成されているものとする。   In the above configuration, the operations of FIGS. 10 and 11 will be described. Here, it is assumed that the first switch circuit 43a is configured by a pMOS transistor, and the second switch circuit 43b is configured by an nMOS transistor.

可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値は、プロセス条件設定部21、及びスペック情報設定部44の出力信号に基づき、判定回路43g、選択信号生成器43hにより、予め設定されている。   The resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e are set in advance by the determination circuit 43g and the selection signal generator 43h based on the output signals of the process condition setting unit 21 and the specification information setting unit 44. ing.

発振回路11の起動時、トリガ信号は、図11に実線で示すように、例えばローレベルとされている。このため、電源電圧Vddが供給された状態において、第1のスイッチ回路43aがオン状態、第2のスイッチ回路43bがオフ状態とされ、可変容量回路43eが接続された接続ノードNcは、電源電圧Vddに充電されている。電圧制御発振回路43fは、接続ノードNcの電圧Vddに対応して、発振回路41の固有の発振周波数fcより高い周波数の信号を出力する。   When the oscillation circuit 11 is activated, the trigger signal is set to, for example, a low level as shown by a solid line in FIG. Therefore, in a state where the power supply voltage Vdd is supplied, the connection node Nc to which the first switch circuit 43a is turned on, the second switch circuit 43b is turned off, and the variable capacitance circuit 43e is connected is connected to the power supply voltage Vdd. It is charged to Vdd. The voltage controlled oscillation circuit 43f outputs a signal having a frequency higher than the specific oscillation frequency fc of the oscillation circuit 41 corresponding to the voltage Vdd of the connection node Nc.

この状態において、トリガ信号がローレベルからハイレベルとなると、第1のスイッチ回路43aがオフ状態、第2のスイッチ回路43bがオン状態となり、可変容量回路43eの電荷は第2のスイッチ回路43b、及び可変抵抗回路43cを介して放電される。このため、接続ノードNcの電圧は、Vddから次第に低下する。これに伴い、電圧制御発振回路43fの発振周波数も次第に低下される。   In this state, when the trigger signal is changed from the low level to the high level, the first switch circuit 43a is turned off, the second switch circuit 43b is turned on, and the charge of the variable capacitance circuit 43e is changed to the second switch circuit 43b, And it discharges via the variable resistance circuit 43c. For this reason, the voltage of the connection node Nc gradually decreases from Vdd. Along with this, the oscillation frequency of the voltage controlled oscillation circuit 43f is also gradually lowered.

前述したように、電圧制御発振回路43fの発振周波数は、発振回路41の発振周波数fcを含んでいる。このため、発振回路41は、励振信号の周波数がfcとなった時点において、起動される。したがって、発振回路41は、励振回路43の出力信号が一度スイープすることにより、起動することができる。   As described above, the oscillation frequency of the voltage controlled oscillation circuit 43f includes the oscillation frequency fc of the oscillation circuit 41. For this reason, the oscillation circuit 41 is activated when the frequency of the excitation signal becomes fc. Therefore, the oscillation circuit 41 can be activated by once sweeping the output signal of the excitation circuit 43.

尚、励振回路43は、トリガ信号を供給後、積分回路に設定された時定数により定められた一定時間を経過した後、停止される。すなわち、励振回路43は、出力信号が一度スイープした後、停止される。   It should be noted that the excitation circuit 43 is stopped after a fixed time determined by the time constant set in the integration circuit has elapsed after supplying the trigger signal. That is, the excitation circuit 43 is stopped after the output signal sweeps once.

尚、上記説明は、電圧制御発振回路43fの発振周波数が次第に低下する場合について説明した。しかし、これに限定されるものではない。例えばトリガ信号のレベルを反転することにより、電圧制御発振回路43fの発振周波数を次第に増加させることができる。   In the above description, the case where the oscillation frequency of the voltage-controlled oscillation circuit 43f gradually decreases has been described. However, it is not limited to this. For example, by inverting the level of the trigger signal, the oscillation frequency of the voltage controlled oscillation circuit 43f can be gradually increased.

この場合、トリガ信号は、発振回路11の起動時、図11に破線で示すように、ハイレベルに設定される。この状態において、第1のスイッチ回路43aはオフ状態、第2のスイッチ回路43bは、オン状態とされ、可変容量回路43eの電荷は、第2のスイッチ回路43b、及び可変抵抗回路43cを介して放電される。このため、接続ノードNcは、接地レベルであり、電圧制御発振回路43fの発振周波数は、発振回路41の固有の発振周波数fcより低い状態とされている。   In this case, the trigger signal is set to a high level as shown by a broken line in FIG. In this state, the first switch circuit 43a is turned off, the second switch circuit 43b is turned on, and the charge of the variable capacitance circuit 43e is passed through the second switch circuit 43b and the variable resistance circuit 43c. Discharged. For this reason, the connection node Nc is at the ground level, and the oscillation frequency of the voltage controlled oscillation circuit 43 f is lower than the inherent oscillation frequency fc of the oscillation circuit 41.

この状態において、トリガ信号がハイレベルからローレベルとなると、第1のスイッチ回路43aがオン状態、第2のスイッチ回路43bがオフ状態となり、可変容量回路43eが充電される。このため、接続ノードNcの電圧が徐々に上昇する。これに伴い、電圧制御発振回路43fの発振周波数が次第に高くなる。   In this state, when the trigger signal is changed from the high level to the low level, the first switch circuit 43a is turned on, the second switch circuit 43b is turned off, and the variable capacitance circuit 43e is charged. For this reason, the voltage of the connection node Nc gradually increases. As a result, the oscillation frequency of the voltage controlled oscillation circuit 43f gradually increases.

図12は、励振回路43から出力される励振信号の一例を示している。図12(a)に示すように、励振回路43は、前述したように、共振器12の発振周波数fcを含み、発振周波数fcの例えば+−10%の範囲の周波数を一度だけスイープする。すなわち、励振回路43は、図12(a)に実線S1で示すように、発振周波数fcより高い周波数の信号から低い周波数に変化する励振信号を発振し、又は図12(a)に実線S2で示すように、発振周波数fcより低い周波数の信号から高い周波数に変化する励振信号を発振する。   FIG. 12 shows an example of an excitation signal output from the excitation circuit 43. As shown in FIG. 12A, as described above, the excitation circuit 43 includes the oscillation frequency fc of the resonator 12 and sweeps the frequency in the range of, for example, + −10% of the oscillation frequency fc only once. That is, the excitation circuit 43 oscillates an excitation signal that changes from a signal having a frequency higher than the oscillation frequency fc to a lower frequency, as indicated by a solid line S1 in FIG. 12A, or a solid line S2 in FIG. As shown, an excitation signal that changes from a signal having a frequency lower than the oscillation frequency fc to a higher frequency is oscillated.

さらに、励振回路43は、プロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号に基づき、励振信号の周波数の増加分、又は減少分、すなわち、励振信号の周波数の傾きを図12(a)に破線S1又はS2で示すように制御する。   Further, the excitation circuit 43 shows the increase or decrease of the frequency of the excitation signal, that is, the slope of the frequency of the excitation signal, based on the output signal of the process condition setting unit 21 and the output signal of the specification information setting unit 44. Control is performed as indicated by a broken line S1 or S2 in FIG.

具体的には、例えばスペック情報が幅広い温度条件で確実な動作を要求される車載用半導体装置を示す場合、励振信号の周波数の傾きが大きくされる。このため、発振回路41は、確実に発振することができる。   Specifically, for example, when the spec information indicates a vehicle-mounted semiconductor device that requires a reliable operation under a wide range of temperature conditions, the slope of the frequency of the excitation signal is increased. For this reason, the oscillation circuit 41 can oscillate reliably.

一方、例えばスペック情報が商用の半導体装置を示す場合、励振信号の周波数の傾きが小さくされる。このため、励振回路43は、発振回路41の固有の発振周波数fcに近い周波数の信号を、励振信号の周波数の傾きが大きい場合に比べて長く出力する。したがって、発振回路41は、高速な発振動作が可能となる。   On the other hand, for example, when the spec information indicates a commercial semiconductor device, the frequency gradient of the excitation signal is reduced. For this reason, the excitation circuit 43 outputs a signal having a frequency close to the inherent oscillation frequency fc of the oscillation circuit 41 longer than when the frequency gradient of the excitation signal is large. Therefore, the oscillation circuit 41 can perform a high-speed oscillation operation.

また、図12(b)に示すように、電源電圧Vddで動作される励振回路43から出力される励振信号の振幅は、図12(c)に示すように、電源電圧VDDで駆動される発振回路41の信号振幅より小さい。しかも、励振回路43は、発振回路41の起動時にのみ動作するため、励振回路43の消費電力は極僅かである。したがって、大きな省電力効果を得ることが可能である。   Also, as shown in FIG. 12B, the amplitude of the excitation signal output from the excitation circuit 43 operated by the power supply voltage Vdd is the oscillation driven by the power supply voltage VDD as shown in FIG. It is smaller than the signal amplitude of the circuit 41. Moreover, since the excitation circuit 43 operates only when the oscillation circuit 41 is activated, the power consumption of the excitation circuit 43 is very small. Therefore, a large power saving effect can be obtained.

上記第3の実施形態によれば、励振回路43は、プロセス条件設定部21、及びスペック情報設定部44の出力信号に基づき、共振器12の発振周波数fcを含み、この発振周波数fcより低い周波数の信号から高い周波数の信号、又は発振周波数fcより高い周波数の信号から低い周波数の信号を発振し、さらに、励振信号の周波数の傾きを変化可能としている。このため、プロセス条件が変化した場合や、スペック情報が変更された場合においても、確実、且つ高速に発振回路41を起動させることが可能である。   According to the third embodiment, the excitation circuit 43 includes the oscillation frequency fc of the resonator 12 based on the output signals of the process condition setting unit 21 and the specification information setting unit 44, and a frequency lower than the oscillation frequency fc. A high frequency signal is generated from the above signal or a low frequency signal is oscillated from a signal higher than the oscillation frequency fc, and the frequency gradient of the excitation signal can be changed. For this reason, even when the process condition changes or when the specification information is changed, it is possible to start the oscillation circuit 41 reliably and at high speed.

また、励振回路43は、発振回路41の電源電圧VDDより低い電源電圧Vddにより駆動されている。このため、励振回路43から出力される小振幅の励振信号によって、発振回路41を起動することが可能である。したがって、発振回路41の起動時の消費電力を低減することが可能である。   The excitation circuit 43 is driven by a power supply voltage Vdd lower than the power supply voltage VDD of the oscillation circuit 41. For this reason, the oscillation circuit 41 can be activated by a small amplitude excitation signal output from the excitation circuit 43. Therefore, it is possible to reduce the power consumption when starting up the oscillation circuit 41.

さらに、発振回路41が起動された後、速やかに励振回路43は、停止するため、定常時の消費電力も削減することが可能である。   Furthermore, since the excitation circuit 43 is stopped immediately after the oscillation circuit 41 is activated, it is possible to reduce the power consumption in the steady state.

図13は、第3の実施形態に示す発振回路41と励振回路43を用いた場合のシミュレーション結果を示すものである。本実施形態の場合、励振回路43から発振回路41に励振信号を供給することにより、約150μsで発振回路41を起動することができた。これに対して、励振回路43を用いない場合、発振回路41を起動するのに約700μsを要していた。このように、第3の実施形態は、起動時間を格段に短縮することができるため、消費電力を削減することが可能である。   FIG. 13 shows a simulation result when the oscillation circuit 41 and the excitation circuit 43 shown in the third embodiment are used. In the present embodiment, the oscillation circuit 41 can be started in about 150 μs by supplying the excitation signal from the excitation circuit 43 to the oscillation circuit 41. On the other hand, when the excitation circuit 43 is not used, it takes about 700 μs to start the oscillation circuit 41. As described above, according to the third embodiment, the startup time can be remarkably shortened, so that power consumption can be reduced.

尚、上記第3の実施形態では、プロセス条件、及び仕様条件に基づき、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を変化させた。しかし、これに限定されるものではなく、第1、第2の実施形態と同様に、温度センサや電圧センサの出力信号を用いて可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を設定することも可能である。   In the third embodiment, the resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e are changed based on the process conditions and the specification conditions. However, the present invention is not limited to this, and similarly to the first and second embodiments, the resistance value of the variable resistance circuit 43c and the capacitance value of the variable capacitance circuit 43e using the output signals of the temperature sensor and the voltage sensor. Can also be set.

その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   In addition, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

11、31、41…発振回路、12…共振器、17、37…可変増幅回路、18…制御部、17_0〜17_n、37_0〜37_n…増幅回路、19…温度センサ、20…電圧センサ、21…プロセス条件設定部、43…励振回路、44…スペック情報設定部   DESCRIPTION OF SYMBOLS 11, 31, 41 ... Oscillator circuit, 12 ... Resonator, 17, 37 ... Variable amplifier circuit, 18 ... Control part, 17_0-17_n, 37_0-37_n ... Amplifier circuit, 19 ... Temperature sensor, 20 ... Voltage sensor, 21 ... Process condition setting unit, 43 ... excitation circuit, 44 ... spec information setting unit

Claims (9)

共振器と、
前記共振器に接続された負性抵抗回路と、を具備し、
前記負性抵抗回路は、
前記共振器に接続された容量と、
前記共振器に接続された抵抗と、
前記共振器に接続され、第1のサイズを有する少なくとも1つのトランジスタを含む少なくとも1つの第1の増幅回路と、
前記共振器に接続され、前記第1のサイズ以下の第2のサイズを有する少なくとも1つのトランジスタを含む第2の増幅回路と、を含み、
起動時に少なくとも動作環境、及びプロセス条件の1つに基づき、少なくとも前記第1の増幅回路を動作させ、起動後、前記第2の増幅回路のみを動作させる制御部と
を具備することを特徴とする発振回路。
A resonator,
A negative resistance circuit connected to the resonator,
The negative resistance circuit is:
A capacitor connected to the resonator;
A resistor connected to the resonator;
At least one first amplifier circuit including at least one transistor connected to the resonator and having a first size;
A second amplifying circuit connected to the resonator and including at least one transistor having a second size equal to or smaller than the first size;
A controller that operates at least the first amplifier circuit based on at least one of an operating environment and a process condition at the time of start-up, and operates only the second amplifier circuit after the start-up. Oscillator circuit.
共振器と、
前記共振器に接続された負性抵抗回路と、を具備し、
前記負性抵抗回路は、
前記共振器に接続された容量と、
前記共振器に接続された抵抗と、
前記共振器に接続され、第1のサイズを有する少なくとも1つのトランジスタを含む第1の増幅回路と、
前記共振器に接続され、前記第1のサイズ以下の第2のサイズを有する少なくとも1つのトランジスタを含む第2の増幅回路と、
前記第1、第2の増幅回路に接続された電流源と、を含み、
起動時に少なくとも動作環境、及びプロセス条件の1つに基づき、少なくとも前記第1の駆動回路を動作させ、起動後、前記第2の駆動回路のみを動作させる制御部と
を具備することを特徴とする発振回路。
A resonator,
A negative resistance circuit connected to the resonator,
The negative resistance circuit is:
A capacitor connected to the resonator;
A resistor connected to the resonator;
A first amplifier circuit connected to the resonator and including at least one transistor having a first size;
A second amplifier circuit including at least one transistor connected to the resonator and having a second size less than or equal to the first size;
A current source connected to the first and second amplifier circuits,
A controller that operates at least the first drive circuit based on at least one of an operating environment and a process condition at the time of start-up, and operates only the second drive circuit after the start-up. Oscillator circuit.
前記第1の増幅回路は、第1のチャネル幅の第1のトランジスタを含み、前記第2の増幅回路は、第1のチャネル幅より狭い第2のチャネル幅の第2のトランジスタを含むことを特徴とする請求項1又は2に記載の発振回路。   The first amplifier circuit includes a first transistor having a first channel width, and the second amplifier circuit includes a second transistor having a second channel width that is narrower than the first channel width. The oscillation circuit according to claim 1 or 2, characterized in that: 前記第1の増幅回路は、第1のトランスコンダクタンスを有する第3のトランジスタを有し、前記第2の増幅回路は、前記第1のトランスコンダクタンスより小さい第2のトランスコンダクタンスの第4のトランジスタを有することを特徴とする請求項1又は2に記載の発振回路。   The first amplifier circuit includes a third transistor having a first transconductance, and the second amplifier circuit includes a fourth transistor having a second transconductance smaller than the first transconductance. The oscillation circuit according to claim 1, wherein the oscillation circuit is provided. 前記制御部は、前記発振回路の出力信号の振幅を検知し、前記振幅が所定値に達したとき、前記第2の増幅回路のみを選択することを特徴とする請求項1又は2に記載の発振回路。   3. The control unit according to claim 1, wherein the control unit detects an amplitude of an output signal of the oscillation circuit, and selects only the second amplification circuit when the amplitude reaches a predetermined value. 4. Oscillator circuit. 共振器と、
前記共振器に接続された負性抵抗回路と、を具備する発振回路であって、
前記負性抵抗回路は、
前記共振器に接続された容量と、
前記共振器に接続された抵抗と、
前記共振器に接続された増幅回路と、を含み、
起動時に少なくともプロセス条件、及び仕様に関する情報の1つに基づき、前記共振器の発振周波数を含み周波数が時間経過に伴って変化する励振信号を発生し、前記発振回路に供給する励振回路と
を具備することを特徴とする発振回路。
A resonator,
An oscillation circuit comprising a negative resistance circuit connected to the resonator,
The negative resistance circuit is:
A capacitor connected to the resonator;
A resistor connected to the resonator;
An amplification circuit connected to the resonator, and
An excitation circuit that generates an excitation signal that includes the oscillation frequency of the resonator and changes in frequency with time based on at least one of process information and specification information at the time of start-up, and supplies the excitation signal to the oscillation circuit. An oscillation circuit characterized by:
前記発振回路は、第1の電圧で駆動され、前記励振回路は、前記第1の電圧より低い第2の電圧で駆動されることを特徴とする請求項6記載の発振回路。   The oscillation circuit according to claim 6, wherein the oscillation circuit is driven with a first voltage, and the excitation circuit is driven with a second voltage lower than the first voltage. 前記励振回路は、前記共振器の発振周波数を含み、前記発振周波数より低い周波数から高い周波数、又は前記発振周波数より高い周波数から低い周波数へ一度スイープすることを特徴とする請求項7記載の発振回路。   The oscillation circuit according to claim 7, wherein the excitation circuit includes an oscillation frequency of the resonator and sweeps once from a frequency lower than the oscillation frequency to a higher frequency, or from a frequency higher than the oscillation frequency to a lower frequency. . 前記励振回路から出力される信号の周波数の増加率又は減少率は、前記少なくともプロセス条件、及び仕様に関する情報の1つに基づき変化されることを特徴とする請求項8記載の発振回路。   9. The oscillation circuit according to claim 8, wherein an increase rate or a decrease rate of a frequency of a signal output from the excitation circuit is changed based on at least one of the information regarding the process condition and the specification.
JP2014102428A 2014-05-16 2014-05-16 Oscillator circuit Active JP6081404B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014102428A JP6081404B2 (en) 2014-05-16 2014-05-16 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014102428A JP6081404B2 (en) 2014-05-16 2014-05-16 Oscillator circuit

Publications (2)

Publication Number Publication Date
JP2015220584A true JP2015220584A (en) 2015-12-07
JP6081404B2 JP6081404B2 (en) 2017-02-15

Family

ID=54779652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014102428A Active JP6081404B2 (en) 2014-05-16 2014-05-16 Oscillator circuit

Country Status (1)

Country Link
JP (1) JP6081404B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141224A (en) * 2019-02-27 2020-09-03 ローム株式会社 Semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55104107A (en) * 1979-02-05 1980-08-09 Toshiba Corp Oscillation control circuit
JPS6382108A (en) * 1986-09-26 1988-04-12 Nec Corp Semiconductor integrated circuit for oscillation circuit
JPH02179104A (en) * 1988-12-29 1990-07-12 Nec Corp Cmos crystal oscillation circuit
JPH08307154A (en) * 1995-04-28 1996-11-22 Lg Semicon Co Ltd Oscillation circuit
JP2002135052A (en) * 2000-10-20 2002-05-10 Matsushita Electric Ind Co Ltd Crystal oscillator and method for controlling the same
JP2005045695A (en) * 2003-07-25 2005-02-17 Rohm Co Ltd Oscillation circuit and electronic apparatus provided with semiconductor integrated device with clock function including the same
JP2009105504A (en) * 2007-10-19 2009-05-14 Denso Corp Oscillation circuit
JP2009290380A (en) * 2008-05-27 2009-12-10 Kyocera Kinseki Corp Oscillator
JP2013207363A (en) * 2012-03-27 2013-10-07 Seiko Epson Corp Circuit device, oscillation device and electronic apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55104107A (en) * 1979-02-05 1980-08-09 Toshiba Corp Oscillation control circuit
JPS6382108A (en) * 1986-09-26 1988-04-12 Nec Corp Semiconductor integrated circuit for oscillation circuit
JPH02179104A (en) * 1988-12-29 1990-07-12 Nec Corp Cmos crystal oscillation circuit
JPH08307154A (en) * 1995-04-28 1996-11-22 Lg Semicon Co Ltd Oscillation circuit
JP2002135052A (en) * 2000-10-20 2002-05-10 Matsushita Electric Ind Co Ltd Crystal oscillator and method for controlling the same
JP2005045695A (en) * 2003-07-25 2005-02-17 Rohm Co Ltd Oscillation circuit and electronic apparatus provided with semiconductor integrated device with clock function including the same
JP2009105504A (en) * 2007-10-19 2009-05-14 Denso Corp Oscillation circuit
JP2009290380A (en) * 2008-05-27 2009-12-10 Kyocera Kinseki Corp Oscillator
JP2013207363A (en) * 2012-03-27 2013-10-07 Seiko Epson Corp Circuit device, oscillation device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141224A (en) * 2019-02-27 2020-09-03 ローム株式会社 Semiconductor device
JP7304712B2 (en) 2019-02-27 2023-07-07 ローム株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP6081404B2 (en) 2017-02-15

Similar Documents

Publication Publication Date Title
US6563391B1 (en) Precision crystal oscillator circuit used in microcontroller
JP2006129459A (en) Oscillator starting control circuit
JP2010087571A (en) Oscillation circuit and method of controlling the same
US6480071B1 (en) Piezoelectric oscillator and electronic device
JP2009105611A (en) Oscillation circuit and oscillator
US9634608B2 (en) Crystal oscillation circuit and electronic timepiece
JP6081404B2 (en) Oscillator circuit
US20080136541A1 (en) Oscillator circuit
JP6349097B2 (en) Input signal amplifier
JP2006295362A (en) Applied voltage control circuit for voltage controlled oscillator circuit
JP4259241B2 (en) Oscillation circuit and semiconductor integrated circuit
JP6544919B2 (en) Semiconductor device and oscillation method of semiconductor device
KR101834860B1 (en) Low current crystal oscillator having fast start-up
JP3255581B2 (en) Oscillator circuit
JP2006287765A (en) Crystal oscillator circuit
JP2014155184A (en) Integrated circuit for oscillation
JP2013150033A (en) Voltage controlled oscillator
JP6312022B2 (en) Oscillation detection circuit and oscillation circuit
JP6320048B2 (en) Oscillator circuit
JP4852969B2 (en) Oscillator circuit
JP2004221632A (en) Oscillation circuit
JP5533051B2 (en) Oscillator with signal generator
JP4719077B2 (en) Semiconductor device
JP2008098776A (en) Pulse generating circuit
CN112241190A (en) Medium-high frequency crystal driving circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170118

R151 Written notification of patent or utility model registration

Ref document number: 6081404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151