JP2015220584A - Oscillation circuit - Google Patents
Oscillation circuit Download PDFInfo
- Publication number
- JP2015220584A JP2015220584A JP2014102428A JP2014102428A JP2015220584A JP 2015220584 A JP2015220584 A JP 2015220584A JP 2014102428 A JP2014102428 A JP 2014102428A JP 2014102428 A JP2014102428 A JP 2014102428A JP 2015220584 A JP2015220584 A JP 2015220584A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resonator
- oscillation
- transistor
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明の実施形態は、例えば半導体装置などに適用される発振回路に関する。 Embodiments described herein relate generally to an oscillation circuit applied to, for example, a semiconductor device.
例えば無線センサノード(端末装置)の無線送受信機や、車載用の半導体装置に適用される発振回路は、低消費電力化のため、間欠動作を行っている。また、マイクロプロセッサのクロック信号を生成する発振回路も低消費電力化が図られている。この種の発振回路は、例えば水晶振動子のような共振器を含んでいるが、この共振器は起動時間が長く、無線送受信機を高速に起動することが困難であった。 For example, a wireless transmitter / receiver of a wireless sensor node (terminal device) and an oscillation circuit applied to an in-vehicle semiconductor device perform intermittent operation to reduce power consumption. In addition, an oscillation circuit that generates a clock signal for the microprocessor also achieves low power consumption. Although this type of oscillation circuit includes a resonator such as a crystal resonator, for example, this resonator has a long activation time, and it is difficult to activate the wireless transceiver at high speed.
水晶振動子を用いた発振回路において、起動時間を短縮する技術が開発されている(例えば特許文献1参照)。また、起動時に励振信号を生成し、この励振信号を用いて起動時間を短縮する技術が開発されている(例えば特許文献2参照)。 In an oscillation circuit using a crystal resonator, a technique for shortening the startup time has been developed (see, for example, Patent Document 1). Further, a technique has been developed in which an excitation signal is generated at the time of activation, and the activation time is shortened using the excitation signal (see, for example, Patent Document 2).
本実施形態は、動作環境の変化や製造プロセスのばらつき、或いは製品の仕様に拘らず、低消費電力で高速な起動が可能な発振回路を提供しようとするものである。 The present embodiment is intended to provide an oscillation circuit capable of starting at high speed with low power consumption regardless of changes in the operating environment, manufacturing process variations, or product specifications.
本実施形態の発振回路は、共振器と、前記共振器に接続された負性抵抗回路と、を具備し、前記負性抵抗回路は、前記共振器に接続された抵抗及び容量と、前記共振器に接続され、前記第1のサイズを有する少なくとも1つのトランジスタを含む少なくとも1つの第1の増幅回路と、前記共振器に接続され、前記第1のサイズ以下の第2のサイズを有する少なくとも1つのトランジスタを含む第2の増幅回路と、を含み、起動時に少なくとも動作環境、及びプロセス条件の1つに基づき、少なくとも前記第1の増幅回路を動作させ、起動後、前記第2の増幅回路のみを動作させる制御部とを具備する。 The oscillation circuit of the present embodiment includes a resonator and a negative resistance circuit connected to the resonator. The negative resistance circuit includes a resistor and a capacitor connected to the resonator, and the resonance. At least one first amplifier circuit including at least one transistor having the first size and connected to the resonator, and at least one having a second size less than the first size and connected to the resonator A second amplifying circuit including two transistors, and at least the first amplifying circuit is operated based on at least one of an operating environment and a process condition at the time of starting, and only the second amplifying circuit after starting And a control unit for operating.
以下、実施の形態について、図面を参照して説明する。各図面において、同一部分には同一符号を付している。 Hereinafter, embodiments will be described with reference to the drawings. In the drawings, the same parts are denoted by the same reference numerals.
(第1の実施形態)
図1は、第1の実施形態に係る発振回路11を概略的に示している。この発振回路11は、共振器12として、例えば水晶振動子を用いている。しかし、水晶振動子に限定されるものではない。共振器12の一端は、キャパシタ13を介して接地され、他端は、キャパシタ14を介して接地されている。共振器12の一端及び他端間には、固定抵抗により構成された帰還抵抗15と、可変増幅回路17とが接続されている。これらキャパシタ13、14、抵抗15、可変増幅回路17は、負性抵抗回路を構成している。
(First embodiment)
FIG. 1 schematically shows an
可変増幅回路17は、共振器12の両端間に並列接続された複数の増幅回路17_0、17_1〜17_nにより構成されている。増幅回路17_0、17_1〜17_nは、それぞれ例えば1つ以上のトランジスタにより構成されている。第1の実施形態において、増幅回路17_0、17_1〜17_nは、それぞれ主として例えばCMOSインバータ回路により構成されている。このCMOSインバータ回路は、例えばpチャネルMOSトランジスタ(以下、pMOSトランジスタと称す)P1と、nチャネルMOSトランジスタ(以下、nMOSトランジスタと称す)N1により構成されている。
The
増幅回路17_0、17_1〜17_nは、後述する定常動作時の消費電流を考慮して、例えば増幅回路17_0を構成するpMOSトランジスタP1及びnMOSトランジスタN1のサイズが、増幅回路17_1〜17_nを構成するpMOSトランジスタP1及びnMOSトランジスタN1のサイズより小さく設定されている。ここで、トランジスタのサイズとは、例えばトランジスタのチャネル幅を意味している。 The amplifier circuits 17_0 and 17_1 to 17_n take into account current consumption during a steady operation described later, for example, the sizes of the pMOS transistor P1 and the nMOS transistor N1 constituting the amplifier circuit 17_0 are pMOS transistors constituting the amplifier circuits 17_1 to 17_n. It is set smaller than the size of P1 and nMOS transistor N1. Here, the size of the transistor means, for example, the channel width of the transistor.
また、換言すると、増幅回路17_1〜17_nのトランスコンダクタンスgmは、増幅回路17_0のトランスコンダクタンスgmより大きく設定されている。 In other words, the transconductance gm of the amplifier circuits 17_1 to 17_n is set larger than the transconductance gm of the amplifier circuit 17_0.
しかし、これに限らず、増幅回路17_0、17_1〜17_nのCMOSインバータ回路を構成するpMOSトランジスタP1を、例えば互いに同一サイズとし、nMOSトランジスタN1も、例えば互いに同一サイズとしてもよい。すなわち、増幅回路17_0、17_1〜17_nのトランスコンダクタンスgmを揃えてもよい。 However, the present invention is not limited to this, and the pMOS transistors P1 constituting the CMOS inverter circuits of the amplifier circuits 17_0 and 17_1 to 17_n may have the same size, for example, and the nMOS transistors N1 may have the same size, for example. That is, the transconductances gm of the amplifier circuits 17_0 and 17_1 to 17_n may be made uniform.
増幅回路17_0、17_1〜17_nは、制御部18に接続されている。制御部18は、温度、電源電圧などの動作環境や、半導体装置が製造される際のプロセス条件に基づき、増幅回路17_0、17_1〜17_nを制御する。このため、制御部18には、例えば温度センサ19、電圧センサ20、プロセス条件設定部21の出力信号が供給されている。
The amplifier circuits 17_0 and 17_1 to 17_n are connected to the
温度センサ19は、発振回路11が搭載された例えば図示せぬ半導体チップの温度を検知する。電圧センサ20は、発振回路11が搭載された例えば半導体チップの電源電圧を検知する。プロセス条件設定部21は、発振回路11が搭載された例えば半導体チップの製造プロセスのばらつきに関する情報を保持する例えばメモリであり、このメモリには、例えば半導体チップの製造時に検査されたプロセスばらつきに関する情報が記憶されている。
The
制御部18は、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号に基づき、増幅回路17_0、17_1〜17_nを選択的に制御する。このように増幅回路17_0、17_1〜17_nが選択的に駆動されることにより、可変増幅回路17のトランジスタのサイズ(又はgm)が変化され、可変増幅回路17、抵抗15、キャパシタ13、14により構成される負性抵抗(増幅度)が変化される。
The
さらに、制御部18は、発振回路11の出力信号に基づき、発振回路11の信号振幅を検出し、信号振幅が規定値に達した場合、増幅回路17を定常状態のトランジスタのサイズに変更する。
Further, the
図2は、増幅回路17_0、17_1〜17_n及び制御部18の具体例を示すものである。増幅回路17_0、17_1〜17_nは、それぞれ例えばスリーステート増幅器により構成されている。増幅回路17_0、17_1〜17_nは、同一構成であるため、増幅回路17_0についてのみ説明する。
FIG. 2 shows specific examples of the amplifier circuits 17_0 and 17_1 to 17_n and the
増幅回路17_0において、pMOSトランジスタP1と電源VDDが供給されるノードとの間には、pMOSトランジスタP2が接続され、nMOSトランジスタN1と接地間には、nMOSトランジスタN2が接続されている。pMOSトランジスタP2のゲート電極は、インバータ回路I1の出力端に接続されている。インバータ回路I1の入力端とnMOSトランジスタN2のゲート電極は、制御部18の1つの出力端に接続されている。
In the amplifier circuit 17_0, a pMOS transistor P2 is connected between the pMOS transistor P1 and a node to which the power supply VDD is supplied, and an nMOS transistor N2 is connected between the nMOS transistor N1 and the ground. The gate electrode of the pMOS transistor P2 is connected to the output terminal of the inverter circuit I1. The input terminal of the inverter circuit I1 and the gate electrode of the nMOS transistor N2 are connected to one output terminal of the
制御部18は、例えば振幅検出器18a、トランジスタサイズ判定器18b、及び選択信号生成器18cにより構成されている。
The
振幅検出器18aは、例えば包絡線検波回路により構成され、発振回路11から出力される信号の振幅を検出する。振幅検出器18aは、検出された信号の振幅が規定の閾値より大きい場合、発振回路11が定常状態に達したものと判断し、トランジスタサイズ判定器18bに例えばハイレベルの信号を供給する。
The
トランジスタサイズ判定器18bには、振幅検出器18aの出力信号、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号が供給されている。
The
トランジスタサイズ判定器18bは、振幅検出器18aの出力信号、温度、電源電圧、及びプロセス条件のばらつきに対応して、可変増幅回路17を構成するトランジスタのサイズを設定するための信号を出力する例えばロジック回路により構成されている。すなわち、このロジック回路は、振幅検出器18aの出力信号、温度、電源電圧、及びプロセス条件のばらつきのそれぞれに対応して、可変増幅回路17を構成するトランジスタのサイズ情報を出力する複数の所謂テーブルを構成している。トランジスタサイズ判定器18bは、振幅検出器18aの出力信号、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号に基づき、最適なトランジスタのサイズを設定するための信号を出力する。トランジスタサイズ判定器18bの出力信号は、選択信号生成器18cに供給される。
The
選択信号生成器18cは、トランジスタサイズ判定器18bの出力信号に基づき、増幅回路17_0、17_1〜17_nを選択するための信号を生成する。具体的には、増幅回路17_0、17_1〜17_nにおいて、“n”が例えば“7”である場合、選択信号生成器18cは、トランジスタサイズ判定器18bの出力信号に基づき、例えば8ビットの信号を出力する。増幅回路17_0、17_1〜17_nは、この8ビットの信号により選択的に動作される。
The
例えば温度センサ19から供給される信号が規定値より大幅に高い場合、トランジスタサイズ判定器18bの出力信号に基づき、選択信号生成器18cは、図3(a)に示すように、例えば増幅回路17_0、17_1〜17_nを、全て選択して駆動させる。この場合、増幅回路17_0、17_1〜17_nを構成するインバータ回路のトランジスタのトータルのサイズは最大となる。このため、負性抵抗回路の負性抵抗(トランスコンダクタンスgmに比例する)は、最大となり、最大のゲインを得ることができる。したがって、発振回路11は、高速な発振動作が可能となる。
For example, when the signal supplied from the
一方、例えば温度センサ19から供給される信号が規定値より低い場合、選択信号生成器18cは、トランジスタサイズ判定器18bの出力信号に基づき、図3(b)に示すように、増幅回路17_0、17_1〜17_nの一部、例えば増幅回路17_0と17_1を選択して駆動させる。この場合、増幅回路17_0、17_1〜17_nを構成するインバータ回路のトランジスタのトータルのサイズは最大値より小さくなる。このため、図3(a)に比べて少ない電力により、高速な発振動作が可能である。
On the other hand, for example, when the signal supplied from the
また、発振回路11の信号の振幅が規定の閾値に達した場合、振幅検出器18aは、例えばハイレベルの信号をトランジスタサイズ判定器18bに供給する。トランジスタサイズ判定器18bは、この信号に基づき、可変増幅回路17を構成するトランジスタのサイズが最小となる信号を出力する。選択信号生成器18cは、この信号に基づき、例えば増幅回路17_0のみを選択し、動作させる。このため、可変増幅回路17の抵抗値は、最小となり、低消費電力により発振を維持することができる。すなわち、発振回路11の定常動作時、消費電力を低減することが可能である。
Further, when the amplitude of the signal of the
上記説明において、制御部18は、温度センサ19の出力信号に基づき、増幅回路17_0、17_1〜17_nを制御したが、電圧センサ20や、プロセス条件設定部21の出力信号に基づいても同様の制御が行なわれる。
In the above description, the
すなわち、制御部18は、例えば電圧センサ20の出力信号が規定値より低い場合、図3(a)に示すように、増幅回路17_0、17_1〜17_nを、例えば全て選択して駆動させ、電圧センサ20の出力信号が規定値より高い場合、図3(b)に示すように、例えば増幅回路17_0、17_1〜17_nの一部を選択して駆動させる。
That is, for example, when the output signal of the
また、制御部18は、例えばプロセス条件設定部21の出力信号が規定値よりトランジスタの動作が遅い(トランジスタの閾値電圧が高い)ことを示す場合、図3(a)に示すように、増幅回路17_0、17_1〜17_nを、例えば全て選択して駆動させ、出力信号が規定値よりトランジスタの動作が速い(トランジスタの閾値電圧が低い)ことを示す場合、図3(b)に示すように、例えば増幅回路17_0、17_1〜17_nの一部を選択して駆動させる。
Further, for example, when the output signal of the process
このように、制御部18は、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号の少なくとも一部を用いてトランジスタのサイズを最適値に設定し、振幅検出器18aの出力信号に基づき、トランジスタのサイズを最小値に設定する。
As described above, the
図4は、トランジスタのサイズ(チャネル幅)Wと負性抵抗(起動時間)の関係を示している。 FIG. 4 shows the relationship between transistor size (channel width) W and negative resistance (start-up time).
負性抵抗RNQは、次式で近似される。 The negative resistance RNQ is approximated by the following equation.
RNQ=gm/ω2C1C2
ここで、gmは増幅回路17_0、17_1〜17_nのトランスコンダクタンス、ωは角周波数、C1はキャパシタ13のキャパシタンス、C2はキャパシタ14のキャパシタンスである。
R NQ = gm / ω 2 C 1 C 2
Here, gm is the transconductance of the amplifier circuit 17_0,17_1~17_n, ω is the angular frequency, C 1 is the capacitance of the
上式において、第1の実施形態の場合、キャパシタンスC1、C2は、固定値であるため、増幅回路17_0、17_1〜17_nのトランジスタのサイズWを変化させ、gmを変化させることにより、負性抵抗RNQが変化することが分かる。 In the above equation, in the case of the first embodiment, the capacitances C 1 and C 2 are fixed values. Therefore, by changing the size W of the transistors of the amplifier circuits 17_0 and 17_1 to 17_n and changing gm, It can be seen that the resistance RNQ changes.
しかし、図4に示すトランジスタのサイズWと負性抵抗の関係において、負性抵抗は、トランジスタのサイズWの変化に対してピークを有している。このため、トランジスタのサイズWは、負性抵抗との関係において最適値がある。 However, in the relationship between the transistor size W and the negative resistance shown in FIG. 4, the negative resistance has a peak with respect to the change in the transistor size W. Therefore, the transistor size W has an optimum value in relation to the negative resistance.
第1の実施形態は、発振回路11の起動時に、負性抵抗が最大となるよう、トランジスタのサイズWの最大値を設定し、定常時は、消費電力を削減して発振を維持するに必要な最小のトランジスタのサイズWを設定している。
In the first embodiment, when the
図5は、トランジスタのサイズ比と、負性抵抗、及び消費電流の関係を示している。 FIG. 5 shows the relationship between the transistor size ratio, negative resistance, and current consumption.
図5に示すように、発振開始時は、トランジスタのサイズ比が例えば約130、負性抵抗が約300Ω、消費電流が約1.2mAに設定され、定常時は、トランジスタのサイズ比が例えば約10、負性抵抗が約50Ω、消費電流が約0.2mAに設定される。この場合、定常時の消費電流は、起動時の消費電流の約1/6程度に低減される。 As shown in FIG. 5, at the start of oscillation, the transistor size ratio is set to, for example, about 130, the negative resistance is set to about 300Ω, and the current consumption is set to about 1.2 mA. 10. Negative resistance is set to about 50Ω and current consumption is set to about 0.2 mA. In this case, the current consumption during steady state is reduced to about 1/6 of the current consumption during startup.
図6(a)(b)は、図5に示すトランジスタのサイズ比(負性抵抗)に基づき、図1、図2に示す回路をシミュレーションした場合の起動時間を示している。図6(a)に示すように、トランジスタのサイズが小さく、負性抵抗が約50Ωである場合、起動時間は、約1.2msである。また、図6(b)に示すように、トランジスタのサイズが大きく、負性抵抗が約300Ωである場合、起動時間は、約0.2msである。このように、負性抵抗を6倍大きくすることにより、発振回路11の起動時間が1/6に短縮されることが分かる。
FIGS. 6A and 6B show start-up times when the circuits shown in FIGS. 1 and 2 are simulated based on the transistor size ratio (negative resistance) shown in FIG. As shown in FIG. 6A, when the size of the transistor is small and the negative resistance is about 50Ω, the start-up time is about 1.2 ms. Further, as shown in FIG. 6B, when the transistor size is large and the negative resistance is about 300Ω, the startup time is about 0.2 ms. Thus, it can be seen that the start-up time of the
図7は、例えば温度をパラメータとしてトランジスタのサイズと負性抵抗の関係を示している。図7において、Aは温度が比較的低い最良の場合を示し、Bは温度が通常の場合を示し、Cは温度が高く最悪の場合を示している。 FIG. 7 shows the relationship between transistor size and negative resistance, for example, using temperature as a parameter. In FIG. 7, A shows the best case where the temperature is relatively low, B shows the case where the temperature is normal, and C shows the worst case where the temperature is high.
図7に特性Aで示すように、温度が低い場合、トランジスタのサイズ比が、図7に特性B、Cで示す場合に比べて小さい状態で、負性抵抗をほぼ300Ωに設定することができる。このため、少ない電力で高速な発振が可能であることが分かる。 As shown by the characteristic A in FIG. 7, when the temperature is low, the negative resistance can be set to about 300Ω in a state where the size ratio of the transistor is smaller than the case shown by the characteristics B and C in FIG. . For this reason, it turns out that high-speed oscillation is possible with little electric power.
また、図7にCで示すように、温度が高い場合、トランジスタのサイズ比が、図7にA、Bで示す場合に比べて大きな状態で、負性抵抗をほぼ300Ωに設定することができる。このため、発振回路を起動するために、図7にAで示す特性に比べて大きな電力が必要となることが分かる。 Further, as shown by C in FIG. 7, when the temperature is high, the negative resistance can be set to about 300Ω in a state where the size ratio of the transistors is larger than in the cases shown by A and B in FIG. . For this reason, it can be seen that a larger amount of electric power than the characteristic indicated by A in FIG. 7 is required to start the oscillation circuit.
上記第1の実施形態によれば、制御部18は、発振回路11の起動時に、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号の少なくとも一部を用いて、増幅回路17_0、17_1〜17_nを選択的に動作させ、トータルのチャネル幅を変化させている。このため、温度や電源電圧としての動作環境、或いはプロセス条件のばらつきに影響を受けることなく、最適な負性抵抗を設定することができ、高速に発振回路11を起動させることができる。
According to the first embodiment, the
しかも、温度や電源電圧、或いはプロセス条件のばらつきに基づき増幅回路17_0、17_1〜17_nのトータルのチャネル幅を変化させているため、過大な消費電力を必要とせず、低消費電力により発振回路11を起動させることができる。
In addition, since the total channel width of the amplifier circuits 17_0 and 17_1 to 17_n is changed based on variations in temperature, power supply voltage, or process conditions, excessive power consumption is not required, and the
さらに、制御部18は、発振回路11の信号振幅が規定値に達した場合、直ちに増幅回路17_0、17_1〜17_nを定常時の構成に変更している。すなわち、制御部18は、起動後、発振回路11が発振を維持するために必要な最低限の回路構成を設定している。このため、定常時の消費電力を削減することが可能である。
Furthermore, when the signal amplitude of the
尚、第1の実施形態において、制御部18は、温度、電圧、プロセス条件に基づいて、増幅回路17_0、17_1〜17_nを選択的に動作させ、トータルのチャネル幅を変化させた。しかし、これに限定されるものではなく、例えば、発振回路11が搭載される半導体装置の用途などの仕様に基づき、トータルのチャネル幅を変化させることも可能である。
In the first embodiment, the
(第2の実施形態)
図8、図9は、第2の実施形態を示すものであり、コルピッツ型発振回路に本実施形態を適用したものである。
(Second Embodiment)
FIG. 8 and FIG. 9 show a second embodiment, in which the present embodiment is applied to a Colpitts type oscillation circuit.
図8に示すコルピッツ型発振回路30において、共振器12の両端間には帰還抵抗32が接続されている。また、共振器12の一端と接地間には、キャパシタ33が接続されている。電源VDDの供給ノードと抵抗32との間に電流源35が接続されている。電流源35と抵抗32の接続ノードと接地間にキャパシタ36が接続されている。さらに、電流源35と抵抗32の接続ノードと接地間に可変増幅回路37が接続されている。
In the Colpitts oscillation circuit 30 shown in FIG. 8, a
この可変増幅回路37は、複数の増幅回路37_0、37_1〜37_nにより構成されている。各増幅回路37_0、37_1〜37_nは、主として例えばnMOSトランジスタN3により構成されている。すなわち、nMOSトランジスタN3の電流通路の一端は、電流源35と接地間に接続され、ゲート電極は、抵抗32とキャパシタ33との接続ノードに接続されている。
The
これら増幅回路37_0、37_1〜37_nは、制御部18により選択的に駆動される。制御部18には、温度センサ19、電圧センサ20、プロセス条件設定部21が接続されている。制御部18は、温度センサ19、電圧センサ20、プロセス条件設定部21の出力信号に基づき、増幅回路37_0、37_1〜37_nを選択的に駆動する。
The amplifier circuits 37_0 and 37_1 to 37_n are selectively driven by the
抵抗32、キャパシタ33、36、及び増幅回路37_0、37_1〜37_nは、負性抵抗回路を構成している。
The
図9は、増幅回路37_0、37_1〜37_nの具体例を示している。増幅回路37_0、37_1〜37_nのそれぞれは同一構成であるため、増幅回路37_0についてのみ説明する。 FIG. 9 shows a specific example of the amplifier circuits 37_0 and 37_1 to 37_n. Since each of the amplifier circuits 37_0 and 37_1 to 37_n has the same configuration, only the amplifier circuit 37_0 will be described.
増幅回路37_0は、スリーステート増幅器により構成されている。すなわち、定電流源35とnMOSトランジスタN3の間には、nMOSトランジスタN4が接続されている。nMOSトランジスタN4のゲート電極は、制御部18の1つの出力端に接続されている。
The amplifier circuit 37_0 is configured by a three-state amplifier. That is, the nMOS transistor N4 is connected between the constant
増幅回路37_0、37_1〜37_nにおいて、“n”が例えば“7”である場合、制御部18は、例えば8ビットの信号を出力する。増幅回路37_0、37_1〜37_nは、この8ビットの信号により選択的に動作される。制御部18は、起動時、温度センサ19、電圧センサ20、及びプロセス条件設定部21の出力信号に基づき、増幅回路37_0、37_1〜37_nを選択的に動作させる。
In the amplifier circuits 37_0 and 37_1 to 37_n, when “n” is, for example, “7”, the
例えば温度センサ19から供給される信号が規定値より高い場合、制御部18は、増幅回路37_0、37_1〜37_nを、例えば全て選択して駆動させる。この場合、増幅回路37_0、37_1〜37_nを構成するトランジスタN3のトータルのサイズは最大となる。このため、負性抵抗回路の負性抵抗(トランスコンダクタンスgmに比例する)は、最大となり、最大のゲインを得ることができる。したがって、発振回路31は、高速な発振動作が可能となる。
For example, when the signal supplied from the
一方、例えば温度センサ19から供給される信号が規定値より低い場合、制御部18は、増幅回路37_0、37_1〜37_nの例えば一部を選択して駆動させる。この場合、増幅回路37_0、37_1〜37_nを構成するトランジスタN3のトータルのサイズは最大値より小さくなる。このため、少ない電力により、高速な発振動作が可能である。
On the other hand, for example, when the signal supplied from the
上記第2の実施形態のコルピッツ型発振回路によっても、起動時に、制御部18により温度、電圧、プロセス条件に基づき、可変増幅回路37を構成するトランジスタN3のトータルのサイズ(トランスコンダクタンスgm)を変化させることにより、高速な発振が可能であり、定常時に消費電力を低減することが可能である。
Also in the Colpitts oscillation circuit of the second embodiment, the
尚、第2の実施形態において、制御部18は、温度、電圧、プロセス条件に基づいて、増幅回路17_0、17_1〜17_nを選択的に動作させ、トータルのチャネル幅を変化させた。しかし、これに限定されるものではなく、第1の実施形態と同様に、例えば発振回路11が搭載される半導体装置の仕様に基づき、トータルのチャネル幅を変化させることも可能である。
In the second embodiment, the
(第3の実施形態)
上記第1、第2の実施形態は、温度、電圧、プロセス条件、或いは仕様に基づき、発振回路11、31のトランジスタのサイズを変えることにより、起動時に高速な発振を可能とし、定常時に低消費電力化を可能とした。
(Third embodiment)
In the first and second embodiments, by changing the size of the transistors of the
これに対して、第3の実施形態は、発振回路に供給する励振信号を例えばプロセス条件や仕様に基づいて変えることにより、発振回路の高速な起動及び低消費電力化を可能としている。 On the other hand, in the third embodiment, the oscillation signal supplied to the oscillation circuit is changed based on, for example, process conditions and specifications, so that the oscillation circuit can be started at a high speed and the power consumption can be reduced.
図10は、第3の実施形態に係る発振回路41を示している。この発振回路41には、発振回路41を起動する励振回路43が接続されている。発振回路41は、例えば電源電圧VDDにより駆動され、励振回路43は、例えば電源電圧VDDより低い電源電圧Vdd(<VDD)により駆動される。
FIG. 10 shows an
発振回路41において、例えば水晶振動子により構成された共振器12の一端と接地間には、キャパシタ13が接続され、他端と接地間には、キャパシタ14が接続されている。共振器12の両端間には、帰還抵抗15が接続されている。さらに、共振器12の両端間には、増幅回路42が接続されている。この増幅回路42は、例えばpMOSトランジスタP1とnMOSトランジスタN1からなるCMOSインバータ回路により構成されている。pMOSトランジスタP1の一端は、電源電圧VDDが供給されるノードに接続され、他端はnMOSトランジスタN1を介して接地されている。pMOSトランジスタP1とnMOSトランジスタN1のゲート電極は、共振器12の一端に接続され、pMOSトランジスタP1とnMOSトランジスタN1のドレインは、共振器12の他端に接続されている。キャパシタ13、14、抵抗15、及び増幅回路42は、負性抵抗回路を構成している。
In the
励振回路43は、発振回路41の起動時に、一定期間周波数が変化する励振信号を発振し、発振回路41に供給する。この励振信号は、共振器12としての例えば水晶振動子の固有の発振周波数fcを含み、この発振周波数fcの例えば+−10%の範囲の周波数を一度スイープする信号である。つまり、励振回路43は、発振周波数fcより高い周波数の信号から低い周波数の信号を発振し、又は発振周波数fcより低い周波数の信号から高い周波数の信号を発振する。
The
さらに、励振回路43には、例えばプロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号が供給されている。スペック情報設定部44は、この発振回路41が搭載される半導体装置の仕様に関する情報(スペック情報)を設定するものであり、半導体装置が例えば車載用の半導体装置であること、又は商用の半導体装置であることなどのスペック情報が設定されている。励振回路43は、プロセス条件設定部21の出力信号、又はスペック情報設定部44から供給されるスペック情報に基づき、励振信号の周波数の変化率、すなわち、周波数の増加率、又は減少率を変化させる。換言すると、励振回路43は、プロセス条件やスペック情報に基づき、周波数の傾きを変化させる。
Further, for example, the output signal of the process
また、励振回路43から出力される励振信号の振幅は、電源電圧Vddにより規定され、電源電圧VDDにより規定される発振回路41から出力される発振信号の振幅より小さい。このため、発振回路41は、励振回路43から出力される小振幅の励振信号により励振される。
The amplitude of the excitation signal output from the
図11は、励振回路43の一例を示している。図11において、電源電圧Vddが供給されるノードと接地間には第1のスイッチ回路43a、第2のスイッチ回路43b、及び可変抵抗回路43cが接続されている。第1のスイッチ回路43aは、例えば図示せぬpMOSトランジスタにより構成され、第2のスイッチ回路43bは、例えば図示せぬnMOSトランジスタにより構成される。第1、第2のスイッチ回路43a、43bは、トリガ信号により制御される。また、可変抵抗回路43cは、例えば複数の拡散抵抗又はポリシリコン抵抗により構成されている。
FIG. 11 shows an example of the
尚、第1、第2のスイッチ回路43a、43bは、pMOSトランジスタ、及びnMOSトランジスタに限定されるものではなく、例えばpMOSトランジスタとnMOSトランジスタが並列接続され、これらトランジスタが同時にオン、オフされるトランスファーゲートを用いることも可能である。この場合、第1のスイッチ回路43aに供給されるトリガ信号は、図示せぬインバータ回路により反転される。
The first and
第1、第2のスイッチ回路43a、43bの接続ノードNcと接地間には可変容量回路43eが接続されている。この可変容量回路43eは、例えば複数のMOSキャパシタにより構成されている。
A variable capacitance circuit 43e is connected between the connection node Nc of the first and
さらに、第1、第2のスイッチ回路43a、43bの接続ノードNcには、電源電圧Vddが供給された電圧制御発振回路43fが接続されている。この電圧制御発振回路43fは、接続ノードNcの電圧に応じた周波数の励振信号を出力する。
Further, a voltage controlled
可変抵抗回路43c及び可変容量回路43eは、所謂積分回路を構成し、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値は、プロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号に基づき変化される。プロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号は、判定回路43gに供給される。
The
判定回路43gは、プロセス条件とスペック情報に対応して、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を設定するための信号を出力する図示せぬロジック回路により構成されている。すなわち、このロジック回路は、プロセス条件とスペック情報のそれぞれに対応して、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を出力する所謂テーブルを構成している。判定回路43gの出力信号は、選択信号生成器43hに供給される。
The determination circuit 43g is configured by a logic circuit (not shown) that outputs a signal for setting the resistance value of the
選択信号生成器43hは、判定回路43gの出力信号に基づき、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を設定する例えば8ビットの信号を生成し、可変抵抗回路43c、及び可変容量回路43eに供給する。これにより、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値が変更される。
The
上記構成において、図10、図11の動作について説明する。ここで、第1のスイッチ回路43aは、pMOSトランジスタにより構成され、第2のスイッチ回路43bは、nMOSトランジスタにより構成されているものとする。
In the above configuration, the operations of FIGS. 10 and 11 will be described. Here, it is assumed that the
可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値は、プロセス条件設定部21、及びスペック情報設定部44の出力信号に基づき、判定回路43g、選択信号生成器43hにより、予め設定されている。
The resistance value of the
発振回路11の起動時、トリガ信号は、図11に実線で示すように、例えばローレベルとされている。このため、電源電圧Vddが供給された状態において、第1のスイッチ回路43aがオン状態、第2のスイッチ回路43bがオフ状態とされ、可変容量回路43eが接続された接続ノードNcは、電源電圧Vddに充電されている。電圧制御発振回路43fは、接続ノードNcの電圧Vddに対応して、発振回路41の固有の発振周波数fcより高い周波数の信号を出力する。
When the
この状態において、トリガ信号がローレベルからハイレベルとなると、第1のスイッチ回路43aがオフ状態、第2のスイッチ回路43bがオン状態となり、可変容量回路43eの電荷は第2のスイッチ回路43b、及び可変抵抗回路43cを介して放電される。このため、接続ノードNcの電圧は、Vddから次第に低下する。これに伴い、電圧制御発振回路43fの発振周波数も次第に低下される。
In this state, when the trigger signal is changed from the low level to the high level, the
前述したように、電圧制御発振回路43fの発振周波数は、発振回路41の発振周波数fcを含んでいる。このため、発振回路41は、励振信号の周波数がfcとなった時点において、起動される。したがって、発振回路41は、励振回路43の出力信号が一度スイープすることにより、起動することができる。
As described above, the oscillation frequency of the voltage controlled
尚、励振回路43は、トリガ信号を供給後、積分回路に設定された時定数により定められた一定時間を経過した後、停止される。すなわち、励振回路43は、出力信号が一度スイープした後、停止される。
It should be noted that the
尚、上記説明は、電圧制御発振回路43fの発振周波数が次第に低下する場合について説明した。しかし、これに限定されるものではない。例えばトリガ信号のレベルを反転することにより、電圧制御発振回路43fの発振周波数を次第に増加させることができる。
In the above description, the case where the oscillation frequency of the voltage-controlled
この場合、トリガ信号は、発振回路11の起動時、図11に破線で示すように、ハイレベルに設定される。この状態において、第1のスイッチ回路43aはオフ状態、第2のスイッチ回路43bは、オン状態とされ、可変容量回路43eの電荷は、第2のスイッチ回路43b、及び可変抵抗回路43cを介して放電される。このため、接続ノードNcは、接地レベルであり、電圧制御発振回路43fの発振周波数は、発振回路41の固有の発振周波数fcより低い状態とされている。
In this case, the trigger signal is set to a high level as shown by a broken line in FIG. In this state, the
この状態において、トリガ信号がハイレベルからローレベルとなると、第1のスイッチ回路43aがオン状態、第2のスイッチ回路43bがオフ状態となり、可変容量回路43eが充電される。このため、接続ノードNcの電圧が徐々に上昇する。これに伴い、電圧制御発振回路43fの発振周波数が次第に高くなる。
In this state, when the trigger signal is changed from the high level to the low level, the
図12は、励振回路43から出力される励振信号の一例を示している。図12(a)に示すように、励振回路43は、前述したように、共振器12の発振周波数fcを含み、発振周波数fcの例えば+−10%の範囲の周波数を一度だけスイープする。すなわち、励振回路43は、図12(a)に実線S1で示すように、発振周波数fcより高い周波数の信号から低い周波数に変化する励振信号を発振し、又は図12(a)に実線S2で示すように、発振周波数fcより低い周波数の信号から高い周波数に変化する励振信号を発振する。
FIG. 12 shows an example of an excitation signal output from the
さらに、励振回路43は、プロセス条件設定部21の出力信号、及びスペック情報設定部44の出力信号に基づき、励振信号の周波数の増加分、又は減少分、すなわち、励振信号の周波数の傾きを図12(a)に破線S1又はS2で示すように制御する。
Further, the
具体的には、例えばスペック情報が幅広い温度条件で確実な動作を要求される車載用半導体装置を示す場合、励振信号の周波数の傾きが大きくされる。このため、発振回路41は、確実に発振することができる。
Specifically, for example, when the spec information indicates a vehicle-mounted semiconductor device that requires a reliable operation under a wide range of temperature conditions, the slope of the frequency of the excitation signal is increased. For this reason, the
一方、例えばスペック情報が商用の半導体装置を示す場合、励振信号の周波数の傾きが小さくされる。このため、励振回路43は、発振回路41の固有の発振周波数fcに近い周波数の信号を、励振信号の周波数の傾きが大きい場合に比べて長く出力する。したがって、発振回路41は、高速な発振動作が可能となる。
On the other hand, for example, when the spec information indicates a commercial semiconductor device, the frequency gradient of the excitation signal is reduced. For this reason, the
また、図12(b)に示すように、電源電圧Vddで動作される励振回路43から出力される励振信号の振幅は、図12(c)に示すように、電源電圧VDDで駆動される発振回路41の信号振幅より小さい。しかも、励振回路43は、発振回路41の起動時にのみ動作するため、励振回路43の消費電力は極僅かである。したがって、大きな省電力効果を得ることが可能である。
Also, as shown in FIG. 12B, the amplitude of the excitation signal output from the
上記第3の実施形態によれば、励振回路43は、プロセス条件設定部21、及びスペック情報設定部44の出力信号に基づき、共振器12の発振周波数fcを含み、この発振周波数fcより低い周波数の信号から高い周波数の信号、又は発振周波数fcより高い周波数の信号から低い周波数の信号を発振し、さらに、励振信号の周波数の傾きを変化可能としている。このため、プロセス条件が変化した場合や、スペック情報が変更された場合においても、確実、且つ高速に発振回路41を起動させることが可能である。
According to the third embodiment, the
また、励振回路43は、発振回路41の電源電圧VDDより低い電源電圧Vddにより駆動されている。このため、励振回路43から出力される小振幅の励振信号によって、発振回路41を起動することが可能である。したがって、発振回路41の起動時の消費電力を低減することが可能である。
The
さらに、発振回路41が起動された後、速やかに励振回路43は、停止するため、定常時の消費電力も削減することが可能である。
Furthermore, since the
図13は、第3の実施形態に示す発振回路41と励振回路43を用いた場合のシミュレーション結果を示すものである。本実施形態の場合、励振回路43から発振回路41に励振信号を供給することにより、約150μsで発振回路41を起動することができた。これに対して、励振回路43を用いない場合、発振回路41を起動するのに約700μsを要していた。このように、第3の実施形態は、起動時間を格段に短縮することができるため、消費電力を削減することが可能である。
FIG. 13 shows a simulation result when the
尚、上記第3の実施形態では、プロセス条件、及び仕様条件に基づき、可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を変化させた。しかし、これに限定されるものではなく、第1、第2の実施形態と同様に、温度センサや電圧センサの出力信号を用いて可変抵抗回路43cの抵抗値、及び可変容量回路43eの容量値を設定することも可能である。
In the third embodiment, the resistance value of the
その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 In addition, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.
11、31、41…発振回路、12…共振器、17、37…可変増幅回路、18…制御部、17_0〜17_n、37_0〜37_n…増幅回路、19…温度センサ、20…電圧センサ、21…プロセス条件設定部、43…励振回路、44…スペック情報設定部
DESCRIPTION OF
Claims (9)
前記共振器に接続された負性抵抗回路と、を具備し、
前記負性抵抗回路は、
前記共振器に接続された容量と、
前記共振器に接続された抵抗と、
前記共振器に接続され、第1のサイズを有する少なくとも1つのトランジスタを含む少なくとも1つの第1の増幅回路と、
前記共振器に接続され、前記第1のサイズ以下の第2のサイズを有する少なくとも1つのトランジスタを含む第2の増幅回路と、を含み、
起動時に少なくとも動作環境、及びプロセス条件の1つに基づき、少なくとも前記第1の増幅回路を動作させ、起動後、前記第2の増幅回路のみを動作させる制御部と
を具備することを特徴とする発振回路。 A resonator,
A negative resistance circuit connected to the resonator,
The negative resistance circuit is:
A capacitor connected to the resonator;
A resistor connected to the resonator;
At least one first amplifier circuit including at least one transistor connected to the resonator and having a first size;
A second amplifying circuit connected to the resonator and including at least one transistor having a second size equal to or smaller than the first size;
A controller that operates at least the first amplifier circuit based on at least one of an operating environment and a process condition at the time of start-up, and operates only the second amplifier circuit after the start-up. Oscillator circuit.
前記共振器に接続された負性抵抗回路と、を具備し、
前記負性抵抗回路は、
前記共振器に接続された容量と、
前記共振器に接続された抵抗と、
前記共振器に接続され、第1のサイズを有する少なくとも1つのトランジスタを含む第1の増幅回路と、
前記共振器に接続され、前記第1のサイズ以下の第2のサイズを有する少なくとも1つのトランジスタを含む第2の増幅回路と、
前記第1、第2の増幅回路に接続された電流源と、を含み、
起動時に少なくとも動作環境、及びプロセス条件の1つに基づき、少なくとも前記第1の駆動回路を動作させ、起動後、前記第2の駆動回路のみを動作させる制御部と
を具備することを特徴とする発振回路。 A resonator,
A negative resistance circuit connected to the resonator,
The negative resistance circuit is:
A capacitor connected to the resonator;
A resistor connected to the resonator;
A first amplifier circuit connected to the resonator and including at least one transistor having a first size;
A second amplifier circuit including at least one transistor connected to the resonator and having a second size less than or equal to the first size;
A current source connected to the first and second amplifier circuits,
A controller that operates at least the first drive circuit based on at least one of an operating environment and a process condition at the time of start-up, and operates only the second drive circuit after the start-up. Oscillator circuit.
前記共振器に接続された負性抵抗回路と、を具備する発振回路であって、
前記負性抵抗回路は、
前記共振器に接続された容量と、
前記共振器に接続された抵抗と、
前記共振器に接続された増幅回路と、を含み、
起動時に少なくともプロセス条件、及び仕様に関する情報の1つに基づき、前記共振器の発振周波数を含み周波数が時間経過に伴って変化する励振信号を発生し、前記発振回路に供給する励振回路と
を具備することを特徴とする発振回路。 A resonator,
An oscillation circuit comprising a negative resistance circuit connected to the resonator,
The negative resistance circuit is:
A capacitor connected to the resonator;
A resistor connected to the resonator;
An amplification circuit connected to the resonator, and
An excitation circuit that generates an excitation signal that includes the oscillation frequency of the resonator and changes in frequency with time based on at least one of process information and specification information at the time of start-up, and supplies the excitation signal to the oscillation circuit. An oscillation circuit characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014102428A JP6081404B2 (en) | 2014-05-16 | 2014-05-16 | Oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014102428A JP6081404B2 (en) | 2014-05-16 | 2014-05-16 | Oscillator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220584A true JP2015220584A (en) | 2015-12-07 |
JP6081404B2 JP6081404B2 (en) | 2017-02-15 |
Family
ID=54779652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014102428A Active JP6081404B2 (en) | 2014-05-16 | 2014-05-16 | Oscillator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6081404B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020141224A (en) * | 2019-02-27 | 2020-09-03 | ローム株式会社 | Semiconductor device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55104107A (en) * | 1979-02-05 | 1980-08-09 | Toshiba Corp | Oscillation control circuit |
JPS6382108A (en) * | 1986-09-26 | 1988-04-12 | Nec Corp | Semiconductor integrated circuit for oscillation circuit |
JPH02179104A (en) * | 1988-12-29 | 1990-07-12 | Nec Corp | Cmos crystal oscillation circuit |
JPH08307154A (en) * | 1995-04-28 | 1996-11-22 | Lg Semicon Co Ltd | Oscillation circuit |
JP2002135052A (en) * | 2000-10-20 | 2002-05-10 | Matsushita Electric Ind Co Ltd | Crystal oscillator and method for controlling the same |
JP2005045695A (en) * | 2003-07-25 | 2005-02-17 | Rohm Co Ltd | Oscillation circuit and electronic apparatus provided with semiconductor integrated device with clock function including the same |
JP2009105504A (en) * | 2007-10-19 | 2009-05-14 | Denso Corp | Oscillation circuit |
JP2009290380A (en) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | Oscillator |
JP2013207363A (en) * | 2012-03-27 | 2013-10-07 | Seiko Epson Corp | Circuit device, oscillation device and electronic apparatus |
-
2014
- 2014-05-16 JP JP2014102428A patent/JP6081404B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55104107A (en) * | 1979-02-05 | 1980-08-09 | Toshiba Corp | Oscillation control circuit |
JPS6382108A (en) * | 1986-09-26 | 1988-04-12 | Nec Corp | Semiconductor integrated circuit for oscillation circuit |
JPH02179104A (en) * | 1988-12-29 | 1990-07-12 | Nec Corp | Cmos crystal oscillation circuit |
JPH08307154A (en) * | 1995-04-28 | 1996-11-22 | Lg Semicon Co Ltd | Oscillation circuit |
JP2002135052A (en) * | 2000-10-20 | 2002-05-10 | Matsushita Electric Ind Co Ltd | Crystal oscillator and method for controlling the same |
JP2005045695A (en) * | 2003-07-25 | 2005-02-17 | Rohm Co Ltd | Oscillation circuit and electronic apparatus provided with semiconductor integrated device with clock function including the same |
JP2009105504A (en) * | 2007-10-19 | 2009-05-14 | Denso Corp | Oscillation circuit |
JP2009290380A (en) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | Oscillator |
JP2013207363A (en) * | 2012-03-27 | 2013-10-07 | Seiko Epson Corp | Circuit device, oscillation device and electronic apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020141224A (en) * | 2019-02-27 | 2020-09-03 | ローム株式会社 | Semiconductor device |
JP7304712B2 (en) | 2019-02-27 | 2023-07-07 | ローム株式会社 | semiconductor equipment |
Also Published As
Publication number | Publication date |
---|---|
JP6081404B2 (en) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6563391B1 (en) | Precision crystal oscillator circuit used in microcontroller | |
JP2006129459A (en) | Oscillator starting control circuit | |
JP2010087571A (en) | Oscillation circuit and method of controlling the same | |
US6480071B1 (en) | Piezoelectric oscillator and electronic device | |
JP2009105611A (en) | Oscillation circuit and oscillator | |
US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
JP6081404B2 (en) | Oscillator circuit | |
US20080136541A1 (en) | Oscillator circuit | |
JP6349097B2 (en) | Input signal amplifier | |
JP2006295362A (en) | Applied voltage control circuit for voltage controlled oscillator circuit | |
JP4259241B2 (en) | Oscillation circuit and semiconductor integrated circuit | |
JP6544919B2 (en) | Semiconductor device and oscillation method of semiconductor device | |
KR101834860B1 (en) | Low current crystal oscillator having fast start-up | |
JP3255581B2 (en) | Oscillator circuit | |
JP2006287765A (en) | Crystal oscillator circuit | |
JP2014155184A (en) | Integrated circuit for oscillation | |
JP2013150033A (en) | Voltage controlled oscillator | |
JP6312022B2 (en) | Oscillation detection circuit and oscillation circuit | |
JP6320048B2 (en) | Oscillator circuit | |
JP4852969B2 (en) | Oscillator circuit | |
JP2004221632A (en) | Oscillation circuit | |
JP5533051B2 (en) | Oscillator with signal generator | |
JP4719077B2 (en) | Semiconductor device | |
JP2008098776A (en) | Pulse generating circuit | |
CN112241190A (en) | Medium-high frequency crystal driving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170118 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6081404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |