JP2015212860A - 画像処理装置 - Google Patents

画像処理装置 Download PDF

Info

Publication number
JP2015212860A
JP2015212860A JP2014094691A JP2014094691A JP2015212860A JP 2015212860 A JP2015212860 A JP 2015212860A JP 2014094691 A JP2014094691 A JP 2014094691A JP 2014094691 A JP2014094691 A JP 2014094691A JP 2015212860 A JP2015212860 A JP 2015212860A
Authority
JP
Japan
Prior art keywords
vertex
triangle
primitive
division
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014094691A
Other languages
English (en)
Other versions
JP6375683B2 (ja
Inventor
幸市 金子
Koichi Kaneko
幸市 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2014094691A priority Critical patent/JP6375683B2/ja
Publication of JP2015212860A publication Critical patent/JP2015212860A/ja
Application granted granted Critical
Publication of JP6375683B2 publication Critical patent/JP6375683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Image Generation (AREA)

Abstract

【課題】頂点処理の対象となる総頂点数を削減し、画像処理装置の性能を向上させる。
【解決手段】分割正規化パラメータ生成部12は、原プリミティブから複数の分割プリミティブを生成し、生成した複数の分割プリミティブの頂点に関する正規化パラメータを分割プリミティブ単位で順次出力する。この分割正規化パラメータ生成部12は、分割プリミティブとして、隣接するトライアングル同士が辺および頂点を共有する複数のトライアングルを内包したM頂点プリミティブ(Mは6以上の整数)を生成する手段を備えている。頂点処理部11は、原プリミティブの頂点の属性値と分割正規化パラメータ生成部12が出力する分割プリミティブの正規化パラメータとに基づいて、当該分割プリミティブの頂点の属性値を算出する。
【選択図】図1

Description

この発明は、テッセレーション機能を備えた画像処理装置に関する。
3次元コンピュータグラフィックスでは、3次元空間内のオブジェクトの表面を複数のプリミティブ(例えば、トライアングルや四角形などのポリゴン)の集合とみなし、各プリミティブの描画処理を行う。この描画対象の表面を複数のプリミティブにより近似する処理は、テッセレーションと呼ばれる。なお、テッセレーションについては、例えば特許文献1に開示されている。
特開2011−90663号公報
画像処理装置では、テッセレーションにより得られた各プリミティブについて、当該プリミティブの頂点の属性値を算出する頂点処理が実行される。ここで、描画の品質を高めるために、テッセレーションにおいてプリミティブをより小さなサイズのプリミティブに分割する場合がある。しかし、テッセレーションによりプリミティブの総数が増えると、頂点処理の対象となる総頂点数が増加し、頂点処理の処理量が嵩むため、画像処理装置の性能が低下する問題が発生する。
この発明は、以上説明した事情に鑑みてなされたものであり、頂点処理の対象となる総頂点数を削減し、画像処理装置の性能を向上させることを目的としている。
この発明は、原プリミティブから複数の分割プリミティブを生成し、前記複数の分割プリミティブの頂点に関する正規化パラメータを出力する分割正規化パラメータ生成部であって、前記分割プリミティブとして、隣接するトライアングル同士が辺および頂点を共有する複数のトライアングルを内包したM頂点プリミティブ(Mは6以上の整数)を生成する手段を備えた分割正規化パラメータ生成部と、前記原プリミティブの頂点の属性値と前記分割正規化パラメータ生成部が出力する分割プリミティブの正規化パラメータとに基づいて、当該分割プリミティブの頂点の属性値を算出する頂点処理部と、前記頂点処理部が出力する各頂点の属性値をトライアングル単位でまとめて、各トライアングルの属性値を描画手段に出力するトライアングル化手段とを具備することを特徴とする画像処理装置を提供する。
この発明によれば、M頂点プリミティブの正規化パラメータを分割正規化パラメータ生成部に出力させることにより、頂点処理部が頂点処理を実行する総頂点数を削減し、画像処理装置の性能を向上させることができる。
この発明の第1実施形態である画像処理装置の構成を示すブロック図である。 同画像処理装置において使用する15頂点トライアングルの構成を示す図である。 同実施形態における分割正規化パラメータ生成部の処理を説明する図である。 同分割正規化パラメータ生成部が生成する正規化パラメータを例示する図である。 この発明の第2実施形態に対する比較例として、トライアングル化処理部の15頂点トライアングルの各トライアングルの頂点属性値の出力順序の例を示す図である。 図5に示す順序で頂点属性値を出力する場合のピクセル処理部のメモリアクセス動作を示すタイムチャートである。 この発明の第2実施形態におけるトライアングル化処理部の15頂点トライアングルの各トライアングルの頂点属性値の出力順序の例を示す図である。 図7に示す順序で頂点属性値を出力する場合のピクセル処理部のメモリアクセス動作を示すタイムチャートである。 この発明の他の実施形態において使用する16頂点クワッドの構成を示す図である。 同16頂点クワッドを利用した原プリミティブの分割例を示す図である。 同16頂点クワッドの各トライアングルの頂点属性値の最適な出力順序を例示する図である。
以下、図面を参照し、この発明の実施の形態を説明する。
<第1実施形態>
図1は、この発明の第1実施形態である画像処理装置100の構成を示すブロック図である。この画像処理装置100は、コントローラ200による制御の下、3次元のオブジェクトを任意の視点から見た2次元画像の画像データを生成し、ディスプレイ300に表示させる装置である。
図1に示すように、画像処理装置100は、頂点処理部11と、分割正規化パラメータ生成部12と、トライアングル化処理部13と、ラスタライザ14と、ピクセル処理部15と、表示制御部16と、メモリ部17と、メモリコントローラ18と、キャッシュメモリ19とを有する。
本実施形態において、コントローラ200は、原プリミティブとしてトライアングルを想定し、トライアングルの頂点の属性値を頂点処理部11に設定し、さらに、分割正規化パラメータ生成部12に対して原プリミティブの各辺を等分割する分割数を設定する。ここで、属性値には、表示画面内におけるプリミティブの各頂点の座標、各頂点のカラー、各頂点に適用するテクスチャ座標、3次元のオブジェクトの表面における各頂点の法線ベクトル等が含まれる。
分割正規化パラメータ生成部12は、コントローラ200によって設定された分割数に基づいて、全体として原プリミティブをなす複数の分割プリミティブを生成し、生成した複数の分割プリミティブの頂点に関する正規化パラメータを頂点処理部11に出力する。本実施形態における分割正規化パラメータ生成部12は、分割プリミティブとして、図2に示すように、隣接するトライアングル同士が辺および頂点を共有する16個のトライアングルを内包し、全体として15頂点を有する15頂点トライアングルを生成する機能を備えている。また、分割正規化パラメータ生成部12は、分割プリミティブとして、同一トライアングルを隙間なく1列または複数列に並べたトライアングルストリップを生成する機能を備えている。
頂点処理部11は、コントローラ200により設定された原プリミティブの頂点の属性値と分割正規化パラメータ生成部12が出力する分割プリミティブの正規化パラメータとに基づいて、当該分割プリミティブの各トライアングルの頂点の属性値を算出する手段である。
本実施形態における頂点処理部11は、頂点の属性値を算出する頂点処理を16頂点分並列実行する演算能力を有する。従って、この頂点処理部11は、分割正規化パラメータ生成部12から15頂点トライアングルの正規化パラメータが与えられた場合、15頂点トライアングルが有する15個の頂点の属性値を同時に算出することができる。頂点処理部11は、このようにして算出した各頂点の属性値を出力する。
トライアングル化処理部13は、頂点処理部11が出力した頂点の属性値を分割された1つのトライアングル単位にまとめてラスタライザ14に出力する。例えば頂点処理部11が図2に示す15頂点トライアングルの頂点0、1、2、3、…の属性値を出力した場合、トライアングル化処理部13は、トライアングル0−5−1の各頂点の属性値、トライアングル1−5−6の各頂点の属性値、トライアングル1−6−2の各頂点の属性値、…という具合に、15頂点トライアングルの各頂点の属性値をトライアングル単位でまとめてラスタライザ14に出力する。
ラスタライザ14は、トライアングル化処理部13から供給されるトライアングルの各頂点の属性値に基づいて当該トライアングルの描画処理を行う手段である。この描画処理において、ラスタライザ14は、表示画面上において当該トライアングルの占める領域を求め、当該領域内に属するピクセル列の属性値を当該トライアングルの各頂点の属性値に基づいて生成し、ピクセル処理部15に供給する。
メモリ部17は、フレームメモリ、テクスチャメモリ等の各種のメモリを含む。フレームメモリは、ディスプレイ300に表示させるフレーム上の各ピクセルのカラーデータを記憶するメモリである。テクスチャメモリは、表示対象である各プリミティブの表面に貼り付けるテクスチャの属性値(カラーデータを含む)を記憶したメモリである。メモリコントローラ18は、メモリ部17の各メモリに対するアクセスを制御する手段である。キャッシュメモリ19は、メモリ部17におけるフレームメモリ等の大容量メモリ内の一部のデータをページ単位で記憶するメモリである。なお、メモリ部17を構成する各メモリのうち大容量のメモリは、画像処理装置100の外付けのメモリとしてもよい。
ピクセル処理部15は、ラスタライザ14から供給されるトライアングル内のピクセル列の属性値に基づいて、各ピクセルのカラーデータを生成し、キャッシュメモリ19およびメモリコントローラ18を介してメモリ部17のフレームメモリに書き込む。その際、ピクセル処理部15は、ラスタライザ14から供給される属性値に基づいて、トライアングルに貼り付けるべきテクスチャを求め、そのテクスチャのカラーデータをテクスチャメモリから読み出して、トライアングルのピクセル列のカラーデータの演算に用いる。なお、キャッシュメモリ19に該当するピクセルのカラーデータが記憶されている場合は、キャッシュメモリ19からカラーデータを取得する。
表示制御部16は、メモリ部17のフレームメモリからメモリコントローラ18を介してカラーデータを順次読み出し、ディスプレイ300の表示画面に表示させる。
以上が本実施形態による画像処理装置100の構成の概略である。
次に本実施形態の動作例を説明する。まず、コントローラ200により例えば図3に示すトライアングルの頂点A、BおよびCの属性値が頂点処理部11に設定され、分割数9が分割正規化パラメータ生成部12に設定されたとする。この場合、分割正規化パラメータ生成部12は、分割数が9であることから、図3に示すように、原プリミティブであるトライアングルの辺AB、辺BCおよび辺CAを各々9等分して、原プリミティブを隙間なく隣り合った小さなサイズの複数のトライアングルに分割し、それらの各トライアングルを5個の分割プリミティブに分ける。具体的には、分割正規化パラメータ生成部12は、原プリミティブであるトライアングルABCを分割した各トライアングルを分けることにより、図3に示す4個の15頂点トライアングルMT0〜MT3と、1個のトライアングルストリップSTを生成する。そして、分割正規化パラメータ生成部12は、これらの分割プリミティブの正規化パラメータを頂点処理部11に出力する。
図4は分割正規化パラメータ生成部12が生成する分割プリミティブの正規化パラメータuおよびvの内容を示す図である。図3に示すように、15頂点トライアングルMT0は、頂点0〜14を含む。そこで、分割正規化パラメータ生成部12は、15頂点トライアングルMT0の頂点0〜14の位置を示す正規化パラメータuおよびvを生成する。さらに詳述すると、分割正規化パラメータ生成部12は、原プリミティブの頂点Aから頂点Cまでの変位ベクトルを第1の単位変位ベクトルi、原プリミティブの頂点Aから頂点Bまでの変位ベクトルを第2の単位変位ベクトルjとする。そして、分割正規化パラメータ生成部12は、例えば原プリミティブの頂点Aを原点とし、15頂点トライアングルMT0の頂点0〜14の各位置ベクトルpについて、次式を満たす正規化パラメータuおよびvを生成する。
p=ui+vj ……(1)
ここで、例えば15頂点トライアングルMT0の頂点1は、原プリミティブの辺AB上にある。また、15頂点トライアングルMT0の頂点0から頂点1までの長さは、原プリミティブの辺ABの長さの1/9である。このため、15頂点トライアングルMT0の頂点1の正規化パラメータは、u=0/9、v=1/9となる。また、例えば15頂点トライアングルMT0の頂点5は、原プリミティブの辺AC上にある。また、15頂点トライアングルMT0の頂点0から頂点5までの長さは、原プリミティブの辺ACの長さの1/9である。このため、15頂点トライアングルMT0の頂点5の正規化パラメータは、u=1/9、v=0/9となる。また、例えば15頂点トライアングルMT0の頂点7は、15頂点トライアングルMT0の頂点0から原プリミティブの辺ACに沿った方向に辺ACの長さの1/9だけ進み、辺ABに沿った方向に辺ABの長さの2/9だけ進んだ位置にある。このため、15頂点トライアングルMT0の頂点7の正規化パラメータは、u=1/9、v=2/9となる。以下同様であり、分割正規化パラメータ生成部12は、15頂点トライアングルMT0の全ての頂点0〜14について、各々の位置ベクトルpを示す正規化パラメータuおよびvを生成する。また、分割正規化パラメータ生成部12は、15頂点トライアングルMT1〜3、トライアングルストリップSTについても同様に、各々が有する各頂点の位置ベクトルpを示す正規化パラメータuおよびvを生成する。
頂点処理部11は、分割正規化パラメータ生成部12から15頂点トライアングルMT0の正規化パラメータを受け取ると、原プリミティブの各頂点の属性値を用いた補間演算により、同15頂点トライアングルMT0の頂点0〜14の属性値を算出する。ここで、頂点処理部11は、16頂点分の属性値を算出する頂点処理(補間演算)を同時に実行する演算能力を有する。従って、頂点処理部11は、15頂点トライアングルMT0の頂点0〜14の属性値を同時に算出することができる。そして、頂点処理部11は、15頂点トライアングルMT0の頂点0〜14の属性値をトライアングル化処理部13に出力する。同様に頂点処理部11は、15頂点トライアングルMT1〜MT3、トライアングルストリップSTの正規化パラメータを受け取ると、これらの各頂点の属性値を算出し、トライアングル化処理部13に出力する。
トライアングル化処理部13は、頂点処理部11が出力したプリミティブの頂点の属性値をトライアングル単位にまとめてラスタライザ14に出力する。そして、ラスタライザ14は、トライアングル化処理部13から受け取った各トライアングルの頂点の属性値に基づいて、各トライアングル内のピクセルの属性値を算出し、ピクセル処理部15へ出力する。
以上が本実施形態の動作例である。
次に本実施形態の効果を説明する。まず、図3に示す原プリミティブは、81個のトライアングルからなる。従って、原プリミティブをトライアングル列とみなし、頂点処理部11がこのトライアングル列の各トライアングルの頂点処理を実行した場合、頂点処理部11が頂点処理を実行する総頂点数は、81×3=243となる。また、図3に示す原プリミティブを1つのトライアングルストリップとして表現するものとすると、このトライアングルストリップに含まれる総頂点数は99となる。従って、頂点処理部11は、99頂点分の頂点処理を実行することになる。
しかしながら、原プリミティブをトライアングル列とみなした場合、例えば頂点処理部11は、図3の左下のトライアングル0−5−1の各頂点0、5、1の頂点処理を実行した後、その隣のトライアングル1−5−6の各頂点1、5、6の頂点処理を実行する、という具合に同じ頂点1、5の各々について複数回の頂点処理を実行する。このような同じ頂点についての複数回に亙る頂点処理の実行は画像処理装置100の性能を劣化させる原因となる。原プリミティブをトライアングルストリップにより表現した場合も同様である。
これに対し、本実施形態では、原プリミティブから分割プリミティブを生成する際に、分割プリミティブとして15頂点トライアングルとトライアングルストリップとを用いる。ここで、15頂点トライアングルに含まれる頂点数は15である。従って、図3に示す原プリミティブについて頂点処理部11が頂点処理を実行する総頂点数は、15×4 +19=79となる。
このように本実施形態によれば、原プリミティブから分割プリミティブを生成する際に、分割プリミティブとして15頂点トライアングルを用いるので、頂点処理部11が同じ頂点の頂点処理を重複して実行するのを回避し、画像処理装置100の性能の低下を抑制することができる。
なお、以上の動作例では、原プリミティブの分割数が9であったが、原プリミティブの分割数を大きくするほど、原プリミティブから得られる各分割プリミティブの総頂点数と、原プリミティブをトライアングル列やトライアングルストリップにより表現した場合の総頂点数との差が大きくなり、効果が増大する。
<第2実施形態>
本実施形態は、上記第1実施形態のトライアングル化処理部13を改良したものである。図5は本実施形態の比較例として、上記第1実施形態のトライアングル化処理部13におけるトライアングルの属性値の出力順序を示すものである。図5において、各トライアングルの中心部に記された番号は、属性値の出力順序を表す。この例において、トライアングル化処理部13は、図5に示す15頂点トライアングルMT0の各トライアングルを下の段から上の段に切り換えつつ、左から右に順次選択し、選択したトライアングルの頂点の属性値を出力する。すなわち、トライアングル化処理部13は、トライアングル0−5−1、1−5−6、1−6−2、2−6−7、2−7−3、3−7−8、3−8−4、5−9−6、6−9−10、6−10−7、7−10−11、7−11−8、9−12−10、10−12−13、10−13−11、12−14−13の順に各トライアングルの頂点の属性値を出力する。
図6はトライアングル化処理部13がこのように各トライアングルの頂点の属性値を出力した場合におけるピクセル処理部15のメモリアクセス動作を示すタイムチャートである。ピクセル処理部15は、通常の画像処理装置のピクセル処理部と同様、2×2ピクセル、4×4ピクセル、8×8ピクセル等の複数ピクセル単位でメモリアクセスを行う。図5にはこのメモリへのアクセス単位が示されている。そして、図5に示す例では、番号2のトライアングルの一部の領域のデータが、番号1のトライアングルのデータと同じアクセス単位に記憶されている。
この場合のピクセル処理部15の動作は次のようになる。まず、ピクセル処理部15は、図6に示すように、例えばサイクル1において、番号1のトライアングルのデータを含むアクセス単位内のデータについての読み出しアクセスを開始し、サイクル2においてこのアクセス単位内のデータをキャッシュメモリ19から読み出す。そして、ピクセル処理部15は、サイクル3における番号1のトライアングル内のピクセルのデータを処理し、この処理後のデータによってアクセス単位内のデータを上書きする。そして、ピクセル処理部15は、サイクル4において、このデータ上書き後のアクセス単位内のデータをキャッシュメモリ19に書き込むためのメモリアクセスを開始し、サイクル5においてこの書き込みアクセスを終了する。
ここで、番号1のトライアングルのデータと番号2のトライアングルのデータの一部が同じアクセス単位に記憶されているので、ピクセル処理部15は、番号1のトライアングルのデータについての書き込みアクセスが完了するまでの間、トライアングル2のデータの読み出しを開始することができない。
このため、ピクセル処理部15は、番号1のトライアングルのデータについての書き込みが完了するサイクル5になって、ようやく番号2のトライアングルのデータについての読み出しアクセスを開始することになる。このようにして発生するアクセス待ち時間が画像処理装置100の性能低下の要因となる。
そこで、本実施形態では、トライアングル化処理部13が15頂点トライアングルの各トライアングルの属性値を出力する際の出力順序が次のように改良されている。すなわち、本実施形態では、15頂点トライアングルにおいて属性値の出力順序が連続した2個のトライアングルが互いに隣接せず、かつ、属性値を順次出力する各トライアングル間の距離が均等となるように、15頂点トライアングルの各トライアングルの属性値の出力順序が定められている。
図7は本実施形態における15頂点トライアングルの各トライアングルの属性値の出力順序を例示する図である。この例において、トライアングル化処理部13は、トライアングル0−5−1、2−6−7、3−8−4、7−10−11、12−14−13、6−9−10、2−7−3、10−13−11、5−9−6、7−11−8、9−12−10、
1−6−2、3−7−8、10−12−13、1−5−6、6−10−7の順に各トライアングルの頂点の属性値を出力する。
そして、図8はトライアングル化処理部13が図7に示す順序で各トライアングルの頂点の属性値を出力した場合におけるピクセル処理部15のメモリアクセス動作を示すタイムチャートである。この例では、図7に示すように、番号2のトライアングルのデータは番号1のトライアングルのデータと同じアクセス単位に記憶されていない。このため、ピクセル処理部15は、番号1のトライアングルのデータについての書き込みが完了するのを待つことなく、サイクル2において番号2のトライアングルのデータについての読み出しアクセスを開始することができる。以上、番号1のトライアングルおよび番号2のトライアングルを例に説明したが、本実施形態では図7に示すように各トライアングルの属性値の出力順序が定められているため、番号4のトライアングルと番号5のトライアングル等、出力順序が連続し、かつ、トライアングルのデータが同一アクセス単位に記憶されていないトライアングルの組が発生し易くなる。このように本実施形態によれば、出力順序の連続した2個のトライアングルのデータが同じアクセス単位に記憶される確率が低くなり、ピクセル処理部15のメモリアクセス待ち時間を削減することができる。従って、本実施形態によれば、メモリアクセス待ちに起因した画像処理装置の性能の低下を抑制することができる。
<他の実施形態>
以上、この発明の各種の実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
(1)上記各実施形態では、M頂点プリミティブの例として15頂点トライアングルを挙げたが、トライアングルであるM頂点プリミティブの頂点数は15である必要はなく、例えば6頂点トライアングル、10頂点トライアングル、15頂点トライアングル、…等のM頂点トライアングル(Mは整数1〜k(kは6以上の整数))を分割プリミティブとして採用することが可能である。この場合、M頂点トライアングルの頂点数Mは、頂点処理部11が同時に処理可能な頂点数を越えない範囲内で選択すればよい。
(2)上記各実施形態では、M頂点プリミティブの例としてM頂点トライアングルを挙げたが、M頂点プリミティブとしてトライアングル以外のポリゴン、例えばM頂点クワッドを採用してもよい。図9は16頂点クワッドの構成を示す図である。図9に示すように、16頂点クワッドは、隣接するトライアングル同士が辺および頂点を共有した18個のトライアングルを内包している。また、16頂点クワッドの外形をなす4辺の各々は、3個のトライアングルの各辺により3分割されている。図10はこの態様における分割正規化パラメータ生成部12の動作例を示すものである。この例では、原プリミティブとしてクワッドが設定され、分割数として6が設定されたため、分割正規化パラメータ生成部12は、原プリミティブであるクワッドを4個の16頂点クワッドMQ0〜MQ3に分割し、各16頂点クワッドの正規化パラメータを生成している。この場合において、図1における頂点処理部11は、各16頂点クワッドMQ0〜MQ3の正規化パラメータを受け取ると、各16頂点クワッドMQ0〜MQ3の16頂点の属性値を算出する。トライアングル化処理部13は、頂点処理部11が算出した頂点の属性値をトライアングル単位でまとめてラスタライザ14に出力する。
この場合の各トライアングルの属性値の出力順序を上記第2実施形態と同様に最適化してもよい。図11は16頂点クワッドの各トライアングルの属性値を出力する際の最適な出力順序を例示するものである。図11において、各トライアングルの中央に記された数字は属性値の出力順序を示している。図11に示すように、トライアングル化処理部13が16頂点クワッドの各トライアングルの属性値を出力する際の出力順序は、16頂点クワッドにおいて属性値の出力順序が連続した2個のトライアングルが互いに隣接せず、かつ、属性値を順次出力する各トライアングル間の距離が均等となるように定められている。従って、この態様によれば、上記第2実施形態と同様な効果が得られる。
11……頂点処理部、12……分割正規化パラメータ生成部、13……トライアングル化処理部、14……ラスタライザ、15……ピクセル処理部、16……表示制御部、17……メモリ部、18……メモリコントローラ、19……キャッシュメモリ、100……画像処理装置、200……コントローラ、300……ディスプレイ。

Claims (2)

  1. 原プリミティブから複数の分割プリミティブを生成し、前記複数の分割プリミティブの頂点に関する正規化パラメータを出力する分割正規化パラメータ生成部であって、前記分割プリミティブとして、隣接するトライアングル同士が辺および頂点を共有する複数のトライアングルを内包したM頂点プリミティブ(Mは6以上の整数)を生成する手段を備えた分割正規化パラメータ生成部と、
    前記原プリミティブの頂点の属性値と前記分割正規化パラメータ生成部が出力する分割プリミティブの正規化パラメータとに基づいて、当該分割プリミティブの頂点の属性値を算出する頂点処理部と、
    前記頂点処理部が出力する各頂点の属性値をトライアングル単位でまとめて、各トライアングルの属性値を描画手段に出力するトライアングル化手段と
    を具備することを特徴とする画像処理装置。
  2. 前記トライアングル化手段は、前記M頂点プリミティブの各トライアングルの属性値の出力順序が、連続した2個のトライアングルが互いに隣接した位置になく、かつ、属性値を順次出力する各トライアングル間の距離が均等となるように定められていることを特徴とする請求項1に記載の画像処理装置。
JP2014094691A 2014-05-01 2014-05-01 画像処理装置 Active JP6375683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014094691A JP6375683B2 (ja) 2014-05-01 2014-05-01 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014094691A JP6375683B2 (ja) 2014-05-01 2014-05-01 画像処理装置

Publications (2)

Publication Number Publication Date
JP2015212860A true JP2015212860A (ja) 2015-11-26
JP6375683B2 JP6375683B2 (ja) 2018-08-22

Family

ID=54697095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014094691A Active JP6375683B2 (ja) 2014-05-01 2014-05-01 画像処理装置

Country Status (1)

Country Link
JP (1) JP6375683B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103021A (ja) * 2002-09-12 2004-04-02 Internatl Business Mach Corp <Ibm> 三角形メッシュをレンダリングする方法
US20040183795A1 (en) * 2003-03-19 2004-09-23 Deering Michael F. Sample replication mode with depth value calculation
JP2008117406A (ja) * 2007-11-15 2008-05-22 Digital Process Ltd 3次元表示プログラム、3次元表示装置、および3次元表示方法
JP2011090663A (ja) * 2009-09-24 2011-05-06 Toshiba Corp 画像処理装置及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103021A (ja) * 2002-09-12 2004-04-02 Internatl Business Mach Corp <Ibm> 三角形メッシュをレンダリングする方法
US20040183795A1 (en) * 2003-03-19 2004-09-23 Deering Michael F. Sample replication mode with depth value calculation
JP2008117406A (ja) * 2007-11-15 2008-05-22 Digital Process Ltd 3次元表示プログラム、3次元表示装置、および3次元表示方法
JP2011090663A (ja) * 2009-09-24 2011-05-06 Toshiba Corp 画像処理装置及びプログラム

Also Published As

Publication number Publication date
JP6375683B2 (ja) 2018-08-22

Similar Documents

Publication Publication Date Title
US8217962B2 (en) Single-pass bounding box calculation
KR102122454B1 (ko) 이전 타일의 이미지를 이용하여 현재 프레임을 렌더링하는 방법 및 장치
US10186053B2 (en) Method and apparatus for performing path rendering
JP5634104B2 (ja) タイルベースのレンダリング装置および方法
US10672184B2 (en) Method and apparatus for performing tile-based path rendering
US20140071124A1 (en) Image processing apparatus
JP2015515059A (ja) シーンにおける不透明度レベルを推定する方法とそれに対応する装置
EP3142074B1 (en) Method and apparatus for performing path stroking
US10140755B2 (en) Three-dimensional (3D) rendering method and apparatus
CN115330986B (zh) 一种分块渲染模式图形处理方法及系统
US9898838B2 (en) Graphics processing apparatus and method for determining level of detail (LOD) for texturing in graphics pipeline
JP3892016B2 (ja) 画像処理装置および画像処理方法
CN114049421A (zh) 基于cpu的静态场景光线追踪棋盘渲染方法、系统及存储介质
US8300045B2 (en) Rasterization engine and three-dimensional graphics system for rasterizing in order adapted to characteristics of polygon
JP6297169B2 (ja) 描画装置、および描画方法
CN115280368A (zh) 用于渲染的滤波
JP6375683B2 (ja) 画像処理装置
US11869123B2 (en) Anti-aliasing two-dimensional vector graphics using a compressed vertex buffer
US11748933B2 (en) Method for performing shader occupancy for small primitives
JP3747859B2 (ja) 画像処理装置およびその方法
Cervin Adaptive Hardware-accelerated Terrain Tessellation
JP6801001B2 (ja) 画像処理装置、画像処理方法およびプログラム
JP5719157B2 (ja) グラフィック演算処理チップ
JP5606632B2 (ja) ジオモーフィング装置
JP2006113909A (ja) 画像処理装置、画像処理方法及び画像処理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R151 Written notification of patent or utility model registration

Ref document number: 6375683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151