JP2015198507A - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
JP2015198507A
JP2015198507A JP2014075207A JP2014075207A JP2015198507A JP 2015198507 A JP2015198507 A JP 2015198507A JP 2014075207 A JP2014075207 A JP 2014075207A JP 2014075207 A JP2014075207 A JP 2014075207A JP 2015198507 A JP2015198507 A JP 2015198507A
Authority
JP
Japan
Prior art keywords
switching element
terminal
diode
power supply
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014075207A
Other languages
Japanese (ja)
Inventor
片岡 耕太郎
Kotaro Kataoka
耕太郎 片岡
周治 若生
Shuji Wakao
周治 若生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014075207A priority Critical patent/JP2015198507A/en
Publication of JP2015198507A publication Critical patent/JP2015198507A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce switching loss of a power circuit.SOLUTION: A power circuit 10 includes: switching elements S1, S2; a coil L0 which has one terminal connected to an arm connection point; a coil L1 which has a lower terminal connected to a drain terminal of the switching element S1 and an upper terminal connected to the arm connection point; and a diode D1 which is provided on a path connecting the drain terminal of the switching element S1 and an upper terminal of an upper arm circuit to each other not via neither the switching element S2 nor the coil L1. The switching element S1 is brought under pulse-width modulation control, and the switching element S2 turns ON in a part of an OFF period of the switching element S1. The switching element S1 changes an OFF state to an ON state while a current flows to an internal diode B2 of the switching element S2.

Description

本発明は、電源回路に関し、特に、MOSFETなどのスイッチング素子を含む電源回路に関する。   The present invention relates to a power supply circuit, and more particularly to a power supply circuit including a switching element such as a MOSFET.

従来から、下側アーム回路と上側アーム回路にそれぞれスイッチング素子を設けたDC/DCコンバータやインバータなどの電源回路が知られている。図15は、インバータの一部を示す回路図である。図15に示す回路では、下側アーム回路にスイッチング素子SLが設けられ、上側アーム回路にスイッチング素子SHが設けられ、アーム接続点に配線Wが接続されている。スイッチング素子SL、SHには、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor )などが用いられる。スイッチング素子SLがオフ状態で、スイッチング素子SHがオン状態のときには、電流はスイッチング素子SHから配線Wに流れる。スイッチング素子SLがオン状態で、スイッチング素子SHがオフ状態のときには、電流は配線Wからスイッチング素子SLに流れる。   Conventionally, a power supply circuit such as a DC / DC converter or an inverter in which a switching element is provided in each of a lower arm circuit and an upper arm circuit is known. FIG. 15 is a circuit diagram showing a part of the inverter. In the circuit shown in FIG. 15, a switching element SL is provided in the lower arm circuit, a switching element SH is provided in the upper arm circuit, and a wiring W is connected to the arm connection point. MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) or the like are used for the switching elements SL and SH. When the switching element SL is in an off state and the switching element SH is in an on state, current flows from the switching element SH to the wiring W. When the switching element SL is on and the switching element SH is off, current flows from the wiring W to the switching element SL.

スイッチング素子を含む電源回路では、スイッチング素子がオン状態とオフ状態の間で変化するときにスイッチング損失が発生する。特に、スイッチング素子として高耐圧、大電流用途のMOSFETを含む電源回路では、MOSFETに含まれる内蔵ダイオード(寄生ダイオード、付随ダイオードとも呼ばれる)のリカバリー特性が悪いので、リカバリー電流によって大きなスイッチング損失が発生する。例えば図15に示す回路では、スイッチング素子SLがオフ状態からオン状態に変化するときに、スイッチング素子SHの内蔵ダイオードBHのリカバリー電流Irがスイッチング素子SLに流れて、スイッチング損失が発生する。   In a power supply circuit including a switching element, a switching loss occurs when the switching element changes between an on state and an off state. In particular, in a power supply circuit including a high-voltage, high-current MOSFET as a switching element, the recovery characteristics of a built-in diode (also referred to as a parasitic diode or an accompanying diode) included in the MOSFET are poor, and a large switching loss occurs due to the recovery current. . For example, in the circuit shown in FIG. 15, when the switching element SL changes from the off state to the on state, the recovery current Ir of the built-in diode BH of the switching element SH flows to the switching element SL, and a switching loss occurs.

特許文献1〜3には、スイッチング損失を低減する従来の電源回路が記載されている。このうち特許文献1には、図16に示す電力変換装置において直流から交流への電力変換を行う場合に、半導体スイッチQ1がオン状態で、半導体スイッチQ2〜Q4がオフ状態であり、電流が破線矢印で示す経路を流れている間に、半導体スイッチQ4がオフ状態からオン状態に変化することが記載されている。半導体スイッチQ4がオフ状態からオン状態に変化すると、ダイオードD7のリカバリー電流が半導体スイッチQ4に流れて、スイッチング損失が発生する。特許文献1には、ダイオードD7として高速ダイオードを用いることにより、ダイオードD7のリカバリー電流を低減し、スイッチング損失を低減することが記載されている。   Patent Documents 1 to 3 describe conventional power supply circuits that reduce switching loss. Among these, in Patent Document 1, when power conversion from direct current to alternating current is performed in the power conversion device shown in FIG. 16, the semiconductor switch Q1 is in the on state, the semiconductor switches Q2 to Q4 are in the off state, and the current is a broken line. It is described that the semiconductor switch Q4 changes from the off state to the on state while flowing along the path indicated by the arrow. When the semiconductor switch Q4 changes from the off state to the on state, the recovery current of the diode D7 flows into the semiconductor switch Q4, and switching loss occurs. Patent Document 1 describes that by using a high-speed diode as the diode D7, the recovery current of the diode D7 is reduced and the switching loss is reduced.

特開2010−11555号公報JP 2010-11555 A 特開2003−102168号公報JP 2003-102168 A 特開2010−68619号公報JP 2010-68619 A

しかしながら、図16に示す状態では、ある程度の量の電流がダイオードD7に流れている。ダイオードD7に流れる電流が多いときにリカバリー現象が起きるので、ダイオードD7のリカバリー電流は多く、リカバリー電流に起因するスイッチング損失も大きい。ダイオードD7として高速ダイオードを用いても、リカバリー電流の発生を防止することはできない。   However, in the state shown in FIG. 16, a certain amount of current flows through the diode D7. Since the recovery phenomenon occurs when the current flowing through the diode D7 is large, the recovery current of the diode D7 is large and the switching loss due to the recovery current is also large. Even if a high-speed diode is used as the diode D7, generation of a recovery current cannot be prevented.

それ故に、本発明は、スイッチング損失をより低減した電源回路を提供することを目的とする。   Therefore, an object of the present invention is to provide a power supply circuit in which switching loss is further reduced.

第1の発明は、電源回路であって、
下側アーム回路に設けられた下側スイッチング素子と、
上側アーム回路に設けられた上側スイッチング素子と、
一方の端子がアーム接続点に接続されたコイルと、
下側と上側のうち一方を第1側、他方を第2側としたときに、第1側スイッチング素子の第2側端子と第2側アーム回路の第2側端子との間に第2側スイッチング素子と直列に設けられた電流制限コイルと、
前記第2側スイッチング素子および前記電流制限コイルを経由せずに前記第1側スイッチング素子の第2側端子と前記第2側アーム回路の第2側端子とを結ぶ経路上に設けられたダイオードとを備え、
前記第1側スイッチング素子はパルス幅変調制御され、
前記第2側スイッチング素子は、前記第1側スイッチング素子のオフ期間の一部でオン状態になり、それ以外ではオフ状態になり、
前記第1側スイッチング素子は、前記第2側スイッチング素子の内蔵ダイオードに電流が流れている間にオフ状態からオン状態に変化することを特徴とする。
A first invention is a power supply circuit,
A lower switching element provided in the lower arm circuit;
An upper switching element provided in the upper arm circuit;
A coil with one terminal connected to the arm connection point;
When one of the lower side and the upper side is the first side and the other is the second side, the second side is between the second side terminal of the first side switching element and the second side terminal of the second side arm circuit. A current limiting coil provided in series with the switching element;
A diode provided on a path connecting the second side terminal of the first side switching element and the second side terminal of the second side arm circuit without passing through the second side switching element and the current limiting coil; With
The first side switching element is subjected to pulse width modulation control,
The second side switching element is turned on during a part of the off period of the first side switching element, and is otherwise turned off.
The first side switching element changes from an off state to an on state while a current flows through a built-in diode of the second side switching element.

第2の発明は、第1の発明において、
前記第1側は下側、前記第2側は上側であり、
前記電流制限コイルの下側端子は前記下側スイッチング素子の上側端子に接続され、
前記電流制限コイルの上側端子は前記アーム接続点に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられていることを特徴とする。
According to a second invention, in the first invention,
The first side is the lower side, the second side is the upper side,
A lower terminal of the current limiting coil is connected to an upper terminal of the lower switching element;
The upper terminal of the current limiting coil is connected to the arm connection point,
The diode is provided on the path with an anode terminal on the upper terminal side of the lower switching element and a cathode terminal on the upper terminal side of the upper arm circuit.

第3の発明は、第1の発明において、
前記第1側は下側、前記第2側は上側であり、
前記電流制限コイルの下側端子は前記アーム接続点に接続され、
前記電流制限コイルの上側端子は前記上側スイッチング素子の下側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられていることを特徴とする。
According to a third invention, in the first invention,
The first side is the lower side, the second side is the upper side,
The lower terminal of the current limiting coil is connected to the arm connection point,
An upper terminal of the current limiting coil is connected to a lower terminal of the upper switching element;
The diode is provided on the path with an anode terminal on the upper terminal side of the lower switching element and a cathode terminal on the upper terminal side of the upper arm circuit.

第4の発明は、第1の発明において、
前記第1側は下側、前記第2側は上側であり、
前記電流制限コイルの下側端子は前記上側スイッチング素子の上側端子に接続され、
前記電流制限コイルの上側端子は前記上側アーム回路の上側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられていることを特徴とする。
According to a fourth invention, in the first invention,
The first side is the lower side, the second side is the upper side,
A lower terminal of the current limiting coil is connected to an upper terminal of the upper switching element;
An upper terminal of the current limiting coil is connected to an upper terminal of the upper arm circuit;
The diode is provided on the path with an anode terminal on the upper terminal side of the lower switching element and a cathode terminal on the upper terminal side of the upper arm circuit.

第5の発明は、第1の発明において、
前記第1側は上側、前記第2側は下側であり、
前記電流制限コイルの上側端子は前記上側スイッチング素子の下側端子に接続され、
前記電流制限コイルの下側端子は前記アーム接続点に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられていることを特徴とする。
According to a fifth invention, in the first invention,
The first side is the upper side, the second side is the lower side,
An upper terminal of the current limiting coil is connected to a lower terminal of the upper switching element;
The lower terminal of the current limiting coil is connected to the arm connection point,
The diode is provided on the path with an anode terminal on the lower terminal side of the lower arm circuit and a cathode terminal on the lower terminal side of the upper switching element.

第6の発明は、第1の発明において、
前記第1側は上側、前記第2側は下側であり、
前記電流制限コイルの上側端子は前記アーム接続点に接続され、
前記電流制限コイルの下側端子は前記下側スイッチング素子の上側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられていることを特徴とする。
According to a sixth invention, in the first invention,
The first side is the upper side, the second side is the lower side,
The upper terminal of the current limiting coil is connected to the arm connection point,
A lower terminal of the current limiting coil is connected to an upper terminal of the lower switching element;
The diode is provided on the path with an anode terminal on the lower terminal side of the lower arm circuit and a cathode terminal on the lower terminal side of the upper switching element.

第7の発明は、第1の発明において、
前記第1側は上側、前記第2側は下側であり、
前記電流制限コイルの上側端子は前記下側スイッチング素子の下側端子に接続され、
前記電流制限コイルの下側端子は前記下側アーム回路の下側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられていることを特徴とする。
According to a seventh invention, in the first invention,
The first side is the upper side, the second side is the lower side,
An upper terminal of the current limiting coil is connected to a lower terminal of the lower switching element;
A lower terminal of the current limiting coil is connected to a lower terminal of the lower arm circuit;
The diode is provided on the path with an anode terminal on the lower terminal side of the lower arm circuit and a cathode terminal on the lower terminal side of the upper switching element.

第8の発明は、第1の発明において、
前記経路上に前記ダイオードと直列に設けられた電流制限回路をさらに備える。
In an eighth aspect based on the first aspect,
A current limiting circuit provided in series with the diode is further provided on the path.

第9の発明は、電源回路であって、
下側アーム回路に設けられた下側スイッチング素子と、
上側アーム回路に設けられた上側スイッチング素子と、
一方の端子がアーム接続点に接続されたコイルと、
前記下側スイッチング素子の上側端子に接続された下側端子と、前記アーム接続点に接続された上側端子とを有する第1電流制限コイルと、
前記アーム接続点に接続された下側端子と、前記上側スイッチング素子の下側端子に接続された上側端子とを有する第2電流制限コイルと、
前記上側スイッチング素子、前記第1電流制限コイルおよび前記第2電流制限コイルを経由せずに前記下側スイッチング素子の上側端子と前記上側アーム回路の上側端子とを結ぶ第1経路上に、アノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられた第1ダイオードと、
前記第1経路上に前記第1ダイオードと直列に設けられた第1電流制限回路と、
前記下側スイッチング素子、前記第1電流制限コイルおよび前記第2電流制限コイルを経由せずに前記上側スイッチング素子の下側端子と前記下側アーム回路の下側端子とを結ぶ第2経路上に、アノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられた第2ダイオードと、
前記第2経路上に前記第2ダイオードと直列に設けられた第2電流制限回路とを備え、
前記下側スイッチング素子がパルス幅変調制御され、前記上側スイッチング素子が前記下側スイッチング素子のオフ期間の一部でオン状態になる第1期間と、前記上側スイッチング素子がパルス幅変調制御され、前記下側スイッチング素子が前記上側スイッチング素子のオフ期間の一部でオン状態になる第2期間とを有し、
前記第1期間では、前記下側スイッチング素子は前記上側スイッチング素子の内蔵ダイオードに電流が流れている間にオフ状態からオン状態に変化し、
前記第2期間では、前記上側スイッチング素子は前記下側スイッチング素子の内蔵ダイオードに電流が流れている間にオフ状態からオン状態に変化することを特徴とする。
A ninth invention is a power supply circuit,
A lower switching element provided in the lower arm circuit;
An upper switching element provided in the upper arm circuit;
A coil with one terminal connected to the arm connection point;
A first current limiting coil having a lower terminal connected to the upper terminal of the lower switching element and an upper terminal connected to the arm connection point;
A second current limiting coil having a lower terminal connected to the arm connection point and an upper terminal connected to the lower terminal of the upper switching element;
An anode terminal on a first path connecting the upper terminal of the lower switching element and the upper terminal of the upper arm circuit without passing through the upper switching element, the first current limiting coil and the second current limiting coil; A first diode provided on the upper terminal side of the lower switching element and a cathode terminal on the upper terminal side of the upper arm circuit;
A first current limiting circuit provided in series with the first diode on the first path;
On the second path connecting the lower terminal of the upper switching element and the lower terminal of the lower arm circuit without passing through the lower switching element, the first current limiting coil, and the second current limiting coil A second diode provided with an anode terminal on the lower terminal side of the lower arm circuit and a cathode terminal on the lower terminal side of the upper switching element;
A second current limiting circuit provided in series with the second diode on the second path;
A first period in which the lower switching element is subjected to pulse width modulation control, the upper switching element is turned on in a part of an off period of the lower switching element, and the upper switching element is subjected to pulse width modulation control, A second period in which the lower switching element is turned on in a part of the off period of the upper switching element,
In the first period, the lower switching element changes from an off state to an on state while a current flows through a built-in diode of the upper switching element,
In the second period, the upper switching element changes from an off state to an on state while a current flows through a built-in diode of the lower switching element.

第10の発明は、第1〜第9のいずれかの発明に係る電源回路を複数備えた電源装置である。   A tenth invention is a power supply device including a plurality of power supply circuits according to any one of the first to ninth inventions.

上記第1の発明によれば、第2側スイッチング素子がオン状態に変化したときに、それまでダイオードに流れていた電流は第2側スイッチング素子に流れ、ダイオードに流れる電流は減少する。したがって、第1側スイッチング素子がオン状態に変化したときに、ダイオードのリカバリー電流を低減して、ダイオードのリカバリー電流に起因するスイッチング損失を低減することができる。また、第1側スイッチング素子がオン状態に変化したときに、第2側スイッチング素子の電流制限コイル側の端子の電位は、電流制限コイルの作用によって、第1側スイッチング素子の第2側端子の電位よりも遅れて変化する。このため、第2側スイッチング素子の内蔵ダイオードのリカバリー電流が流れるときに、第1側スイッチング素子の両端電圧は既に十分に小さくなっている(好ましくは、ほぼゼロになっている)。したがって、第2側スイッチング素子の内蔵ダイオードのリカバリー電流に起因するスイッチング損失も低減することができる。   According to the first aspect, when the second side switching element changes to the ON state, the current that has been flowing to the diode until then flows to the second side switching element, and the current that flows to the diode decreases. Therefore, when the first side switching element changes to the ON state, the recovery current of the diode can be reduced, and the switching loss due to the recovery current of the diode can be reduced. Further, when the first side switching element changes to the ON state, the potential of the terminal on the current limiting coil side of the second side switching element is changed by the action of the current limiting coil to the second side terminal of the first side switching element. It changes later than the potential. For this reason, when the recovery current of the built-in diode of the second side switching element flows, the voltage across the first side switching element is already sufficiently small (preferably, almost zero). Therefore, switching loss due to the recovery current of the built-in diode of the second side switching element can also be reduced.

上記第2〜第4の発明によれば、下側スイッチング素子をパルス幅変調制御する昇圧回路について、ダイオードのリカバリー電流、および、上側スイッチング素子の内蔵ダイオードのリカバリー電流に起因するスイッチング損失を低減することができる。   According to the second to fourth inventions described above, in the booster circuit that controls the pulse width modulation of the lower switching element, the switching current caused by the recovery current of the diode and the recovery current of the built-in diode of the upper switching element is reduced. be able to.

上記第5〜第7の発明によれば、上側スイッチング素子をパルス幅変調制御する降圧回路について、ダイオードのリカバリー電流、および、下側スイッチング素子の内蔵ダイオードのリカバリー電流に起因するスイッチング損失を低減することができる。   According to the fifth to seventh inventions described above, in the step-down circuit that controls the pulse width modulation of the upper switching element, the switching loss caused by the recovery current of the diode and the recovery current of the built-in diode of the lower switching element is reduced. be able to.

上記第8の発明によれば、電流制限回路を設けることにより、第1側スイッチング素子がオフ状態である間にダイオードを流れる電流は制限される。このため、第2側スイッチング素子がオフ状態からオン状態に変化したときに、それまでダイオードに流れていた電流は速やかに第2側スイッチング素子に流れ、ダイオードに流れる電流は速やかに減少する。したがって、第1側スイッチング素子のオフ期間が短い場合でも、ダイオードのリカバリー電流、および、第2側スイッチング素子の内蔵ダイオードのリカバリー電流に起因するスイッチング損失を低減することができる。   According to the eighth aspect, by providing the current limiting circuit, the current flowing through the diode is limited while the first side switching element is in the OFF state. For this reason, when the second side switching element changes from the OFF state to the ON state, the current that has been flowing to the diode until then flows quickly to the second side switching element, and the current that flows to the diode decreases rapidly. Therefore, even when the off-period of the first side switching element is short, the switching loss due to the recovery current of the diode and the recovery current of the built-in diode of the second side switching element can be reduced.

上記第9の発明によれば、下側スイッチング素子と上側スイッチング素子を選択的にパルス幅変調制御する電源回路について、第1および第2ダイオードのリカバリー電流、並びに、下側および上側スイッチング素子の内蔵ダイオードのリカバリー電流に起因するスイッチング損失を低減することができる。また、第1および第2電流制限回路を設けることにより、下側スイッチング素子と第2ダイオードを経由する循環電流、および、上側スイッチング素子と第1ダイオードを経由する循環電流を低減し、下側および上側スイッチング素子における発熱量を低減することができる。   According to the ninth aspect of the invention, in the power supply circuit that selectively controls the pulse width modulation of the lower switching element and the upper switching element, the recovery currents of the first and second diodes, and the lower and upper switching elements are built-in. Switching loss due to the recovery current of the diode can be reduced. Also, by providing the first and second current limiting circuits, the circulating current passing through the lower switching element and the second diode and the circulating current passing through the upper switching element and the first diode are reduced, The amount of heat generated in the upper switching element can be reduced.

上記第10の発明によれば、複数の電源回路を備えた電源装置について、スイッチング損失を低減することができる。   According to the tenth aspect of the present invention, switching loss can be reduced for a power supply device including a plurality of power supply circuits.

本発明の第1の実施形態に係る電源回路の回路図である。1 is a circuit diagram of a power supply circuit according to a first embodiment of the present invention. 図1に示す電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit shown in FIG. 図1に示す電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit shown in FIG. 図1に示す電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit shown in FIG. 図1に示す電源回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the power supply circuit shown in FIG. 第1比較例に係る電源回路に流れる電流を示す図である。It is a figure which shows the electric current which flows into the power supply circuit which concerns on a 1st comparative example. 第3比較例に係る電源回路に流れる電流を示す図である。It is a figure which shows the electric current which flows into the power supply circuit which concerns on a 3rd comparative example. 本発明の第1の実施形態の変形例に係る電源回路の回路図である。It is a circuit diagram of the power circuit concerning the modification of the 1st embodiment of the present invention. 図5に示す電源回路の電流制限回路の第1例を示す図である。FIG. 6 is a diagram showing a first example of a current limiting circuit of the power supply circuit shown in FIG. 5. 図5に示す電源回路の電流制限回路の第2例を示す図である。FIG. 6 is a diagram showing a second example of the current limiting circuit of the power supply circuit shown in FIG. 5. 本発明の第2の実施形態に係る電源回路の回路図である。It is a circuit diagram of the power supply circuit which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態の変形例に係る電源回路の回路図である。It is a circuit diagram of the power circuit concerning the modification of the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る電源回路の回路図である。It is a circuit diagram of the power supply circuit which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る電源回路の回路図である。It is a circuit diagram of the power supply circuit which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態の変形例に係る電源回路の回路図である。It is a circuit diagram of the power supply circuit which concerns on the modification of the 4th Embodiment of this invention. 本発明の第5の実施形態に係る電源装置の回路図である。It is a circuit diagram of the power supply device which concerns on the 5th Embodiment of this invention. 本発明の第6の実施形態に係る電源装置の回路図である。It is a circuit diagram of the power supply device which concerns on the 6th Embodiment of this invention. 第4比較例に係る電源回路に流れる電流を示す図である。It is a figure which shows the electric current which flows into the power supply circuit which concerns on a 4th comparative example. 第4比較例に係る電源回路に流れる電流を示す図である。It is a figure which shows the electric current which flows into the power supply circuit which concerns on a 4th comparative example. 従来のインバータで発生するリカバリー電流を示す図である。It is a figure which shows the recovery electric current which generate | occur | produces with the conventional inverter. 従来の電力変換装置に流れる電流を示す図である。It is a figure which shows the electric current which flows into the conventional power converter device.

(第1の実施形態)
図1は、本発明の第1の実施形態に係る電源回路の回路図である。図1に示す電源回路10は、スイッチング素子S1、S2、コイルL0、L1、ダイオードD1、入力コンデンサC1、および、出力コンデンサC2を備えた昇圧チョッパ回路である。電源回路10は、外部接続用の端子T1〜T4を有する。端子T1、T2には直流電源1が接続され、端子T3、T4には出力負荷として直流負荷2が接続される。端子T2、T4には、基準電位(以下、0Vとする)が印加される。電源回路10は、端子T1、T2から入力された電圧を昇圧し、昇圧された電圧を端子T3、T4から出力する。
(First embodiment)
FIG. 1 is a circuit diagram of a power supply circuit according to the first embodiment of the present invention. A power supply circuit 10 shown in FIG. 1 is a step-up chopper circuit including switching elements S1 and S2, coils L0 and L1, a diode D1, an input capacitor C1, and an output capacitor C2. The power supply circuit 10 has terminals T1 to T4 for external connection. A DC power supply 1 is connected to the terminals T1 and T2, and a DC load 2 is connected to the terminals T3 and T4 as an output load. A reference potential (hereinafter referred to as 0V) is applied to the terminals T2 and T4. The power supply circuit 10 boosts the voltage input from the terminals T1 and T2, and outputs the boosted voltage from the terminals T3 and T4.

電源回路10は、スイッチング素子S1、S2とコイルL0を有する昇圧チョッパ回路に対して、コイルL1とダイオードD1を追加した構成を有する。ダイオードD1には、例えば、リカバリー特性に優れたFRD(Fast Recovery Diode )や、SiC(シリコンカーバイド)などの化合物半導体を用いたショットキーバリアダイオード(Schottky Barrier Diode、以下、SBDという)などが使用される。スイッチング素子S1、S2には、例えば、Nチャネル型のMOSFETを使用が使用される。MOSFETのドレイン−ソース間には、内蔵ダイオードが発生する。以下、スイッチング素子S*(*は1文字以上の文字列)の内蔵ダイオードをB*という。   The power supply circuit 10 has a configuration in which a coil L1 and a diode D1 are added to a step-up chopper circuit having switching elements S1 and S2 and a coil L0. As the diode D1, for example, an FRD (Fast Recovery Diode) having excellent recovery characteristics, a Schottky Barrier Diode (hereinafter referred to as SBD) using a compound semiconductor such as SiC (silicon carbide), or the like is used. The For example, N-channel MOSFETs are used for the switching elements S1 and S2. A built-in diode is generated between the drain and source of the MOSFET. Hereinafter, a built-in diode of the switching element S * (* is a character string of one or more characters) is referred to as B *.

コイルL1の一方の端子(下側端子)は、スイッチング素子S1のドレイン端子とダイオードD1のアノード端子に接続される。コイルL1の他方の端子(上側端子)は、スイッチング素子S2のソース端子とコイルL0の一方の端子(図1では右側の端子)に接続される。コイルL0の他方の端子(図1では左側の端子)は、端子T1に接続される。スイッチング素子S2のドレイン端子とダイオードD1のカソード端子は、端子T3に接続される。スイッチング素子S1のソース端子は、端子T2、T4に接続される。入力コンデンサC1は端子T1、T2の間に設けられ、出力コンデンサC2は端子T3、T4の間に設けられる。なお、電源回路10は、入力コンデンサC1を備えていなくてもよく、出力コンデンサC2を備えていなくてもよい。   One terminal (lower terminal) of the coil L1 is connected to the drain terminal of the switching element S1 and the anode terminal of the diode D1. The other terminal (upper terminal) of the coil L1 is connected to the source terminal of the switching element S2 and one terminal (right terminal in FIG. 1) of the coil L0. The other terminal (the left terminal in FIG. 1) of the coil L0 is connected to the terminal T1. The drain terminal of the switching element S2 and the cathode terminal of the diode D1 are connected to the terminal T3. The source terminal of the switching element S1 is connected to the terminals T2 and T4. The input capacitor C1 is provided between the terminals T1 and T2, and the output capacitor C2 is provided between the terminals T3 and T4. Note that the power supply circuit 10 may not include the input capacitor C1 and may not include the output capacitor C2.

このように電源回路10では、下側アーム回路にスイッチング素子S1とコイルL1(電流制限コイル)が設けられ、上側アーム回路にスイッチング素子S2が設けられる。コイルL0の一方の端子は、アーム接続点に接続される。コイルL1は、スイッチング素子S1のドレイン端子(下側スイッチング素子の上側端子)と端子T3(上側アーム回路の上側端子)との間に、スイッチング素子S2(上側スイッチング素子)と直列に設けられる。コイルL1の下側端子はスイッチング素子S1のドレイン端子に接続され、コイルL1の上側端子はアーム接続点に接続される。ダイオードD1は、スイッチング素子S2およびコイルL1を経由せずにスイッチング素子S1のドレイン端子と端子T3とを結ぶ経路上に、アノード端子をスイッチング素子S1のドレイン端子の側に、カソード端子を端子T3の側にして設けられる。   Thus, in the power supply circuit 10, the switching element S1 and the coil L1 (current limiting coil) are provided in the lower arm circuit, and the switching element S2 is provided in the upper arm circuit. One terminal of the coil L0 is connected to the arm connection point. The coil L1 is provided in series with the switching element S2 (upper switching element) between the drain terminal of the switching element S1 (upper terminal of the lower switching element) and the terminal T3 (upper terminal of the upper arm circuit). The lower terminal of the coil L1 is connected to the drain terminal of the switching element S1, and the upper terminal of the coil L1 is connected to the arm connection point. The diode D1 passes through the path connecting the drain terminal of the switching element S1 and the terminal T3 without passing through the switching element S2 and the coil L1, and has an anode terminal on the drain terminal side of the switching element S1 and a cathode terminal on the terminal T3. It is provided on the side.

スイッチング素子S1、S2のゲート端子には、制御信号CS1、CS2がそれぞれ与えられる。制御信号CS1は、所定のデューティー比を有するPWM(Pulse Width Modulataion :パルス幅変調)信号である。制御信号CS1の周波数は、例えば、数kHz〜数百kHzに設定される。制御信号CS2は、制御信号CS1に対して相補的に変化する信号である。ただし、制御信号CS1がローレベルに変化してから制御信号CS2がハイレベルに変化するまでの間には第1デッドタイムが設けられ、制御信号CS2がローレベルに変化してから制御信号CS1がハイレベルに変化するまでの間には第2デッドタイムが設けられる。   Control signals CS1 and CS2 are supplied to the gate terminals of the switching elements S1 and S2, respectively. The control signal CS1 is a PWM (Pulse Width Modulataion) signal having a predetermined duty ratio. The frequency of the control signal CS1 is set to, for example, several kHz to several hundred kHz. The control signal CS2 is a signal that changes complementarily to the control signal CS1. However, a first dead time is provided between the time when the control signal CS1 changes to the low level and the time when the control signal CS2 changes to the high level, and the control signal CS1 changes after the control signal CS2 changes to the low level. A second dead time is provided until the level changes to a high level.

スイッチング素子S1は、制御信号CS1に基づき、パルス幅変調制御される。スイッチング素子S2は、制御信号CS2に基づき、スイッチング素子S1のオフ期間の一部でオン状態になり、それ以外ではオフ状態になる。このようにスイッチング素子S1、S2を制御することにより、PWM信号のデューティー比に応じて入力電圧を昇圧することができる。   The switching element S1 is subjected to pulse width modulation control based on the control signal CS1. Based on the control signal CS2, the switching element S2 is turned on during a part of the off period of the switching element S1, and is otherwise turned off. By controlling the switching elements S1 and S2 in this way, the input voltage can be boosted according to the duty ratio of the PWM signal.

コイルL0のインダクタンス値は、一般的な昇圧チョッパ回路と同様の方法で決定される。例えば、入力電圧が150V、入力電流が10A、PWM信号の周波数が20kHz、出力電圧が300Vであり、コイルL0としてインダクタンス値が1.25mHのコイルを使用する場合、インダクタ電流リプルは約±15%となる。コイルL1には、コイルL0よりもインダクタンス値が小さいコイル(例えば、インダクタンス値が50nH〜10μH程度のコイル。より好ましくは、インダクタンス値が100nH〜2μH程度のコイル)が使用される。   The inductance value of the coil L0 is determined by the same method as that of a general boost chopper circuit. For example, when an input voltage is 150 V, an input current is 10 A, a PWM signal frequency is 20 kHz, an output voltage is 300 V, and an inductor having an inductance value of 1.25 mH is used as the coil L0, the inductor current ripple is about ± 15%. It becomes. As the coil L1, a coil having an inductance value smaller than that of the coil L0 (for example, a coil having an inductance value of about 50 nH to 10 μH, more preferably a coil having an inductance value of about 100 nH to 2 μH) is used.

以下、図2A〜図2Dを参照して、電源回路10の動作を説明する。図2Aには、スイッチング素子S1がオン状態で、スイッチング素子S2がオフ状態のときに電源回路10を流れる電流が記載されている。図2Bには、スイッチング素子S1がオン状態からオフ状態に変化した後に電源回路10を流れる電流が記載されている。図2Cには、スイッチング素子S1がオフ状態で、スイッチング素子S2がオン状態のときに電源回路10を流れる電流が記載されている。図2Dには、スイッチング素子S1がオフ状態からオン状態に変化した後に電源回路10を流れる電流が記載されている。以下、コイルL1を流れる電流をIL1、スイッチング素子S2を流れる電流をIS2、ダイオードD1の順方向電圧をVf1、端子T3の電位をVoutとする。   Hereinafter, the operation of the power supply circuit 10 will be described with reference to FIGS. 2A to 2D. FIG. 2A shows a current flowing through the power supply circuit 10 when the switching element S1 is in the on state and the switching element S2 is in the off state. FIG. 2B shows the current flowing through the power supply circuit 10 after the switching element S1 changes from the on state to the off state. FIG. 2C shows a current flowing through the power supply circuit 10 when the switching element S1 is in the off state and the switching element S2 is in the on state. FIG. 2D shows the current flowing through the power supply circuit 10 after the switching element S1 changes from the off state to the on state. Hereinafter, the current flowing through the coil L1 is IL1, the current flowing through the switching element S2 is IS2, the forward voltage of the diode D1 is Vf1, and the potential of the terminal T3 is Vout.

スイッチング素子S1がオン状態で、スイッチング素子S2がオフ状態のとき(図2A)には、端子T1、T2の間に、コイルL0、L1とスイッチング素子S1を経由する電流が流れる。このときコイルL0、L1にエネルギーが蓄積される。   When the switching element S1 is in the on state and the switching element S2 is in the off state (FIG. 2A), a current that flows through the coils L0 and L1 and the switching element S1 flows between the terminals T1 and T2. At this time, energy is accumulated in the coils L0 and L1.

次に、スイッチング素子S1がオン状態からオフ状態に変化する(図2B)。スイッチング素子S1が完全なオフ状態に変化するまでの間、スイッチング素子S1のチャネル抵抗は増加し、スイッチング素子S1のドレイン電位は上昇する。スイッチング素子S1のドレイン電位が(Vout+Vf1)まで上昇すると、電流IL1の一部はダイオードD1を経由して端子T3に流れる。スイッチング素子S1が完全なオフ状態に変化した以降、電流IL1の全体がダイオードD1を経由して端子T3に流れる。   Next, the switching element S1 changes from the on state to the off state (FIG. 2B). Until the switching element S1 changes to a complete OFF state, the channel resistance of the switching element S1 increases and the drain potential of the switching element S1 increases. When the drain potential of the switching element S1 rises to (Vout + Vf1), a part of the current IL1 flows to the terminal T3 via the diode D1. After the switching element S1 changes to the complete OFF state, the entire current IL1 flows to the terminal T3 via the diode D1.

次に第1デッドタイムの後に、スイッチング素子S2がオフ状態からオン状態に変化する(図2C)。スイッチング素子S2がオン状態に変化した以降、コイルL0を通過した電流は、コイルL1とダイオードD1を経由する経路、および、スイッチング素子S2を経由する経路で端子T3に流れる。このとき、スイッチング素子S1がオン状態である間にコイルL0、L1に蓄積されたエネルギーは放出される。   Next, after the first dead time, the switching element S2 changes from the off state to the on state (FIG. 2C). After the switching element S2 changes to the ON state, the current that has passed through the coil L0 flows to the terminal T3 through a path that passes through the coil L1 and the diode D1 and a path that passes through the switching element S2. At this time, the energy stored in the coils L0 and L1 while the switching element S1 is on is released.

スイッチング素子S2を流れる電流は、低抵抗のチャネル領域を流れる。このため、スイッチング素子S2のソース電位は、スイッチング素子S2のドレイン電位と同じくVoutになる。一方、ダイオードD1に順方向電流が流れるとき、ダイオードD1のカソード電位はアノード電位よりも順方向電圧の分だけ低くなる。このため、ダイオードD1のアノード電位は(Vout+Vf1)になる。したがって、図2Cに示す電流IL1の方向を正としたとき、コイルL1の両端電圧は(−Vf1)になる。コイルL1の両端に負の電圧が印加されるので、電流IL1は減少する。電流IS2は、電流IL1の減少分だけ増加する。   The current flowing through the switching element S2 flows through the low resistance channel region. For this reason, the source potential of the switching element S2 becomes Vout similarly to the drain potential of the switching element S2. On the other hand, when a forward current flows through the diode D1, the cathode potential of the diode D1 is lower than the anode potential by the forward voltage. Therefore, the anode potential of the diode D1 is (Vout + Vf1). Therefore, when the direction of the current IL1 shown in FIG. 2C is positive, the voltage across the coil L1 is (−Vf1). Since a negative voltage is applied across the coil L1, the current IL1 decreases. Current IS2 increases by a decrease of current IL1.

次に電流IL1が十分に少なくなった後に(好ましくは、電流IL1がほぼゼロになった後に)、スイッチング素子S2がオン状態からオフ状態に変化する。スイッチング素子S2がオフ状態に変化した後も、電流IS2は内蔵ダイオードB2を経由して流れ続ける。このとき、コイルL1の両端の電位は、どちらもVoutになる。厳密に言うと、コイルL1の上側端子の電位は、電位Voutよりも内蔵ダイオードB2の順方向電圧の分だけ高い。   Next, after the current IL1 becomes sufficiently small (preferably, after the current IL1 becomes almost zero), the switching element S2 changes from the on state to the off state. Even after the switching element S2 changes to the OFF state, the current IS2 continues to flow through the built-in diode B2. At this time, the potentials at both ends of the coil L1 are both Vout. Strictly speaking, the potential of the upper terminal of the coil L1 is higher than the potential Vout by the forward voltage of the built-in diode B2.

次に第2デッドタイムの後に、スイッチング素子S1がオフ状態からオン状態に変化する(図2D)。このようにスイッチング素子S1は、スイッチング素子S2の内蔵ダイオードB2に電流が流れている間にオフ状態からオン状態に変化する。スイッチング素子S1がオン状態に変化すると、スイッチング素子S1のドレイン電位は、直ちに基準電位に低下する。一方、コイルL1の電流制限作用によって、スイッチング素子S2のソース電位はすぐには低下しない。コイルL1には、コイルL1の両端電圧に応じた電流が徐々に流れる。したがって、スイッチング素子S1のオン状態への変化よりも遅れて、コイルL1とスイッチング素子S1を通過する電流が流れ始める。   Next, after the second dead time, the switching element S1 changes from the off state to the on state (FIG. 2D). In this way, the switching element S1 changes from the off state to the on state while the current flows through the built-in diode B2 of the switching element S2. When the switching element S1 is turned on, the drain potential of the switching element S1 immediately decreases to the reference potential. On the other hand, the source potential of the switching element S2 does not drop immediately due to the current limiting action of the coil L1. A current corresponding to the voltage across the coil L1 gradually flows through the coil L1. Therefore, the current passing through the coil L1 and the switching element S1 starts to flow later than the change of the switching element S1 to the ON state.

コイルL0を流れる電流がコイルL1を流れる電流より多い間、電流IS2は流れ続ける。コイルL0を流れる電流がコイルL1を流れる電流に等しくなると、電流IS2は流れなくなる。電流IS2が流れなくなると、スイッチング素子S2のソース電位は低下し、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流がスイッチング素子S1に流れる。特に、スイッチング素子S2としてスーパージャンクションMOSFETを用いた場合には、スイッチング素子S2のソース−ドレイン間容量の充電電流もスイッチング素子S1に流れる。しかし、リカバリー電流や充電電流が流れ始めるときに、スイッチング素子S1のドレイン電位は既に低下しており(好ましくは、ほぼ基準電位にまで低下しており)、スイッチング素子S1のドレイン−ソース間電圧は既に十分に小さくなっている(好ましくは、ほぼゼロになっている)。このため、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流に起因するスイッチング損失は小さい。   While the current flowing through the coil L0 is larger than the current flowing through the coil L1, the current IS2 continues to flow. When the current flowing through the coil L0 becomes equal to the current flowing through the coil L1, the current IS2 stops flowing. When the current IS2 stops flowing, the source potential of the switching element S2 decreases, and the recovery current of the built-in diode B2 of the switching element S2 flows to the switching element S1. In particular, when a super junction MOSFET is used as the switching element S2, the charging current of the source-drain capacitance of the switching element S2 also flows through the switching element S1. However, when the recovery current or the charging current starts to flow, the drain potential of the switching element S1 has already decreased (preferably, almost decreased to the reference potential), and the drain-source voltage of the switching element S1 is Already small enough (preferably nearly zero). For this reason, the switching loss resulting from the recovery current of the built-in diode B2 of the switching element S2 is small.

また、スイッチング素子S1がオフ状態からオン状態に変化したときには、ダイオードD1のリカバリー電流がスイッチング素子S1に流れる。しかし、スイッチング素子S2がオフ状態からオン状態に変化したときに、それまでダイオードD1に流れていた電流はスイッチング素子S2に流れ、ダイオードD1に流れる電流は減少している。このようにダイオードD1に流れる電流が少ないときにリカバリー現象が起きるので、ダイオードD1のリカバリー電流は少なく、ダイオードD1のリカバリー電流に起因するスイッチング損失も小さい。   When the switching element S1 changes from the off state to the on state, the recovery current of the diode D1 flows to the switching element S1. However, when the switching element S2 changes from the off state to the on state, the current that has been flowing to the diode D1 until then flows to the switching element S2, and the current that flows to the diode D1 decreases. Thus, since the recovery phenomenon occurs when the current flowing through the diode D1 is small, the recovery current of the diode D1 is small and the switching loss due to the recovery current of the diode D1 is also small.

以下、比較例と対比して、本実施形態に係る電源回路10の効果を説明する。ここでは、比較例として、電源回路10からコイルL1とダイオードD1を削除した回路(第1比較例)、電源回路10からダイオードD1を削除した回路(第2比較例)、および、電源回路10においてスイッチング素子S1のオン期間ではスイッチング素子S2をオフ状態に保つ回路(第3比較例)を考える。   Hereinafter, the effect of the power supply circuit 10 according to the present embodiment will be described in comparison with the comparative example. Here, as comparative examples, a circuit in which the coil L1 and the diode D1 are deleted from the power supply circuit 10 (first comparative example), a circuit in which the diode D1 is deleted from the power supply circuit 10 (second comparative example), and the power supply circuit 10 Consider a circuit (third comparative example) that keeps the switching element S2 in the OFF state during the ON period of the switching element S1.

第1比較例に係る電源回路では、スイッチング素子S1がオフ状態からオン状態に変化したときに、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流Irがスイッチング素子S1に流れる(図3を参照)。スイッチング素子S1のドレイン電位がまだ高いときにリカバリー電流Irがスイッチング素子S1に流れるので、大きなスイッチング損失が発生する。これに対して電源回路10では、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流が流れるときには、スイッチング素子S1のドレイン−ソース間電圧は既に十分に小さくなっている(好ましくは、ほぼゼロになっている)ので、スイッチング損失は小さい。したがって、電源回路10によれば、第1比較例に係る電源回路よりもスイッチング損失を低減することができる。   In the power supply circuit according to the first comparative example, when the switching element S1 changes from the off state to the on state, the recovery current Ir of the built-in diode B2 of the switching element S2 flows to the switching element S1 (see FIG. 3). Since the recovery current Ir flows to the switching element S1 when the drain potential of the switching element S1 is still high, a large switching loss occurs. On the other hand, in the power supply circuit 10, when the recovery current of the built-in diode B2 of the switching element S2 flows, the drain-source voltage of the switching element S1 is already sufficiently small (preferably almost zero). Therefore, the switching loss is small. Therefore, according to the power supply circuit 10, switching loss can be reduced as compared with the power supply circuit according to the first comparative example.

第2比較例に係る電源回路では、スイッチング素子S1がオン状態からオフ状態に変化したときに、コイルL1に蓄積されたエネルギーによってスイッチング素子S1のドレイン端子に大きなサージが発生し、スイッチング素子S1が破壊される可能性がある。これに対して電源回路10では、スイッチング素子S1がオン状態からオフ状態に変化したときに、電流IL1はダイオードD1を経由して端子T3に流れる。したがって、電源回路10によれば、上記サージの発生を防止し、スイッチング素子S1の破壊を防止することができる。   In the power supply circuit according to the second comparative example, when the switching element S1 changes from the on state to the off state, a large surge is generated at the drain terminal of the switching element S1 due to the energy stored in the coil L1, and the switching element S1 It can be destroyed. In contrast, in the power supply circuit 10, when the switching element S1 changes from the on state to the off state, the current IL1 flows to the terminal T3 via the diode D1. Therefore, according to the power supply circuit 10, the occurrence of the surge can be prevented and the switching element S1 can be prevented from being destroyed.

第3比較例に係る電源回路では、スイッチング素子S1がオン状態からオフ状態に変化したときに、電流IL1はダイオードD1を経由して端子T3に流れる(図4を参照)。しかし、第3比較例に係る電源回路は、電流IL1の経路をダイオードD1を経由する経路からスイッチング素子S2を経由する経路に切り替える機能を有しない。このため、スイッチング素子S1がオン状態からオフ状態に変化した後も、電流IS2はほとんど増加せず、電流IL1はほとんど減少しない。次にスイッチング素子S1がオフ状態からオン状態に変化した以降、電流IL1はダイオードD1経由ではなく、スイッチング素子S1経由で流れる。しかし、その時点でダイオードD1に流れる電流が多いので、ダイオードD1のリカバリー電流は多く、大きなスイッチング損失が発生する。スイッチング素子S2に代えてダイオードを備えた電源回路にも同じ問題がある。   In the power supply circuit according to the third comparative example, when the switching element S1 changes from the on state to the off state, the current IL1 flows to the terminal T3 via the diode D1 (see FIG. 4). However, the power supply circuit according to the third comparative example does not have a function of switching the path of the current IL1 from the path via the diode D1 to the path via the switching element S2. For this reason, even after the switching element S1 changes from the on state to the off state, the current IS2 hardly increases and the current IL1 hardly decreases. Next, after the switching element S1 changes from the off state to the on state, the current IL1 flows through the switching element S1, not through the diode D1. However, since a large amount of current flows through the diode D1 at that time, the recovery current of the diode D1 is large and a large switching loss occurs. A power supply circuit including a diode instead of the switching element S2 has the same problem.

これに対して電源回路10では、スイッチング素子S1がオン状態からオフ状態に変化したときに、電流IS2は増加し、電流IL1は減少して最終的には流れなくなる。このため、スイッチング素子S1がオフ状態からオン状態に変化する前にダイオードD1に流れる電流は、第3比較例に係る電源回路よりも少ない。したがって、電源回路10によれば、第3比較例に係る電源回路よりもスイッチング損失を低減することができる。   On the other hand, in the power supply circuit 10, when the switching element S1 changes from the on state to the off state, the current IS2 increases and the current IL1 decreases and eventually stops flowing. For this reason, the current flowing through the diode D1 before the switching element S1 changes from the off state to the on state is smaller than that of the power supply circuit according to the third comparative example. Therefore, according to the power supply circuit 10, switching loss can be reduced as compared with the power supply circuit according to the third comparative example.

以上に示すように、本実施形態に係る電源回路10では、スイッチング素子S2がオン状態に変化したときに、それまでダイオードD1に流れていた電流はスイッチング素子S2に流れ、ダイオードD1に流れる電流は減少する。したがって、スイッチング素子S1がオン状態に変化したときに、ダイオードD1のリカバリー電流を低減して、ダイオードD1のリカバリー電流に起因するスイッチング損失を低減することができる。また、スイッチング素子S1がオン状態に変化したときに、スイッチング素子S2のソース端子の電位は、コイルL1の作用によって、スイッチング素子S1のドレイン端子の電位よりも遅れて変化する。このため、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流が流れるときに、スイッチング素子S1の両端電圧は既に十分に小さくなっている(好ましくは、ほぼゼロになっている)。したがって、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流に起因するスイッチング損失も低減することができる。よって、本実施形態に係る電源回路10によれば、スイッチング素子S1をパルス幅変調制御する昇圧回路について、ダイオードD1のリカバリー電流、および、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流に起因するスイッチング損失を低減することができる。   As described above, in the power supply circuit 10 according to the present embodiment, when the switching element S2 changes to the ON state, the current that has been flowing to the diode D1 until then flows to the switching element S2, and the current that flows to the diode D1 is Decrease. Therefore, when the switching element S1 changes to the ON state, the recovery current of the diode D1 can be reduced, and the switching loss due to the recovery current of the diode D1 can be reduced. When the switching element S1 changes to the on state, the potential at the source terminal of the switching element S2 changes with a delay from the potential at the drain terminal of the switching element S1 due to the action of the coil L1. For this reason, when the recovery current of the built-in diode B2 of the switching element S2 flows, the voltage across the switching element S1 is already sufficiently small (preferably almost zero). Therefore, switching loss due to the recovery current of the built-in diode B2 of the switching element S2 can also be reduced. Therefore, according to the power supply circuit 10 according to the present embodiment, the switching loss due to the recovery current of the diode D1 and the recovery current of the built-in diode B2 of the switching element S2 in the booster circuit that controls the pulse width modulation of the switching element S1. Can be reduced.

図5は、本発明の第1の実施形態の変形例に係る電源回路の構成を示すブロック図である。図5に示す電源回路15は、電源回路10に対して電流制限回路X1を追加したものである。電流制限回路X1は、スイッチング素子S2およびコイルL1を経由せずにスイッチング素子S1のドレイン端子と端子T3とを結ぶ経路上に、ダイオードD1と直列に設けられる。電流制限回路X1は、例えば、抵抗素子、ダイオード、複数のダイオードの直列体、あるいは、これらを直列に接続した回路を含んでいる。図6Aおよび図6Bは、電流制限回路の例を示す回路図である。図6Aに示す電流制限回路X1は抵抗素子Rxを含み、図6Bに示す電流制限回路X1はダイオードDxを含んでいる。ダイオードDxは、単体のダイオードでもよく、ダイオードの直列体でもよい。いずれの場合でも、FRDやSiC製SBDなどを用いてダイオードDxを構成することができる。   FIG. 5 is a block diagram showing a configuration of a power supply circuit according to a modification of the first embodiment of the present invention. The power supply circuit 15 shown in FIG. 5 is obtained by adding a current limiting circuit X1 to the power supply circuit 10. The current limiting circuit X1 is provided in series with the diode D1 on a path connecting the drain terminal of the switching element S1 and the terminal T3 without passing through the switching element S2 and the coil L1. The current limiting circuit X1 includes, for example, a resistance element, a diode, a series body of a plurality of diodes, or a circuit in which these are connected in series. 6A and 6B are circuit diagrams illustrating examples of current limiting circuits. The current limiting circuit X1 illustrated in FIG. 6A includes a resistance element Rx, and the current limiting circuit X1 illustrated in FIG. 6B includes a diode Dx. The diode Dx may be a single diode or a series of diodes. In either case, the diode Dx can be configured using FRD, SiC SBD, or the like.

ダイオードD1と直列に電流制限回路X1を設けることにより、スイッチング素子S1がオフ状態である間にダイオードD1を流れる電流は制限される。このため、スイッチング素子S2がオフ状態からオン状態に変化した後に、それまでダイオードD1に流れていた電流は速やかにスイッチング素子S2に流れ、ダイオードD1に流れる電流は速やかに減少する。したがって、昇圧率が高い場合や高周波動作する場合などのように、スイッチング素子S1のオフ期間が短い場合でも、ダイオードD1のリカバリー電流、および、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流に起因するスイッチング損失を低減することができる。   By providing the current limiting circuit X1 in series with the diode D1, the current flowing through the diode D1 is limited while the switching element S1 is in the OFF state. For this reason, after the switching element S2 changes from the OFF state to the ON state, the current that has been flowing to the diode D1 until then flows quickly to the switching element S2, and the current that flows to the diode D1 decreases rapidly. Therefore, even when the off period of the switching element S1 is short, such as when the step-up rate is high or when the high-frequency operation is performed, switching due to the recovery current of the diode D1 and the recovery current of the built-in diode B2 of the switching element S2 Loss can be reduced.

なお、図5に示す電源回路15では電流制限回路X1をダイオードD1のカソード端子側に設けることとしたが、電流制限回路X5をダイオードD1のアノード端子側に設けてもよい。また、後述する第2〜第5の実施形態についても、第1の実施形態と同様の方法で、ダイオードと直列に電流制限回路を追加した変形例を構成することができる。   In the power supply circuit 15 shown in FIG. 5, the current limiting circuit X1 is provided on the cathode terminal side of the diode D1, but the current limiting circuit X5 may be provided on the anode terminal side of the diode D1. In addition, in the second to fifth embodiments described later, a modification in which a current limiting circuit is added in series with the diode can be configured by the same method as the first embodiment.

(第2の実施形態)
図7は、本発明の第2の実施形態に係る電源回路の回路図である。図7に示す電源回路20は、第1の実施形態に係る電源回路10についてコイルL1を設ける位置を変更したものである。電源回路10では、コイルL1は、パルス幅変調制御されるスイッチング素子S1と同じアーム回路(下側アーム回路)に設けられる。コイルL1の下側端子はスイッチング素子S1のドレイン端子に接続され、コイルL1の上側端子はアーム接続点に接続される。
(Second Embodiment)
FIG. 7 is a circuit diagram of a power supply circuit according to the second embodiment of the present invention. The power supply circuit 20 shown in FIG. 7 is obtained by changing the position where the coil L1 is provided in the power supply circuit 10 according to the first embodiment. In the power supply circuit 10, the coil L1 is provided in the same arm circuit (lower arm circuit) as the switching element S1 subjected to pulse width modulation control. The lower terminal of the coil L1 is connected to the drain terminal of the switching element S1, and the upper terminal of the coil L1 is connected to the arm connection point.

これに対して本実施形態に係る電源回路20では、コイルL1は、パルス幅変調制御されるスイッチング素子S1とは異なるアーム回路(上側アーム回路)に設けられる。コイルL1の下側端子はアーム接続点に接続され、コイルL1の上側端子はスイッチング素子S2のソース端子(上側スイッチング素子の下側端子)に接続される。電源回路20は、電源回路10と同様に動作する。   On the other hand, in the power supply circuit 20 according to the present embodiment, the coil L1 is provided in an arm circuit (upper arm circuit) different from the switching element S1 that is subjected to pulse width modulation control. The lower terminal of the coil L1 is connected to the arm connection point, and the upper terminal of the coil L1 is connected to the source terminal of the switching element S2 (lower terminal of the upper switching element). The power supply circuit 20 operates in the same manner as the power supply circuit 10.

本実施形態に係る電源回路20によれば、第1の実施形態と同様に、スイッチング素子S1をパルス幅変調制御する昇圧回路について、ダイオードD1のリカバリー電流、および、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流に起因するスイッチング損失を低減することができる。   According to the power supply circuit 20 according to the present embodiment, as in the first embodiment, the recovery current of the diode D1 and the built-in diode B2 of the switching element S2 of the booster circuit that controls the switching width of the switching element S1 are controlled. Switching loss due to the recovery current can be reduced.

図8は、本発明の第2の実施形態の変形例に係る電源回路の構成を示すブロック図である。図8に示す電源回路25は、第1の実施形態に係る電源回路10についてコイルL1を設ける位置を変更したものである。電源回路25では、コイルL1は、パルス幅変調制御されるスイッチング素子S1とは異なるアーム回路に設けられる。コイルL1の下側端子はスイッチング素子S2のドレイン端子(上側スイッチング素子の上側端子)に接続され、コイルL1の上側端子は端子T3(上側アーム回路の上側端子)に接続される。電源回路25は、電源回路10、20と同様に動作する。   FIG. 8 is a block diagram showing a configuration of a power supply circuit according to a modification of the second embodiment of the present invention. The power supply circuit 25 shown in FIG. 8 is obtained by changing the position where the coil L1 is provided in the power supply circuit 10 according to the first embodiment. In the power supply circuit 25, the coil L1 is provided in an arm circuit different from the switching element S1 that is subjected to pulse width modulation control. The lower terminal of the coil L1 is connected to the drain terminal of the switching element S2 (the upper terminal of the upper switching element), and the upper terminal of the coil L1 is connected to the terminal T3 (the upper terminal of the upper arm circuit). The power supply circuit 25 operates in the same manner as the power supply circuits 10 and 20.

本変形例に係る電源回路25によれば、第1および第2の実施形態と同様に、スイッチング素子S1をパルス幅変調制御する昇圧回路について、ダイオードD1のリカバリー電流に起因するスイッチング損失を低減することができる。また、スイッチング素子S1がオン状態に変化したときに、スイッチング素子S2のドレイン端子の電位は、コイルL1の作用によって、スイッチング素子S1のドレイン端子の電位よりも遅れて変化する。このため、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流が流れるときに、スイッチング素子S1の両端電圧は既に十分に小さくなっている(好ましくは、ほぼゼロになっている)。したがって、スイッチング素子S2の内蔵ダイオードB2のリカバリー電流に起因するスイッチング損失も低減することができる。   According to the power supply circuit 25 according to the present modification, as in the first and second embodiments, the switching loss due to the recovery current of the diode D1 is reduced in the booster circuit that controls the pulse width modulation of the switching element S1. be able to. Further, when the switching element S1 changes to the ON state, the potential of the drain terminal of the switching element S2 changes with a delay from the potential of the drain terminal of the switching element S1 due to the action of the coil L1. For this reason, when the recovery current of the built-in diode B2 of the switching element S2 flows, the voltage across the switching element S1 is already sufficiently small (preferably almost zero). Therefore, switching loss due to the recovery current of the built-in diode B2 of the switching element S2 can also be reduced.

なお、電源回路20ではコイルL1をスイッチング素子S2のソース側に設け、電源回路25ではコイルL1をスイッチング素子S2のドレイン側に設けることとしたが、スイッチング素子S2のドレイン側とソース側にコイルを設けた電源回路を構成してもよい。   In the power supply circuit 20, the coil L1 is provided on the source side of the switching element S2. In the power supply circuit 25, the coil L1 is provided on the drain side of the switching element S2. However, coils are provided on the drain side and the source side of the switching element S2. A provided power supply circuit may be configured.

(第3の実施形態)
図9は、本発明の第3の実施形態に係る電源回路の回路図である。図9に示す電源回路30は、スイッチング素子S1、S2、コイルL0、L2、ダイオードD2、入力コンデンサC1、および、出力コンデンサC2を備えた降圧チョッパ回路である。以下、第1の実施形態との相違点を説明し、第1の実施形態との共通点については説明を省略する。
(Third embodiment)
FIG. 9 is a circuit diagram of a power supply circuit according to the third embodiment of the present invention. A power supply circuit 30 shown in FIG. 9 is a step-down chopper circuit including switching elements S1 and S2, coils L0 and L2, a diode D2, an input capacitor C1, and an output capacitor C2. Hereinafter, differences from the first embodiment will be described, and description of points in common with the first embodiment will be omitted.

電源回路30は、スイッチング素子S1、S2とコイルL0を有する降圧チョッパ回路に対して、コイルL2とダイオードD2を追加した構成を有する。ダイオードD2には、例えば、FRDやSiC製SBDなどが使用される。電源回路30は、端子T1、T2から入力された電圧を降圧し、降圧された電圧を端子T3、T4から出力する。   The power supply circuit 30 has a configuration in which a coil L2 and a diode D2 are added to a step-down chopper circuit having switching elements S1, S2 and a coil L0. For the diode D2, for example, FRD or SiC SBD is used. The power supply circuit 30 steps down the voltage input from the terminals T1 and T2, and outputs the stepped down voltage from the terminals T3 and T4.

コイルL2の一方の端子(上側端子)は、スイッチング素子S2のソース端子とダイオードD2のカソード端子に接続される。コイルL2の他方の端子(下側端子)は、スイッチング素子S1のドレイン端子とコイルL0の一方の端子(図9では左側の端子)に接続される。コイルL0の他方の端子(図9では右側の端子)は、端子T3に接続される。スイッチング素子S2のドレイン端子は、端子T1に接続される。スイッチング素子S1のソース端子とダイオードD2のアノード端子は、端子T2、T4に接続される。   One terminal (upper terminal) of the coil L2 is connected to the source terminal of the switching element S2 and the cathode terminal of the diode D2. The other terminal (lower terminal) of the coil L2 is connected to the drain terminal of the switching element S1 and one terminal (left terminal in FIG. 9) of the coil L0. The other terminal of the coil L0 (the right terminal in FIG. 9) is connected to the terminal T3. The drain terminal of the switching element S2 is connected to the terminal T1. The source terminal of the switching element S1 and the anode terminal of the diode D2 are connected to the terminals T2 and T4.

このように電源回路30では、下側アーム回路にスイッチング素子S1が設けられ、上側アーム回路にスイッチング素子S2とコイルL2(電流制限コイル)が設けられる。コイルL0の一方の端子は、アーム接続点に接続される。コイルL2は、スイッチング素子S2のソース端子(上側スイッチング素子の下側端子)と端子T2(下側アーム回路の下側端子)との間に、スイッチング素子S1(下側スイッチング素子)と直列に設けられる。コイルL2の上側端子はスイッチング素子S2のソース端子に接続され、コイルL2の下側端子はアーム接続点に接続される。ダイオードD2は、スイッチング素子S1およびコイルL2を経由せずにスイッチング素子S2のソース端子と端子T2とを結ぶ経路上に、アノード端子を端子T2の側に、カソード端子をスイッチング素子S1のソース端子の側にして設けられる。   Thus, in the power supply circuit 30, the switching element S1 is provided in the lower arm circuit, and the switching element S2 and the coil L2 (current limiting coil) are provided in the upper arm circuit. One terminal of the coil L0 is connected to the arm connection point. The coil L2 is provided in series with the switching element S1 (lower switching element) between the source terminal of the switching element S2 (lower terminal of the upper switching element) and the terminal T2 (lower terminal of the lower arm circuit). It is done. The upper terminal of the coil L2 is connected to the source terminal of the switching element S2, and the lower terminal of the coil L2 is connected to the arm connection point. The diode D2 passes through the path connecting the source terminal of the switching element S2 and the terminal T2 without passing through the switching element S1 and the coil L2, and has the anode terminal on the terminal T2 side and the cathode terminal of the source terminal of the switching element S1. It is provided on the side.

スイッチング素子S1、S2のゲート端子には、それぞれ、制御信号CS1、CS2が与えられる。本実施形態では、制御信号CS2は所定のデューティー比を有するPWM信号であり、制御信号CS1は制御信号CS2に対して相補的に変化する信号である。ただし、制御信号CS2がローレベルに変化してから制御信号CS1がハイレベルに変化するまでの間には第1デッドタイムが設けられ、制御信号CS1がローレベルに変化してから制御信号CS2がハイレベルに変化するまでの間には第2デッドタイムが設けられる。   Control signals CS1 and CS2 are supplied to the gate terminals of the switching elements S1 and S2, respectively. In the present embodiment, the control signal CS2 is a PWM signal having a predetermined duty ratio, and the control signal CS1 is a signal that changes complementarily to the control signal CS2. However, a first dead time is provided between the time when the control signal CS2 changes to the low level and the time when the control signal CS1 changes to the high level, and the control signal CS2 changes after the control signal CS1 changes to the low level. A second dead time is provided until the level changes to a high level.

電源回路30は、電源回路10と同様に動作する。以下、コイルL2を流れる電流をIL2、スイッチング素子S1を流れる電流をIS1、ダイオードD2の順方向電圧をVf2、端子T3の電位をVoutとする。   The power supply circuit 30 operates in the same manner as the power supply circuit 10. Hereinafter, the current flowing through the coil L2 is IL2, the current flowing through the switching element S1 is IS1, the forward voltage of the diode D2 is Vf2, and the potential of the terminal T3 is Vout.

スイッチング素子S1がオフ状態で、スイッチング素子S2がオン状態のときに、端子T1、T2の間にスイッチング素子S2とコイルL2、L0を経由する電流が流れ、コイルL0、L2にエネルギーが蓄積される。次に、スイッチング素子S2がオン状態からオフ状態に変化する。スイッチング素子S2が完全なオフ状態に変化した以降、電流IL2の全体がダイオードD2を経由する電流になる。   When the switching element S1 is in the off state and the switching element S2 is in the on state, current flows through the switching element S2 and the coils L2 and L0 between the terminals T1 and T2, and energy is stored in the coils L0 and L2. . Next, the switching element S2 changes from the on state to the off state. After the switching element S2 changes to the complete OFF state, the entire current IL2 becomes a current passing through the diode D2.

次に第1デッドタイムの後に、スイッチング素子S1がオフ状態からオン状態に変化する。スイッチング素子S1がオン状態に変化した以降、コイルL0には、ダイオードD2とコイルL2を経由する電流、および、スイッチング素子S1を経由する電流が流れる。スイッチング素子S1を流れる電流は低抵抗のチャネル領域を流れるので、スイッチング素子S1のドレイン電位は、スイッチング素子S1のソース電位と同じく基準電位(0V)になる。ダイオードD2のアノード電位はカソード電位よりも順方向電圧の分だけ低くなるので、ダイオードD2のカソード電位は(−Vf2)になる。したがって、図9において上向き方向を正としたとき、コイルL2の両端電圧は(−Vf2)になる。コイルL2の両端に負の電圧が印加されるので、電流IL2は減少する。電流IS1は、電流IL2の減少分だけ増加する。   Next, after the first dead time, the switching element S1 changes from the off state to the on state. After the switching element S1 changes to the ON state, a current passing through the diode D2 and the coil L2 and a current passing through the switching element S1 flow through the coil L0. Since the current flowing through the switching element S1 flows through the low-resistance channel region, the drain potential of the switching element S1 becomes the reference potential (0 V) as is the case with the source potential of the switching element S1. Since the anode potential of the diode D2 is lower than the cathode potential by the forward voltage, the cathode potential of the diode D2 becomes (−Vf2). Therefore, when the upward direction is positive in FIG. 9, the voltage across the coil L2 is (−Vf2). Since a negative voltage is applied across the coil L2, the current IL2 decreases. Current IS1 increases by a decrease in current IL2.

次に電流IL2が十分に少なくなった後に(好ましくは、電流IL2がほぼゼロになった後に)、スイッチング素子S1がオン状態からオフ状態に変化する。次に第2デッドタイムの後に、スイッチング素子S2がオフ状態からオン状態に変化する。このようにスイッチング素子S2は、スイッチング素子S1の内蔵ダイオードB1に電流が流れている間にオフ状態からオン状態に変化する。スイッチング素子S2がオン状態に変化すると、スイッチング素子S2のソース電位は、直ちに電源電位(端子T1の電位)に上昇する。一方、コイルL2の電流制限作用によって、スイッチング素子S1のドレイン電位はすぐには上昇しない。コイルL2には、コイルL2の両端電圧に応じた電流が徐々に流れる。したがって、スイッチング素子S2のオン状態への変化よりも遅れて、コイルL2とスイッチング素子S2を通過する電流が流れ始める。   Next, after the current IL2 becomes sufficiently small (preferably, after the current IL2 becomes substantially zero), the switching element S1 changes from the on state to the off state. Next, after the second dead time, the switching element S2 changes from the off state to the on state. Thus, the switching element S2 changes from the off state to the on state while the current flows through the built-in diode B1 of the switching element S1. When the switching element S2 is turned on, the source potential of the switching element S2 immediately rises to the power supply potential (the potential of the terminal T1). On the other hand, the drain potential of the switching element S1 does not rise immediately due to the current limiting action of the coil L2. A current corresponding to the voltage across the coil L2 gradually flows through the coil L2. Therefore, the current passing through the coil L2 and the switching element S2 starts to flow after the change of the switching element S2 to the ON state.

しばらくすると、電流IS1は流れなくなる。これに伴い、スイッチング素子S1のドレイン電位は上昇し、スイッチング素子S1の内蔵ダイオードB1のリカバリー電流がスイッチング素子S2に流れる。しかし、リカバリー電流が流れ始めるときに、スイッチング素子S2のソース電位は既に上昇しており(好ましくは、ほぼ電源電位にまで上昇しており)、スイッチング素子S2のドレイン−ソース間電圧は既に十分に小さくなっている(好ましくは、ほぼゼロになっている)。このため、スイッチング素子S1の内蔵ダイオードB1のリカバリー電流に起因するスイッチング損失は小さい。   After a while, the current IS1 stops flowing. Along with this, the drain potential of the switching element S1 rises, and the recovery current of the built-in diode B1 of the switching element S1 flows to the switching element S2. However, when the recovery current begins to flow, the source potential of the switching element S2 has already risen (preferably almost increased to the power supply potential), and the drain-source voltage of the switching element S2 has already been sufficiently high. It is small (preferably almost zero). For this reason, the switching loss resulting from the recovery current of the built-in diode B1 of the switching element S1 is small.

また、スイッチング素子S2がオフ状態からオン状態に変化したときには、ダイオードD2のリカバリー電流がスイッチング素子S2に流れる。しかし、スイッチング素子S1がオフ状態からオン状態に変化したときに、それまでダイオードD2に流れていた電流はスイッチング素子S1に流れ、ダイオードD2に流れる電流は減少している。このようにダイオードD2に流れる電流が少ないときにリカバリー現象が起きるので、ダイオードD2のリカバリー電流は少なく、ダイオードD2のリカバリー電流に起因するスイッチング損失も小さい。   When the switching element S2 changes from the off state to the on state, the recovery current of the diode D2 flows to the switching element S2. However, when the switching element S1 changes from the off state to the on state, the current that has been flowing to the diode D2 until then flows to the switching element S1, and the current that flows to the diode D2 decreases. Thus, since the recovery phenomenon occurs when the current flowing through the diode D2 is small, the recovery current of the diode D2 is small and the switching loss due to the recovery current of the diode D2 is also small.

本実施形態に係る電源回路30によれば、スイッチング素子S2をパルス幅変調制御する降圧回路について、ダイオードD2のリカバリー電流、および、スイッチング素子S1の内蔵ダイオードB1のリカバリー電流に起因するスイッチング損失を低減することができる。   According to the power supply circuit 30 according to the present embodiment, the switching loss due to the recovery current of the diode D2 and the recovery current of the built-in diode B1 of the switching element S1 is reduced for the step-down circuit that performs pulse width modulation control of the switching element S2. can do.

(第4の実施形態)
図10は、本発明の第4の実施形態に係る電源回路の回路図である。図10に示す電源回路40は、第3の実施形態に係る電源回路30についてコイルL2を設ける位置を変更したものである。電源回路30では、コイルL2は、パルス幅変調制御されるスイッチング素子S2と同じアーム回路(上側アーム回路)に設けられる。コイルL2の上側端子はスイッチング素子S2のソース端子に接続され、コイルL2の下側端子はアーム接続点に接続される。
(Fourth embodiment)
FIG. 10 is a circuit diagram of a power supply circuit according to the fourth embodiment of the present invention. The power supply circuit 40 shown in FIG. 10 is obtained by changing the position where the coil L2 is provided in the power supply circuit 30 according to the third embodiment. In the power supply circuit 30, the coil L2 is provided in the same arm circuit (upper arm circuit) as the switching element S2 subjected to pulse width modulation control. The upper terminal of the coil L2 is connected to the source terminal of the switching element S2, and the lower terminal of the coil L2 is connected to the arm connection point.

これに対して本実施形態に係る電源回路40では、コイルL2は、パルス幅変調制御されるスイッチング素子S2とは異なるアーム回路(下側アーム回路)に設けられる。コイルL2の上側端子はアーム接続点に接続され、コイルL2の下側端子はスイッチング素子S1のドレイン端子(下側スイッチング素子の上側端子)に接続される。電源回路40は、電源回路30と同様に動作する。   On the other hand, in the power supply circuit 40 according to the present embodiment, the coil L2 is provided in an arm circuit (lower arm circuit) different from the switching element S2 that is subjected to pulse width modulation control. The upper terminal of the coil L2 is connected to the arm connection point, and the lower terminal of the coil L2 is connected to the drain terminal of the switching element S1 (upper terminal of the lower switching element). The power supply circuit 40 operates in the same manner as the power supply circuit 30.

本実施形態に係る電源回路40によれば、第3の実施形態と同様に、スイッチング素子S2をパルス幅変調制御する降圧回路について、ダイオードD2のリカバリー電流、および、スイッチング素子S1の内蔵ダイオードB1のリカバリー電流に起因するスイッチング損失を低減することができる。   According to the power supply circuit 40 according to the present embodiment, as in the third embodiment, the recovery current of the diode D2 and the built-in diode B1 of the switching element S1 of the step-down circuit that performs pulse width modulation control of the switching element S2 Switching loss due to the recovery current can be reduced.

図11は、本発明の第4の実施形態の変形例に係る電源回路の構成を示すブロック図である。図11に示す電源回路45は、第3の実施形態に係る電源回路30についてコイルL2を設ける位置を変更したものである。電源回路45では、コイルL2は、パルス幅変調制御されるスイッチング素子S2とは異なるアーム回路に設けられる。コイルL2の上側端子はスイッチング素子S1のソース端子(下側スイッチング素子の下側端子)に接続され、コイルL2の下側端子は端子T2(下側アーム回路の下側端子)に接続される。電源回路45は、電源回路30、40と同様に動作する。   FIG. 11 is a block diagram showing a configuration of a power supply circuit according to a modification of the fourth embodiment of the present invention. The power supply circuit 45 shown in FIG. 11 is obtained by changing the position where the coil L2 is provided in the power supply circuit 30 according to the third embodiment. In the power supply circuit 45, the coil L2 is provided in an arm circuit different from the switching element S2 that is subjected to pulse width modulation control. The upper terminal of the coil L2 is connected to the source terminal (lower terminal of the lower switching element) of the switching element S1, and the lower terminal of the coil L2 is connected to the terminal T2 (lower terminal of the lower arm circuit). The power supply circuit 45 operates in the same manner as the power supply circuits 30 and 40.

本変形例に係る電源回路45によれば、第3および第4の実施形態と同様に、スイッチング素子S2をパルス幅変調制御する降圧回路について、ダイオードD2のリカバリー電流に起因するスイッチング損失を低減することができる。また、スイッチング素子S2がオン状態に変化したときに、スイッチング素子S1のソース端子の電位は、コイルL2の作用によって、スイッチング素子S2のソース端子の電位よりも遅れて変化する。このため、スイッチング素子S1の内蔵ダイオードB1のリカバリー電流が流れるときに、スイッチング素子S2の両端電圧は既に十分に小さくなっている(好ましくは、ほぼゼロになっている)。したがって、スイッチング素子S1の内蔵ダイオードB1のリカバリー電流に起因するスイッチング損失も低減することができる。   According to the power supply circuit 45 according to the present modification, as in the third and fourth embodiments, the switching loss due to the recovery current of the diode D2 is reduced in the step-down circuit that controls the pulse width modulation of the switching element S2. be able to. When the switching element S2 changes to the on state, the potential of the source terminal of the switching element S1 changes later than the potential of the source terminal of the switching element S2 due to the action of the coil L2. For this reason, when the recovery current of the built-in diode B1 of the switching element S1 flows, the voltage across the switching element S2 is already sufficiently small (preferably almost zero). Therefore, the switching loss due to the recovery current of the built-in diode B1 of the switching element S1 can also be reduced.

なお、電源回路40ではコイルL2をスイッチング素子S1のドレイン側に設け、電源回路45ではコイルL1をスイッチング素子S1のソース側に設けることとしたが、スイッチング素子S1のドレイン側とソース側にコイルを設けた電源回路を構成してもよい。   In the power supply circuit 40, the coil L2 is provided on the drain side of the switching element S1, and in the power supply circuit 45, the coil L1 is provided on the source side of the switching element S1, but coils are provided on the drain side and the source side of the switching element S1. A provided power supply circuit may be configured.

(第5の実施形態)
第5の実施形態では、第1〜第4の実施形態に係る電源回路を複数備えた電源装置について説明する。図12は、本発明の第5の実施形態に係る電源装置の回路図である。図12に示す電源装置50は、第1の実施形態に係る電源回路10を2個備えたインバータである。電源装置50は、スイッチング素子S1a、S2a、S1b、S2b、コイルL0a、L1a、L0b、L1b、ダイオードD1a、D1b、入力コンデンサC1a、C1b、および、平滑コンデンサC3を備えている。電源装置50は、外部接続用の端子T1a〜T3a、T1b〜T3bを有する。端子T1a、T2aには直流電源1aが接続され、端子T1b、T2bには直流電源1bが接続され、端子T3a、T3bには出力負荷として交流負荷3が接続される。端子T2a、T2bには基準電位が与えられる。直流電源1a、1bは同じレベルの電圧を出力する。
(Fifth embodiment)
In the fifth embodiment, a power supply device including a plurality of power supply circuits according to the first to fourth embodiments will be described. FIG. 12 is a circuit diagram of a power supply device according to the fifth embodiment of the present invention. A power supply device 50 shown in FIG. 12 is an inverter including two power supply circuits 10 according to the first embodiment. The power supply device 50 includes switching elements S1a, S2a, S1b, S2b, coils L0a, L1a, L0b, L1b, diodes D1a, D1b, input capacitors C1a, C1b, and a smoothing capacitor C3. The power supply device 50 includes terminals T1a to T3a and T1b to T3b for external connection. A DC power source 1a is connected to the terminals T1a and T2a, a DC power source 1b is connected to the terminals T1b and T2b, and an AC load 3 is connected as an output load to the terminals T3a and T3b. A reference potential is applied to the terminals T2a and T2b. DC power supplies 1a and 1b output the same level of voltage.

コイルL1aの一方の端子(下側端子)は、スイッチング素子S1aのドレイン端子とダイオードD1aのアノード端子に接続される。コイルL1aの他方の端子(上側端子)は、スイッチング素子S2aのソース端子とコイルL0aの一方の端子(図12では左側の端子)に接続される。コイルL0aの他方の端子(図12では右側の端子)は、端子T3aに接続される。スイッチング素子S2aのドレイン端子とダイオードD1aのカソード端子は、端子T1aに接続される。スイッチング素子S1aのソース端子は、端子T2aに接続される。入力コンデンサC1aは、端子T1a、T2aの間に設けられる。   One terminal (lower terminal) of the coil L1a is connected to the drain terminal of the switching element S1a and the anode terminal of the diode D1a. The other terminal (upper terminal) of the coil L1a is connected to the source terminal of the switching element S2a and one terminal (left terminal in FIG. 12) of the coil L0a. The other terminal (the right terminal in FIG. 12) of the coil L0a is connected to the terminal T3a. The drain terminal of the switching element S2a and the cathode terminal of the diode D1a are connected to the terminal T1a. The source terminal of the switching element S1a is connected to the terminal T2a. The input capacitor C1a is provided between the terminals T1a and T2a.

スイッチング素子S1b、S2b、コイルL0b、L1b、ダイオードD1b、および、入力コンデンサC1bは、スイッチング素子S1a、S2a、コイルL0a、L1a、ダイオードD1a、および、入力コンデンサC1aと同様の形態に接続される。平滑コンデンサC3は、端子T3a、T3bの間に設けられる。なお、電源装置50は、入力コンデンサC1a、C1bを備えていなくてもよく、平滑コンデンサC3を備えていなくてもよい。また、端子T1aと端子T1bを共通化すると共に、端子T2aと端子T2bを共通化し、得られた2個の端子の間に単一の電源を接続してもよい。この場合、入力コンデンサC1aと入力コンデンサC1bを共通化してもよい。   Switching elements S1b and S2b, coils L0b and L1b, diode D1b, and input capacitor C1b are connected in the same form as switching elements S1a and S2a, coils L0a and L1a, diode D1a, and input capacitor C1a. The smoothing capacitor C3 is provided between the terminals T3a and T3b. The power supply device 50 may not include the input capacitors C1a and C1b, and may not include the smoothing capacitor C3. Further, the terminal T1a and the terminal T1b may be shared, the terminal T2a and the terminal T2b may be shared, and a single power source may be connected between the two obtained terminals. In this case, the input capacitor C1a and the input capacitor C1b may be shared.

スイッチング素子S1a、S2a、S1b、S2bのゲート端子には、制御信号CS1a、CS2a、CS1b、CS2bがそれぞれ与えられる。電源装置50は、交流の1周期を前半と後半に分割する。周期の前半では、制御信号CS1bはローレベルに、制御信号CS2bはハイレベルに固定され、制御信号CS1aはPWM信号になる。制御信号CS2aは、制御信号CS1aに対して相補的に変化する。スイッチング素子S2aは、スイッチング素子S1aのオフ期間の一部でオン状態になり、それ以外ではオフ状態になる。スイッチング素子S1aは、スイッチング素子S2aの内蔵ダイオードB2aに電流が流れている間にオフ状態からオン状態に変化する。このとき端子T3aの電位は端子T3bの電位よりも低いので、電流は端子T3bから交流負荷3を経由して端子T3aに(図12では左方向に)流れる。制御信号CS1aのデューティー比は、正弦波の半周期と同様に変化する。したがって、周期の前半で交流負荷3に印加される電圧は、正弦波の半周期と同様に変化する。   Control signals CS1a, CS2a, CS1b, CS2b are applied to the gate terminals of the switching elements S1a, S2a, S1b, S2b, respectively. The power supply device 50 divides one AC cycle into the first half and the second half. In the first half of the cycle, the control signal CS1b is fixed at a low level, the control signal CS2b is fixed at a high level, and the control signal CS1a is a PWM signal. The control signal CS2a changes complementarily to the control signal CS1a. The switching element S2a is turned on during a part of the off period of the switching element S1a, and is otherwise turned off. The switching element S1a changes from the off state to the on state while a current flows through the built-in diode B2a of the switching element S2a. At this time, since the potential of the terminal T3a is lower than the potential of the terminal T3b, the current flows from the terminal T3b to the terminal T3a via the AC load 3 (to the left in FIG. 12). The duty ratio of the control signal CS1a changes similarly to the half cycle of the sine wave. Accordingly, the voltage applied to the AC load 3 in the first half of the cycle changes in the same manner as in the half cycle of the sine wave.

周期の後半では、制御信号CS1aはローレベルに、制御信号CS2aはハイレベルに固定され、制御信号CS1bはPWM信号になる。制御信号CS2bは、制御信号CS1bに対して相補的に変化する。スイッチング素子S2bは、スイッチング素子S1bのオフ期間の一部でオン状態になり、それ以外ではオフ状態になる。スイッチング素子S1bは、スイッチング素子S2bの内蔵ダイオードB2bに電流が流れている間にオフ状態からオン状態に変化する。このとき端子T3aの電位は端子T3bの電位よりも高いので、電流は端子T3aから交流負荷3を経由して端子T3bに(図12では右方向に)流れる。制御信号CS1bのデューティー比は、正弦波の半周期と同様に変化する。したがって、周期の後半で交流負荷3に印加される電圧は、正弦波の半周期と同様に変化する。このようにして、電源装置50は交流負荷3を2相駆動する。   In the second half of the cycle, the control signal CS1a is fixed at a low level, the control signal CS2a is fixed at a high level, and the control signal CS1b is a PWM signal. Control signal CS2b changes complementarily to control signal CS1b. The switching element S2b is turned on during part of the off period of the switching element S1b, and is otherwise turned off. The switching element S1b changes from the off state to the on state while a current flows through the built-in diode B2b of the switching element S2b. At this time, since the potential of the terminal T3a is higher than the potential of the terminal T3b, the current flows from the terminal T3a to the terminal T3b via the AC load 3 (rightward in FIG. 12). The duty ratio of the control signal CS1b changes similarly to the half cycle of the sine wave. Therefore, the voltage applied to the AC load 3 in the second half of the cycle changes in the same manner as in the half cycle of the sine wave. In this way, the power supply device 50 drives the AC load 3 in two phases.

このように電源装置50は、周期の前半ではスイッチング素子S1aをパルス幅変調制御し、周期の後半ではスイッチング素子S1bをパルス幅変調制御する。周期の前半でも周期の後半でも、パルス幅は正弦波と同様に変化する。したがって、電源装置50によれば、正弦波状に変化する電圧を生成して、交流負荷3を2相駆動することができる。   As described above, the power supply device 50 performs the pulse width modulation control of the switching element S1a in the first half of the cycle, and performs the pulse width modulation control of the switching element S1b in the second half of the cycle. In either the first half of the cycle or the second half of the cycle, the pulse width changes in the same manner as the sine wave. Therefore, according to the power supply device 50, a voltage that changes in a sine wave shape can be generated to drive the AC load 3 in two phases.

また、電源装置50によれば、第1の実施形態と同様に、ダイオードD1a、D1bのリカバリー電流、および、スイッチング素子S2a、S2bの内蔵ダイオードB2a、B2bに起因するスイッチング損失を低減することができる。このように複数の電源回路を備えた電源装置について、スイッチング損失を低減することができる。   Further, according to the power supply device 50, similarly to the first embodiment, the recovery current of the diodes D1a and D1b and the switching loss due to the built-in diodes B2a and B2b of the switching elements S2a and S2b can be reduced. . Thus, switching loss can be reduced for a power supply device including a plurality of power supply circuits.

図12に示す電源装置50は、2個の電源回路10を備え、2相駆動を行うインバータである。同様の方法で、3個の電源回路10を備え、3相駆動を行うインバータを構成することができる。3相駆動を行うインバータは、例えば、モータの駆動などに用いられる。また、同様の方法で、第1〜第4の実施形態またはこれらの変形例に係る電源回路を複数備え、多相駆動を行うインバータを構成することもできる。   A power supply device 50 shown in FIG. 12 is an inverter that includes two power supply circuits 10 and performs two-phase driving. In the same manner, an inverter that includes three power supply circuits 10 and performs three-phase driving can be configured. An inverter that performs three-phase driving is used, for example, for driving a motor. In addition, an inverter that includes a plurality of power supply circuits according to the first to fourth embodiments or the modifications thereof and performs multi-phase driving can be configured by the same method.

(第6の実施形態)
図13は、本発明の第6の実施形態に係る電源装置の回路図である。図13に示す電源装置60は、第5の実施形態に係る電源装置50に対して、コイルL2a、L2b、ダイオードD2a、D2b、および、電流制限回路X1a、X2a、X1b、X2bを追加したものである。以下、第5の実施形態との相違点を説明し、第5の実施形態との共通点については説明を省略する。
(Sixth embodiment)
FIG. 13 is a circuit diagram of a power supply device according to the sixth embodiment of the present invention. A power supply device 60 shown in FIG. 13 is obtained by adding coils L2a and L2b, diodes D2a and D2b, and current limiting circuits X1a, X2a, X1b, and X2b to the power supply device 50 according to the fifth embodiment. is there. Hereinafter, differences from the fifth embodiment will be described, and descriptions of points common to the fifth embodiment will be omitted.

コイルL1aの一方の端子(下側端子)は、スイッチング素子S1aのドレイン端子とダイオードD1aのアノード端子に接続される。コイルL1aの他方の端子(上側端子)は、コイルL2aの一方の端子(下側端子)とコイルL0aの一方の端子(図13では左側の端子)に接続される。コイルL2aの他方の端子(上側端子)は、スイッチング素子S2aのソース端子と電流制限回路X2aの一方の端子(図13では上側の端子)に接続される。コイルL0aの他方の端子(図13では右側の端子)は、端子T3aに接続される。ダイオードD1aのカソード端子は、電流制限回路X1aの一方の端子(図13では下側の端子)に接続される。スイッチング素子S2aのドレイン端子と電流制限回路X1aの他方の端子(図13では上側の端子)は、端子T1aに接続される。電流制限回路X2aの他方の端子(図13では下側の端子)は、ダイオードD2aのカソード端子に接続される。スイッチング素子S1のソース端子とダイオードD2aのアノード端子は、端子T2aに接続される。   One terminal (lower terminal) of the coil L1a is connected to the drain terminal of the switching element S1a and the anode terminal of the diode D1a. The other terminal (upper terminal) of the coil L1a is connected to one terminal (lower terminal) of the coil L2a and one terminal (left terminal in FIG. 13) of the coil L0a. The other terminal (upper terminal) of the coil L2a is connected to the source terminal of the switching element S2a and one terminal (upper terminal in FIG. 13) of the current limiting circuit X2a. The other terminal (the right terminal in FIG. 13) of the coil L0a is connected to the terminal T3a. The cathode terminal of the diode D1a is connected to one terminal (the lower terminal in FIG. 13) of the current limiting circuit X1a. The drain terminal of the switching element S2a and the other terminal (the upper terminal in FIG. 13) of the current limiting circuit X1a are connected to the terminal T1a. The other terminal (the lower terminal in FIG. 13) of the current limiting circuit X2a is connected to the cathode terminal of the diode D2a. The source terminal of the switching element S1 and the anode terminal of the diode D2a are connected to the terminal T2a.

スイッチング素子S1b、S2b、コイルL0b〜L2b、ダイオードD1b、D2b、入力コンデンサC1b、および、端子T1b、T2bは、スイッチング素子S1a、S2a、コイルL0a〜L2a、ダイオードD1a、D2a、入力コンデンサC1a、および、端子T1a、T2aと同様の形態に接続される。電流制限回路X1a、X2a、X1b、X2bは、例えば、抵抗素子、ダイオード、複数のダイオードの直列体、あるいは、これらを直列に接続した回路を含んでいる(図6Aおよび図6Bを参照)。   Switching elements S1b, S2b, coils L0b-L2b, diodes D1b, D2b, input capacitors C1b, and terminals T1b, T2b are switching elements S1a, S2a, coils L0a-L2a, diodes D1a, D2a, input capacitors C1a, and It is connected in the same form as the terminals T1a and T2a. The current limiting circuits X1a, X2a, X1b, and X2b include, for example, a resistance element, a diode, a series body of a plurality of diodes, or a circuit in which these are connected in series (see FIGS. 6A and 6B).

スイッチング素子S1a、S2a、S1b、S2bのゲート端子には、制御信号CS1a、CS2a、CS1b、CS2bがそれぞれ与えられる。電源装置60は、交流の1周期を前半と後半に分割する。周期の前半では、制御信号CS1a、CS2bはPWM信号になり、制御信号CS2aは制御信号CS1aに対して相補的に変化し、制御信号CS1bは制御信号CS2bに対して相補的に変化する。スイッチング素子S2aは、スイッチング素子S1aのオフ期間の一部でオン状態になり、それ以外ではオフ状態になる。スイッチング素子S1aは、スイッチング素子S2aの内蔵ダイオードB2aに電流が流れている間にオフ状態からオン状態に変化する。スイッチング素子S1bは、スイッチング素子S2bのオフ期間の一部でオン状態になり、それ以外ではオフ状態になる。スイッチング素子S2bは、スイッチング素子S1bの内蔵ダイオードB1bに電流が流れている間にオフ状態からオン状態に変化する。   Control signals CS1a, CS2a, CS1b, CS2b are applied to the gate terminals of the switching elements S1a, S2a, S1b, S2b, respectively. The power supply device 60 divides one AC cycle into the first half and the second half. In the first half of the cycle, the control signals CS1a and CS2b become PWM signals, the control signal CS2a changes complementarily to the control signal CS1a, and the control signal CS1b changes complementarily to the control signal CS2b. The switching element S2a is turned on during a part of the off period of the switching element S1a, and is otherwise turned off. The switching element S1a changes from the off state to the on state while a current flows through the built-in diode B2a of the switching element S2a. The switching element S1b is turned on during a part of the off period of the switching element S2b, and is turned off otherwise. The switching element S2b changes from the off state to the on state while a current flows through the built-in diode B1b of the switching element S1b.

周期の後半では、制御信号CS2a、CS1bはPWM信号になり、制御信号CS1aは制御信号CS2aに対して相補的に変化し、制御信号CS2bは制御信号CS1bに対して相補的に変化する。スイッチング素子S1aは、スイッチング素子S2aのオフ期間の一部でオン状態になり、それ以外ではオフ状態になる。スイッチング素子S2aは、スイッチング素子S1aの内蔵ダイオードB1aに電流が流れている間にオフ状態からオン状態に変化する。スイッチング素子S2bは、スイッチング素子S1bのオフ期間の一部でオン状態になり、それ以外ではオフ状態になる。スイッチング素子S1bは、スイッチング素子S2bの内蔵ダイオードB2bに電流が流れている間にオフ状態からオン状態に変化する。   In the second half of the cycle, the control signals CS2a and CS1b become PWM signals, the control signal CS1a changes complementarily to the control signal CS2a, and the control signal CS2b changes complementarily to the control signal CS1b. The switching element S1a is turned on during a part of the off period of the switching element S2a, and is turned off otherwise. The switching element S2a changes from the off state to the on state while a current flows through the built-in diode B1a of the switching element S1a. The switching element S2b is turned on during part of the off period of the switching element S1b, and is otherwise turned off. The switching element S1b changes from the off state to the on state while a current flows through the built-in diode B2b of the switching element S2b.

このように電源装置60に含まれる一方の電源回路(図13では左側の電源回路。以下、第1電源回路という)では、下側アーム回路にスイッチング素子S1aとコイルL1aが設けられ、上側アーム回路にスイッチング素子S2aとコイルL2aが設けられる。コイルL0aの一方の端子は、アーム接続点に接続される。コイルL1aの下側端子はスイッチング素子S1のドレイン端子(下側スイッチング素子の上側端子)に接続され、コイルL1aの上側端子はアーム接続点に接続される。コイルL2aの下側端子はアーム接続点に接続され、コイルL2aの上側端子はスイッチング素子S2のソース端子(上側スイッチング素子の下側端子)に接続される。ダイオードD1aは、スイッチング素子S2aおよびコイルL1a、L2aを経由せずにスイッチング素子S1aのドレイン端子と端子T1a(上側アーム回路の上側端子)とを結ぶ第1経路上に、アノード端子をスイッチング素子S1aのドレイン端子の側に、カソード端子を端子T1aの側にして設けられる。電流制限回路X1aは、第1経路上にダイオードD1aと直列に設けられる。ダイオードD2aは、スイッチング素子S1aおよびコイルL1a、L2aを経由せずにスイッチング素子S2aのソース端子と端子T2a(下側アーム回路の下側端子)とを結ぶ第2経路上に、アノード端子を端子T2aの側に、カソード端子をスイッチング素子S2aのソース端子の側にして設けられる。電流制限回路X2aは、第2経路上にダイオードD2aと直列に設けられる。   Thus, in one power supply circuit (left power supply circuit in FIG. 13; hereinafter referred to as a first power supply circuit) included in the power supply device 60, the lower arm circuit is provided with the switching element S1a and the coil L1a, and the upper arm circuit. Are provided with a switching element S2a and a coil L2a. One terminal of the coil L0a is connected to the arm connection point. The lower terminal of the coil L1a is connected to the drain terminal of the switching element S1 (the upper terminal of the lower switching element), and the upper terminal of the coil L1a is connected to the arm connection point. The lower terminal of the coil L2a is connected to the arm connection point, and the upper terminal of the coil L2a is connected to the source terminal of the switching element S2 (lower terminal of the upper switching element). The diode D1a has an anode terminal on the first path connecting the drain terminal of the switching element S1a and the terminal T1a (upper terminal of the upper arm circuit) without passing through the switching element S2a and the coils L1a and L2a. The cathode terminal is provided on the drain terminal side with the terminal T1a side. The current limiting circuit X1a is provided in series with the diode D1a on the first path. The diode D2a has an anode terminal connected to the terminal T2a on the second path connecting the source terminal of the switching element S2a and the terminal T2a (lower terminal of the lower arm circuit) without passing through the switching element S1a and the coils L1a and L2a. On the other side, the cathode terminal is provided with the source terminal side of the switching element S2a. The current limiting circuit X2a is provided in series with the diode D2a on the second path.

第1電源回路は、スイッチング素子S1aがパルス幅変調制御され、スイッチング素子S1bがスイッチング素子S1aのオフ期間の一部でオン状態になる周期の前半(第1期間)と、スイッチング素子S1bがパルス幅変調制御され、スイッチング素子S1aがスイッチング素子S1bのオフ期間の一部でオン状態になる周期の後半(第2期間)とを有する。周期の前半では、スイッチング素子S1aはスイッチング素子S1bの内蔵ダイオードB1bに電流が流れている間にオフ状態からオン状態に変化し、周期の後半では、スイッチング素子S1bはスイッチング素子S1aの内蔵ダイオードB1bに電流が流れている間にオフ状態からオン状態に変化する。   In the first power supply circuit, the switching element S1a is subjected to pulse width modulation control, the switching element S1b is turned on in a part of the off period of the switching element S1a, and the switching element S1b has a pulse width. The modulation is controlled, and the switching element S1a has a second half (second period) of a cycle in which the switching element S1a is turned on in a part of the off period of the switching element S1b. In the first half of the cycle, the switching element S1a changes from the off state to the on state while the current flows through the built-in diode B1b of the switching element S1b. While the current is flowing, the state changes from the off state to the on state.

このように電源装置60は、周期の前半ではスイッチング素子S1a、S2bをパルス幅変調制御し、周期の後半ではスイッチング素子S1b、S2aをパルス幅変調制御する。電源装置60によれば、2個のスイッチング素子をパルス幅変調制御することにより、生成する電圧を正弦波に近づけて、より正確に交流負荷3を2相駆動することができる。   Thus, the power supply device 60 performs pulse width modulation control of the switching elements S1a and S2b in the first half of the cycle, and performs pulse width modulation control of the switching elements S1b and S2a in the second half of the cycle. According to the power supply device 60, by performing pulse width modulation control of the two switching elements, the generated voltage can be brought close to a sine wave, and the AC load 3 can be more accurately driven in two phases.

また、電源装置60によれば、第5の実施形態と同様に、ダイオードD1a、D2a、D1b、D2bのリカバリー電流、および、スイッチング素子S1a、S2a、S1b、S2bの内蔵ダイオードB1a、B2a、B1b、B2bに起因するスイッチング損失を低減することができる。このように複数の電源回路を備えた電源装置について、スイッチング損失を低減することができる。   Further, according to the power supply device 60, as in the fifth embodiment, the recovery current of the diodes D1a, D2a, D1b, D2b and the built-in diodes B1a, B2a, B1b of the switching elements S1a, S2a, S1b, S2b, Switching loss due to B2b can be reduced. Thus, switching loss can be reduced for a power supply device including a plurality of power supply circuits.

以下、電源装置60に電流制限回路X1a、X2a、X1b、X2bを設けることによる効果を説明する。ここでは、比較例として、第1電源回路から電流制限回路X1a、X1bを削除した回路(第4比較例)を考える。   Hereinafter, the effect of providing the current limiting circuits X1a, X2a, X1b, and X2b in the power supply device 60 will be described. Here, as a comparative example, consider a circuit (fourth comparative example) in which the current limiting circuits X1a and X1b are deleted from the first power supply circuit.

第4比較例に係る電源回路において、スイッチング素子S2aの内蔵ダイオードB2aに電流が流れている間に、スイッチング素子S1aがオフ状態からオン状態に変化したとする。このとき、コイルL2aにはスイッチング素子S2aの内蔵ダイオードB2aのリカバリー電流が流れ、コイルL1aとスイッチング素子S1aにはリカバリー電流とコイルL0aを通過する電流とが流れる(図14Aを参照)。特にスイッチング素子S2aとしてスーパージャンクションMOSFETを用いた場合には、スイッチング素子S2aのソース−ドレイン間容量の充電電流も流れる。   In the power supply circuit according to the fourth comparative example, it is assumed that the switching element S1a changes from the off state to the on state while a current flows through the built-in diode B2a of the switching element S2a. At this time, the recovery current of the built-in diode B2a of the switching element S2a flows through the coil L2a, and the recovery current and the current passing through the coil L0a flow through the coil L1a and the switching element S1a (see FIG. 14A). In particular, when a super junction MOSFET is used as the switching element S2a, a charging current of the capacitance between the source and drain of the switching element S2a also flows.

コイルL2aにリカバリー電流や充電電流が流れると、コイルL2aにエネルギーが蓄積される。このため、スイッチング素子S1aがオン状態になった後も、ダイオードD2aとコイルL2a、L1aとスイッチング素子S1aを経由する循環電流が流れ続ける(図14Bを参照)。コイルL0aを流れる電流よりも多い循環電流がスイッチング素子S1aに流れるので、スイッチング素子S1aが必要以上に発熱し、放熱が困難になる。また、スイッチング素子S1aがオン状態からオフ状態に変化するときのスイッチング損失も増大する。   When a recovery current or a charging current flows through the coil L2a, energy is accumulated in the coil L2a. For this reason, even after the switching element S1a is turned on, a circulating current continues to flow through the diode D2a, the coils L2a, L1a, and the switching element S1a (see FIG. 14B). Since a circulating current larger than the current flowing through the coil L0a flows to the switching element S1a, the switching element S1a generates more heat than necessary, and heat dissipation becomes difficult. Further, the switching loss when the switching element S1a changes from the on state to the off state also increases.

これに対して、電源装置60の第1電源回路に抵抗素子を含む電流制限回路X1a、X2aを設けた場合を考える。この場合、ダイオードD2aとコイルL2a、L1aとスイッチング素子S1aを経由する循環電流は、電流制限回路X2a内の抵抗素子によって熱エネルギーに変換されて減少する。同様に、ダイオードD1aとスイッチング素子S2aとコイルL2a、L1aを経由する循環電流も、電流制限回路X1a内の抵抗素子によって熱エネルギーに変換されて減少する。したがって、電流制限回路X1a、X2aを有する第1電源回路によれば、スイッチング素子S1aとダイオードD2aを経由する循環電流、および、スイッチング素子S2aとダイオードD1aを経由する循環電流を低減し、スイッチング素子S1a、S2aにおける発熱量を低減することができる。   On the other hand, consider a case where the first power supply circuit of the power supply device 60 is provided with current limiting circuits X1a and X2a including resistance elements. In this case, the circulating current passing through the diode D2a, the coils L2a and L1a, and the switching element S1a is converted into thermal energy by the resistance element in the current limiting circuit X2a and decreases. Similarly, the circulating current passing through the diode D1a, the switching element S2a, and the coils L2a and L1a is also converted into thermal energy by the resistance element in the current limiting circuit X1a and decreases. Therefore, according to the first power supply circuit having the current limiting circuits X1a and X2a, the circulating current passing through the switching element S1a and the diode D2a and the circulating current passing through the switching element S2a and the diode D1a are reduced, and the switching element S1a The amount of heat generated in S2a can be reduced.

なお、以上に示す各実施形態の特徴を、その性質に反しない限り任意に組みあわせて、複数の実施形態の特徴を合わせ持つ電源装置および電源回路を構成することができる。   In addition, the features of each embodiment described above can be arbitrarily combined as long as they do not contradict their properties, and a power supply device and a power supply circuit having features of a plurality of embodiments can be configured.

以上に示すように、本発明の電源回路および電源装置によれば、スイッチング損失を低減することができる。   As described above, according to the power supply circuit and the power supply device of the present invention, switching loss can be reduced.

10、15、20、25、30、40、45…電源回路
50、60…電源装置
S1…スイッチング素子(下側スイッチング素子)
S2…スイッチング素子(上側スイッチング素子)
L0…コイル
L1、L2…コイル(電流制限コイル)
D1、D2…ダイオード
C1…入力コンデンサ
C2…出力コンデンサ
C3…平滑コンデンサ
X1、X2…電流制限回路
10, 15, 20, 25, 30, 40, 45 ... power supply circuit 50, 60 ... power supply device S1 ... switching element (lower switching element)
S2: Switching element (upper switching element)
L0 ... coil L1, L2 ... coil (current limiting coil)
D1, D2 ... Diode C1 ... Input capacitor C2 ... Output capacitor C3 ... Smoothing capacitor X1, X2 ... Current limiting circuit

Claims (10)

下側アーム回路に設けられた下側スイッチング素子と、
上側アーム回路に設けられた上側スイッチング素子と、
一方の端子がアーム接続点に接続されたコイルと、
下側と上側のうち一方を第1側、他方を第2側としたときに、第1側スイッチング素子の第2側端子と第2側アーム回路の第2側端子との間に第2側スイッチング素子と直列に設けられた電流制限コイルと、
前記第2側スイッチング素子および前記電流制限コイルを経由せずに前記第1側スイッチング素子の第2側端子と前記第2側アーム回路の第2側端子とを結ぶ経路上に設けられたダイオードとを備え、
前記第1側スイッチング素子はパルス幅変調制御され、
前記第2側スイッチング素子は、前記第1側スイッチング素子のオフ期間の一部でオン状態になり、それ以外ではオフ状態になり、
前記第1側スイッチング素子は、前記第2側スイッチング素子の内蔵ダイオードに電流が流れている間にオフ状態からオン状態に変化することを特徴とする、電源回路。
A lower switching element provided in the lower arm circuit;
An upper switching element provided in the upper arm circuit;
A coil with one terminal connected to the arm connection point;
When one of the lower side and the upper side is the first side and the other is the second side, the second side is between the second side terminal of the first side switching element and the second side terminal of the second side arm circuit. A current limiting coil provided in series with the switching element;
A diode provided on a path connecting the second side terminal of the first side switching element and the second side terminal of the second side arm circuit without passing through the second side switching element and the current limiting coil; With
The first side switching element is subjected to pulse width modulation control,
The second side switching element is turned on during a part of the off period of the first side switching element, and is otherwise turned off.
The power supply circuit according to claim 1, wherein the first side switching element changes from an off state to an on state while a current flows through a built-in diode of the second side switching element.
前記第1側は下側、前記第2側は上側であり、
前記電流制限コイルの下側端子は前記下側スイッチング素子の上側端子に接続され、
前記電流制限コイルの上側端子は前記アーム接続点に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられていることを特徴とする、請求項1に記載の電源回路。
The first side is the lower side, the second side is the upper side,
A lower terminal of the current limiting coil is connected to an upper terminal of the lower switching element;
The upper terminal of the current limiting coil is connected to the arm connection point,
The diode is provided on the path with an anode terminal on an upper terminal side of the lower switching element and a cathode terminal on an upper terminal side of the upper arm circuit. The power supply circuit described in 1.
前記第1側は下側、前記第2側は上側であり、
前記電流制限コイルの下側端子は前記アーム接続点に接続され、
前記電流制限コイルの上側端子は前記上側スイッチング素子の下側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられていることを特徴とする、請求項1に記載の電源回路。
The first side is the lower side, the second side is the upper side,
The lower terminal of the current limiting coil is connected to the arm connection point,
An upper terminal of the current limiting coil is connected to a lower terminal of the upper switching element;
The diode is provided on the path with an anode terminal on an upper terminal side of the lower switching element and a cathode terminal on an upper terminal side of the upper arm circuit. The power supply circuit described in 1.
前記第1側は下側、前記第2側は上側であり、
前記電流制限コイルの下側端子は前記上側スイッチング素子の上側端子に接続され、
前記電流制限コイルの上側端子は前記上側アーム回路の上側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられていることを特徴とする、請求項1に記載の電源回路。
The first side is the lower side, the second side is the upper side,
A lower terminal of the current limiting coil is connected to an upper terminal of the upper switching element;
An upper terminal of the current limiting coil is connected to an upper terminal of the upper arm circuit;
The diode is provided on the path with an anode terminal on an upper terminal side of the lower switching element and a cathode terminal on an upper terminal side of the upper arm circuit. The power supply circuit described in 1.
前記第1側は上側、前記第2側は下側であり、
前記電流制限コイルの上側端子は前記上側スイッチング素子の下側端子に接続され、
前記電流制限コイルの下側端子は前記アーム接続点に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられていることを特徴とする、請求項1に記載の電源回路。
The first side is the upper side, the second side is the lower side,
An upper terminal of the current limiting coil is connected to a lower terminal of the upper switching element;
The lower terminal of the current limiting coil is connected to the arm connection point,
The diode is provided on the path with an anode terminal on a lower terminal side of the lower arm circuit and a cathode terminal on a lower terminal side of the upper switching element. Item 2. The power supply circuit according to Item 1.
前記第1側は上側、前記第2側は下側であり、
前記電流制限コイルの上側端子は前記アーム接続点に接続され、
前記電流制限コイルの下側端子は前記下側スイッチング素子の上側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられていることを特徴とする、請求項1に記載の電源回路。
The first side is the upper side, the second side is the lower side,
The upper terminal of the current limiting coil is connected to the arm connection point,
A lower terminal of the current limiting coil is connected to an upper terminal of the lower switching element;
The diode is provided on the path with an anode terminal on a lower terminal side of the lower arm circuit and a cathode terminal on a lower terminal side of the upper switching element. Item 2. The power supply circuit according to Item 1.
前記第1側は上側、前記第2側は下側であり、
前記電流制限コイルの上側端子は前記下側スイッチング素子の下側端子に接続され、
前記電流制限コイルの下側端子は前記下側アーム回路の下側端子に接続され、
前記ダイオードは、前記経路上にアノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられていることを特徴とする、請求項1に記載の電源回路。
The first side is the upper side, the second side is the lower side,
An upper terminal of the current limiting coil is connected to a lower terminal of the lower switching element;
A lower terminal of the current limiting coil is connected to a lower terminal of the lower arm circuit;
The diode is provided on the path with an anode terminal on a lower terminal side of the lower arm circuit and a cathode terminal on a lower terminal side of the upper switching element. Item 2. The power supply circuit according to Item 1.
前記経路上に前記ダイオードと直列に設けられた電流制限回路をさらに備えた、請求項1に記載の電源回路。   The power supply circuit according to claim 1, further comprising a current limiting circuit provided in series with the diode on the path. 下側アーム回路に設けられた下側スイッチング素子と、
上側アーム回路に設けられた上側スイッチング素子と、
一方の端子がアーム接続点に接続されたコイルと、
前記下側スイッチング素子の上側端子に接続された下側端子と、前記アーム接続点に接続された上側端子とを有する第1電流制限コイルと、
前記アーム接続点に接続された下側端子と、前記上側スイッチング素子の下側端子に接続された上側端子とを有する第2電流制限コイルと、
前記上側スイッチング素子、前記第1電流制限コイルおよび前記第2電流制限コイルを経由せずに前記下側スイッチング素子の上側端子と前記上側アーム回路の上側端子とを結ぶ第1経路上に、アノード端子を前記下側スイッチング素子の上側端子の側に、カソード端子を前記上側アーム回路の上側端子の側にして設けられた第1ダイオードと、
前記第1経路上に前記第1ダイオードと直列に設けられた第1電流制限回路と、
前記下側スイッチング素子、前記第1電流制限コイルおよび前記第2電流制限コイルを経由せずに前記上側スイッチング素子の下側端子と前記下側アーム回路の下側端子とを結ぶ第2経路上に、アノード端子を前記下側アーム回路の下側端子の側に、カソード端子を前記上側スイッチング素子の下側端子の側にして設けられた第2ダイオードと、
前記第2経路上に前記第2ダイオードと直列に設けられた第2電流制限回路とを備え、
前記下側スイッチング素子がパルス幅変調制御され、前記上側スイッチング素子が前記下側スイッチング素子のオフ期間の一部でオン状態になる第1期間と、前記上側スイッチング素子がパルス幅変調制御され、前記下側スイッチング素子が前記上側スイッチング素子のオフ期間の一部でオン状態になる第2期間とを有し、
前記第1期間では、前記下側スイッチング素子は前記上側スイッチング素子の内蔵ダイオードに電流が流れている間にオフ状態からオン状態に変化し、
前記第2期間では、前記上側スイッチング素子は前記下側スイッチング素子の内蔵ダイオードに電流が流れている間にオフ状態からオン状態に変化することを特徴とする、電源回路。
A lower switching element provided in the lower arm circuit;
An upper switching element provided in the upper arm circuit;
A coil with one terminal connected to the arm connection point;
A first current limiting coil having a lower terminal connected to the upper terminal of the lower switching element and an upper terminal connected to the arm connection point;
A second current limiting coil having a lower terminal connected to the arm connection point and an upper terminal connected to the lower terminal of the upper switching element;
An anode terminal on a first path connecting the upper terminal of the lower switching element and the upper terminal of the upper arm circuit without passing through the upper switching element, the first current limiting coil and the second current limiting coil; A first diode provided on the upper terminal side of the lower switching element and a cathode terminal on the upper terminal side of the upper arm circuit;
A first current limiting circuit provided in series with the first diode on the first path;
On the second path connecting the lower terminal of the upper switching element and the lower terminal of the lower arm circuit without passing through the lower switching element, the first current limiting coil, and the second current limiting coil A second diode provided with an anode terminal on the lower terminal side of the lower arm circuit and a cathode terminal on the lower terminal side of the upper switching element;
A second current limiting circuit provided in series with the second diode on the second path;
A first period in which the lower switching element is subjected to pulse width modulation control, the upper switching element is turned on in a part of an off period of the lower switching element, and the upper switching element is subjected to pulse width modulation control, A second period in which the lower switching element is turned on in a part of the off period of the upper switching element,
In the first period, the lower switching element changes from an off state to an on state while a current flows through a built-in diode of the upper switching element,
In the second period, the upper switching element changes from an off state to an on state while a current flows through a built-in diode of the lower switching element.
請求項1〜9のいずれかに記載の電源回路を複数備えた、電源装置。   The power supply device provided with two or more power supply circuits in any one of Claims 1-9.
JP2014075207A 2014-04-01 2014-04-01 Power circuit Pending JP2015198507A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014075207A JP2015198507A (en) 2014-04-01 2014-04-01 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014075207A JP2015198507A (en) 2014-04-01 2014-04-01 Power circuit

Publications (1)

Publication Number Publication Date
JP2015198507A true JP2015198507A (en) 2015-11-09

Family

ID=54547927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014075207A Pending JP2015198507A (en) 2014-04-01 2014-04-01 Power circuit

Country Status (1)

Country Link
JP (1) JP2015198507A (en)

Similar Documents

Publication Publication Date Title
JP6392347B2 (en) Switching circuit and power supply circuit having the same
US8035364B2 (en) Step-down switching regulator with freewheeling diode
KR101324806B1 (en) Boost and up-down switching regulator with synchronous freewheeling mosfet
US20160285386A1 (en) Rectifier
JP6453526B1 (en) Power converter
US20150091539A1 (en) Half-bridge gate driver control
JPWO2012176403A1 (en) Buck / Boost AC / DC Converter
JP5501857B2 (en) Switching power supply
CN107342681B (en) Method and apparatus for efficient switching in a semi-resonant power converter
TWI467900B (en) Buck regulator
US11695335B2 (en) Hybrid boost converters
JP2022553339A (en) Inverter circuit and method, e.g. for use in power factor correction
CN111758210B (en) Rectifying circuit and power supply device
JP6264098B2 (en) Chopper circuit
JP2013135570A (en) Dc-dc converter
JP6091324B2 (en) DC power supply
JP2015198507A (en) Power circuit
KR102077825B1 (en) Boost converter
JP6801343B2 (en) Power converter
JP7201045B2 (en) power converter
JP2018121475A (en) Power conversion device
US9276476B1 (en) Forced commutating a current through a diode
JP2018121472A (en) Power conversion device
JP2017085707A (en) Bidirectional DC-DC converter
JP2023082523A (en) Power supply device