JP6264098B2 - Chopper circuit - Google Patents
Chopper circuit Download PDFInfo
- Publication number
- JP6264098B2 JP6264098B2 JP2014040795A JP2014040795A JP6264098B2 JP 6264098 B2 JP6264098 B2 JP 6264098B2 JP 2014040795 A JP2014040795 A JP 2014040795A JP 2014040795 A JP2014040795 A JP 2014040795A JP 6264098 B2 JP6264098 B2 JP 6264098B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- capacitor
- mode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 3
- 229910002601 GaN Inorganic materials 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 1
- 239000010432 diamond Substances 0.000 claims 1
- 229910003460 diamond Inorganic materials 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 27
- 230000009471 action Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、直流電圧をより高い直流電圧に昇圧するチョッパ回路に関する。 The present invention relates to a chopper circuit that boosts a DC voltage to a higher DC voltage.
図３１は、特許文献１に開示されている昇圧チョッパ回路（以下、昇圧チョッパという。）を説明するための図である。 FIG. 31 is a diagram for explaining a boost chopper circuit (hereinafter referred to as a boost chopper) disclosed in Patent Document 1.
この昇圧チョッパは、コンデンサ回路，第１の回路およびインダクタＬ１を備えている。コンデンサ回路は、コンデンサＣ１とコンデンサＣ２とが順に直列接続された回路である。第１の回路は、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２が順に直列接続された回路である。第１の回路とコンデンサ回路とは、高電位出力端子Ｐ２と低電位出力端子Ｎ２との間に並列に接続される。そして、スイッチング素子Ｓ１，スイッチング素子Ｓ２の接続点とコンデンサＣ１，コンデンサＣ２の接続点とが接続される。また、スイッチング素子Ｓ１とスイッチング素子Ｓ２の直列回路は、インダクタＬ１を介して、高電位入力端子Ｐ１と低電位入力端子Ｎ１の間に接続される。 This step-up chopper includes a capacitor circuit, a first circuit, and an inductor L1. The capacitor circuit is a circuit in which a capacitor C1 and a capacitor C2 are connected in series. The first circuit is a circuit in which a diode D1, a switching element S1, a switching element S2, and a diode D2 are sequentially connected in series. The first circuit and the capacitor circuit are connected in parallel between the high potential output terminal P2 and the low potential output terminal N2. And the connection point of switching element S1, switching element S2 and the connection point of capacitor C1, capacitor C2 are connected. The series circuit of the switching element S1 and the switching element S2 is connected between the high potential input terminal P1 and the low potential input terminal N1 via the inductor L1.
この昇圧チョッパは、インダクタＬ１に蓄えた磁気エネルギーを用いて、コンデンサＣ１，Ｃ２を入力電圧よりも高い所定の電圧に充電する。 The step-up chopper uses the magnetic energy stored in the inductor L1 to charge the capacitors C1 and C2 to a predetermined voltage higher than the input voltage.
図３１に示した昇圧チョッパは、インダクタＬ１に磁気エネルギーを蓄えるために、スイッチング素子Ｓ１，Ｓ２を同時にオンさせる。このとき、スイッチング素子Ｓ１，Ｓ２に電流が流れるため、これら２つの素子で通流損失が発生する。これは、昇圧チョッパの効率低下に繋がる。 The boosting chopper shown in FIG. 31 turns on the switching elements S1 and S2 simultaneously in order to store magnetic energy in the inductor L1. At this time, since a current flows through the switching elements S1 and S2, a conduction loss occurs in these two elements. This leads to a reduction in efficiency of the boost chopper.
本発明は、このような従来技術が有している問題を解決するためになされたものである。すなわち、本発明の目的は、昇圧チョッパがインダクタＬ１に磁気エネルギーを蓄えるときの損失を低減することにある。 The present invention has been made to solve such problems of the prior art. That is, an object of the present invention is to reduce a loss when the boost chopper stores magnetic energy in the inductor L1.
上記目的を達成するため、チョッパ回路を、コンデンサ回路と第１の回路と第２の回路とを含む構成とする。コンデンサ回路は、第１のコンデンサと第２のコンデンサとの直列回路である。第１の回路は、第１のダイオード，第１のスイッチング素子，第２のスイッチング素子，第２のダイオードが順に直列接続された回路である。第１の回路は、コンデンサ回路に並列接続される。そして、第１の回路の第１のスイッチング素子と第２のスイッチング素子の接続点が、第１のコンデンサと第２のコンデンサの接続点と接続される。第２の回路は、少なくとも１つのインダクタと第３のスイッチング素子との直列回路である。第２の回路は、第１の入力端子と第２の入力端子との間に接続される。さらに、第３のスイッチング素子が、第１の回路の第１のスイッチング素子と第２のスイッチング素子とからなる直列回路と並列に接続される。 In order to achieve the above object, the chopper circuit includes a capacitor circuit, a first circuit, and a second circuit. The capacitor circuit is a series circuit of a first capacitor and a second capacitor. The first circuit is a circuit in which a first diode, a first switching element, a second switching element, and a second diode are connected in series. The first circuit is connected in parallel to the capacitor circuit. The connection point between the first switching element and the second switching element of the first circuit is connected to the connection point between the first capacitor and the second capacitor. The second circuit is a series circuit of at least one inductor and a third switching element. The second circuit is connected between the first input terminal and the second input terminal. Further, the third switching element is connected in parallel with a series circuit including the first switching element and the second switching element of the first circuit.
本発明を適用した昇圧チョッパは、短絡モード時に電流を流すスイッチング素子が１つになるので、通流損失を低減することができる。 The step-up chopper to which the present invention is applied has a single switching element that allows a current to flow in the short-circuit mode, and therefore can reduce current loss.
本発明を適用した昇圧チョッパは、インダクタＬ１に磁気エネルギーを蓄える短絡モードにおいて、１つのスイッチング素子のみに電流を流すことを特徴とする。図１〜図３０を参照して、本発明の実施例を説明する。 A step-up chopper to which the present invention is applied is characterized in that a current flows only through one switching element in a short-circuit mode in which magnetic energy is stored in an inductor L1. An embodiment of the present invention will be described with reference to FIGS.
図１は、本発明を適用した昇圧チョッパの一つの実施例を説明するための図である。 FIG. 1 is a diagram for explaining one embodiment of a step-up chopper to which the present invention is applied.
この昇圧チョッパは、コンデンサ回路，第１の回路および第２の回路を備えている。コンデンサ回路は、コンデンサＣ１とコンデンサＣ２とが順に直列接続された回路である。第１の回路は、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２が順に直列接続された回路である。第１の回路とコンデンサ回路とは、高電位出力端子Ｐ２（端子Ｐ２）と低電位出力端子Ｎ２（端子Ｎ２）との間に並列に接続される。また、第１の回路の第１のスイッチング素子と第２のスイッチング素子の接続点が、第１のコンデンサと第２のコンデンサの接続点と接続される。この接続点は、コンデンサ回路の中間電位を出力する端子Ｏ２に接続されている。 The step-up chopper includes a capacitor circuit, a first circuit, and a second circuit. The capacitor circuit is a circuit in which a capacitor C1 and a capacitor C2 are connected in series. The first circuit is a circuit in which a diode D1, a switching element S1, a switching element S2, and a diode D2 are sequentially connected in series. The first circuit and the capacitor circuit are connected in parallel between the high potential output terminal P2 (terminal P2) and the low potential output terminal N2 (terminal N2). In addition, a connection point between the first switching element and the second switching element of the first circuit is connected to a connection point between the first capacitor and the second capacitor. This connection point is connected to a terminal O2 that outputs an intermediate potential of the capacitor circuit.
第２の回路は、インダクタＬ１と第３のスイッチング素子の直列回路である。第２の回路は、高電位入力端子Ｐ１（端子Ｐ１）と低電位入力端子Ｎ１（端子Ｎ１）との間に接続される。さらに、第３のスイッチング素子が、第１の回路の第１のスイッチング素子と第２のスイッチング素子とからなる直列回路と並列に接続される。 The second circuit is a series circuit of an inductor L1 and a third switching element. The second circuit is connected between the high potential input terminal P1 (terminal P1) and the low potential input terminal N1 (terminal N1). Further, the third switching element is connected in parallel with a series circuit including the first switching element and the second switching element of the first circuit.
この昇圧チョッパの動作を、図２〜図５を参照して説明する。図２は、図１のスイッチング素子Ｓ１〜Ｓ３の動作を説明するための図である。この昇圧チョッパは、図２に示すように、短絡モードおよび充電モード１，充電モード２とからなる動作モードを備えている。短絡モードは、インダクタＬ１に磁気エネルギーを蓄える動作モードである。充電モード１は、コンデンサＣ１を充電する動作モードである。充電モード２は、コンデンサＣ２を充電する動作モードである。 The operation of this step-up chopper will be described with reference to FIGS. FIG. 2 is a diagram for explaining the operation of the switching elements S1 to S3 in FIG. As shown in FIG. 2, the boost chopper has an operation mode including a short-circuit mode and a charging mode 1 and a charging mode 2. The short circuit mode is an operation mode in which magnetic energy is stored in the inductor L1. The charging mode 1 is an operation mode for charging the capacitor C1. The charging mode 2 is an operation mode for charging the capacitor C2.
図３は、短絡モードのときにインダクタＬ１の電流ＩＬが流れる経路を説明するための図である。図４は、昇圧モード１のときに電流ＩＬが流れる経路を説明するための図である。図５は、昇圧モード２のときに電流ＩＬが流れる経路を説明するための図である。 Figure 3 is a diagram for explaining the path of current I L in inductor L1 flows when the short circuit mode. FIG. 4 is a diagram for explaining a path through which current IL flows in boost mode 1. FIG. 5 is a diagram for explaining a path through which current IL flows in boost mode 2.
具体的には、この昇圧チョッパは、次のように動作する。まず、短絡モードでは、スイッチング素子Ｓ１，Ｓ２がオフしている状態で、スイッチング素子Ｓ３をオンさせる。このとき、電流ＩＬは、端子Ｐ１→インダクタＬ１→スイッチング素子Ｓ３→端子Ｎ１の経路で流れる（図３）。この電流ＩＬによって、インダクタＬ１に磁気エネルギーが蓄えられる。 Specifically, this boost chopper operates as follows. First, in the short circuit mode, the switching element S3 is turned on while the switching elements S1 and S2 are turned off. At this time, current I L flows in the path of the terminal P1 → inductor L1 → switching element S3 → terminal N1 (FIG. 3). This current I L, magnetic energy is stored in inductor L1.
この状態からスイッチング素子Ｓ２をオンさせた後、スイッチング素子Ｓ３をオフする。これにより、昇圧チョッパは、短絡モードから充電モード１に移行する。充電モード１では、端子Ｐ１→インダクタＬ１→ダイオードＤ１→コンデンサＣ１→スイッチング素子Ｓ２→端子Ｎ１の経路で電流ＩＬが流れる（図４）。この電流によって、コンデンサＣ１が充電される。 After switching element S2 is turned on from this state, switching element S3 is turned off. Thereby, the step-up chopper shifts from the short-circuit mode to the charge mode 1. In the charging mode 1, a current IL flows through a path of terminal P1, inductor L1, diode D1, capacitor C1, switching element S2, and terminal N1 (FIG. 4). This current charges the capacitor C1.
この状態からスイッチング素子Ｓ３をオンさせた後、スイッチング素子Ｓ２をオフする。これにより、昇圧チョッパは、再び短絡モードに移行する。このとき、電流ＩＬが図３に示した経路で流れ、インダクタＬ１に磁気エネルギーが蓄えられる。 After switching element S3 is turned on from this state, switching element S2 is turned off. Thereby, the step-up chopper again shifts to the short circuit mode. At this time, current I L flows through a path shown in FIG. 3, the magnetic energy is stored in inductor L1.
この状態からスイッチング素子Ｓ１をオンさせた後、スイッチング素子Ｓ３をオフする。これにより、昇圧チョッパは、充電モード２に移行する。充電モード２では、端子Ｐ１→インダクタＬ１→スイッチング素子Ｓ１→コンデンサＣ２→ダイオードＤ２→端子Ｎ１の経路で電流ＩＬが流れる（図５）。この電流ＩＬによって、コンデンサＣ２が充電される。 After switching element S1 is turned on from this state, switching element S3 is turned off. Thereby, the step-up chopper shifts to the charging mode 2. In the charging mode 2, a current IL flows through the path of the terminal P1, the inductor L1, the switching element S1, the capacitor C2, the diode D2, and the terminal N1 (FIG. 5). This current I L, the capacitor C2 is charged.
このように、昇圧チョッパは、短絡モードを挟んで、充電モード１と充電モード２とを交互に繰り返す。短絡モードと充電モード１，２との間で動作モードを移行するとき、スイッチング素子Ｓ３とスイッチング素子Ｓ１，Ｓ２の同時オン期間を設けることで、電流ＩＬが流れる経路を確実に確保することができる。 As described above, the boost chopper alternately repeats the charging mode 1 and the charging mode 2 with the short circuit mode interposed therebetween. When the operation mode is shifted between the short-circuit mode and the charging modes 1 and 2, a path through which the current IL flows can be reliably ensured by providing a simultaneous ON period of the switching element S 3 and the switching elements S 1 and S 2. it can.
この昇圧チョッパは、短絡モードの期間と充電モード１，２の期間とを調節することにより、コンデンサＣ１，Ｃ２の電圧を入力電圧よりも高い所定値に維持することができる。この昇圧チョッパは、端子Ｐ２，Ｎ２の電位を用いれば、２レベルの直流電源として機能する。また、この昇圧チョッパは、端子Ｐ２，Ｏ２，Ｎ２の電位を用いれば、３レベルの直流電源として機能する。 The step-up chopper can maintain the voltages of the capacitors C1 and C2 at a predetermined value higher than the input voltage by adjusting the period of the short circuit mode and the periods of the charging modes 1 and 2. This step-up chopper functions as a two-level DC power supply if the potentials at terminals P2 and N2 are used. The boost chopper functions as a three-level DC power supply if the potentials of the terminals P2, O2, and N2 are used.
上記のとおり、この昇圧チョッパは、１つのスイッチング素子Ｓ３のみに電流ＩＬを流すことで短絡モードを作ることができる。したがって、２つのスイッチング素子Ｓ１，Ｓ２に電流ＩＬを流して短絡モードを作る昇圧チョッパに比べて、通流損失を低減することができる。なお、図６に示す実施例のように、図１の昇圧チョッパの構成に、スイッチン素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２を挿入する構成としても、短絡モード時の通流損失を低減することができる。 As described above, this step-up chopper can create a short-circuit mode by causing the current IL to flow through only one switching element S3. Therefore, the conduction loss can be reduced as compared with a boost chopper that causes a current IL to flow through the two switching elements S1 and S2 to create a short-circuit mode. Note that, as in the embodiment shown in FIG. 6, the short-circuit mode can be used even if the inductor L2 is inserted between the connection point between the switch element S2 and the diode D2 and the terminal N1 in the boost chopper configuration of FIG. It is possible to reduce the flow loss at the time.
ここで、スイッチング素子Ｓ１〜Ｓ３を、シリコン（Ｓｉ）で形成されている半導体素子の１つであるＩＧＢＴ（Insulated Gate Bipolar Transistor）とする。そして、スイッチング素子Ｓ３を、スイッチング素子Ｓ１，Ｓ２の直列回路よりも低いオン電圧特性を有する素子とする。さらに、スイッチング素子Ｓ３で短絡モードをつくれば、スイッチング素子Ｓ１，Ｓ２の直列回路で短絡モードを作るよりも、通流損失を低減することができる。 Here, the switching elements S1 to S3 are IGBTs (Insulated Gate Bipolar Transistors) which are one of semiconductor elements formed of silicon (Si). The switching element S3 is an element having an on-voltage characteristic lower than that of the series circuit of the switching elements S1 and S2. Furthermore, if the short circuit mode is created by the switching element S3, the conduction loss can be reduced as compared with the case where the short circuit mode is created by the series circuit of the switching elements S1 and S2.
また、図７に示すように、スイッチング素子Ｓ３を、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とすることもできる。ＭＯＳＦＥＴのオン電圧は、オン抵抗と通流電流の積によって定まる。したがって、スイッチング素子Ｓ３を、オン抵抗が小さい素子、すなわちスイッチング素子Ｓ１，Ｓ２の直列回路のオン電圧よりも低いオン電圧となる素子とすれば、通流損失を低減することができる。 In addition, as shown in FIG. 7, the switching element S3 can be a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). The on-voltage of the MOSFET is determined by the product of on-resistance and current flow. Therefore, if the switching element S3 is an element having a low on-resistance, that is, an element having an on-voltage lower than the on-voltage of the series circuit of the switching elements S1 and S2, the conduction loss can be reduced.
さらに、スイッチング素子Ｓ３を、炭化ケイ素（ＳｉＣ）で形成されているＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）とするのがよい。ＳｉＣ−ＭＯＳＦＥＴの耐圧をＳｉ−ＩＧＢＴと同一の耐圧とする場合、ＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＩＧＢＴに比べてオン抵抗（オン電圧）を小さくすることができる。したがって、通流損失をさらに低減することができる。 Furthermore, the switching element S3 is preferably a MOSFET (SiC-MOSFET) formed of silicon carbide (SiC). When the breakdown voltage of the SiC-MOSFET is set to the same breakdown voltage as that of the Si-IGBT, the SiC-MOSFET can have an on-resistance (on-voltage) smaller than that of the Si-IGBT. Therefore, the flow loss can be further reduced.
また、ＳｉＣ−ＭＯＳＦＥＴは、高耐圧特性を備えている。したがって、スイッチング素子Ｓ３は、スイッチング素子Ｓ１，Ｓ２の直列回路と同等もしくはそれ以上の耐圧を有しながら、短絡モードにおいて低通流損失の素子として機能する。 Further, the SiC-MOSFET has a high breakdown voltage characteristic. Therefore, the switching element S3 functions as a low current loss element in the short circuit mode while having a breakdown voltage equal to or higher than that of the series circuit of the switching elements S1 and S2.
さらに、スイッチング素子Ｓ３を、ＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴを複数並列接続して構成するのがよい。複数並列接続の一例として、スイッチング素子Ｓ３をスイッチング素子Ｓ３１，３２の並列接続により構成した実施例を、図７を参照して説明する。 Further, the switching element S3 is preferably configured by connecting a plurality of MOSFETs or SiC-MOSFETs in parallel. As an example of a plurality of parallel connections, an embodiment in which the switching element S3 is configured by parallel connection of the switching elements S31 and S32 will be described with reference to FIG.
この構成において、並列接続されたスイッチング素子Ｓ３１，Ｓ３２を同時にオンオフ動作させる。この動作により、スイッチング素子Ｓ３１，Ｓ３２のオン抵抗が並列接続されたことになり、より通流損失を低減することができる。また、ＭＯＳＦＥＴおよびＳｉＣ−ＭＯＳＦＥＴのオン抵抗は、正の温度特性を有している。例えば、スイッチング素子Ｓ３１に多くの電流が流れた場合、スイッチング素子Ｓ３１の温度がスイッチング素子３２の温度より高くなる。そうすると、スイッチング素子Ｓ３１のオン電圧がスイッチング素子３２のオン電圧よりも高くなるので、スイッチング素子Ｓ３１に流れていた電流がスイッチング素子Ｓ３２に流れるようになる。この作用により、スイッチング素子Ｓ３１，Ｓ３２に流れる電流のアンバランスが抑制される。 In this configuration, the switching elements S31 and S32 connected in parallel are simultaneously turned on / off. By this operation, the on-resistances of the switching elements S31 and S32 are connected in parallel, and the conduction loss can be further reduced. The on-resistance of the MOSFET and the SiC-MOSFET has a positive temperature characteristic. For example, when a large amount of current flows through the switching element S31, the temperature of the switching element S31 becomes higher than the temperature of the switching element 32. Then, the on-voltage of the switching element S31 becomes higher than the on-voltage of the switching element 32, so that the current that has flowed through the switching element S31 flows into the switching element S32. By this action, an imbalance of the current flowing through the switching elements S31 and S32 is suppressed.
一方、並列接続したスイッチング素子Ｓ３１，Ｓ３２を、交互にオンオフ動作させることもできる。具体的には、充電モード１に移行する前の短絡モードではスイッチング素子Ｓ３１のみをオンさせる。また、充電モード２に移行する前の短絡モードではスイッチング素子Ｓ３２のみをオンさせる。このように動作させても、スイッチング素子Ｓ３１，Ｓ３２の通流損失を低減することができる。 On the other hand, the switching elements S31 and S32 connected in parallel can be alternately turned on and off. Specifically, only the switching element S31 is turned on in the short circuit mode before the transition to the charging mode 1. In the short circuit mode before the transition to the charging mode 2, only the switching element S32 is turned on. Even if operated in this way, the flow loss of the switching elements S31 and S32 can be reduced.
図８は、図７に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、スイッチング素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図７に示した実施例と同様に、短絡モード時の通流損失を低減することができる。 FIG. 8 shows an embodiment obtained by modifying a part of the embodiment described with reference to FIG. In this embodiment, an inductor L2 is inserted between a connection point between the switching element S2 and the diode D2 and the terminal N1. Even with such a configuration, the conduction loss in the short-circuit mode can be reduced as in the embodiment shown in FIG.
図９は、図７に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図１０は、図８に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。ＭＯＳＦＥＴおよびＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＩＧＢＴに比べて、オン抵抗を小さくすることができる。したがって、図９および図１０に示す実施例のようにスイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。 FIG. 9 shows an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. FIG. 10 shows an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. MOSFETs and SiC-MOSFETs can have lower on-resistance than Si-IGBTs. Therefore, if the switching elements S1 and S2 are MOSFETs or SiC-MOSFETs as in the embodiment shown in FIGS. 9 and 10, the conduction loss in the charging mode 1 and the charging mode 2 can also be reduced.
さらに、図１〜図１０に示した実施例において、ダイオードＤ１，Ｄ２を、炭化ケイ素（ＳｉＣ）で形成されたＳＢＤ（Schottky Barrier Diode）（ＳｉＣ−ＳＢＤ）とするのがよい。ＳｉＣ−ＳＢＤは、シリコンで形成されたダイオードに比べて、逆回復電流が少ない。したがって、ダイオードＤ１，Ｄ２のスイッチング損失を低減できるのみならず、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失も低減することができる。 Furthermore, in the embodiment shown in FIGS. 1 to 10, the diodes D <b> 1 and D <b> 2 may be SBD (Schottky Barrier Diode) (SiC-SBD) formed of silicon carbide (SiC). SiC-SBD has less reverse recovery current than a diode formed of silicon. Therefore, not only the switching loss of the diodes D1 and D2 can be reduced, but also the switching loss of the switching elements S1 to S3 can be reduced.
次に、昇圧チョッパの一部を複数並列接続する実施例について説明する。 Next, an embodiment in which a plurality of boost choppers are connected in parallel will be described.
一例として、図７に示した昇圧チョッパの一部を２並列接続した実施例を、図１１を参照して説明する。この実施例において、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２の順に直列接続した第１の回路が、並列接続される。この第１の回路の一方を回路ＣＨ１−１とし、他方を回路ＣＨ１−２とする。回路ＣＨ１−１と回路ＣＨ１−２とを並列接続すると、充電モード１，２のそれぞれにおいて、電流ＩＬが回路ＣＨ１−１と回路ＣＨ１−２とに分流して流れる。 As an example, an embodiment in which two boost choppers shown in FIG. 7 are connected in parallel will be described with reference to FIG. In this embodiment, a first circuit connected in series in the order of a diode D1, a switching element S1, a switching element S2, and a diode D2 is connected in parallel. One of the first circuits is a circuit CH1-1, and the other is a circuit CH1-2. Paralleling the circuit CH1-1 and circuit ch1-2, in each of the charge mode 1, the current I L flows branched into the circuit CH1-1 and circuit ch1-2.
図１２は、図１１に示す実施例の充電モード１において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ１−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−１のダイオードＤ１→コンデンサＣ１→回路ＣＨ１−１のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ１−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−２のダイオードＤ１→コンデンサＣ１→回路ＣＨ１−２のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。 FIG. 12 is a diagram for explaining a path through which the current IL flows in the charging mode 1 of the embodiment shown in FIG. 11. The circuit ch1-1, current flows I L1 which is part of the current I L. The current IL1 flows through a path from the terminal P1, the inductor L1, the diode D1 of the circuit CH1-1, the capacitor C1, the switching element S2 of the circuit CH1-1, and the terminal N1. On the other hand, the circuit ch1-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the terminal P1 → inductor L1 → the diode circuit ch1-2 D1 → the switching element S2 → terminal N1 of the capacitor C1 → circuit ch1-2.
この実施例では、回路ＣＨ１−１と回路ＣＨ１−２それぞれのダイオードＤ１を、ＳｉＣ−ＳＢＤとするのがよい。ＳｉＣ−ＳＢＤのオン電圧は、正の温度特性を有している。例えば、電流ＩＬ１＞電流ＩＬ２の場合、回路ＣＨ１−１のダイオードＤ２の温度が、回路ＣＨ１−２のダイオードＤ２の温度よりも高くなる。そうすると、回路ＣＨ１−１のダイオードＤ２のオン電圧が、回路ＣＨ１−２のダイオードＤ２のオン電圧よりも高くなるので、回路ＣＨ１−１に流れていた電流ＩＬ１が減少し、回路ＣＨ１−２に流れていた電流ＩＬ２が増加する。このような作用により、充電モード１において、電流ＩＬ１と電流ＩＬ２のアンバランスが抑制される。 In this embodiment, the diodes D1 of the circuits CH1-1 and CH1-2 are preferably SiC-SBDs. The on-voltage of the SiC-SBD has a positive temperature characteristic. For example, when current I L1 > current I L2 , the temperature of the diode D2 of the circuit CH1-1 is higher than the temperature of the diode D2 of the circuit CH1-2. Then, the ON voltage of the diode D2 in the circuit CH1-1 is, since higher than the ON voltage of the diode D2 in the circuit ch1-2, current I L1 flowing in the circuit CH1-1 decreases, the circuit ch1-2 The current I L2 that has been flowing increases. Such action in the charge mode 1, the unbalance of the current I L1 and the current I L2 is suppressed.
図１３は、図１１に示す実施例の充電モード２において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ１−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−１のスイッチング素子Ｓ１→コンデンサＣ２→回路ＣＨ１−１のダイオードＤ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ１−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−２のスイッチング素子Ｓ１→コンデンサＣ１→回路ＣＨ１−２のダイオードＤ２→端子Ｎ１の経路で流れる。 FIG. 13 is a diagram for explaining a path through which the current IL flows in the charging mode 2 of the embodiment shown in FIG. 11. The circuit ch1-1, current flows I L1 which is part of the current I L. The current IL1 flows through a path from the terminal P1, the inductor L1, the switching element S1 of the circuit CH1-1, the capacitor C2, the diode D2 of the circuit CH1-1, and the terminal N1. On the other hand, the circuit ch1-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the terminal P1 → inductor L1 → the diode of the switching element S1 → capacitor C1 → circuit ch1-2 circuit ch1-2 D2 → terminal N1.
この実施例では、回路ＣＨ１−１と回路ＣＨ１−２それぞれのダイオードＤ２を、ＳｉＣ−ＳＢＤとするのがよい。充電モード２においても、図１２で説明した充電モード１の場合の電流アンバランス抑制作用と同様の作用により、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。 In this embodiment, the diodes D2 of the circuits CH1-1 and CH1-2 are preferably SiC-SBDs. Also in the charging mode 2, the imbalance between the current I L1 and the current I L2 can be suppressed by the same action as the current imbalance suppressing action in the charging mode 1 described in FIG.
さらに、ダイオードＤ１，Ｄ２をＳｉＣ−ＳＢＤとすることにより、ダイオードＤ１，Ｄ２のスイッチング損失を低減できるのみならず、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失も低減することができる。 Furthermore, by making the diodes D1 and D2 SiC-SBD, not only the switching loss of the diodes D1 and D2 can be reduced, but also the switching loss of the switching elements S1 to S3 can be reduced.
なお、この実施例の短絡モードを構成する回路は、図７に関連して説明した上記実施例の回路と同じである。短絡モードでは、スイッチング素子Ｓ３１，Ｓ３２の一方の素子もしくは両方の素子を、図７に関連して説明した上記実施例と同様に動作させる。したがって、図７に関連して説明した上記実施例と同様に、短絡モード時の通流損失を低減することができる。 In addition, the circuit which comprises the short circuit mode of this Example is the same as the circuit of the said Example demonstrated in relation to FIG. In the short-circuit mode, one or both of the switching elements S31 and S32 are operated in the same manner as in the above-described embodiment described with reference to FIG. Therefore, similarly to the above-described embodiment described with reference to FIG. 7, the conduction loss in the short-circuit mode can be reduced.
図１４は、図１１に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、スイッチング素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図１１に関連して説明した上記実施例と同様、短絡モード時の通流損失を低減することができるとともに、充電モード１，２時の電流アンバランスを抑制することができる。 FIG. 14 shows an embodiment obtained by modifying a part of the embodiment described with reference to FIG. In this embodiment, an inductor L2 is inserted between a connection point between the switching element S2 and the diode D2 and the terminal N1. Even with such a configuration, the current loss in the short-circuit mode can be reduced and the current imbalance in the charge modes 1 and 2 can be suppressed as in the above-described embodiment described with reference to FIG. be able to.
図１５は、図１１に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図１６は、図１４に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。 FIG. 15 shows an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. FIG. 16 shows an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. If the switching elements S1 and S2 are MOSFETs or SiC-MOSFETs, the current loss during the charging mode 1 and the charging mode 2 can be reduced.
次に、図１７は、図７に示した昇圧チョッパの他の一部を２並列接続した実施例を説明するための図である。この実施例では、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２の順に直列接続した第１の回路とスイッチング素子Ｓ１，Ｓ２の直列回路に並列接続されたスイッチング素子Ｓ３とからなる第３の回路が、並列接続される。第３の回路の一方を回路ＣＨ３−１とし、他方を回路ＣＨ３−２とする。図１７のように回路ＣＨ３−１と回路ＣＨ３−２とを並列接続すると、短絡モード，充電モード１，２のそれぞれで、電流ＩＬは回路ＣＨ３−１と回路ＣＨ３−２とに分流して流れる。 Next, FIG. 17 is a diagram for explaining an embodiment in which two other parts of the boost chopper shown in FIG. 7 are connected in parallel. In this embodiment, a third circuit comprising a first circuit connected in series in the order of a diode D1, a switching element S1, a switching element S2, and a diode D2 and a switching element S3 connected in parallel to the series circuit of the switching elements S1 and S2. Circuits are connected in parallel. One of the third circuits is a circuit CH3-1 and the other is a circuit CH3-2. Paralleling the circuit CH3-1 the circuit CH3-2 as shown in FIG. 17, a short circuit mode, in each charging mode 1, the current I L is branched into the circuit CH3-1 and circuit CH3-2 Flowing.
図１８は、図１７に示した実施例の短絡モードにおいて、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ３−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−１のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。一方、回路ＣＨ３−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−２のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。 FIG. 18 is a diagram for explaining a path through which current IL flows in the short-circuit mode of the embodiment shown in FIG. The circuit CH3-1, current flows I L1 which is part of the current I L. The current I L1 flows through the path of the terminal P1, the inductor L1, the switching element S3 of the circuit CH3-1, and the terminal N1. On the other hand, the circuit CH3-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the switching element S3 → terminal N1 of the terminal P1 → inductor L1 → circuit CH3-2.
ここで、回路ＣＨ３−１，ＣＨ３−２それぞれのスイッチング素子Ｓ３をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとする。ＭＯＳＦＥＴおよびＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＩＧＢＴに比べて、オン抵抗を小さくすることができる。したがって、短絡モードにおいてスイッチング素子Ｓ３で発生する通流損失を低減することができる。また、ＳｉＣ−ＭＯＳＦＥＴのオン電圧は、正の温度特性を有している。したがって、回路ＣＨ３−１と回路ＣＨ３−２とに分流する電流ＩＬ１，ＩＬ２のアンバランスを抑制することができる。 Here, the switching elements S3 of the circuits CH3-1 and CH3-2 are MOSFETs or SiC-MOSFETs. MOSFETs and SiC-MOSFETs can have lower on-resistance than Si-IGBTs. Therefore, it is possible to reduce the conduction loss generated in the switching element S3 in the short circuit mode. The on-voltage of the SiC-MOSFET has a positive temperature characteristic. Accordingly, it is possible to suppress an imbalance between the currents I L1 and I L2 that are divided into the circuit CH3-1 and the circuit CH3-2.
図１９は、図１７に示した実施例の充電モード１において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ３−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−１のダイオードＤ１→コンデンサＣ１→回路ＣＨ３−１のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ３−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−２のダイオードＤ１→コンデンサＣ１→回路ＣＨ３−２のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。 FIG. 19 is a diagram for describing a path through which current IL flows in charge mode 1 of the embodiment shown in FIG. The circuit CH3-1, current flows I L1 which is part of the current I L. The current IL1 flows through a path from the terminal P1, the inductor L1, the diode D1 of the circuit CH3-1, the capacitor C1, the switching element S2 of the circuit CH3-1, and the terminal N1. On the other hand, the circuit CH3-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the terminal P1 → inductor L1 → diode circuit CH3-2 D1 → the switching element S2 → terminal N1 of the capacitor C1 → circuit CH3-2.
この実施例では、回路ＣＨ３−１と回路ＣＨ３−２それぞれのダイオードＤ１を、ＳｉＣ−ＳＢＤとするのがよい。ＳｉＣ−ＳＢＤのオン電圧は、正の温度特性を有している。したがって、回路ＣＨ３−１と回路ＣＨ３−２それぞれのダイオードＤ１をＳｉＣ−ＳＢＤとすることにより、充電モード１において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。 In this embodiment, the diode D1 of each of the circuit CH3-1 and the circuit CH3-2 is preferably a SiC-SBD. The on-voltage of the SiC-SBD has a positive temperature characteristic. Therefore, the circuit CH3-1 the circuit CH3-2 respective diodes D1 With SiC-SBD, the charge mode 1, it is possible to suppress the imbalance of the currents I L1 and the current I L2.
図２０は、図１７に示した実施例の充電モード２において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ３−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−１のスイッチング素子Ｓ１→コンデンサＣ２→回路ＣＨ３−１のダイオードＤ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ３−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−２のスイッチング素子Ｓ１→コンデンサＣ１→回路ＣＨ３−２のダイオードＤ２→端子Ｎ１の経路で流れる。 FIG. 20 is a diagram for explaining a path through which current IL flows in charge mode 2 of the embodiment shown in FIG. 17. The circuit CH3-1, current flows I L1 which is part of the current I L. The current IL1 flows through the path of the terminal P1, the inductor L1, the switching element S1 of the circuit CH3-1, the capacitor C2, the diode D2 of the circuit CH3-1, and the terminal N1. On the other hand, the circuit CH3-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the terminal P1 → inductor L1 → the diode of the switching element S1 → capacitor C1 → circuit CH3-2 circuit CH3-2 D2 → terminal N1.
この実施例では、回路ＣＨ３−１，ＣＨ３−２それぞれのダイオードＤ２を、ＳｉＣ−ＳＢＤとするのがよい。回路ＣＨ３−１，ＣＨ３−２それぞれのダイオードＤ２をＳｉＣ−ＳＢＤとすることにより、充電モード２において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。 In this embodiment, the diodes D2 of the circuits CH3-1 and CH3-2 are preferably SiC-SBDs. Circuit CH3-1, by the CH3-2 respective diodes D2 and SiC-SBD, in the charge mode 2, it is possible to suppress the imbalance of the currents I L1 and the current I L2.
さらに、ダイオードＤ１，Ｄ２をＳｉＣ−ＳＢＤとすることにより、ダイオードＤ１，Ｄ２のスイッチング損失を低減することができるとともに、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失を低減することができる。 Furthermore, by making the diodes D1 and D2 SiC-SBD, the switching loss of the diodes D1 and D2 can be reduced, and the switching loss of the switching elements S1 to S3 can be reduced.
図２１は、図１７に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、回路ＣＨ３−１，ＣＨ３−２それぞれのスイッチン素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図１７に関連して説明した上記実施例と同様、短絡モード時の通流損失を低減することができるとともに、充電モード１，２時の電流アンバランスを抑制することができる。 FIG. 21 shows an embodiment obtained by modifying a part of the embodiment described with reference to FIG. In this embodiment, an inductor L2 is inserted between a connection point between the switch element S2 and the diode D2 of each of the circuits CH3-1 and CH3-2 and the terminal N1. Even with such a configuration, the current loss in the short-circuit mode can be reduced and the current imbalance in the charge modes 1 and 2 can be suppressed as in the above-described embodiment described with reference to FIG. be able to.
図２２は、図１７に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図２３は、図２１に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。 FIG. 22 shows an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. FIG. 23 shows an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. If the switching elements S1 and S2 are MOSFETs or SiC-MOSFETs, the current loss during the charging mode 1 and the charging mode 2 can be reduced.
次に、図２４は、図７に示した昇圧チョッパの他の一部を２並列接続した実施例を説明するための図である。この実施例では、第５の回路が並列接続される。第５の回路は、第１の回路と第２の回路とからなる。第１の回路は、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２の順に直列接続した回路である。第２の回路は、スイッチング素子Ｓ１，Ｓ２の直列回路に並列接続されたスイッチング素子Ｓ３とインダクタＬ１とが直列に接続された回路である。第５の回路の一方を回路ＣＨ５−１とし、他方を回路ＣＨ５−２とする。図２４のように回路ＣＨ５−１と回路ＣＨ５−２とを並列接続すると、短絡モード，充電モード１，２のそれぞれで、電流ＩＬは回路ＣＨ５−１と回路ＣＨ５−２とに分流して流れる。 Next, FIG. 24 is a diagram for explaining an embodiment in which two other parts of the boost chopper shown in FIG. 7 are connected in parallel. In this embodiment, the fifth circuit is connected in parallel. The fifth circuit includes a first circuit and a second circuit. The first circuit is a circuit in which a diode D1, a switching element S1, a switching element S2, and a diode D2 are connected in series in this order. The second circuit is a circuit in which a switching element S3 connected in parallel to a series circuit of switching elements S1 and S2 and an inductor L1 are connected in series. One of the fifth circuits is a circuit CH5-1, and the other is a circuit CH5-2. Paralleling the circuit CH5-1 the circuit CH5-2 as shown in Figure 24, a short circuit mode, in each charging mode 1, the current I L is branched into the circuit CH5-1 and circuit CH5-2 Flowing.
図２５は、図２４に示した実施例の短絡モードにおいて、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ５−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→回路ＣＨ５−１のインダクタＬ１→回路ＣＨ５−１のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。一方、回路ＣＨ５−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→回路ＣＨ５−２のインダクタＬ１→回路ＣＨ５−２のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。 FIG. 25 is a diagram for explaining a path through which a current IL flows in the short-circuit mode of the embodiment shown in FIG. The circuit CH5-1, current flows I L1 which is part of the current I L. The current IL1 flows through a path from the terminal P1, the inductor L1 of the circuit CH5-1, the switching element S3 of the circuit CH5-1, and the terminal N1. On the other hand, the circuit CH5-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the switching element S3 → terminal N1 of the inductor L1 → circuit CH5-2 terminal P1 → circuit CH5-2.
ここで、回路ＣＨ５−１，ＣＨ５−２それぞれのスイッチング素子Ｓ３をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとする。スイッチング素子Ｓ３をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、短絡モードにおいてスイッチング素子Ｓ３で発生する通流損失を低減することができる。 Here, the switching elements S3 of the circuits CH5-1 and CH5-2 are MOSFETs or SiC-MOSFETs. If the switching element S3 is a MOSFET or a SiC-MOSFET, the conduction loss generated in the switching element S3 in the short-circuit mode can be reduced.
図２６は、図２４に示した実施例の充電モード１において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ５−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→回路ＣＨ５−１のインダクタＬ１→回路ＣＨ５−１のダイオードＤ１→コンデンサＣ１→回路ＣＨ５−１のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ５−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→回路ＣＨ５−２のインダクタＬ１→回路ＣＨ５−２の回路ＣＨ５−２のダイオードＤ１→コンデンサＣ１→回路ＣＨ５−２のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。 FIG. 26 is a diagram for explaining a path through which current IL flows in charge mode 1 of the embodiment shown in FIG. The circuit CH5-1, current flows I L1 which is part of the current I L. The current IL1 flows through a path from the terminal P1, the inductor L1 of the circuit CH5-1, the diode D1 of the circuit CH5-1, the capacitor C1, the switching element S2 of the circuit CH5-1, and the terminal N1. On the other hand, the circuit CH5-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the switching element S2 → terminal N1 of the diode D1 → capacitor C1 → circuit CH5-2 circuit CH5-2 inductor L1 → circuit CH5-2 terminal P1 → circuit CH5-2.
この実施例では、回路ＣＨ５−１と回路ＣＨ５−２それぞれのスイッチング素子Ｓ２を、ＳｉＣ−ＭＯＳＦＥＴとするのがよい。ＳｉＣ−ＭＳＯＦＥＴのオン電圧は、正の温度特性を有している。したがって、回路ＣＨ５−１と回路ＣＨ５−２それぞれのスイッチング素子Ｓ２をＳｉＣ−ＳＢＤとすることにより、充電モード１において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。 In this embodiment, the switching elements S2 of the circuits CH5-1 and CH5-2 are preferably SiC-MOSFETs. The on-voltage of the SiC-MSOFET has a positive temperature characteristic. Thus, each of the switching element S2 circuit CH5-1 the circuit CH5-2 With SiC-SBD, in the charge mode 1, it is possible to suppress the imbalance of the currents I L1 and the current I L2.
図２７は、図２４に示した実施例の充電モード２において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ５−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→回路ＣＨ５−１のインダクタＬ１→回路ＣＨ５−１のスイッチング素子Ｓ１→コンデンサＣ２→回路ＣＨ５−１のダイオードＤ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ５−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→回路ＣＨ５−２のインダクタＬ１→回路ＣＨ５−２のスイッチング素子Ｓ１→コンデンサＣ１→回路ＣＨ５−２のダイオードＤ２→端子Ｎ１の経路で流れる。 FIG. 27 is a diagram for explaining a path through which current IL flows in charge mode 2 of the embodiment shown in FIG. The circuit CH5-1, current flows I L1 which is part of the current I L. The current IL1 flows through a path from the terminal P1, the inductor L1 of the circuit CH5-1, the switching element S1 of the circuit CH5-1, the capacitor C2, the diode D2 of the circuit CH5-1, and the terminal N1. On the other hand, the circuit CH5-2, which is part of the current I L current I L2 (= I L -I L1 ) flows. Current I L2 flows in the path of the terminal P1 → diode of the switching element S1 → capacitor C1 → circuit CH5-2 inductor L1 → circuit CH5-2 circuit CH5-2 D2 → terminal N1.
この実施例では、回路ＣＨ５−１，ＣＨ５−２それぞれのダイオードＤ２を、ＳｉＣ−ＳＢＤとするのがよい。回路ＣＨ５−１，ＣＨ５−２それぞれのダイオードＤ２をＳｉＣ−ＳＢＤとすることにより、充電モード２において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。 In this embodiment, the diodes D2 of the circuits CH5-1 and CH5-2 are preferably SiC-SBDs. By setting the diode D2 of each of the circuits CH5-1 and CH5-2 to SiC-SBD, the imbalance between the current I L1 and the current I L2 can be suppressed in the charging mode 2.
さらに、ダイオードＤ１，Ｄ２をＳｉＣ−ＳＢＤとすることにより、ダイオードＤ１，Ｄ２のスイッチング損失を低減することができるとともに、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失を低減することができる。 Furthermore, by making the diodes D1 and D2 SiC-SBD, the switching loss of the diodes D1 and D2 can be reduced, and the switching loss of the switching elements S1 to S3 can be reduced.
図２８は、図２４に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、回路ＣＨ５−１，ＣＨ５−２それぞれのスイッチン素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図２４に関連して説明した上記実施例と同様、短絡モード時の通流損失を低減することができるとともに、充電モード１，２時の電流アンバランスを抑制することができる。 FIG. 28 shows an embodiment obtained by modifying a part of the embodiment described with reference to FIG. In this embodiment, an inductor L2 is inserted between the connection point between the switch element S2 and the diode D2 of each of the circuits CH5-1 and CH5-2 and the terminal N1. Even in such a configuration, the current loss in the short-circuit mode can be reduced and the current imbalance in the charge modes 1 and 2 can be suppressed as in the above-described embodiment described with reference to FIG. be able to.
図２９は、図２４に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図３０は、図２８に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。 FIG. 29 is an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. FIG. 30 shows an embodiment in which the switching elements S1 and S2 are replaced with MOSFETs or SiC-MOSFETs in the embodiment shown in FIG. If the switching elements S1 and S2 are MOSFETs or SiC-MOSFETs, the current loss during the charging mode 1 and the charging mode 2 can be reduced.
Ｌ１，Ｌ２・・・インダクタ
Ｓ１〜Ｓ３・・・スイッチング素子
Ｓ３１，Ｓ３２・・・スイッチング素子
Ｄ１，Ｄ２・・・ダイオード
Ｃ１，Ｃ２・・・コンデンサ
L1, L2 ... inductors S1 to S3 ... switching elements S31, S32 ... switching elements D1, D2 ... diodes C1, C2 ... capacitors
Claims (9)
前記コンデンサ回路は、第１のコンデンサと第２のコンデンサとが直列接続された回路であり、
前記第１の回路は、第１のダイオード，短絡モードを挟んで交互に繰り返される第１の充電モードと第２の充電モードのうち前記第２の充電モードの間オンする第１のスイッチング素子，前記第１の充電モードの間オンする第２のスイッチング素子，第２のダイオードが順に直列接続された回路であり、
前記第１の回路それぞれは前記コンデンサ回路に並列接続されるとともに、前記第１の回路の前記第１のスイッチング素子と前記第２のスイッチング素子の接続点が、前記第１のコンデンサと前記第２のコンデンサの接続点と接続されており、
前記第２の回路は、少なくとも１つのインダクタと前記第１の充電モードおよび前記第２の充電モードそれぞれの開始時と終了時に重なり時間を有する前記短絡モードの間オンする第３のスイッチング素子との直列回路であって、第１の入力端子と第２の入力端子との間に接続される回路であり、
前記第３のスイッチング素子が、前記第１の回路の前記第１のスイッチング素子と前記第２のスイッチング素子とからなる直列回路それぞれに対して並列に接続されている、
ことを特徴とするチョッパ回路。 A capacitor circuit, comprising at least one first circuit and second circuit;
The capacitor circuit is a circuit in which a first capacitor and a second capacitor are connected in series;
The first circuit includes a first diode, a first switching element that is turned on during the second charging mode among the first charging mode and the second charging mode that are alternately repeated with the short-circuit mode interposed therebetween , A circuit in which a second switching element that is turned on during the first charging mode and a second diode are sequentially connected in series;
Each of the first circuits is connected in parallel to the capacitor circuit, and a connection point between the first switching element and the second switching element of the first circuit is the first capacitor and the second circuit. Is connected to the connection point of the capacitor of
The second circuit includes at least one inductor and a third switching element that is turned on during the short-circuit mode having an overlap time at the start and end of each of the first charge mode and the second charge mode . A series circuit that is connected between the first input terminal and the second input terminal;
The third switching element is connected in parallel to each of the series circuits composed of the first switching element and the second switching element of the first circuit;
A chopper circuit characterized by that.
前記コンデンサ回路は、第１のコンデンサと第２のコンデンサとが直列接続された回路であり、
前記第３の回路は、第１のダイオード，短絡モードを挟んで交互に繰り返される第１の充電モードと第２の充電モードのうち前記第２の充電モードの間オンする第１のスイッチング素子，前記第１の充電モードの間オンする第２のスイッチング素子，第２のダイオードが順に直列接続された第１の回路と、前記第１のスイッチング素子と前記第２のスイッチング素子とからなる直列回路に対して並列接続されるとともに前記第１の充電モードおよび前記第２の充電モードそれぞれの開始時と終了時に重なり時間を有する前記短絡モードの間オンする第３のスイッチング素子と、からなり、
前記第３の回路の前記第１の回路それぞれは、前記コンデンサ回路に並列接続されるとともに、前記第１のスイッチング素子と第２のスイッチング素子の接続点と第１のコンデンサと第２のコンデンサの接続点とが接続されており、
前記第３の回路の前記第３のスイッチング素子それぞれは並列接続されるとともに、前記インダクタを介して第１の入力端子と第２の入力端子との間に接続されている、
ことを特徴とするチョッパ回路。 A capacitor circuit, at least one inductor, and a plurality of third circuits;
The capacitor circuit is a circuit in which a first capacitor and a second capacitor are connected in series;
The third circuit includes a first diode, a first switching element that is turned on during the second charging mode among the first charging mode and the second charging mode that are alternately repeated with the short-circuit mode interposed therebetween , A second circuit that is turned on during the first charging mode, a first circuit in which a second diode is connected in series, and a series circuit that includes the first switching element and the second switching element. And a third switching element that is connected in parallel and turned on during the short-circuit mode having an overlap time at the start and end of each of the first charge mode and the second charge mode ,
Each of the first circuits of the third circuit is connected in parallel to the capacitor circuit, and a connection point of the first switching element and the second switching element, and a first capacitor and a second capacitor. The connection point is connected,
Each of the third switching elements of the third circuit is connected in parallel and connected between the first input terminal and the second input terminal via the inductor.
A chopper circuit characterized by that.
前記コンデンサ回路は、第１のコンデンサと第２のコンデンサとが直列接続された回路であり、
前記第４の回路は、第１の回路と第２の回路とからなり、
前記第１の回路は、第１のダイオード，短絡モードを挟んで交互に繰り返される第１の充電モードと第２の充電モードのうち前記第２の充電モードの間オンする第１のスイッチング素子，前記第１の充電モードの間オンする第２のスイッチング素子，第２のダイオードが順に直列接続された回路であり、
前記第２の回路は、少なくとも１つのインダクタと前記第１の充電モードおよび前記第２の充電モードそれぞれの開始時と終了時に重なり時間を有する前記短絡モードの間オンする第３のスイッチング素子とが直列接続されているとともに、前記第１の回路の前記第１のスイッチング素子と前記第２のスイッチング素子とからなる直列回路に対して前記第２の回路の前記第３のスイッチング素子が並列に接続されており、
前記第４の回路の前記第１の回路それぞれは、前記コンデンサ回路に並列接続されており、
前記第４の回路の前記第２の回路それぞれは、第１の入力端子と第２の入力端子との間に並列接続されている、
ことを特徴とするチョッパ回路。 A capacitor circuit and a plurality of fourth circuits;
The capacitor circuit is a circuit in which a first capacitor and a second capacitor are connected in series;
The fourth circuit includes a first circuit and a second circuit,
The first circuit includes a first diode, a first switching element that is turned on during the second charging mode among the first charging mode and the second charging mode that are alternately repeated with the short-circuit mode interposed therebetween , A circuit in which a second switching element that is turned on during the first charging mode and a second diode are sequentially connected in series;
The second circuit includes at least one inductor and a third switching element that is turned on during the short-circuit mode having an overlap time at the start and end of each of the first charge mode and the second charge mode. The third switching element of the second circuit is connected in parallel to the series circuit composed of the first switching element and the second switching element of the first circuit. Has been
Each of the first circuits of the fourth circuit is connected in parallel to the capacitor circuit;
Each of the second circuits of the fourth circuit is connected in parallel between a first input terminal and a second input terminal.
A chopper circuit characterized by that.
9. The chopper circuit according to claim 8, wherein the wide band gap semiconductor material is one of silicon carbide, gallium nitride-based material, and diamond.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014040795A JP6264098B2 (en) | 2014-03-03 | 2014-03-03 | Chopper circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014040795A JP6264098B2 (en) | 2014-03-03 | 2014-03-03 | Chopper circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015167433A JP2015167433A (en) | 2015-09-24 |
| JP6264098B2 true JP6264098B2 (en) | 2018-01-24 |
Family
ID=54258064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014040795A Active JP6264098B2 (en) | 2014-03-03 | 2014-03-03 | Chopper circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6264098B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111464032A (en) * | 2020-05-25 | 2020-07-28 | 台达电子企业管理（上海）有限公司 | Chopper circuit and control method thereof |
| JP7379594B1 (en) | 2022-06-15 | 2023-11-14 | 花王株式会社 | Method of manufacturing solid personal care products |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564806B2 (en) * | 2013-09-25 | 2017-02-07 | Cree, Inc. | Boost converter with reduced switching loss and methods of operating the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW497326B (en) * | 2000-10-23 | 2002-08-01 | Delta Electronics Inc | Zero-voltage and zero-current boosting-type converter |
| JP2003289666A (en) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | Switching power supply circuit |
| JP2004289938A (en) * | 2003-03-24 | 2004-10-14 | Fujitsu General Ltd | Parallel drive circuit of semiconductor device |
| JP2008228571A (en) * | 2008-06-27 | 2008-09-25 | Foster Electric Co Ltd | Switching power supply unit |
| JP2010022125A (en) * | 2008-07-10 | 2010-01-28 | Cosel Co Ltd | Multi-phase power-factor improving circuit |
| JP5775760B2 (en) * | 2011-08-08 | 2015-09-09 | 田淵電機株式会社 | Boost chopper circuit and power supply device including the same |
| CN103187746B (en) * | 2011-12-31 | 2015-04-29 | 伊顿制造（格拉斯哥）有限合伙莫尔日分支机构 | Uninterruptible power supply topology |
-
2014
- 2014-03-03 JP JP2014040795A patent/JP6264098B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111464032A (en) * | 2020-05-25 | 2020-07-28 | 台达电子企业管理（上海）有限公司 | Chopper circuit and control method thereof |
| JP7379594B1 (en) | 2022-06-15 | 2023-11-14 | 花王株式会社 | Method of manufacturing solid personal care products |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015167433A (en) | 2015-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8957642B2 (en) | Enhancement mode III-nitride switch with increased efficiency and operating frequency | |
| JP6392347B2 (en) | Switching circuit and power supply circuit having the same | |
| JP5800986B2 (en) | Cascode circuit | |
| US9385624B2 (en) | Rectifier circuit | |
| TW201621507A (en) | Multi-phase switched power converter | |
| US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
| CN108028596B (en) | Circuit for weakening switching stage in voltage converter | |
| JP6264098B2 (en) | Chopper circuit | |
| JP6009003B2 (en) | DC / DC converter | |
| US20160072386A1 (en) | Switching power supply | |
| JP2017017775A (en) | Power factor improvement circuit and power supply device | |
| JP5527187B2 (en) | Semiconductor device | |
| US11011971B2 (en) | Rectifying circuit and power supply device | |
| JP6455793B2 (en) | Power converter and power conditioner using the same | |
| US10186968B2 (en) | Direct current converter | |
| KR102077825B1 (en) | Boost converter | |
| JP6602466B2 (en) | Motor drive device | |
| JP6447944B2 (en) | Power converter and power conditioner using the same | |
| CN108141129B (en) | Power converter configured to limit switching overvoltage | |
| US9312749B2 (en) | Driver device for power factor correction circuit | |
| JP5598426B2 (en) | DC to AC converter | |
| JP2015037226A (en) | Gate drive circuit for switching element | |
| JP2018152988A (en) | Capacitor insulation type power supply device | |
| JP2017021698A (en) | Voltage compensation device | |
| JP2019103147A (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171002 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6264098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |