JP2017021698A - Voltage compensation device - Google Patents
Voltage compensation device Download PDFInfo
- Publication number
- JP2017021698A JP2017021698A JP2015140541A JP2015140541A JP2017021698A JP 2017021698 A JP2017021698 A JP 2017021698A JP 2015140541 A JP2015140541 A JP 2015140541A JP 2015140541 A JP2015140541 A JP 2015140541A JP 2017021698 A JP2017021698 A JP 2017021698A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- mode
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
Description
本発明は、負荷に供給される電源電圧が変動した際に、負荷電圧を適正な電圧範囲に維持する電圧補償装置に関するものである。 The present invention relates to a voltage compensator that maintains a load voltage in an appropriate voltage range when a power supply voltage supplied to a load fluctuates.
従来、コンデンサなどのエネルギー蓄積要素を含む電圧補償装置が知られている（例えば特許文献１参照。）。この従来の電圧補償装置では、コンデンサなどのエネルギー蓄積要素の直流電圧を、変換器によって交流に変換し所望の電圧を発生させるものであった。 Conventionally, a voltage compensation device including an energy storage element such as a capacitor is known (for example, see Patent Document 1). In this conventional voltage compensator, a DC voltage of an energy storage element such as a capacitor is converted into an AC by a converter to generate a desired voltage.
従来の電圧補償装置では、負荷と並列に接続される場合と直列に接続される場合があるが、並列に接続される場合には電源電圧と同等の電圧を出力できる電源容量が必要であり、装置が大型化するという問題があった。また、負荷と直列に接続される場合には、電源容量は低減可能であるが，電源系統に補償電圧を重畳するためのトランスが別途必要となり、部品点数が増えると共に、大がかりな構成となってしまうという問題があった。またいずれの場合も、直流電圧を蓄積するための大型のコンデンサなどのエネルギー蓄積要素が必要であり、装置を小型化しにくいという問題もあった。 In a conventional voltage compensator, there are cases where it is connected in series with a load and in parallel, but when connected in parallel, a power supply capacity capable of outputting a voltage equivalent to the power supply voltage is required, There was a problem that the apparatus was enlarged. When connected in series with a load, the power supply capacity can be reduced, but a separate transformer for superimposing the compensation voltage on the power supply system is required, increasing the number of parts and making the structure large. There was a problem that. In either case, an energy storage element such as a large capacitor for storing a DC voltage is required, and there is a problem that it is difficult to reduce the size of the apparatus.
本発明は、上記の課題を解決するためになされたものであって、小型化が可能で回路素子に加わる電圧や電流等の負担の少ない電圧補償装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a voltage compensator that can be reduced in size and has less burden on the circuit elements such as voltage and current.
上記目的を達成するために、本発明による電圧補償装置は、電源電圧が入力される電源電圧入力部と、負荷電圧を出力する負荷電圧出力部と、外部からの制御信号が入力される制御信号入力部と、前記電源電圧入力部に入力される前記電源電圧が所定の範囲内の場合には、入力された前記電源電圧と同一の電圧を負荷電圧出力部に出力し、前記電源電圧が所定の範囲外の場合には、前記制御信号に従って作動し、所定の電圧を前記負荷電圧出力部に出力する電圧補償部とを有し、前記電圧補償部は、少なくとも一つの交流チョッパ回路を含む電圧補償装置を提供する。 In order to achieve the above object, a voltage compensator according to the present invention includes a power supply voltage input unit to which a power supply voltage is input, a load voltage output unit to output a load voltage, and a control signal to which an external control signal is input. When the power supply voltage input to the input unit and the power supply voltage input unit is within a predetermined range, the same voltage as the input power supply voltage is output to the load voltage output unit, and the power supply voltage is predetermined A voltage compensation unit that operates according to the control signal and outputs a predetermined voltage to the load voltage output unit, and the voltage compensation unit includes at least one AC chopper circuit. A compensation device is provided.
本発明の電圧補償装置によれば、入力電圧である電源電圧が所定の範囲外となった場合に電圧補償装置に含まれる交流チョッパ回路が制御信号に従って作動する。そして、この交流チョッパ回路が制御信号に従って作動することで所定の電圧が負荷電圧出力部に出力される。 According to the voltage compensator of the present invention, the AC chopper circuit included in the voltage compensator operates according to the control signal when the power supply voltage as the input voltage is out of the predetermined range. The AC chopper circuit is operated according to the control signal, so that a predetermined voltage is output to the load voltage output unit.
上記発明においては、前記電圧補償部の作動時において、前記負荷電圧は、前記交流チョッパ回路の入力電圧である一次側電圧と、前記交流チョッパ回路の出力電圧である二次側電圧とを加えた電圧となっていることが好ましい。 In the above invention, when the voltage compensator is in operation, the load voltage includes a primary side voltage that is an input voltage of the AC chopper circuit and a secondary side voltage that is an output voltage of the AC chopper circuit. A voltage is preferable.
このようにすることにより、電源電圧が所定の範囲外となり、電圧補償部が作動した場合に、電圧補償部は交流チョッパ回路の入力電圧と交流チョッパ回路の出力電圧を加えた電圧を負荷電圧出力部に出力する。このため、例えば交流チョッパ回路の一次側に電源電圧を入力すれば、電圧補償部は電源電圧に、制御信号に従った所定の電圧を加えた大きさの電圧を出力する。 By doing so, when the power supply voltage goes out of the predetermined range and the voltage compensator operates, the voltage compensator outputs the load voltage output by adding the input voltage of the AC chopper circuit and the output voltage of the AC chopper circuit. To the output. Therefore, for example, when a power supply voltage is input to the primary side of the AC chopper circuit, the voltage compensator outputs a voltage having a magnitude obtained by adding a predetermined voltage according to the control signal to the power supply voltage.
上記発明においては、前記交流チョッパ回路の前記二次側電圧の電圧波形の位相が、前記一次側電圧の電圧波形の位相と１８０度ずれていることが好ましい。
このようにすることにより、交流チョッパ回路の二次側の電圧は一次側の電圧と逆相になるため、交流チョッパ回路の一次側の所定の箇所と、交流チョッパ回路の二次側の所定の箇所の電位差は、交流チョッパ回路の入力電圧（一次側電圧）と前記交流チョッパ回路の出力電圧（二次側電圧）を同相で加えた電圧となる。この電圧を電圧補償部の出力とすれば、簡易な構成の電圧補償部とすることができる。
In the above invention, it is preferable that the phase of the voltage waveform of the secondary side voltage of the AC chopper circuit is shifted by 180 degrees from the phase of the voltage waveform of the primary side voltage.
By doing so, the voltage on the secondary side of the AC chopper circuit is opposite in phase to the voltage on the primary side, so the predetermined location on the primary side of the AC chopper circuit and the predetermined side on the secondary side of the AC chopper circuit The potential difference at the location is a voltage obtained by adding the input voltage (primary voltage) of the AC chopper circuit and the output voltage (secondary voltage) of the AC chopper circuit in phase. If this voltage is used as the output of the voltage compensator, a voltage compensator having a simple configuration can be obtained.
上記発明においては、前記交流チョッパ回路が、少なくとも二つのスイッチング部と、少なくとも一つのリアクトルとを含むことが好ましい。
このようにすることにより、簡易な構成の電圧補償部を有した電圧補償装置とすることができる。
In the above invention, it is preferable that the AC chopper circuit includes at least two switching units and at least one reactor.
By doing in this way, it can be set as the voltage compensation apparatus which has the voltage compensation part of the simple structure.
上記発明においては、前記スイッチング部が、双方向に電圧を印加可能な半導体双方向スイッチ部から主に構成されていることが好ましい。
このようにすることにより、電源電圧の極性が反転した場合でも、スイッチング部を電源電圧の極性に応じて制御するだけで、所望の電圧を効率的に出力可能な電圧補償装置が構成される。
In the said invention, it is preferable that the said switching part is mainly comprised from the semiconductor bidirectional | two-way switch part which can apply a voltage bidirectionally.
In this way, even when the polarity of the power supply voltage is inverted, a voltage compensator that can efficiently output a desired voltage is configured simply by controlling the switching unit according to the polarity of the power supply voltage.
上記発明においては、前記交流チョッパ回路の一次側及び二次側にそれぞれコンデンサが設けられていることが好ましい。
このようにすることにより、スイッチング部を作動させた際に生じるノイズを低減することが可能となる。
In the said invention, it is preferable that the capacitor | condenser is each provided in the primary side and secondary side of the said AC chopper circuit.
By doing in this way, it becomes possible to reduce the noise which arises when operating a switching part.
上記発明においては、前記電圧補償部が、直列に接続された２以上の前記交流チョッパ回路を含むことが好ましい。
このようにすることにより、多段増幅によって大きな補償電圧も出力可能な電圧補償装置が構成される。また、多重化効果により交流チョッパ回路によるノイズ等を低減することも可能である。
In the above invention, it is preferable that the voltage compensation unit includes two or more AC chopper circuits connected in series.
By doing so, a voltage compensator capable of outputting a large compensation voltage by multi-stage amplification is configured. In addition, it is possible to reduce noise caused by the AC chopper circuit due to the multiplexing effect.
本発明の電圧補償装置によれば、大型のコンデンサなどのエネルギー蓄積要素や、電源系統に補償電圧を重畳するためのトランスも不要であるため、電圧補償装置を小型化することが可能である。また、電圧補償部は、電源電圧が所定の範囲外の場合にのみ作動するため、回路素子に加わる電圧や電流等による負担が少ない電圧補償装置を提供することも可能となる。 According to the voltage compensator of the present invention, an energy storage element such as a large capacitor and a transformer for superimposing a compensation voltage on the power supply system are not required, and thus the voltage compensator can be reduced in size. In addition, since the voltage compensator operates only when the power supply voltage is outside the predetermined range, it is possible to provide a voltage compensator that is less burdened by voltage or current applied to the circuit elements.
〔第１の実施形態〕
以下、本発明の第一の実施形態に係る電圧補償装置１について図１から図１４を参照しながら説明する。本実施形態に係る電圧補償装置１はスイッチング素子Ｑ１〜Ｑ４と、リアクトルＬ、及びコンデンサＣ１，Ｃ２とからで主に構成されている。
[First Embodiment]
Hereinafter, a voltage compensation device 1 according to a first embodiment of the present invention will be described with reference to FIGS. The voltage compensation apparatus 1 according to the present embodiment is mainly configured by switching elements Q1 to Q4, a reactor L, and capacitors C1 and C2.
なお、以降の説明において、回路図中の端子や節点等にはａ，ｂ，ｃなどの符号を付し、それらを単にａ点，ｂ点，ｃ点などと記載する。また、回路を流れる電流、電圧の向きは断りのない限り図中に示した矢印の方向とする。また、回路図中、同電位の点や、同一の点であっても説明のために異なる記号を付す場合がある。 In the following description, symbols such as a, b, and c are attached to terminals, nodes, and the like in the circuit diagrams, and these are simply referred to as points a, b, and c. The direction of current and voltage flowing through the circuit is the direction of the arrow shown in the figure unless otherwise noted. Further, in the circuit diagram, different symbols may be attached for the sake of explanation even at the same potential point or the same point.
電圧補償装置１のａ，ｂ点間は、電源電圧Ｖｉｎが入力される電源電圧入力部６であり、ｃ，ｄ点間は、出力電圧（負荷電圧）Ｖｌｏが出力される負荷電圧出力部７である。ａ点と同電位であるｃ点と、ｂ点と同電位であるｆ点（ｇ点）との間にはコンデンサＣ１が接続されている。また、ｄ点と同電位であるｈ点と、ｆ点（ｇ点）との間には、コンデンサＣ２が接続されている。なお、ａ，ｂ点間が、後述する昇降圧チョッパ回路である回路２０の一次側回路の入力部と、ｆ，ｈ間が、回路２０の二次側の回路の出力部に相当する。 Between the points a and b of the voltage compensator 1 is a power supply voltage input unit 6 to which a power supply voltage Vin is input, and between the points c and d is a load voltage output unit 7 from which an output voltage (load voltage) Vlo is output. It is. A capacitor C1 is connected between a point c having the same potential as the point a and a point f (point g) having the same potential as the point b. Further, a capacitor C2 is connected between the point h having the same potential as the point d and the point f (point g). A point between points a and b corresponds to an input part of a primary side circuit of the circuit 20 which is a step-up / step-down chopper circuit described later, and a point between f and h corresponds to an output part of a circuit on the secondary side of the circuit 20.
スイッチング素子Ｑ１〜Ｑ４は、パワーＭＯＳＦＥＴなどの半導体デバイスに、ダイオードが並列逆接続された半導体素子である。なお、スイッチング素子には、上記の他、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの、制御信号に従ってスイッチング可能な他の公知の半導体素子も使用可能である。本実施例ではパワーＭＯＳＦＥＴが用いられている例をあげて説明する。（以降単にＦＥＴと記載する。）スイッチング部２は、それぞれのＦＥＴのソース側の端子が直列に接続された、スイッチング素子Ｑ１とスイッチング素子Ｑ２から構成されている。スイッチング部３も同様に、それぞれのＦＥＴのソース側の端子が直列に接続された、スイッチング素子Ｑ３とスイッチング素子Ｑ４から構成されている。このようにスイッチング部２，３を構成することで、スイッチング部２，３は、両方向に電圧を印可可能な半導体双方向スイッチとなっている。なお、このスイッチング部２，３は、例えばＧａＮ素子を用いた１素子のオン抵抗で逆耐圧を有するような半導体双方向素子であってもよい。 The switching elements Q1 to Q4 are semiconductor elements in which a diode is reversely connected in parallel to a semiconductor device such as a power MOSFET. In addition to the above, other known semiconductor elements that can be switched in accordance with a control signal, such as an IGBT (insulated gate bipolar transistor), can be used as the switching element. In this embodiment, an example in which a power MOSFET is used will be described. (Hereinafter, simply referred to as FET.) The switching unit 2 includes a switching element Q1 and a switching element Q2 in which the source-side terminals of the FETs are connected in series. Similarly, the switching unit 3 includes a switching element Q3 and a switching element Q4 in which the source-side terminals of the FETs are connected in series. By configuring the switching units 2 and 3 in this way, the switching units 2 and 3 are semiconductor bidirectional switches capable of applying a voltage in both directions. The switching units 2 and 3 may be semiconductor bidirectional elements having a reverse breakdown voltage with an on-resistance of one element using, for example, a GaN element.
スイッチング部２とスイッチング部３はｍ点にて直列に接続され、スイッチング部２のスイッチング素子Ｑ２側の端部が、ｃ点と同一の電位であるｋ点に接続されている。また、スイッチング部３のＱ３側の端部が、ｄ点と同電位であるｎ点に接続されている。スイッチング部２とスイッチング部３が接続されているｍ点と、ｆ点（ｇ点）との間には、リアクトルＬが接続されている。なお、このスイッチング部２，３、リアクトルＬ、コンデンサＣ１，Ｃ２からなる部分が電圧補償部５とされている。 The switching unit 2 and the switching unit 3 are connected in series at the point m, and the end of the switching unit 2 on the switching element Q2 side is connected to the point k having the same potential as the point c. Further, an end portion on the Q3 side of the switching unit 3 is connected to an n point having the same potential as the d point. A reactor L is connected between an m point where the switching unit 2 and the switching unit 3 are connected and an f point (g point). In addition, a portion composed of the switching units 2 and 3, the reactor L, and the capacitors C1 and C2 is a voltage compensation unit 5.
この電圧補償装置１のd点及びｇ点（ｆ点）を回路の出力部とすると、電圧補償装置１は、図１（ｂ）に示す回路２０として表すことができる。この回路２０は、一般的な昇降圧チョッパ回路であり、換言すれば、昇降圧チョッパ回路である回路２０のｅ，ｈ点間を出力部とした回路が電圧補償装置１である。 このように、電圧補償装置１と回路２０は同一の回路であるため、以降、電圧補償装置１の動作を回路２０を用いて説明する。 When the point d and point g (point f) of the voltage compensator 1 are output parts of the circuit, the voltage compensator 1 can be expressed as a circuit 20 shown in FIG. The circuit 20 is a general step-up / step-down chopper circuit. In other words, the voltage compensation device 1 is a circuit having an output section between points e and h of the circuit 20 which is a step-up / step-down chopper circuit. Thus, since the voltage compensation apparatus 1 and the circuit 20 are the same circuit, operation | movement of the voltage compensation apparatus 1 is demonstrated using the circuit 20 hereafter.
回路２０は、昇降圧チョッパ回路を交流に適用したものであり、その制御の方法は一般的なチョッパ回路の制御と同等である。具体的には、入力部であるａ，ｂ点間に入力電圧Ｖｉｎを入力し、制御部４からの制御信号９を、制御信号入力部８に入力することでスイッチング素子Ｑ１〜Ｑ４がそれぞれ制御され、その制御に応じた電圧Ｖｏが回路２０の出力部であるｄ，ｇ点間に出力される。なお、本実施例では、制御信号入力部８に入力される制御信号９は、それぞれのスイッチング素子Ｑ１〜Ｑ４のＯＮ／ＯＦＦを個別に制御するゲート信号である。 The circuit 20 is obtained by applying a step-up / step-down chopper circuit to an alternating current, and its control method is equivalent to control of a general chopper circuit. Specifically, the input voltage Vin is input between points a and b which are input units, and the control signal 9 from the control unit 4 is input to the control signal input unit 8 so that the switching elements Q1 to Q4 are controlled. Then, the voltage Vo corresponding to the control is output between the points d and g which are the output part of the circuit 20. In the present embodiment, the control signal 9 input to the control signal input unit 8 is a gate signal for individually controlling ON / OFF of each switching element Q1 to Q4.
この回路２０の出力Ｖｏは、公知の昇降圧チョッパ回路と同様にスイッチングのデューティ（Ｄ）を変更することで所望の値とすることが可能である。このため、スイッチングのデューティ（Ｄ）を適切な値にすることで、ｄ，ｇ点間に所望の出力電圧Ｖｏを得ることができる。なお、本実施例では、搬送波１０として三角波を用いた制御を例示しているが、昇降圧の割合を変更可能な他の公知の制御方法を用いることも可能である。 The output Vo of the circuit 20 can be set to a desired value by changing the switching duty (D) as in the known step-up / step-down chopper circuit. Therefore, a desired output voltage Vo can be obtained between the points d and g by setting the switching duty (D) to an appropriate value. In the present embodiment, control using a triangular wave is illustrated as the carrier wave 10, but other known control methods capable of changing the ratio of the step-up / step-down can also be used.
回路２０は、図２に示す様に左右対称の構成をしているため、双方向電力変換が可能な回路であり、ｄ，ｇ点間を回路の入力部とし、ａ，ｂ点間を回路の出力部とすることも可能である。 Since the circuit 20 has a symmetrical configuration as shown in FIG. 2, the circuit 20 is a circuit capable of bidirectional power conversion. The circuit between the points d and g is used as the circuit input unit, and the circuit between the points a and b is used. It is also possible to use the output unit.
次に、図３〜図７を参照しながら、回路２０の動作について説明をする。
以降の説明において、簡単のためにスイッチング素子Ｑ１〜Ｑ４を単にＱ１〜Ｑ４、リアクトルＬをＬ、回路２０の入力電圧をＶｉｎ、回路２０の出力電圧をＶｏ、リアクトルＬの両端電圧をＶＬと記載する。また、スイッチング素子Ｑ１〜Ｑ４を構成するＦＥＴを単にＱ１〜Ｑ４のＦＥＴと、当該ＦＥＴに逆並列接続されているダイオードを単にＱ１〜Ｑ４のダイオードと記載する。
Next, the operation of the circuit 20 will be described with reference to FIGS.
In the following description, the switching elements Q1 to Q4 are simply referred to as Q1 to Q4, the reactor L is L, the input voltage of the circuit 20 is Vin, the output voltage of the circuit 20 is Vo, and the voltage across the reactor L is VL. To do. The FETs constituting the switching elements Q1 to Q4 are simply referred to as Q1 to Q4 FETs, and the diodes connected in reverse parallel to the FETs are simply referred to as Q1 to Q4 diodes.
図３（ａ）は入力電圧Ｖｉｎが正の場合のＱ１〜Ｑ４のスイッチングタイミングチャートであり、図３（ｂ）はＶｉｎが負の場合のＱ１〜Ｑ４のスイッチングタイミングチャートである。回路２０には交流電圧が入力されるため、入力電圧Ｖｉｎが正の場合と負の場合とで、Ｑ１〜Ｑ４のスイッチングが異なっている。 3A is a switching timing chart of Q1 to Q4 when the input voltage Vin is positive, and FIG. 3B is a switching timing chart of Q1 to Q4 when Vin is negative. Since an AC voltage is input to the circuit 20, the switching of Q1 to Q4 differs depending on whether the input voltage Vin is positive or negative.
このタイミングチャートにおいて、各波形のＨとなっている区間が、Ｑ１〜Ｑ４がＯＮ（導通）の区間であり、Ｌとなっている区間がＱ１〜Ｑ４がＯＦＦ（導通不可）の区間である。以降、Ｖｉｎが正電圧の場合と、負電圧の場合に分け、図３（ａ），（ｂ）中に示される＜１＞〜＜８＞のそれぞれの区間について、回路２０の動作を説明する。
（１）Ｖｉｎが正電圧の場合（図４、図５）
Ｖｉｎが正電圧の場合、Ｑ１〜Ｑ４は、図３（ａ）に示されるタイミングチャートにてＯＮ、ＯＦＦが制御される。
＜１＞の区間（モード１Ｐ）
Ｑ１、Ｑ２は共にＯＦＦであり、Ｑ２のダイオードは、Ｖｉｎとは逆方向であるため、一次側に電流は流れない。一方、Ｑ３がＯＮであるため、後述するモード８Ｐから継続してＱ３、Ｑ４、Ｌの順番の方向に電流ｉ２が流れる。この際、Ｑ４はＯＦＦであるが、Ｑ４のダイオードを通過して電流が流れている。
＜２＞の区間（モード２Ｐ）
Ｑ２がＯＮ（導通）となっているため、Ｑ２，Ｑ１，Ｌの順番の方向に電流ｉ１が流れ、Ｌにエネルギーが蓄積される。この際、Ｑ１はＯＦＦであるが、電流の向きがＱ１のダイオードの順方向であるため、Ｑ１のダイオードを通過して電流ｉ１が流れる。この際、Ｌの両端電圧ＶＬは、ＶＬ＝Ｖｉｎとなっている。なお、Ｑ４はＯＦＦであり、二次側へ電流は流れない。
＜３＞の区間（モード３Ｐ）
Ｑ２がＯＮ（導通）のため、Ｑ２，Ｑ１，Ｌの順番の方向に電流ｉ１が流れる。この際、Ｑ１はＯＦＦであるが、電流の向きがＱ１のダイオードの順方向であるため、Ｑ１のダイオードを電流が流れる。また、Ｑ３，Ｑ４が共にＯＦＦとなることから二次側は完全に遮断され、二次側に電流は流れない。
＜４＞区間（モード４Ｐ）
Ｑ１もＯＮ（導通）となり、電流はＱ２のＦＥＴ、Ｑ１のＦＥＴを流れる（同期整流モード）。Ｑ１、Ｑ２が共にＯＮとなることにより、ダイオードによる電圧降下が防がれ、効率的にスイッチング部２を電流ｉ１が流れるようになる。
＜５＞の区間（モード５Ｐ）
Ｑ１が再びＯＦＦとなり、同期整流モードが解除され、電流ｉ１はＱ２のＦＥＴ、Ｑ１のダイオードを流れる。
＜６＞の区間（モード６Ｐ）
モード５Ｐと同様にＱ２、Ｑ１、Ｌの順番の方向に電流ｉ１が流れる。なお、Ｑ３はＯＮとなるが、Ｑ４がＯＦＦであり、Ｑ４のダイオードは逆方向のため二次側へ電流は流れない。
＜７＞の区間（モード７Ｐ）
Ｑ２がＯＦＦとなるため、一次側の電流ｉ１は流れなくなる。一方、Ｌに蓄えられたエネルギーによって、Ｌに引き続き同一の方向に電流が流れ続けようとするため、Ｑ３，Ｑ４を通過してＬに電流ｉ２が流れる。この際、Ｑ４はＯＦＦであるが、電流の向きがＱ４のダイオードの順方向であるため、Ｑ４のダイオードを電流が流れる。なお、ＶＬはＶｉｎとは位相が１８０度ずれた電圧（逆相の電圧）となっている。このときＶｏ＝ＶＬである。
＜８＞の区間（モード８Ｐ）
モード７Ｐと同様の方向に電流ｉ２が流れる。なおＱ４がＯＮとなるため、電流はＱ４のＦＥＴを通って流れる様になる（同期整流モード）。
In this timing chart, a section where each waveform is H is a section where Q1 to Q4 are ON (conduction), and a section where L is L is a section where Q1 to Q4 are OFF (conduction is not possible). Hereinafter, the operation of the circuit 20 will be described for each of the sections <1> to <8> shown in FIGS. 3A and 3B, with Vin being a positive voltage and a negative voltage. .
(1) When Vin is a positive voltage (FIGS. 4 and 5)
When Vin is a positive voltage, Q1 to Q4 are controlled to be turned on and off in the timing chart shown in FIG.
<1> section (mode 1 P )
Since Q1 and Q2 are both OFF and the diode of Q2 is in the opposite direction to Vin, no current flows on the primary side. On the other hand, Q3 is turned ON, the current i 2 flows in the direction of the order continues to Q3, Q4, L from the mode 8 P to be described later. At this time, although Q4 is OFF, a current flows through the diode of Q4.
<2> section (mode 2 P )
Since Q2 is ON (conducting), Q2, Q1, the current i 1 flows in the direction of L in order, energy is stored in L. In this case, Q1 is but OFF, the order direction of the current is the forward direction of Q1 of the diode, the current i 1 flows through the Q1 diode. At this time, the both-ends voltage VL of L is VL = Vin. Q4 is OFF and no current flows to the secondary side.
<3> section (mode 3 P )
Since Q2 is ON (conduction), Q2, Q1, the current i 1 flows in the direction of L in order. At this time, although Q1 is OFF, since the current direction is the forward direction of the diode of Q1, a current flows through the diode of Q1. Further, since both Q3 and Q4 are turned off, the secondary side is completely cut off, and no current flows through the secondary side.
<4> Section (Mode 4P )
Q1 is also turned on (conductive), and current flows through the FET of Q2 and the FET of Q1 (synchronous rectification mode). Q1, Q2 by the turned ON together, a voltage drop due to the diode is prevented, effectively to flow the switching unit 2 is current i 1.
<5> section (mode 5 P )
Q1 is next OFF again, the synchronous rectification mode release, current i 1 flows through the diode of the FET, Q1 of Q2.
<6> section (mode 6 P )
Mode 5 Like the P Q2, Q1, the current i 1 flows in the direction of L in order. Although Q3 is ON, Q4 is OFF and the diode of Q4 is in the reverse direction, so no current flows to the secondary side.
<7> section (mode 7 P )
Since Q2 is OFF, the current i 1 of the primary side does not flow. On the other hand, because the energy stored in L continues to flow in the same direction as L, current i 2 flows through L through Q3 and Q4. At this time, although Q4 is OFF, the current flows through the diode of Q4 because the direction of the current is the forward direction of the diode of Q4. Note that VL is a voltage that is 180 degrees out of phase with Vin (a reverse-phase voltage). At this time, Vo = VL.
<8> section (mode 8 P )
Mode 7 current i 2 flows in the same direction as the P. Since Q4 is turned on, the current flows through the FET of Q4 (synchronous rectification mode).
モード８Ｐの次には再びモード１Ｐとなり、Ｖｉｎが負電圧となるまで同様のシーケンスが繰り返される。
（２）Ｖｉｎが負電圧の場合（図５、図６）
Ｖｉｎが負電圧の場合、Ｑ１〜Ｑ４は、図３（ｂ）に示されるタイミングチャートにてＯＮ、ＯＦＦが制御される。このタイミングチャートは、図３（ａ）に記載のタイミングチャートのＱ１とＱ２のシーケンスが入れ替わり、Ｑ３とＱ４のシーケンスが入れ替わったものである。
＜１＞の区間（モード１Ｎ）
Ｑ４がＯＮであるため、後述するモード８Ｎから継続してＬ，Ｑ４、Ｑ３の順番の方向に電流ｉ２が流れる。この際、ＶＬ＝Ｖｏであり、ＶＬの電圧の極性はＶｉｎとは逆である。
＜２＞の区間（モード２Ｎ）
Ｑ１がＯＮとなるため、Ｌ、Ｑ１、Ｑ２の順番の方向に電流ｉ１が流れる。なお，Ｑ２はＯＦＦであるが、電流ｉ1の向きがＱ２のダイオードの順方向であるため、電流はＱ１とＱ２のダイオードを流れる。またＱ４はＯＮであるが、インダクタ電圧ＶＬ＝ＶｉｎをＱ３のダイオードでブロックするためｉ２は流れない。
＜３＞の区間（モード３Ｎ）
Ｑ４がＯＦＦとなり、二次側は完全に遮断される。一方、Ｑ１はＯＮであるため、モード２Ｎから継続してＬ、Ｑ１、Ｑ２の順番の方向に電流ｉ１が流れ、Ｌにエネルギーが蓄積される。この際、Ｑ２はＯＦＦであるが、電流ｉ１の向きはＱ２のダイオードの順方向であるため、Ｑ２のダイオードに電流が流れる。
＜４＞の区間（モード４Ｎ）
モード３Ｎの場合と同様に一次側に電流ｉ１が流れる。このとき、Ｑ２がＯＮとなっているため、電流はＱ２のＦＥＴに電流が流れる（同期整流モード）。
＜５＞の区間（モード５Ｎ）
モード３Ｎの場合と同様に一次側に電流ｉ１が流れる。本区間ではＱ２がＯＦＦとなるが、電流ｉ１の向きはＱ２のダイオードの順方向であるため、Ｑ２のダイオードに電流が流れる。
＜６＞の区間（モード６Ｎ）
モード５Ｎの場合と同様に一次側に電流ｉ１が流れる。なお、本区間ではＱ４がＯＮとなるが、Ｑ３のダイオードが逆方向であるため、二次側には電流は流れない。
＜７＞の区間（モード７Ｎ）
Ｑ１がＯＦＦとなり、一次側の電流ｉ１は流れなくなる。一方、Ｌに蓄積されたエネルギーによって引き続き同一の方向に電流が流れるため、Ｌ，Ｑ４，Ｑ３の順番の方向に電流ｉ２が流れる。この際、Ｑ３はＯＦＦであるがＱ３のダイオードは順方向であるため、Ｑ３のダイオードに電流が流れる。この際、ＶＬの極性はモード６Ｎから反転し、ＶＬ＝Ｖｏとなる。
＜８＞の区間（モード８Ｎ）
モード７Ｎと同様に二次側に電流ｉ２が流れる。本区間ではＱ３がＯＮとなるため、電流はＱ３のＦＥＴに流れる（同期整流モード）。
After mode 8 P , mode 1 P is entered again, and the same sequence is repeated until Vin becomes a negative voltage.
(2) When Vin is a negative voltage (FIGS. 5 and 6)
When Vin is a negative voltage, ON and OFF of Q1 to Q4 are controlled according to the timing chart shown in FIG. In this timing chart, the Q1 and Q2 sequences in the timing chart shown in FIG. 3A are interchanged, and the Q3 and Q4 sequences are interchanged.
<1> section (mode 1 N )
Because Q4 is ON, the continuously from below to the mode 8 N L, Q4, current i 2 flows in the direction of Q3 order. At this time, VL = Vo, and the polarity of the voltage of VL is opposite to that of Vin.
Section <2> (Mode 2 N )
Q1 is to become a ON, L, Q1, current i 1 flows in the direction of Q2 order. Although Q2 is OFF, since the direction of the current i 1 is the forward direction of the diode of Q2, the current flows through the diodes of Q1 and Q2. The Q4 is ON but, i 2 does not flow for blocking diode of the inductor voltage VL = Vin and Q3.
Section <3> (mode 3 N )
Q4 is turned OFF and the secondary side is completely blocked. On the other hand, since Q1 is ON, the current i 1 flows in the order of L, Q1, Q2 from mode 2N , and energy is accumulated in L. In this case, Q2 is is OFF, the order direction of the current i 1 is the forward direction Q2 of the diode, current flows through the Q2 of the diode.
Section <4> (Mode 4 N )
As in the case of mode 3 N , current i 1 flows on the primary side. At this time, since Q2 is ON, a current flows through the FET of Q2 (synchronous rectification mode).
<5> section (mode 5 N )
As in the case of mode 3 N , current i 1 flows on the primary side. While Q2 is OFF in this section, since the direction of the current i 1 is the forward direction Q2 of the diode, current flows through the Q2 of the diode.
Section <6> (Mode 6 N )
As in the case of mode 5 N , current i 1 flows on the primary side. In this section, Q4 is ON, but no current flows on the secondary side because the diode of Q3 is in the reverse direction.
<7> section (mode 7 N )
Q1 is turned OFF, the current i 1 of the primary side does not flow. Meanwhile, a current flows in the same direction continue the energy stored in L, L, Q4, current i 2 flows in the direction of Q3 order. At this time, since Q3 is OFF but the diode of Q3 is in the forward direction, a current flows through the diode of Q3. At this time, the polarity of VL is inverted from the mode 6 N, the VL = Vo.
<8> section (mode 8 N )
Mode 7 N as well as the current i 2 flows through the secondary side. Since Q3 is ON in this section, current flows through the Q3 FET (synchronous rectification mode).
以降、モード１Ｎに戻り同様のシーケンスがＶｉｎが正電圧になるまで繰り返される。そして、Ｖｉｎが正電圧になった際には、モード１Ｐに戻り同様のシーケンスが繰り返される。 Thereafter, returning to mode 1 N , the same sequence is repeated until Vin becomes a positive voltage. When Vin becomes positive, the sequence returns to mode 1P and the same sequence is repeated.
このようにすることで、Ｖｉｎの電圧極性とは反対の電圧極性を有した、所望大きさの出力電圧Ｖｏが回路２０のｄ，ｇ点間に出力される。
次に、図８〜図１１を参照し、電圧補償装置１の動作について説明をする。
By doing so, an output voltage Vo having a voltage magnitude opposite to that of Vin is output between the points d and g of the circuit 20.
Next, the operation of the voltage compensator 1 will be described with reference to FIGS.
前述の様に、電圧補償装置１は、回路２０のａ，ｂ点間を電源電圧入力部６とし、ｅ，ｈ点間（ｃ，ｄ点間）を負荷電圧出力部７とした回路である。電圧補償装置１のｈ，ｆ点間が、回路２０の出力部であるｄ，ｇ点間に相当するため、電圧補償装置１のｈ、ｇ点間の電位はＶｏとなる。このため、電源電圧入力部６であるａ，ｂ点間に電源電圧Ｖｉｎが入力され、制御信号に従ってスイッチング素子Ｑ１〜Ｑ４のスイッチングが行われると、電圧補償装置１の負荷電圧出力部７であるｃ，ｄ点間には、負荷電圧Ｖｌｏ＝Ｖｉｎ＋Ｖｏの電圧が出力される。
以下、電圧補償装置１の動作を説明するが、各スイッチング素子Ｑ１〜Ｑ４の制御は回路２０と同様であるため、同一の動作についてはその詳細な説明を省略する。
１．電源電圧Ｖｉｎが所定の範囲内の場合
電源電圧Ｖｉｎが所定の電圧範囲内の場合には、制御部４によるＱ１〜Ｑ４のスイッチングが停止し、電源電圧Ｖｉｎがｃ，ｄ点間に出力される。このため、負荷電圧Ｖｌｏ＝Ｖｉｎとなる。
２．電源電圧Ｖｉｎが所定の範囲外となった場合
電源電圧Ｖｉｎが所定の範囲外となった場合には、制御部４からの制御信号に従って電圧補償部５のＱ１〜Ｑ４が所定のタイミングでスイッチング制御され、ｈ，ｆ点間にスイッチングの制御に従った電圧Ｖｏが発生する。このため、負荷電圧出力部７であるｃ，ｄ点間にＶｌｏ＝Ｖｉｎ＋Ｖｏの電圧が出力される。この各Ｑ１〜Ｑ４のスイッチングの制御は、回路２０と同様に電源入力の極性に応じて図３（ａ）及び図３（ｂ）に示すタイミングチャートによって行われる。
As described above, the voltage compensator 1 is a circuit in which the power supply voltage input unit 6 is provided between points a and b of the circuit 20 and the load voltage output unit 7 is provided between points e and h (between points c and d). . Since the point between the points h and f of the voltage compensator 1 corresponds to the points d and g that are the output part of the circuit 20, the potential between the points h and g of the voltage compensator 1 is Vo. Therefore, when the power supply voltage Vin is input between the points a and b which are the power supply voltage input unit 6 and the switching elements Q1 to Q4 are switched according to the control signal, the load voltage output unit 7 of the voltage compensator 1 is obtained. A load voltage Vlo = Vin + Vo is output between points c and d.
Hereinafter, the operation of the voltage compensation device 1 will be described. Since the control of each switching element Q1 to Q4 is the same as that of the circuit 20, detailed description of the same operation will be omitted.
1. When the power supply voltage Vin is within a predetermined range When the power supply voltage Vin is within the predetermined voltage range, switching of the Q1 to Q4 by the control unit 4 is stopped, and the power supply voltage Vin is output between points c and d. . For this reason, the load voltage Vlo = Vin.
2. When the power supply voltage Vin is out of the predetermined range When the power supply voltage Vin is out of the predetermined range, the Q1 to Q4 of the voltage compensator 5 are subjected to switching control at a predetermined timing according to the control signal from the control unit 4. Then, a voltage Vo according to switching control is generated between the points h and f. Therefore, a voltage of Vlo = Vin + Vo is output between points c and d which are the load voltage output unit 7. The switching control of each of Q1 to Q4 is performed according to the timing chart shown in FIG. 3A and FIG.
各区間＜１＞〜＜８＞における電流の流れは既述の回路２０の場合と同様である。具体的には、電源電圧が正の場合の区間＜２＞〜＜６＞（モード２Ｐ〜モード６Ｐ）では、Ｑ２、Ｑ１、リアクトルＬの順番の方向に電流ｉ１が流れ、リアクトルＬにエネルギーが蓄積され、区間＜７＞〜＜８＞及び区間＜１＞（モード７Ｐ〜８Ｐ、及びモード１Ｐ）で、蓄積されたエネルギーによってＱ３、Ｑ４、Ｌの順番の方向に電流ｉ２が流れる。この際、モード２Ｐ、モード３Ｐ、モード５Ｐ及びモード６Ｐでは、Ｑ１のダイオード及びＱ２のＦＥＴに電流が流れ、モード４ＰではＱ１及びＱ２のＦＥＴに電流が流れる。また、モード１Ｐ、モード７Ｐでは、Ｑ３のＦＥＴ及びＱ４のダイオードに電流が流れ、モード８Ｐでは、Ｑ３及びＱ４のＦＥＴに電流が流れる。 The current flow in each section <1> to <8> is the same as that of the circuit 20 described above. Specifically, in the section <2> to <6> (mode 2 P to mode 6 P ) when the power supply voltage is positive, the current i 1 flows in the order of Q2, Q1, and the reactor L, and the reactor L The energy is accumulated in the interval <7> to <8> and the interval <1> (modes 7 P to 8 P and mode 1 P ), and currents in the order of Q3, Q4, and L depending on the accumulated energy. i 2 flows. At this time, in mode 2 P , mode 3 P , mode 5 P and mode 6 P , current flows in the Q1 diode and Q2 FET, and in mode 4 P current flows in the Q1 and Q2 FETs. In mode 1 P and mode 7 P , current flows in the Q3 FET and Q4 diode, and in mode 8 P , current flows in the Q3 and Q4 FETs.
また、入力電圧が負の場合の区間＜２＞〜＜６＞（モード２Ｎ〜６Ｎ）では、Ｑ１、Ｑ２、Ｌの順番の方向に電流ｉ１が流れ、Ｌにエネルギーが蓄積され、区間＜７＞〜＜８＞及び区間＜１＞（モード７Ｎ〜８Ｎ及びモード１Ｎ）では、蓄積されたエネルギーによって、Ｑ４，素子Ｑ３、Ｌの順番の方向に電流ｉ２が流れる。この際、モード２Ｎ、モード３Ｎ、モード５Ｎ及びモード６ＮではＱ２のダイオード及びＱ１のＦＥＴに電流が流れ、モード４Ｎでは、Ｑ１及びＱ２のＦＥＴに電流が流れる。また、モード１Ｎ、及びモード７ＮではＱ３のダイオード及びＱ４のＦＥＴに電流が流れ、モード８ＮではＱ３及びＱ４のＦＥＴに電流が流れる。 Further, in the section <2> to <6> (modes 2 N to 6 N ) when the input voltage is negative, the current i 1 flows in the order of Q1, Q2, and L, and energy is accumulated in L. In the section <7> to <8> and the section <1> (modes 7 N to 8 N and mode 1 N ), the current i 2 flows in the direction of the order of Q4, elements Q3 and L by the accumulated energy. At this time, in mode 2 N , mode 3 N , mode 5 N and mode 6 N , a current flows through the Q2 diode and Q1 FET, and in mode 4 N , a current flows through the Q1 and Q2 FETs. In mode 1 N and mode 7 N , current flows through the Q3 diode and Q4 FET, and in mode 8 N , current flows through the Q3 and Q4 FETs.
この様にスイッチング制御が行われることで、回路２０の出力部ｄ，ｇ点間に相当する、ｈ，ｆ点間の電位差はＶｏとなる。この際、回路２０の出力電圧は入力電圧Ｖｉｎと位相が１８０度ずれた電圧（逆相の電圧）であるため、ｈ，ｆ間に生じる電圧Ｖｏは、Ｖｉｎと同相の電圧となっている。このため、電圧補償装置１のｈ，ｅ点間の電位はＶｉｎ＋Ｖｏとなり、負荷電圧出力部７であるｃ，ｄ点間には、負荷電圧Ｖｌｏ＝Ｖｉｎ＋Ｖｏの電圧が出力されることになる。 By performing the switching control in this way, the potential difference between the points h and f, which corresponds to between the output parts d and g of the circuit 20, becomes Vo. At this time, since the output voltage of the circuit 20 is a voltage (a reverse-phase voltage) that is 180 degrees out of phase with the input voltage Vin, the voltage Vo generated between h and f is a voltage in phase with Vin. Therefore, the potential between the points h and e of the voltage compensator 1 is Vin + Vo, and the load voltage Vlo = Vin + Vo is output between the points c and d, which is the load voltage output unit 7.
電圧補償部５が作動している場合の、各部の電圧及び電流波形を図１２及び図１３に示す。同図における電圧及び電流の向きは、図１４に示す矢印のとおりある。なお、各図において、入力電圧（Ｖｉｎ）と記載された波形が、電源電圧入力部６であるａ，ｂ点間に入力される電圧波形、チョッパ出力電圧（Ｖｏ）と記載された波形が、ｈ、ｆ（ｇ）点間の電圧波形を、負荷電圧出力電圧（Ｖｌｏ）と記載された波形が、負荷電圧出力部７であるｃ，ｄ点間の電圧波形を示している。また、インダクタ電流と記載された波形が、リアクトルＬに流れる電流を、負荷電流（Ｉｌｏ）と記載された波形が、負荷電圧出力部７に接続された負荷に流れる電流を示している。双方向素子電圧（ローサイド）と記載された波形が、スイッチング部２（スイッチング素子Ｑ１及びＱ２）の電圧波形を、双方向素子電圧（ハイサイド）と記載された波形が、スイッチング部３（スイッチング素子Ｑ３及びＱ４）の電圧波形を示している。 FIG. 12 and FIG. 13 show voltage and current waveforms of each part when the voltage compensator 5 is operating. The directions of voltage and current in the figure are as shown by the arrows shown in FIG. In each figure, the waveform described as the input voltage (Vin) is the voltage waveform input between the points a and b of the power supply voltage input unit 6, and the waveform described as the chopper output voltage (Vo) is The voltage waveform between the points h and f (g) and the waveform described as the load voltage output voltage (Vlo) indicates the voltage waveform between the points c and d which are the load voltage output unit 7. The waveform described as inductor current indicates the current flowing through the reactor L, and the waveform described as load current (I lo ) indicates the current flowing through the load connected to the load voltage output unit 7. The waveform described as bidirectional element voltage (low side) is the voltage waveform of the switching unit 2 (switching elements Q1 and Q2), and the waveform described as bidirectional element voltage (high side) is the switching unit 3 (switching element). The voltage waveforms of Q3 and Q4) are shown.
図１２は、電源電圧を交流５０Ｖとし、ｈ，ｆ点間の電圧（回路２０の出力電圧）が５０Ｖとなる様に電圧補償部５を制御した場合の各部の波形である。この図からも明らかな様に、ｈ，ｆ点間の電圧は、Ｖｉｎと同相の電圧波形となっており、負荷電圧Ｖｌｏは、Ｖｉｎと同相でＶｉｎ＋Ｖｏ（５０Ｖ＋５０Ｖ＝１００Ｖ）の振幅の電圧波形となっている。即ち、図１２において、所定の電圧が１００Ｖとして電源電圧が５０Ｖとなったとしても、電圧補償装置１によって所定の電圧（１００Ｖ）が保たれることが示されている。 FIG. 12 is a waveform of each part when the voltage compensator 5 is controlled so that the power supply voltage is AC 50V and the voltage between the points h and f (the output voltage of the circuit 20) is 50V. As is apparent from this figure, the voltage between the points h and f has a voltage waveform in phase with Vin, and the load voltage Vlo has a voltage waveform in phase with Vin and having an amplitude of Vin + Vo (50V + 50V = 100V). It has become. That is, FIG. 12 shows that even when the predetermined voltage is 100V and the power supply voltage is 50V, the voltage compensator 1 maintains the predetermined voltage (100V).
図１３は、電源電圧を２５Ｖとし、ｈ，ｆ点間の電圧（回路２０の出力電圧）が７５Ｖとなる様に制御した場合の各部の電圧、電流波形である。この図から分かる様に、回路２０の出力電圧に相当するｈ，ｆ点間の電圧は、入力電圧Ｖｉｎと同相の電圧波形となっており、負荷電圧Ｖｌｏは、Ｖｉｎと同相で、Ｖｉｎ＋Ｖｏ（２５Ｖ＋７５Ｖ＝１００Ｖ）の振幅の電圧波形となっている。即ち、図１３において、所定の電圧が１００Ｖとして、電源電圧が２５Ｖとなったとしても、電圧補償装置１によって所定の電圧（１００Ｖ）が保たれることが示されている。 FIG. 13 shows voltage and current waveforms of each part when the power supply voltage is 25V and the voltage between the points h and f (the output voltage of the circuit 20) is controlled to be 75V. As can be seen from this figure, the voltage between the points h and f corresponding to the output voltage of the circuit 20 has a voltage waveform in phase with the input voltage Vin, and the load voltage Vlo is in phase with Vin and Vin + Vo (25V + 75V). = 100V) voltage waveform. That is, FIG. 13 shows that the predetermined voltage (100 V) is maintained by the voltage compensator 1 even when the predetermined voltage is 100 V and the power supply voltage is 25 V.
このように、Ｖｉｎが変化したとしても、Ｖｏが入力電圧の変化分の電圧に相当する電圧となる様に電圧補償部５を制御すれば、電圧補償装置１の負荷電圧出力部７の電圧Ｖｌｏは一定に保たれる。そして、負荷電圧出力部７に負荷が接続されていた場合には、負荷電圧Ｖｌｏ及び接続された付加に応じた負荷電流Iｌｏが安定的に流れることになる。 In this way, even if Vin changes, if the voltage compensator 5 is controlled so that Vo becomes a voltage corresponding to the voltage corresponding to the change in the input voltage, the voltage Vlo of the load voltage output unit 7 of the voltage compensator 1 is controlled. Is kept constant. Then, when the load on the load voltage output unit 7 is connected, the load current I lo corresponding to the load voltage Vlo and connected added will flow stably.
本発明による電圧補償装置１によれば、電圧補償装置１は、負荷と直列に接続され、電源電圧Ｖｉｎを補償する電圧補償部５が、交流チョッパ回路（回路２０）によって構成されていることから、大型のコンデンサなどのエネルギー蓄積要素や、電源系統に補償電圧を重畳するためのトランスも不要である。このため簡易な構成で小型化も可能な電圧補償装置１を提供することが可能となる。また、電圧補償部５は、電源電圧が所定の範囲外となった場合にのみ作動することから電圧補償部５を構成する回路素子に加わる電圧や電流による負担が小さい電圧補償装置１となっている。 According to the voltage compensator 1 according to the present invention, the voltage compensator 1 is connected in series with a load, and the voltage compensator 5 that compensates the power supply voltage Vin is constituted by an AC chopper circuit (circuit 20). Also, energy storage elements such as large capacitors and a transformer for superimposing a compensation voltage on the power supply system are unnecessary. Therefore, it is possible to provide the voltage compensation device 1 that can be downsized with a simple configuration. In addition, since the voltage compensator 5 operates only when the power supply voltage is out of the predetermined range, the voltage compensator 1 is less burdened by the voltage and current applied to the circuit elements constituting the voltage compensator 5. Yes.
また、回路２０の出力は、電源電圧と位相が１８０度ずれた逆相の電圧となっているため、回路や素子を追加することなく、交流チョッパ回路（回路２０）の特定の箇所を出力部とするだけで、電源電圧Ｖｉｎに補償電圧Ｖｏを加えた負荷電圧Ｖｌｏを得ることができる。更には、電圧補償部５は、スイッチング部２，３と、リアクトルＬとコンデンサＣ１，Ｃ２からなる簡易な回路であるため、部品点数の少ない簡易な構成の電圧補償装置１を提供することが可能となる。また、スイッチング部２、３は、双方向に電圧を印可可能な半導体のスイッチング素子Ｑ１〜Ｑ４から構成されているため、スイッチング部２，３を電源電圧の極性に応じて制御するだけで、電圧の損失も少なく、所望の電圧を効率的に出力する電圧補償装置１とすることができる。また、電圧補償部５を構成する回路２０の入力部及び出力部にはコンデンサＣ１，Ｃ２が設けられていることから、スイッチング部２，３をスイッチングする際に生じるスイッチングノイズを軽減することが可能となる。 Further, since the output of the circuit 20 is a reverse-phase voltage that is 180 degrees out of phase with the power supply voltage, a specific portion of the AC chopper circuit (circuit 20) is output to the output unit without adding a circuit or an element. The load voltage Vlo obtained by adding the compensation voltage Vo to the power supply voltage Vin can be obtained. Furthermore, since the voltage compensation unit 5 is a simple circuit including the switching units 2 and 3, the reactor L, and the capacitors C1 and C2, it is possible to provide the voltage compensation device 1 having a simple configuration with a small number of components. It becomes. Further, since the switching units 2 and 3 are composed of semiconductor switching elements Q1 to Q4 capable of applying voltages in both directions, the switching units 2 and 3 need only be controlled according to the polarity of the power supply voltage. The voltage compensator 1 can efficiently output a desired voltage. In addition, since the capacitors C1 and C2 are provided at the input and output parts of the circuit 20 constituting the voltage compensation part 5, it is possible to reduce the switching noise generated when the switching parts 2 and 3 are switched. It becomes.
〔第二の実施形態〕
次に、本発明の第２の実施形態について図１５から図１６を参照しながら説明する。
本実施形態の電圧補償装置１００は、第一の実施形態の電圧補償装置１と同一の回路である回路１０１，回路１０２，回路１０３をそれぞれ直列に接続したものである。回路１０１〜回路１０３のそれぞれの動作は第一の実施形態の電圧補償装置１と同一であるため、本実施形態では、同一の回路の動作についてはその詳細な記載は省略し、電圧補償装置１００の特有な部分のみ説明をする。
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIGS.
The voltage compensator 100 of the present embodiment is obtained by connecting circuits 101, 102, and 103, which are the same circuits as the voltage compensator 1 of the first embodiment, in series. Since the operation of each of the circuits 101 to 103 is the same as that of the voltage compensation device 1 of the first embodiment, in this embodiment, detailed description of the operation of the same circuit is omitted, and the voltage compensation device 100 is omitted. Only the peculiar part of is explained.
電圧補償装置１００のａ１，ｂ１点間は、電源電圧Ｖｉｎ１が入力される電源電圧入力部６であり、端子間ｃ１，ｄ１は負荷電圧Ｖｌｏが出力される負荷電圧出力部７である。
回路１０１は、電源電圧Ｖｉｎが入力される入力部をｍ１，ｎ２点間とし、出力電圧Ｖｉｎ２を主力する出力部をｏ１，ｎ１点間とする昇降圧チョッパ回路である。回路１０２は、電圧Ｖｉｎ２が入力される入力部をｎ１，ｏ１点間とし、出力電圧Ｖｉｎ３を出力する出力部をｐ１，ｏ１間とする昇降圧チョッパ回路である。そして回路１０３は、電圧Ｖｉｎ３が入力される入力部をｏ１，ｐ１点間とし、出力電圧Ｖｉｎ４を出力する出力部をｐ１，ｑ１間とする昇降圧チョッパ回路である。
A 1, b 1 epilepsy voltage compensation device 100 is a power supply voltage input section 6 the power supply voltage Vin1 is input, the inter-terminal c 1, d 1 is the load voltage output unit 7 the load voltage Vlo is output is there.
The circuit 101 is a step-up / step-down chopper circuit in which an input unit to which the power supply voltage Vin is input is between m 1 and n 2 points, and an output unit that mainly outputs the output voltage Vin 2 is between o 1 and n 1 points. The circuit 102 is a step-up / step-down chopper circuit in which an input unit to which the voltage Vin2 is input is between n 1 and o 1 and an output unit that outputs the output voltage Vin3 is between p 1 and o 1 . The circuit 103 is a step-up / step-down chopper circuit in which the input portion to which the voltage Vin3 is input is between o 1 and p 1 and the output portion that outputs the output voltage Vin4 is between p 1 and q 1 .
回路１０１〜１０３は、制御部４からの制御信号によって、第一の実施形態の電圧補償装置１と同様に制御され、それぞれ制御に応じた電圧（Ｖｉｎ２〜Ｖｉｎ４）を出力する。 The circuits 101 to 103 are controlled by the control signal from the control unit 4 in the same manner as the voltage compensator 1 of the first embodiment, and respectively output voltages (Vin2 to Vin4) corresponding to the control.
このように電圧補償装置１００を構成することで、負荷電圧出力部７である端子間ｃ１，ｄ１には、負荷電圧Ｖｌｏ＝Ｖｉｎ１＋Ｖｉｎ２＋Ｖｉｎ３＋Ｖｉｎ４の電圧が出力される。 By configuring the voltage compensator 100 in this way, the load voltage Vlo = Vin1 + Vin2 + Vin3 + Vin4 is output to the terminals c 1 and d 1 which are the load voltage output unit 7.
電圧補償装置１００は複数の昇降圧チョッパ回路を多段に接続しているため、制御部４の制御に用いられる搬送波１０の位相を制御することで、チョッパ回路のスイッチングノイズを低減することも可能である。具体的には、例えば回路１０１の制御に用いられる搬送波の位相を基準とし、回路１０２の制御に用いられる搬送波の位相を１８０度ずらし、回路１０３の制御に用いられる搬送波の位相を更に１８０度ずらすと、多重化効果により、各回路によって生じるスイッチングノイズが相互に打ち消し合い、負荷電圧Ｖｌｏのノイズが低減される。 Since the voltage compensation device 100 has a plurality of step-up / step-down chopper circuits connected in multiple stages, the switching noise of the chopper circuit can be reduced by controlling the phase of the carrier wave 10 used for the control of the control unit 4. is there. Specifically, for example, based on the phase of the carrier wave used for control of the circuit 101, the phase of the carrier wave used for control of the circuit 102 is shifted by 180 degrees, and the phase of the carrier wave used for control of the circuit 103 is further shifted by 180 degrees. As a result of the multiplexing effect, the switching noise generated by each circuit cancels each other, and the noise of the load voltage Vlo is reduced.
図１６に、搬送波の位相を上記の様に制御した場合の電圧波形と、搬送波の位相を制御しない場合の電圧波形をそれぞれ示す。この図では、図１６（ａ）が搬送波１０の位相を制御した場合（回路１０１の制御に用いられる搬送波の位相を基準として、回路１０２の制御に用いられる搬送波の位相を１８０度ずらし、回路１０３の制御に用いられる搬送波の位相を更に１８０度ずらした場合）、図１６（ｂ）の波形図が搬送波１０の位相を制御していない場合（回路１０１、回路１０２、及び回路１０３の制御に用いられる搬送波の位相に違いがない場合）の負荷電圧出力部７の電圧波形と、回路１０１〜１０３の各出力電圧（Ｖｉｎ２，Ｖｉｎ３，Ｖｉｎ４）の電圧波形を示している。また、各図の右側の波形図は、図中の枠で囲んだ部分のそれぞれの波形の拡大図である。 FIG. 16 shows a voltage waveform when the carrier phase is controlled as described above, and a voltage waveform when the carrier phase is not controlled. In this figure, when the phase of the carrier wave 10 is controlled in FIG. 16A (the phase of the carrier wave used for the control of the circuit 101 is used as a reference, the phase of the carrier wave used for the control of the circuit 102 is shifted by 180 degrees, 16), the waveform diagram of FIG. 16B does not control the phase of the carrier 10 (used to control the circuit 101, the circuit 102, and the circuit 103). The voltage waveforms of the load voltage output unit 7 and the voltage waveforms of the output voltages (Vin2, Vin3, Vin4) of the circuits 101 to 103 are shown. Moreover, the waveform diagram on the right side of each figure is an enlarged view of each waveform of the portion surrounded by a frame in the figure.
この図に示されている様に、搬送波の位相を制御しない（ずらさない）場合には、負荷電圧出力部７の電圧波形には振幅４Ｖの電圧リプルが生じているのに対し、搬送波の位相を１８０度ずらした場合には、負荷電圧出力部７の電圧波形の電圧リプルは振幅０．２Ｖとなっている。この様に、搬送波の位相を適切に制御することで、位相を制御しない（ずらさない）場合と比較して、電圧リプルを有効に低減することができることができる。 As shown in this figure, when the phase of the carrier wave is not controlled (not shifted), a voltage ripple with an amplitude of 4 V is generated in the voltage waveform of the load voltage output unit 7, whereas the phase of the carrier wave is generated. Is shifted by 180 degrees, the voltage ripple of the voltage waveform of the load voltage output unit 7 has an amplitude of 0.2V. Thus, by appropriately controlling the phase of the carrier wave, the voltage ripple can be effectively reduced as compared with the case where the phase is not controlled (not shifted).
上記の構成からなる電圧補償装置１００によれば、チョッパ回路である回路１０１〜１０３が多段に接続されていることから、任意の電圧レベルに対応可能で、高い電圧比においても補償可能な電圧補償装置を提供することができる。また、回路１０１〜１０３の制御に用いられる搬送波１０の位相をそれぞれ最適な位相に制御することで（１８０度ずつずらすことで）、負荷電圧の電圧リプルノイズを低減することも可能である。 According to the voltage compensator 100 having the above configuration, since the circuits 101 to 103 which are chopper circuits are connected in multiple stages, the voltage compensation can cope with an arbitrary voltage level and can be compensated even at a high voltage ratio. An apparatus can be provided. Further, the voltage ripple noise of the load voltage can be reduced by controlling the phase of the carrier wave 10 used for the control of the circuits 101 to 103 to an optimum phase (by shifting by 180 degrees).
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記の実施の形態においては、スイッチング素子Ｑ１〜Ｑ４として、ＦＥＴとダイオードを並列接続したものを例示したが、これに限定される訳ではなく、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの半導体素子とダイオードを並列接続したものや、他の公知の半導体スイッチングデバイスを用いてもよい。また、スイッチング部２としてスイッチング素子Ｑ１とスイッチング素子Ｑ２を逆接続したものを例示したが、同等の機能を有する双方向に電圧を印可可能な半導体双方向スイッチングデバイスを用いてもよい。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the switching elements Q1 to Q4 are exemplified by FETs and diodes connected in parallel. However, the present invention is not limited to this, and semiconductor elements such as IGBTs (insulated gate bipolar transistors) are used. And a diode connected in parallel, or other known semiconductor switching devices may be used. In addition, although the switching unit 2 is illustrated in which the switching element Q1 and the switching element Q2 are reversely connected, a semiconductor bidirectional switching device having an equivalent function and capable of applying a voltage in both directions may be used.
また、電圧補償装置１００において、回路１０１〜１０３を直列に接続した回路を例示したが、更に多くの回路を直列接続したものであってもよい。
Moreover, in the voltage compensation apparatus 100, although the circuit which connected the circuits 101-103 in series was illustrated, many more circuits may be connected in series.
１ 電圧補償装置
２ スイッチング部
３ スイッチング部
４ 制御部
５ 電圧補償部
６ 電源電圧入力部
７ 負荷電圧出力部
８ 制御信号入力部
９ 制御信号
１０ 搬送波
Ｖｉｎ：電源電圧（入力電圧）
Ｖｏ：交流チョッパ回路の出力電圧
Ｖｌｏ：負荷電圧（出力電圧）
ＶＬ：リアクトルＬの両端電圧
Ｑ１〜Ｑ４：スイッチング素子
ｉ１〜ｉ２：電流
DESCRIPTION OF SYMBOLS 1 Voltage compensation apparatus 2 Switching part 3 Switching part 4 Control part 5 Voltage compensation part 6 Power supply voltage input part 7 Load voltage output part 8 Control signal input part 9 Control signal 10 Carrier wave Vin: Power supply voltage (input voltage)
Vo: output voltage of AC chopper circuit Vlo: load voltage (output voltage)
VL: voltage across the reactor L Q1 to Q4: switching element i 1 through i 2: Current
Claims (7)
負荷電圧を出力する負荷電圧出力部と、
外部からの制御信号が入力される制御信号入力部と、
前記電源電圧入力部に入力される前記電源電圧が所定の範囲内の場合には、入力された前記電源電圧と同一の電圧を負荷電圧出力部に出力し、前記電源電圧が所定の範囲外の場合には、前記制御信号に従って作動し、所定の電圧を前記負荷電圧出力部に出力する電圧補償部と、を有し、
前記電圧補償部は、少なくとも一つの交流チョッパ回路を含むことを特徴とする電圧補償装置。 A power supply voltage input section to which the power supply voltage is input;
A load voltage output section for outputting a load voltage;
A control signal input unit to which an external control signal is input;
When the power supply voltage input to the power supply voltage input unit is within a predetermined range, the same voltage as the input power supply voltage is output to the load voltage output unit, and the power supply voltage is out of the predetermined range. A voltage compensating unit that operates according to the control signal and outputs a predetermined voltage to the load voltage output unit,
The voltage compensator includes at least one AC chopper circuit.
前記交流チョッパ回路の入力電圧である一次側電圧と、
前記交流チョッパ回路の出力電圧である二次側電圧と、を加えた電圧となっていることを特徴とする請求項１に記載の電圧補償装置。 During operation of the voltage compensation unit, the load voltage is:
A primary side voltage which is an input voltage of the AC chopper circuit;
The voltage compensation device according to claim 1, wherein a voltage obtained by adding a secondary side voltage that is an output voltage of the AC chopper circuit is added.
請求項１または請求項２に記載の電圧補償装置。 3. The voltage compensation device according to claim 1, wherein the phase of the voltage waveform of the secondary voltage of the AC chopper circuit is 180 degrees out of phase with the voltage waveform of the primary voltage. .
少なくとも二つのスイッチング部と、少なくとも一つのリアクトルと、を含むことを特徴とする請求項１から請求項３のいずれか１項に記載の電圧補償装置。 The AC chopper circuit is
The voltage compensation device according to any one of claims 1 to 3, further comprising at least two switching units and at least one reactor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015140541A JP2017021698A (en) | 2015-07-14 | 2015-07-14 | Voltage compensation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015140541A JP2017021698A (en) | 2015-07-14 | 2015-07-14 | Voltage compensation device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017021698A true JP2017021698A (en) | 2017-01-26 |
Family
ID=57889874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015140541A Pending JP2017021698A (en) | 2015-07-14 | 2015-07-14 | Voltage compensation device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017021698A (en) |
-
2015
- 2015-07-14 JP JP2015140541A patent/JP2017021698A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11005371B2 (en) | Hybrid DC-DC power converter with small voltage conversion ratio | |
| US10897210B2 (en) | DC/DC converter for reducing switching loss in a case where zero voltage switching is not achieved | |
| US10516337B2 (en) | DC voltage conversion circuit | |
| US10601308B2 (en) | Power factor improving converter, and power supply device including power factor improving converter | |
| US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
| WO2017157271A1 (en) | Multilevel inverters | |
| JP2007280187A (en) | Power conversion apparatus | |
| US20130241290A1 (en) | Filter circuit and bidirectional power conversion apparatus including thereof | |
| WO2013145854A1 (en) | Electrical power conversion apparatus | |
| JP2011066963A (en) | Power converter | |
| JP2006340535A (en) | Current resonance multi-output dc/dc converter and its control method | |
| JP5814759B2 (en) | Power converter | |
| KR102453384B1 (en) | Dc boosting circuit | |
| JP2022553339A (en) | Inverter circuit and method, e.g. for use in power factor correction | |
| JP6264098B2 (en) | Chopper circuit | |
| JP2016059180A (en) | Switching power supply | |
| US9876427B2 (en) | DC/DC power conversion device with first and second loads | |
| JP2017021698A (en) | Voltage compensation device | |
| JP6314734B2 (en) | Power converter | |
| WO2016128819A1 (en) | Power conversion device | |
| JP2017169250A (en) | Multilevel power conversion device | |
| KR101681934B1 (en) | A single-phase pwm ac-ac converter with inverting, non-inverting and matrix converter and control method thereof | |
| JP7203661B2 (en) | power converter | |
| JP5423264B2 (en) | Power converter | |
| JP5734120B2 (en) | Power converter |