JP2013135570A - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
JP2013135570A
JP2013135570A JP2011285493A JP2011285493A JP2013135570A JP 2013135570 A JP2013135570 A JP 2013135570A JP 2011285493 A JP2011285493 A JP 2011285493A JP 2011285493 A JP2011285493 A JP 2011285493A JP 2013135570 A JP2013135570 A JP 2013135570A
Authority
JP
Japan
Prior art keywords
capacitor
diode
switching element
voltage
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011285493A
Other languages
Japanese (ja)
Inventor
Senanayake Tilak
ティラク セナナヤケ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011285493A priority Critical patent/JP2013135570A/en
Publication of JP2013135570A publication Critical patent/JP2013135570A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To suppress switching loss, voltage stress, and EMI of a semiconductor element.SOLUTION: When a MOSFET Qm is turned on, a current flows from a DC power supply 2 via a first resonance path passing through the MOSFET Qm, a capacitor C2, a diode D3, an inductor Ls, and a capacitor C1. If the capacitance value of the capacitor C1 is smaller than that of the capacitor C2, a voltage of the capacitor C1 reaches an input voltage Vs prior to a voltage of the capacitor C2, and the energy of the inductor Ls is moved to the capacitor C2 via a second resonance path passing through the inductor Ls, a diode D1, the capacitor C2, and the diode D3. When a resonance current becomes zero, the voltage of the capacitor C2 reaches near the input voltage Vs. When the MOSFET Qm is turned off, storage charges of the capacitors C1 and C2 flow via the diode D1, a diode D2, and an inductor Lm. Then, a reflux current flows via a diode Df.

Description

本発明は、共振回路を備えたDC−DCコンバータに関する。   The present invention relates to a DC-DC converter including a resonance circuit.

電力変換器の電力密度および/または効率を改善するため、様々な種類の回路の接続形態が考案されている。例えばインダクタ、キャパシタ、変圧器などの受動要素は、これらの要素を通して通過する信号の周波数を高めることによりサイズを縮小することができる。しかし、スイッチング周波数が増加すると、電力変換器の性能は、スイッチング素子の損失によって制限される。半導体素子のスイッチング損失は、ターンオン期間またはターンオフ期間に発生する。   Various types of circuit topology have been devised to improve power density and / or efficiency of power converters. Passive elements such as inductors, capacitors, transformers, etc. can be reduced in size by increasing the frequency of signals passing through these elements. However, as the switching frequency increases, the performance of the power converter is limited by the loss of the switching element. Switching loss of a semiconductor element occurs during a turn-on period or a turn-off period.

例えば、特許文献1に記載されたDC−DCコンバータは、共振技術によってスイッチング損失を低減することにより変換効率を高めている。このDC−DCコンバータは、2つのスイッチング素子、インダクタ、変圧器、2つのキャパシタおよび2つのダイオードからなる共振回路を用いることにより、ソフトスイッチングを可能とし、スイッチング損失を低減している。   For example, the DC-DC converter described in Patent Document 1 increases conversion efficiency by reducing switching loss by a resonance technique. This DC-DC converter enables soft switching and reduces switching loss by using a resonant circuit including two switching elements, an inductor, a transformer, two capacitors, and two diodes.

しかしながら、この回路形態には以下のような不都合が存在する。
(1)共振回路内のエネルギーが入力電源または負荷に回生されない消散的な電流循環経路を持つ。
(2)共振動作によりスイッチング素子に高い電圧ストレスが加わる。
(3)2つのスイッチング素子が必要になる。このため、両スイッチング素子が同時にオンすることがないようにデッドタイムを付加する特別なゲートドライバが必要になる。デッドタイム期間内では出力側に電力を送ることができないので、電力損失(デッドタイム損失)が発生する。さらに、スイッチング素子の数が増えるので、DC−DCコンバータのサイズとコストが増大する。
(4)大きい変圧器は、システムのサイズとコストを増大させる。
(5)二次側の半導体素子(ダイオード)がハードスイッチングになる。ダイオードのハードスイッチングとは、少数キャリアの蓄積効果により、リカバリー時間の間ダイオードが逆方向に通電する非理想的なスイッチングであり、損失が発生する。
However, this circuit configuration has the following disadvantages.
(1) It has a dissipative current circulation path in which energy in the resonance circuit is not regenerated to the input power source or the load.
(2) High voltage stress is applied to the switching element by the resonance operation.
(3) Two switching elements are required. For this reason, a special gate driver for adding dead time is required so that both switching elements are not turned on at the same time. Since power cannot be sent to the output side within the dead time period, power loss (dead time loss) occurs. Furthermore, since the number of switching elements increases, the size and cost of the DC-DC converter increase.
(4) A large transformer increases the size and cost of the system.
(5) The semiconductor element (diode) on the secondary side becomes hard switching. The hard switching of the diode is non-ideal switching in which the diode is energized in the reverse direction during the recovery time due to the minority carrier accumulation effect, and loss occurs.

この他、特許文献2に記載された共振電力コンバータは、PWMと可変周波数変調を用いることにより広い入力電圧レンジで動作可能に構成されている。特許文献3に記載されたハーフブリッジ共振コンバータは、デューティサイクルを制御することにより、一定周波数動作とZVS動作を行う。特許文献4に記載された共振電力コンバータは、ブリッジスイッチ回路に対しデューティサイクルが50%のバースト幅信号を出力するバーストモードトリガーユニットを用いることにより、無負荷時または軽負荷時のコンバータ効率を高めている。しかし、これら特許文献2ないし4に開示されたコンバータも、上述した(1)ないし(5)と同一または類似の不都合が生じる。   In addition, the resonant power converter described in Patent Document 2 is configured to operate in a wide input voltage range by using PWM and variable frequency modulation. The half-bridge resonant converter described in Patent Document 3 performs constant frequency operation and ZVS operation by controlling the duty cycle. The resonant power converter described in Patent Document 4 uses a burst mode trigger unit that outputs a burst width signal with a duty cycle of 50% to the bridge switch circuit, thereby increasing the converter efficiency at no load or light load. ing. However, the converters disclosed in Patent Documents 2 to 4 also have the same or similar disadvantages as the above (1) to (5).

米国特許第7952334号明細書US Pat. No. 7,952,334 米国特許第7990739号明細書US Pat. No. 7,990,739 米国特許第7948775号明細書US Pat. No. 7,948,775 米国特許出願公開第2011/0085354号明細書US Patent Application Publication No. 2011/0085354 Specification

本発明は上記事情に鑑みてなされたもので、その目的は、半導体素子のスイッチング損失および電圧ストレス並びにEMIを抑制でき、サイズとコストの増大も抑えられるDC−DCコンバータを提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a DC-DC converter that can suppress switching loss, voltage stress, and EMI of a semiconductor element, and can suppress increase in size and cost.

請求項1に記載したDC−DCコンバータは、入力端子の一端から出力端子の一端に至る第1電源線に中間ノードを挟んで直列に介在する主スイッチング素子および主インダクタと、第1電源線の中間ノードと入力端子の他端から出力端子の他端に至る第2電源線との間に並列に接続された共振回路および還流ダイオードと、出力端子からの出力電圧または出力電流に基づいて主スイッチング素子を制御する制御回路とを備えている。   According to a first aspect of the present invention, there is provided a DC-DC converter including a main switching element and a main inductor interposed in series with a first power supply line extending from one end of an input terminal to one end of an output terminal with an intermediate node interposed therebetween, Resonant circuit and freewheeling diode connected in parallel between the intermediate node and the second power line extending from the other end of the input terminal to the other end of the output terminal, and main switching based on the output voltage or output current from the output terminal And a control circuit for controlling the element.

上記構成のうち共振回路を除く回路部分は、降圧チョッパ型のDC−DCコンバータを構成している。しかし、従来構成の降圧チョッパ回路では、主スイッチング素子および還流ダイオードがハードスイッチングになる。すなわち、主スイッチング素子がターンオフする時にZVS(Zero-Voltage Switching)およびZCS(Zero-Current Switching)にならず、ターンオンする時にもZVSおよびZCSにならない。また、主スイッチング素子がターンオンした時に、還流ダイオードは、少数キャリアの蓄積効果により逆方向にリカバリー電流を流す。こうしたハードスイッチングは変換効率の低下をもたらす。   The circuit part excluding the resonant circuit in the above configuration constitutes a step-down chopper type DC-DC converter. However, in the conventional step-down chopper circuit, the main switching element and the free wheel diode are hard-switched. That is, ZVS (Zero-Voltage Switching) and ZCS (Zero-Current Switching) do not occur when the main switching element is turned off, and ZVS and ZCS do not occur when the main switching element is turned on. Further, when the main switching element is turned on, the freewheeling diode causes a recovery current to flow in the reverse direction due to the minority carrier accumulation effect. Such hard switching results in a decrease in conversion efficiency.

そこで、上記半導体素子(主スイッチング素子、還流ダイオード)のソフトスイッチングを実現するため、共振回路を付加している。この共振回路は、第1電源線と第2電源線との間に第1ノードを挟んで直列に接続された第1ダイオードおよび第1キャパシタと、第1電源線と第2電源線との間に第2ノードを挟んで直列に接続された第2キャパシタおよび第2ダイオードと、第1ノードと第2ノードとの間に直列に接続された共振インダクタおよび第3ダイオードとを備えている。制御回路は、主スイッチング素子をオン駆動して第1キャパシタと第2キャパシタを充電した後、主スイッチング素子をオフ駆動して第1キャパシタと第2キャパシタを放電させる。この構成による作用、効果は以下の通りである。ただし、ダイオードの順方向電圧は低いので近似的にゼロとして説明する。また、共振回路に流れる電流を共振電流と称す。   Therefore, a resonant circuit is added to realize soft switching of the semiconductor element (main switching element, freewheeling diode). The resonant circuit includes a first diode and a first capacitor connected in series with a first node between a first power supply line and a second power supply line, and between the first power supply line and the second power supply line. And a second capacitor and a second diode connected in series across the second node, and a resonant inductor and a third diode connected in series between the first node and the second node. The control circuit drives the main switching element on to charge the first capacitor and the second capacitor, and then drives the main switching element off to discharge the first capacitor and the second capacitor. The operations and effects of this configuration are as follows. However, since the forward voltage of the diode is low, it is assumed that it is approximately zero. Further, the current flowing through the resonance circuit is referred to as resonance current.

制御回路が主スイッチング素子をオン駆動すると、入力端子から主スイッチング素子、第2キャパシタ、第3ダイオード、共振インダクタおよび第1キャパシタを通る第1共振経路を介して共振電流が流れる。共振電流は徐々に増加し、第1、第2キャパシタを充電する。やがて、第1キャパシタの電圧と第2キャパシタの電圧の加算電圧が入力端子への印加電圧(以下、入力電圧と称す)を超えると、共振電流は増加から減少に転じる。   When the control circuit drives the main switching element ON, a resonance current flows from the input terminal via the first resonance path passing through the main switching element, the second capacitor, the third diode, the resonance inductor, and the first capacitor. The resonance current gradually increases and charges the first and second capacitors. Eventually, when the sum of the voltage of the first capacitor and the voltage of the second capacitor exceeds the voltage applied to the input terminal (hereinafter referred to as input voltage), the resonance current turns from increasing to decreasing.

一例として、第1キャパシタの容量値が第2キャパシタの容量値よりも小さく、オン駆動期間が第1、第2キャパシタの充電に十分な幅を持つ場合には、第1キャパシタの電圧が第2キャパシタの電圧よりも先に入力電圧に達し第1ダイオードが通電する。これ以降、共振インダクタ、第1ダイオード、第2キャパシタおよび第3ダイオードを通る第2共振経路を介して共振電流が流れ、共振インダクタのエネルギーが第2キャパシタに移される。やがて、共振電流がゼロになると、第2キャパシタの電圧が入力電圧付近に達し、第1ダイオードと第3ダイオードは断電する。   As an example, when the capacitance value of the first capacitor is smaller than the capacitance value of the second capacitor and the ON drive period has a sufficient width for charging the first and second capacitors, the voltage of the first capacitor is the second voltage. The input voltage is reached before the capacitor voltage and the first diode is energized. Thereafter, the resonance current flows through the second resonance path passing through the resonance inductor, the first diode, the second capacitor, and the third diode, and the energy of the resonance inductor is transferred to the second capacitor. When the resonance current eventually becomes zero, the voltage of the second capacitor reaches the vicinity of the input voltage, and the first diode and the third diode are disconnected.

逆に、第1キャパシタの容量値が第2キャパシタの容量値よりも大きい場合には、第2キャパシタの電圧が第1キャパシタの電圧よりも先に入力電圧に達し第2ダイオードが通電する。これ以降、共振インダクタ、第1キャパシタ、第2ダイオードおよび第3ダイオードを通る第3共振経路を介して共振電流が流れ、共振インダクタのエネルギーが第1キャパシタに移される。やがて、共振電流がゼロになると、第1キャパシタの電圧が入力電圧付近に達し、第2ダイオードと第3ダイオードは断電する。つまり、共振動作により、第1、第2キャパシタに対し入力電圧(またはそれに近い電圧)に相当するだけのエネルギーを蓄積することができる。   Conversely, when the capacitance value of the first capacitor is larger than the capacitance value of the second capacitor, the voltage of the second capacitor reaches the input voltage before the voltage of the first capacitor, and the second diode is energized. Thereafter, the resonance current flows through the third resonance path passing through the resonance inductor, the first capacitor, the second diode, and the third diode, and the energy of the resonance inductor is transferred to the first capacitor. When the resonance current eventually becomes zero, the voltage of the first capacitor reaches the vicinity of the input voltage, and the second diode and the third diode are disconnected. That is, energy corresponding to the input voltage (or a voltage close thereto) can be stored in the first and second capacitors by the resonance operation.

多くの場合、主インダクタのインダクタンス値は共振インダクタのインダクタンス値よりも大きく設定される。このため、上述した共振動作中に入力端子から主スイッチング素子を介して主インダクタに流れる電流の変化は小さくなる。また、エネルギーが共振回路を介して出力側に伝送されるので、その分だけ主スイッチング素子を介して主インダクタに流れる電流が小さくて済む。   In many cases, the inductance value of the main inductor is set larger than the inductance value of the resonant inductor. For this reason, a change in current flowing from the input terminal to the main inductor through the main switching element during the above-described resonance operation is reduced. Further, since energy is transmitted to the output side via the resonance circuit, the current flowing through the main inductor via the main switching element can be reduced accordingly.

制御回路が主スイッチング素子をオフ駆動すると、第1、第2キャパシタに蓄積された電荷がそれぞれ第1、第2ダイオードを介して放電し、その放電電流が主インダクタに流れる。やがて、第1、第2キャパシタの電圧がゼロになると、還流ダイオードが通電して還流電流が流れる。つまり、この放電動作および還流動作により、第1、第2キャパシタに蓄積されたエネルギーを負荷に回生することができる。   When the control circuit drives off the main switching element, the charges accumulated in the first and second capacitors are discharged through the first and second diodes, respectively, and the discharge current flows to the main inductor. Eventually, when the voltages of the first and second capacitors become zero, the freewheeling diode is energized and the freewheeling current flows. That is, the energy accumulated in the first and second capacitors can be regenerated to the load by the discharge operation and the reflux operation.

主スイッチング素子は、第1、第2キャパシタの充電電圧が入力電圧に等しいときまたは近いときにオフ駆動されるので、ターンオフがほぼ理想的なZVSになる。また、主スイッチング素子がオフ駆動されるときは、既に主スイッチング素子に共振電流が流れていないまたは共振電流が小さいので、その分だけ主スイッチング素子が遮断する電流が減ってターンオフがZCSに近付く。   Since the main switching element is turned off when the charging voltage of the first and second capacitors is equal to or close to the input voltage, the turn-off becomes almost ideal ZVS. Also, when the main switching element is driven off, the resonance current has not already flowed through the main switching element or the resonance current is small, so that the current cut off by the main switching element is reduced accordingly, and the turn-off approaches ZCS.

同様に、主スイッチング素子がオン駆動されるとき、主スイッチング素子が当初流すべき電流はゼロまたは小さいので、その分だけターンオン時に主スイッチング素子が流す電流が減ってZCSに近付く。さらに、還流ダイオードおよび第1、第2、第3ダイオードは、何れも通電状態から逆方向電圧の印加状態に変化することがないので、リカバリー電流が流れないソフトスイッチングになる。   Similarly, when the main switching element is turned on, the current that the main switching element should initially flow is zero or small, and accordingly, the current flowing through the main switching element at the time of turn-on decreases and approaches the ZCS. Further, since the freewheeling diode and the first, second, and third diodes do not change from the energized state to the reverse voltage applied state, soft switching is achieved in which no recovery current flows.

本手段によれば、共振回路を設けたことにより半導体素子のソフトスイッチングを実現できEMIも低減できる。共振回路は、入力したエネルギーを負荷に回生でき、共振動作による半導体素子への電圧ストレスの増加も生じない。また、主スイッチング素子は1つだけであり、後述するようにダイオードをスイッチング素子に置き替える場合も含め、デッドタイム損失は生じない。さらに、変圧器は不要であり、少なくとも1つのスイッチング素子により構成できるので、DC−DCコンバータのサイズとコストの増大も抑えられる。   According to this means, by providing the resonance circuit, soft switching of the semiconductor element can be realized and EMI can be reduced. The resonant circuit can regenerate the input energy to the load, and the voltage stress on the semiconductor element due to the resonant operation does not increase. Also, there is only one main switching element, and no dead time loss occurs even when the diode is replaced with a switching element as will be described later. Furthermore, since a transformer is unnecessary and can be constituted by at least one switching element, an increase in the size and cost of the DC-DC converter can be suppressed.

請求項2に記載した手段によれば、制御回路は、主スイッチング素子をオン駆動した後、共振インダクタに流れる電流がゼロになった後に主スイッチング素子をオフ駆動する。これにより、共振回路の第1、第2キャパシタに入力電圧に相当するエネルギーを蓄積することができる。   According to the means described in claim 2, after the main switching element is driven on, the control circuit drives off the main switching element after the current flowing through the resonant inductor becomes zero. As a result, energy corresponding to the input voltage can be stored in the first and second capacitors of the resonance circuit.

請求項3に記載した手段によれば、制御回路は、主スイッチング素子をオフ駆動した後、第1キャパシタおよび第2キャパシタに流れる電流がゼロになった後に主スイッチング素子をオン駆動する。これにより、第1、第2キャパシタに蓄積されたエネルギーを全て負荷側に回生することができる。   According to the means described in claim 3, after the main switching element is driven off, the control circuit drives the main switching element on after the current flowing through the first capacitor and the second capacitor becomes zero. Thereby, all the energy accumulated in the first and second capacitors can be regenerated to the load side.

請求項4に記載した手段によれば、制御回路は、第1キャパシタおよび第2キャパシタに流れる電流がゼロになった後、さらに還流ダイオードに流れる電流がゼロになった後に主スイッチング素子をオン駆動する。これにより、主スイッチング素子のターンオンを理想的なZCSにすることができる。   According to the means described in claim 4, the control circuit drives the main switching element on after the current flowing through the first capacitor and the second capacitor becomes zero and further after the current flowing through the freewheeling diode becomes zero. To do. Thereby, the turn-on of the main switching element can be an ideal ZCS.

請求項5に記載した手段によれば、還流ダイオードおよび第1ないし第3ダイオードのうちの一部または全てがトランジスタに置き替えられている。制御回路は、トランジスタに置き替えられるダイオードの通電期間において当該トランジスタをオン駆動する。この同期スイッチ動作により、ダイオードの通電により生じる損失を低減することができる。   According to the means described in claim 5, some or all of the free wheel diode and the first to third diodes are replaced with transistors. The control circuit drives the transistor on during the energization period of the diode replaced with the transistor. By this synchronous switch operation, it is possible to reduce a loss caused by energization of the diode.

請求項6に記載した手段によれば、入力端子と出力端子との間に、主スイッチング素子と主インダクタと共振回路と還流ダイオードとからなる回路が複数組並列に設けられている。制御回路は、互いに異なる位相角で各主スイッチング素子を駆動する。この複数相のDC−DCコンバータにより、インダクタリプルが低減し、過渡応答性が増大する。また、主インダクタを通して流れる電流を1/(並列接続の数)に低減することができる。   According to the means described in claim 6, a plurality of sets of circuits each including a main switching element, a main inductor, a resonance circuit, and a free-wheeling diode are provided in parallel between the input terminal and the output terminal. The control circuit drives each main switching element with a different phase angle. With this multi-phase DC-DC converter, inductor ripple is reduced and transient response is increased. In addition, the current flowing through the main inductor can be reduced to 1 / (number of parallel connections).

本発明の第1の実施形態を示すDC−DCコンバータの構成図The block diagram of the DC-DC converter which shows the 1st Embodiment of this invention 制御回路の構成図Configuration diagram of control circuit 各部の電圧波形および電流波形を示す図The figure which shows the voltage waveform and current waveform of each part 実際の電流経路を示す説明図Explanatory diagram showing the actual current path 図4(a)と(b)について理想的な電流経路を示す説明図Explanatory drawing which shows an ideal electric current path about Drawing 4 (a) and (b) 本発明の第2の実施形態を示す図1相当図FIG. 1 equivalent diagram showing a second embodiment of the present invention 本発明の第3の実施形態を示す図1相当図FIG. 1 equivalent view showing a third embodiment of the present invention 本発明の第4の実施形態を示す図1相当図FIG. 1 equivalent view showing a fourth embodiment of the present invention 第2ないし第4の実施形態における図3相当図FIG. 3 equivalent diagram in the second to fourth embodiments 本発明の第5の実施形態を示す図1相当図FIG. 1 equivalent view showing a fifth embodiment of the present invention ゲート・ソース間電圧の波形図Waveform diagram of gate-source voltage

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
以下、第1の実施形態について図1ないし図5を参照しながら説明する。図1は、降圧型のDC−DCコンバータの構成を示している。このDC−DCコンバータ1は、直流電源2から入力端子1a、1bを介して直流電圧Vsを入力し、出力端子1c、1dを介して負荷3(抵抗Roで示す)に対し直流電圧Voを出力する。以下、直流電圧Vs、Voをそれぞれ入力電圧Vs、出力電圧Voと称す。
In each embodiment, substantially the same parts are denoted by the same reference numerals and description thereof is omitted.
(First embodiment)
Hereinafter, the first embodiment will be described with reference to FIGS. 1 to 5. FIG. 1 shows the configuration of a step-down DC-DC converter. The DC-DC converter 1 receives a DC voltage Vs from a DC power source 2 through input terminals 1a and 1b, and outputs a DC voltage Vo to a load 3 (indicated by a resistor Ro) through output terminals 1c and 1d. To do. Hereinafter, the DC voltages Vs and Vo are referred to as an input voltage Vs and an output voltage Vo, respectively.

入力端子1aから出力端子1cに至る第1電源線4には、中間ノードnaを挟んで、Nチャネル型のMOSFETQm(主スイッチング素子)と主インダクタLmが直列に介在している。MOSFETQmには寄生キャパシタと寄生ダイオードが形成されている。出力端子1c、1d間には、フィルタ作用をなすキャパシタCoが接続されている。入力端子1bから出力端子1dに至る第2電源線5は、本回路のグランド線である。   In the first power supply line 4 from the input terminal 1a to the output terminal 1c, an N-channel MOSFET Qm (main switching element) and a main inductor Lm are interposed in series with the intermediate node na interposed therebetween. A parasitic capacitor and a parasitic diode are formed in the MOSFET Qm. A capacitor Co that performs a filter action is connected between the output terminals 1c and 1d. The second power supply line 5 extending from the input terminal 1b to the output terminal 1d is a ground line of this circuit.

電源線4の中間ノードnaと電源線5との間には、共振回路6と還流ダイオードDfとが並列に接続されている。共振回路6は、電源線4、5間に第1ノードn1を挟んで直列に接続された第1ダイオードD1と第1キャパシタC1、電源線4、5間に第2ノードn2を挟んで直列に接続された第2キャパシタC2と第2ダイオードD2、および第1ノードn1と第2ノードn2との間に直列に接続された共振インダクタLsと第3ダイオードD3から構成されている。本実施形態では、第1キャパシタC1の容量値は第2キャパシタC2の容量値よりも小さく設定されている。   A resonance circuit 6 and a free wheel diode Df are connected in parallel between the intermediate node na of the power supply line 4 and the power supply line 5. The resonance circuit 6 is connected in series with the first node D1 and the first capacitor C1 connected in series with the first node n1 between the power supply lines 4 and 5 and the second node n2 between the power supply lines 4 and 5. The second capacitor C2 and the second diode D2 are connected, and the resonance inductor Ls and the third diode D3 are connected in series between the first node n1 and the second node n2. In the present embodiment, the capacitance value of the first capacitor C1 is set smaller than the capacitance value of the second capacitor C2.

電圧検出回路7は、例えば抵抗分圧回路を備えており、出力電圧Voを分圧した検出出力電圧Vo(det)を出力する。制御回路8は、図2に示すようにコンパレータ9、基準電圧発生回路10、抵抗11〜14およびドライバ15から構成されており、検出出力電圧Vo(det)と基準電圧Vrefとを比較してヒステリシス制御を行い、MOSFETQmに対しゲート信号を出力する。   The voltage detection circuit 7 includes, for example, a resistance voltage dividing circuit, and outputs a detection output voltage Vo (det) obtained by dividing the output voltage Vo. As shown in FIG. 2, the control circuit 8 includes a comparator 9, a reference voltage generation circuit 10, resistors 11 to 14, and a driver 15. The control circuit 8 compares the detected output voltage Vo (det) with the reference voltage Vref to obtain hysteresis. Control is performed to output a gate signal to the MOSFET Qm.

図示しないが、DC−DCコンバータ1は、共振回路6に流れる共振電流(例えば共振インダクタLsに流れる電流)を検出する電流検出回路、主インダクタLmに流れる電流を検出する電流検出回路などを備えてもよい。   Although not shown, the DC-DC converter 1 includes a current detection circuit that detects a resonance current flowing through the resonance circuit 6 (for example, a current that flows through the resonance inductor Ls), a current detection circuit that detects a current flowing through the main inductor Lm, and the like. Also good.

次に、図3ないし図5も参照しながら本実施形態の作用を説明する。ダイオードの順方向電圧は低いので近似的にゼロとする。図3は、上から順にMOSFETQmのゲート・ソース間電圧VGS(Qm)、MOSFETQmのドレイン電流ID(Qm)、共振インダクタLsの電流ILs、第1キャパシタC1の電圧VC1、第2キャパシタC2の電圧VC2、還流ダイオードDfの電流IDf、主インダクタLmの電流ILmの波形を示している。図4(a)から(d)は、時間の経過とともにこの順で変化する実際の電流経路を表している。図5(a)、(b)は、後述するように図4(a)、(b)に対して理想的な動作を仮定した場合の電流経路を表している。   Next, the operation of the present embodiment will be described with reference to FIGS. Since the forward voltage of the diode is low, it is approximately zero. FIG. 3 shows the gate-source voltage VGS (Qm) of the MOSFET Qm, the drain current ID (Qm) of the MOSFET Qm, the current ILs of the resonant inductor Ls, the voltage VC1 of the first capacitor C1, and the voltage VC2 of the second capacitor C2 from the top. The waveforms of the current IDf of the free wheel diode Df and the current ILm of the main inductor Lm are shown. FIGS. 4A to 4D show actual current paths that change in this order as time passes. FIGS. 5A and 5B show current paths when an ideal operation is assumed with respect to FIGS. 4A and 4B as described later.

制御回路8が時刻t1にMOSFETQmをオン駆動すると、第2キャパシタC2と共振インダクタLsと第1キャパシタC1とからなる直列共振回路に入力電圧Vsが印加される。同時に、主インダクタLmとキャパシタCo(または負荷3)からなる出力回路にも入力電圧Vsが印加される。   When the control circuit 8 turns on the MOSFET Qm at time t1, the input voltage Vs is applied to the series resonant circuit including the second capacitor C2, the resonant inductor Ls, and the first capacitor C1. At the same time, the input voltage Vs is also applied to the output circuit composed of the main inductor Lm and the capacitor Co (or the load 3).

一般的な構成として、主インダクタLmのインダクタンスは共振インダクタLsのインダクタンスよりも大きいので、MOSFETQmがオンしている時、直列共振回路のインピーダンスは低くなり、相対的に主インダクタLmのインピーダンスは大きくなる。このため、主インダクタLmのインピーダンスが十分に大きい理想的な条件の下では、共振期間中の主インダクタLmはオープンと見なされる。図5は、このような理想的な場合の電流経路を表している。   As a general configuration, the inductance of the main inductor Lm is larger than the inductance of the resonant inductor Ls. Therefore, when the MOSFET Qm is on, the impedance of the series resonant circuit is low, and the impedance of the main inductor Lm is relatively high. . For this reason, the main inductor Lm during the resonance period is regarded as open under ideal conditions where the impedance of the main inductor Lm is sufficiently large. FIG. 5 shows a current path in such an ideal case.

MOSFETQmがオンする時の共振インダクタLsの電流ILs、第1キャパシタC1の電圧VC1および第2キャパシタC2の電圧VC2はゼロである。一方、MOSFETQmがオンする時の主インダクタLmに流れる電流ILmは、電流連続モードではゼロにならず、電流不連続モードではゼロになる。MOSFETQmがオンした時点の前後におけるMOSFETQmに流れるドレイン電流ID(Qm)の変化は、共振インダクタLsと主インダクタLmにより制限される。   When the MOSFET Qm is turned on, the current ILs of the resonant inductor Ls, the voltage VC1 of the first capacitor C1, and the voltage VC2 of the second capacitor C2 are zero. On the other hand, the current ILm flowing through the main inductor Lm when the MOSFET Qm is turned on is not zero in the current continuous mode and is zero in the current discontinuous mode. Changes in the drain current ID (Qm) flowing through the MOSFET Qm before and after the MOSFET Qm is turned on are limited by the resonant inductor Ls and the main inductor Lm.

従って、電流不連続モードでは、ターンオンの前後においてドレイン電流ID(Qm)がゼロになるので、MOSFETQmは理想的なZCSになる。これに対し、電流連続モードでは、ターンオンと同時に電流ILmに等しいドレイン電流ID(Qm)が流れるので理想的なZCSにはならない。しかし、DC−DCコンバータ1は共振回路6を介してエネルギーを出力側に送るので、従来構成の降圧チョッパ回路に比べてターンオン時のドレイン電流ID(Qm)が小さくなりZCSに近付けることができる。   Therefore, in the current discontinuous mode, the drain current ID (Qm) becomes zero before and after the turn-on, so that the MOSFET Qm becomes an ideal ZCS. On the other hand, in the continuous current mode, the drain current ID (Qm) equal to the current ILm flows simultaneously with the turn-on, so that the ideal ZCS is not achieved. However, since the DC-DC converter 1 sends energy to the output side via the resonance circuit 6, the drain current ID (Qm) at the time of turn-on becomes smaller than that of the step-down chopper circuit of the conventional configuration, and can approach ZCS.

ここで、MOSFETQmのZVS(Zero-Voltage Switching)とは、ターンオンによりドレイン電流が増加する期間またはターンオフによりドレイン電流が減少する期間にドレイン・ソース間電圧がゼロに維持されるスイッチング状態を言う。また、MOSFETQmのZCS(Zero-Current Switching)とは、ターンオンによりドレイン・ソース間電圧が低下する期間またはターンオフによりドレイン・ソース間電圧が上昇する期間にドレイン電流がゼロに維持されるスイッチング状態を言う。これらのスイッチング状態の下では、ドレイン・ソース間電圧とドレイン電流との積がゼロになりスイッチング損失が低減する。これをスイッチング素子のソフトスイッチングと称す。   Here, ZVS (Zero-Voltage Switching) of the MOSFET Qm refers to a switching state in which the drain-source voltage is maintained at zero during a period in which the drain current increases due to turn-on or a period in which the drain current decreases due to turn-off. Also, ZCS (Zero-Current Switching) of the MOSFET Qm refers to a switching state in which the drain current is maintained at zero during a period in which the drain-source voltage decreases due to turn-on or a period in which the drain-source voltage increases due to turn-off. . Under these switching states, the product of the drain-source voltage and the drain current becomes zero, and the switching loss is reduced. This is called soft switching of the switching element.

また、ダイオードに順方向電流が流れている状態から逆方向電圧が印加されると、少数キャリアの蓄積効果により、リカバリー時間の間ダイオードに逆方向のリカバリー電流が流れる。これをスイッチング素子に倣いダイオードのハードスイッチングと称す。一方、ダイオードに順方向電流が流れていない状態から逆方向電圧が印加されたときにはリカバリー電流は流れない。これをダイオードのソフトスイッチングと称す。   Further, when a reverse voltage is applied from a state in which a forward current is flowing through the diode, a reverse recovery current flows through the diode during the recovery time due to a minority carrier accumulation effect. This is called hard switching of the diode following the switching element. On the other hand, no recovery current flows when a reverse voltage is applied from a state in which no forward current flows through the diode. This is called soft switching of the diode.

MOSFETQmがオンする時、第1、第2、第3ダイオードD1、D2、D3に電流は流れていないので、各ダイオードともにソフトスイッチングとなる。これに対し、還流ダイオードDfは、電流不連続モードではソフトスイッチングとなり、電流連続モードではハードスイッチングとなる。ただし、DC−DCコンバータ1は共振回路6を介してエネルギーを出力側に送るので、従来構成の降圧チョッパ回路に比べてターンオン時に還流ダイオードDfに流れている電流が小さくなり、ソフトスイッチングに近付く。   When the MOSFET Qm is turned on, since no current flows through the first, second, and third diodes D1, D2, and D3, each diode is soft-switched. On the other hand, the freewheeling diode Df performs soft switching in the current discontinuous mode and performs hard switching in the current continuous mode. However, since the DC-DC converter 1 sends energy to the output side via the resonance circuit 6, the current flowing through the freewheeling diode Df at the time of turn-on becomes smaller than that of the step-down chopper circuit of the conventional configuration, and approaches soft switching.

ターンオン期間では、2つの異なる共振経路が形成される。第1共振経路は、図4(a)、図5(a)に示すように直流電源2からMOSFETQm、第2キャパシタC2、第3ダイオードD3、共振インダクタLs、第1キャパシタC1を通る経路である。この第1共振段階では、共振電流は徐々に増加し、第1キャパシタC1と第2キャパシタC2を充電する。このとき共振インダクタLsに流れる共振電流ILsは、(1)式ないし(4)式で示すように変化する。   In the turn-on period, two different resonance paths are formed. The first resonance path is a path that passes from the DC power source 2 through the MOSFET Qm, the second capacitor C2, the third diode D3, the resonance inductor Ls, and the first capacitor C1, as shown in FIGS. 4 (a) and 5 (a). . In the first resonance stage, the resonance current gradually increases and charges the first capacitor C1 and the second capacitor C2. At this time, the resonance current ILs flowing through the resonance inductor Ls changes as shown by the equations (1) to (4).

Figure 2013135570
Figure 2013135570

共振インダクタLsに流れる電流ILsのピーク値は(5)式で表される。

Figure 2013135570
The peak value of the current ILs flowing through the resonant inductor Ls is expressed by equation (5).
Figure 2013135570

やがて、第1キャパシタC1の電圧VC1と第2キャパシタC2の電圧VC2の加算電圧が入力電圧Vsを超えると、共振インダクタLsへの印加電圧が正から負になるので、共振電流は増加から減少に転じる(時刻t2)。第1キャパシタC1の容量値は第2キャパシタC2の容量値よりも小さいので、第1キャパシタC1の電圧VC1は第2キャパシタC2の電圧VC2よりも先に入力電圧Vsに達する(時刻t3)。これによりダイオードD1が通電を開始して第1共振段階が終了する。   Eventually, when the sum of the voltage VC1 of the first capacitor C1 and the voltage VC2 of the second capacitor C2 exceeds the input voltage Vs, the applied voltage to the resonant inductor Ls changes from positive to negative. Turn (time t2). Since the capacitance value of the first capacitor C1 is smaller than the capacitance value of the second capacitor C2, the voltage VC1 of the first capacitor C1 reaches the input voltage Vs before the voltage VC2 of the second capacitor C2 (time t3). As a result, the diode D1 starts energization, and the first resonance stage ends.

続く第2共振段階では、図4(b)、図5(b)に示すように共振インダクタLs、第1ダイオードD1、第2キャパシタC2および第3ダイオードD3を通る第2共振経路が形成され、共振インダクタLsのエネルギーが第2キャパシタC2に移される。このとき共振インダクタLsに流れる共振電流ILsは、(6)式ないし(8)式で示すように変化する。(8)式で示す第2共振段階の共振角周波数ω2は、(4)式で示す第1共振段階の共振角周波数ω1よりも低い。   In the subsequent second resonance stage, a second resonance path passing through the resonance inductor Ls, the first diode D1, the second capacitor C2, and the third diode D3 is formed as shown in FIGS. The energy of the resonant inductor Ls is transferred to the second capacitor C2. At this time, the resonance current ILs flowing through the resonance inductor Ls changes as shown by the equations (6) to (8). The resonance angular frequency ω2 at the second resonance stage expressed by the equation (8) is lower than the resonance angular frequency ω1 at the first resonance stage expressed by the equation (4).

Figure 2013135570
Figure 2013135570

やがて、時刻t4で共振電流がゼロになり、第2キャパシタC2の電圧VC2が入力電圧Vsに達すると、第1ダイオードD1と第3ダイオードD3の電流はゼロになる。共振インダクタLsに蓄えられたエネルギーが過剰となる場合には、共振インダクタLsから第1ダイオードD1、主インダクタLm、キャパシタCo(または負荷3)、第2ダイオードD2および第3ダイオードD3を介した経路で共振電流が流れ、過剰なエネルギーが出力側に送られる。共振電流がゼロになると第2共振段階が終了する。   Eventually, when the resonance current becomes zero at time t4 and the voltage VC2 of the second capacitor C2 reaches the input voltage Vs, the currents of the first diode D1 and the third diode D3 become zero. When the energy stored in the resonant inductor Ls becomes excessive, a path from the resonant inductor Ls to the first diode D1, the main inductor Lm, the capacitor Co (or load 3), the second diode D2, and the third diode D3. Resonance current flows, and excess energy is sent to the output side. When the resonance current becomes zero, the second resonance phase ends.

なお、第1キャパシタC1の容量値が第2キャパシタC2の容量値よりも大きい場合には、第2キャパシタC2の電圧VC2は第1キャパシタC1の電圧VC1よりも先に入力電圧Vsに達する。この場合の第2共振段階では、共振インダクタLs、第1キャパシタC1、第2ダイオードD2および第3ダイオードD3を通る第2共振経路が形成され、共振インダクタLsのエネルギーが第1キャパシタC1に移される。   If the capacitance value of the first capacitor C1 is larger than the capacitance value of the second capacitor C2, the voltage VC2 of the second capacitor C2 reaches the input voltage Vs before the voltage VC1 of the first capacitor C1. In the second resonance stage in this case, a second resonance path passing through the resonance inductor Ls, the first capacitor C1, the second diode D2, and the third diode D3 is formed, and the energy of the resonance inductor Ls is transferred to the first capacitor C1. .

制御回路8は、時刻t5に検出出力電圧Vo(det)が基準電圧Vrefよりも高くなってコンパレータ9の出力信号がLレベルになると、MOSFETQmをオフ駆動する。これにより、図4(c)に示す放電段階に移行する。MOSFETQmがターンオフする時、第1キャパシタC1と第2キャパシタC2は入力電圧Vsまで充電されているので、ドレイン・ソース間電圧がゼロになりZVSとなる。また、図5に示す理想的な条件の下では、主インダクタLmに流れる電流はゼロなので、ドレイン電流ID(Qm)もゼロになりZCSとなる。一方、図4に示すように主インダクタLmに電流が流れている場合でも、従来構成の降圧チョッパ回路に比べてターンオフ時に主インダクタLmに流れている電流が小さくなりZCSに近付く。   When the detected output voltage Vo (det) becomes higher than the reference voltage Vref and the output signal of the comparator 9 becomes L level at time t5, the control circuit 8 drives the MOSFET Qm off. As a result, the process proceeds to the discharge stage shown in FIG. When the MOSFET Qm is turned off, since the first capacitor C1 and the second capacitor C2 are charged up to the input voltage Vs, the drain-source voltage becomes zero and becomes ZVS. Further, under the ideal conditions shown in FIG. 5, since the current flowing through the main inductor Lm is zero, the drain current ID (Qm) is also zero and becomes ZCS. On the other hand, as shown in FIG. 4, even when a current flows through the main inductor Lm, the current flowing through the main inductor Lm at the time of turn-off becomes smaller than the step-down chopper circuit of the conventional configuration and approaches ZCS.

MOSFETQmがターンオフすると、第1キャパシタC1に蓄積された電荷、第2キャパシタC2に蓄積された電荷が、それぞれ第1ダイオードD1、第2ダイオードD2を介して放電し、その放電電流が主インダクタLmに流れる。このとき、第1キャパシタC1の電圧VC1と第2キャパシタC2の電圧VC2は、(9)式に従って緩やかなレートでゼロに向かってドループを開始する。Ioは出力電流、Δtは時刻t5からの経過時間である。   When the MOSFET Qm is turned off, the charge accumulated in the first capacitor C1 and the charge accumulated in the second capacitor C2 are discharged through the first diode D1 and the second diode D2, respectively, and the discharge current is supplied to the main inductor Lm. Flowing. At this time, the voltage VC1 of the first capacitor C1 and the voltage VC2 of the second capacitor C2 start drooping toward zero at a moderate rate according to the equation (9). Io is the output current, and Δt is the elapsed time from time t5.

Figure 2013135570
Figure 2013135570

やがて、時刻t7で第1キャパシタC1の電圧VC1と第2キャパシタC2の電圧VC2がゼロになると、図4(d)に示すように、還流ダイオードDfが通電して還流電流が流れるフリーホイール段階に移行する。これら放電段階およびフリーホイール段階により、第1キャパシタC1と第2キャパシタC2に蓄積されたエネルギーを負荷3に対し供給(回生)することができる。その後、制御回路8は、検出出力電圧Vo(det)が基準電圧Vrefよりも低下してコンパレータ9の出力信号がHレベルになると、再びMOSFETQmをオン駆動する。   Eventually, when the voltage VC1 of the first capacitor C1 and the voltage VC2 of the second capacitor C2 become zero at time t7, as shown in FIG. 4D, the freewheeling diode Df is energized and the freewheeling current flows. Transition. Through the discharge stage and the free wheel stage, the energy stored in the first capacitor C1 and the second capacitor C2 can be supplied (regenerated) to the load 3. Thereafter, when the detection output voltage Vo (det) falls below the reference voltage Vref and the output signal of the comparator 9 becomes H level, the control circuit 8 drives the MOSFET Qm on again.

以上説明した本実施形態によれば、ハイサイド側の第1電源線4にMOSFETQmと主インダクタLmを直列に備え、入力電圧Vsをそれよりも低い所望の出力電圧Voに変換するDC−DCコンバータ1が得られる。そして、第1電源線4の中間ノードnaと第2電源線5との間に共振回路6を設けたので、MOSFETQmを理想的なZVSで且つ理想的または近似的なZCSでターンオフすることができる。また、MOSFETQmを理想的または近似的なZCSでターンオンすることができる。さらに、還流ダイオードDfを、理想的または近似的にリカバリー電流が流れないようにソフトスイッチングすることができる。DC−DCコンバータ1は、非常に広い入力電圧レンジおよび非常に広い負荷レンジにおいて、こうした半導体素子をソフトスイッチングさせることができる。   According to the present embodiment described above, the high-side first power supply line 4 includes the MOSFET Qm and the main inductor Lm in series, and converts the input voltage Vs to a desired output voltage Vo lower than that. 1 is obtained. Since the resonance circuit 6 is provided between the intermediate node na of the first power supply line 4 and the second power supply line 5, the MOSFET Qm can be turned off by ideal ZVS and ideal or approximate ZCS. . Further, the MOSFET Qm can be turned on with an ideal or approximate ZCS. Furthermore, the free-wheeling diode Df can be soft-switched so that a recovery current does not flow ideally or approximately. The DC-DC converter 1 can soft-switch these semiconductor elements in a very wide input voltage range and a very wide load range.

これによりスイッチング損失が低減するので、DC−DCコンバータ1の効率を高めることができる。また、急峻な波形を持つサージ電圧やリカバリー電流の発生を抑えられるので、EMIを低減することができる。さらに、スイッチング周波数を高めることにより、スイッチング損失を抑えつつインダクタLs、Lm、キャパシタCoなどの受動部品を小型化することができ、DC−DCコンバータ1のサイズとコストを低減できる。併せて出力電圧リプルも低減できる。   As a result, the switching loss is reduced, so that the efficiency of the DC-DC converter 1 can be increased. Further, since generation of a surge voltage or a recovery current having a steep waveform can be suppressed, EMI can be reduced. Further, by increasing the switching frequency, passive components such as the inductors Ls, Lm, and the capacitor Co can be reduced while suppressing the switching loss, and the size and cost of the DC-DC converter 1 can be reduced. In addition, output voltage ripple can be reduced.

共振回路6は、共振動作により第1キャパシタC1と第2キャパシタC2に蓄積されたエネルギーを全て負荷側に回生することができるので、共振動作によるエネルギーの散逸がない。また、MOSFETQmのオン期間に共振回路6にエネルギーを蓄積し、オフ期間にその蓄積エネルギーを負荷側に送るので、エネルギーの伝達効率を高められる。さらに、共振動作にもかかわらず半導体素子(MOSFETQm、ダイオードD1〜D3、Df)および受動素子に印加される電圧は入力電圧Vs以下になり、電圧ストレスの増加も生じない。共振回路6のダイオードD1〜D3はソフトスイッチングとなる。   Since the resonance circuit 6 can regenerate all the energy accumulated in the first capacitor C1 and the second capacitor C2 to the load side by the resonance operation, there is no energy dissipation due to the resonance operation. Further, energy is stored in the resonance circuit 6 during the ON period of the MOSFET Qm, and the stored energy is sent to the load side during the OFF period, so that the energy transfer efficiency can be increased. Furthermore, the voltage applied to the semiconductor elements (MOSFET Qm, diodes D1 to D3, Df) and the passive elements is not more than the input voltage Vs in spite of the resonance operation, and voltage stress does not increase. The diodes D1 to D3 of the resonance circuit 6 perform soft switching.

主スイッチング素子はMOSFETQmの1つだけであり、上下アームの構成を有していないので、スイッチング動作に対し1つのドライバ回路で十分であり、しかもデッドタイム損失は生じない。さらに、先行技術文献の各コンバータが具備していたような変圧器は不要であり、DC−DCコンバータ1のサイズとコストの増大を抑えられる。   Since the main switching element is only one MOSFET Qm and does not have a configuration of upper and lower arms, one driver circuit is sufficient for the switching operation, and no dead time loss occurs. Furthermore, the transformer which each converter of prior art literature had was unnecessary, and the increase in the size and cost of the DC-DC converter 1 can be suppressed.

(第2ないし第4の実施形態)
図6ないし図8は、それぞれ第2ないし第4の実施形態のDC−DCコンバータの構成を示している。また、図9は、これらの実施形態を説明する際に共通に用いる波形図である。図9に示すIDfは、後述するMOSFETQfに流れる電流となる。これら第2ないし第4の実施形態は、第1の実施形態に対し、各ダイオードをMOSFETからなる同期スイッチに順次置き替えた構成を備えている。この場合、同期スイッチのオンオフ駆動のタイミングを正確に制御するため、共振インダクタLsに流れる共振電流を検出する電流検出回路、ノードn1、n2の各電圧を検出する電圧検出回路などを備えることが好ましい。
(Second to fourth embodiments)
6 to 8 show the configurations of the DC-DC converters of the second to fourth embodiments, respectively. FIG. 9 is a waveform diagram commonly used in describing these embodiments. IDf shown in FIG. 9 is a current flowing in a MOSFET Qf described later. These second to fourth embodiments have a configuration in which each diode is sequentially replaced with a synchronous switch made of a MOSFET, as compared with the first embodiment. In this case, in order to accurately control the on / off drive timing of the synchronous switch, it is preferable to include a current detection circuit that detects a resonance current flowing through the resonance inductor Ls, a voltage detection circuit that detects each voltage of the nodes n1 and n2, and the like. .

図6に示すDC−DCコンバータ21は、還流ダイオードDfをMOSFETQfに置き替えたもので、制御回路22によりMOSFETQm、Qfを駆動する。MOSFETQfのゲート・ソース間電圧VGS(Qf)は、時刻t7からt8の期間でオン駆動レベルになる。   A DC-DC converter 21 shown in FIG. 6 is obtained by replacing the free-wheeling diode Df with a MOSFET Qf, and the MOSFET Qm and Qf are driven by the control circuit 22. The gate-source voltage VGS (Qf) of the MOSFET Qf is turned on during the period from time t7 to t8.

図7に示すDC−DCコンバータ31は、さらに共振回路32の第1ダイオードD1、第2ダイオードD2をそれぞれMOSFETQ1、Q2に置き替えたもので、制御回路33によりMOSFETQm、Qf、Q1、Q2を駆動する。MOSFETQ1のゲート・ソース間電圧VGS(Q1)は、時刻t3からt7の期間でオン駆動レベルになる。ただし、時刻t4からt5の期間はオフ駆動レベルであってもよい。MOSFETQ2のゲート・ソース間電圧VGS(Q2)は、時刻t5からt7の期間でオン駆動レベルになる。MOSFETQ1、Q2は、ZVSでターンオンし、ZVS且つZCSでターンオフする。   The DC-DC converter 31 shown in FIG. 7 is obtained by replacing the first diode D1 and the second diode D2 of the resonance circuit 32 with MOSFETs Q1 and Q2, respectively. The control circuit 33 drives the MOSFETs Qm, Qf, Q1, and Q2. To do. The gate-source voltage VGS (Q1) of the MOSFET Q1 becomes the on drive level in the period from time t3 to t7. However, the period from time t4 to t5 may be an off drive level. The gate-source voltage VGS (Q2) of the MOSFET Q2 becomes the on drive level during the period from time t5 to t7. The MOSFETs Q1 and Q2 are turned on at ZVS and turned off at ZVS and ZCS.

図8に示すDC−DCコンバータ41は、さらに共振回路42の第3ダイオードD3をMOSFETQ3に置き替えたもので、制御回路43によりMOSFETQm、Qf、Q1、Q2、Q3を駆動する。MOSFETQ3のゲート・ソース間電圧VGS(Q3)は、時刻t1からt4の期間でオン駆動レベルになる。MOSFETQ3は、ZCSでターンオンおよびターンオフする。以上説明した第2ないし第4の実施形態によれば、第1の実施形態と同様の作用および効果が得られる他、ダイオードに発生する損失を低減できる。   A DC-DC converter 41 shown in FIG. 8 is obtained by replacing the third diode D3 of the resonance circuit 42 with a MOSFET Q3. The control circuit 43 drives the MOSFETs Qm, Qf, Q1, Q2, and Q3. The gate-source voltage VGS (Q3) of the MOSFET Q3 is turned on during the period from time t1 to t4. MOSFET Q3 is turned on and off at ZCS. According to the second to fourth embodiments described above, the same operation and effect as those of the first embodiment can be obtained, and loss generated in the diode can be reduced.

(第5の実施形態)
次に、第5の実施形態について図10および図11を参照しながら説明する。図10に示すDC−DCコンバータ51は、図1に示したDC−DCコンバータ1をn個(n=2、3、…)並列接続した複数相の構成を備えている。図11は、n=3の場合におけるMOSFETQm1、Qm2、Qm3のゲート・ソース間電圧VGS(Qm1)、VGS(Qm2)、VGS(Qm3)の波形を表している。本実施形態ではPWM制御を行っており、制御回路52は、MOSFETQm1、Qm2、Qm3を互いに120°の位相差で駆動している。図11(a)、(b)はそれぞれデューティ比が33%、50%の場合の波形である。本実施形態によれば、インダクタリプルおよび出力電圧リプルが低減し、過渡応答性が高まる。また、主インダクタLmを通して流れる電流を1/nに低減することができる。
(Fifth embodiment)
Next, a fifth embodiment will be described with reference to FIGS. 10 and 11. A DC-DC converter 51 shown in FIG. 10 has a multi-phase configuration in which n (n = 2, 3,...) DC-DC converters 1 shown in FIG. 1 are connected in parallel. FIG. 11 shows the waveforms of the gate-source voltages VGS (Qm1), VGS (Qm2), and VGS (Qm3) of the MOSFETs Qm1, Qm2, and Qm3 when n = 3. In this embodiment, PWM control is performed, and the control circuit 52 drives the MOSFETs Qm1, Qm2, and Qm3 with a phase difference of 120 °. FIGS. 11A and 11B show waveforms when the duty ratio is 33% and 50%, respectively. According to the present embodiment, inductor ripple and output voltage ripple are reduced, and transient response is improved. Further, the current flowing through the main inductor Lm can be reduced to 1 / n.

(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
(Other embodiments)
As mentioned above, although preferred embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and expansion | extension can be performed within the range which does not deviate from the summary of invention.

第1キャパシタC1の容量値と第2キャパシタC2の容量値は等しくてもよい。
制御回路8、22、33、43はPWM制御を行ってもよい。制御回路52はヒステリシス制御を行ってもよい。また、制御回路8、22、33、43、52は、出力電圧Voを制御する出力電圧制御に替えて出力電流Ioを制御する出力電流制御を行ってもよい。
The capacitance value of the first capacitor C1 and the capacitance value of the second capacitor C2 may be equal.
The control circuits 8, 22, 33 and 43 may perform PWM control. The control circuit 52 may perform hysteresis control. Further, the control circuits 8, 22, 33, 43, and 52 may perform output current control for controlling the output current Io instead of the output voltage control for controlling the output voltage Vo.

上記各実施形態では、MOSFETQmをオン駆動した後、共振インダクタLsに流れる電流がゼロになった後(時刻t4以降)にMOSFETQmをオフ駆動した。しかし、効率の低下が許される場合には、共振インダクタLsに流れる電流がゼロになる前にMOSFETQmをオフ駆動してもよい。   In each of the above embodiments, the MOSFET Qm is turned off after the current flowing through the resonant inductor Ls becomes zero (after time t4) after the MOSFET Qm is turned on. However, when the efficiency is allowed to decrease, the MOSFET Qm may be driven off before the current flowing through the resonant inductor Ls becomes zero.

上記各実施形態では、MOSFETQmをオフ駆動した後、第1キャパシタC1および第2キャパシタC2に流れる電流がゼロになった後にMOSFETQmをオン駆動した。しかし、効率の低下が許される場合には、第1キャパシタC1および第2キャパシタC2に流れる電流がゼロになる前にMOSFETQmをオン駆動してもよい。   In each of the above embodiments, the MOSFET Qm is turned on after the current flowing through the first capacitor C1 and the second capacitor C2 becomes zero after the MOSFET Qm is turned off. However, when the efficiency is allowed to decrease, the MOSFET Qm may be turned on before the current flowing through the first capacitor C1 and the second capacitor C2 becomes zero.

第2ないし第4の実施形態に限らず、一般に、還流ダイオードDfおよび第1ないし第3ダイオードD1、D2、D3のうちの一部または全てをトランジスタに置き替えることができる。この場合、少なくとも、トランジスタに置き替えられるダイオードの通電期間において、当該置き替えたトランジスタをオン駆動すればよい。これらの実施形態に対し、第5の実施形態と同様にして複数相の構成としてもよい。   Not limited to the second to fourth embodiments, in general, some or all of the free wheel diode Df and the first to third diodes D1, D2, and D3 can be replaced with transistors. In this case, at least in the energization period of the diode replaced with the transistor, the replaced transistor may be driven on. These embodiments may have a multi-phase configuration as in the fifth embodiment.

主スイッチング素子およびトランジスタは、MOSFETに限らずIGBT、バイポーラトランジスタなどの半導体素子であってもよい。   The main switching element and the transistor are not limited to MOSFETs but may be semiconductor elements such as IGBTs and bipolar transistors.

図面中、1、21、31、41、51はDC−DCコンバータ、1a、1b、21a、21b、31a、31b、41a、41b、51aは入力端子、1c、1d、21c、21d、31c、31d、41c、41d、51cは出力端子、4は電源線(第1電源線)、5は電源線(第2電源線)、6、32、42は共振回路、8、22、33、43、52は制御回路、Qm、Qm1、Qm2、…、QmnはMOSFET(主スイッチング素子)、Qf、Q1、Q2、Q3はMOSFET(トランジスタ)、D1は第1ダイオード、D2は第2ダイオード、D3は第3ダイオード、Dfは還流ダイオード、C1は第1キャパシタ、C2は第2キャパシタ、Lmは主インダクタ、Lsは共振インダクタ、n1は第1ノード、n2は第2ノード、naは中間ノードである。   In the drawings, 1, 21, 31, 41, 51 are DC-DC converters, 1a, 1b, 21a, 21b, 31a, 31b, 41a, 41b, 51a are input terminals, 1c, 1d, 21c, 21d, 31c, 31d. , 41c, 41d and 51c are output terminals, 4 is a power supply line (first power supply line), 5 is a power supply line (second power supply line), 6, 32 and 42 are resonance circuits, and 8, 22, 33, 43 and 52 are provided. Are control circuits, Qm, Qm1, Qm2,..., Qmn are MOSFETs (main switching elements), Qf, Q1, Q2, and Q3 are MOSFETs (transistors), D1 is a first diode, D2 is a second diode, and D3 is a third diode. Diode, Df is freewheeling diode, C1 is first capacitor, C2 is second capacitor, Lm is main inductor, Ls is resonant inductor, n1 is first node, n2 is second node, and na is intermediate It is over de.

Claims (6)

入力端子の一端から出力端子の一端に至る第1電源線に中間ノードを挟んで直列に介在する主スイッチング素子および主インダクタと、
前記第1電源線の中間ノードと前記入力端子の他端から前記出力端子の他端に至る第2電源線との間に並列に接続された共振回路および還流ダイオードと、
前記出力端子からの出力電圧または出力電流に基づいて前記主スイッチング素子を制御する制御回路とを備え、
前記共振回路は、
前記第1電源線と前記第2電源線との間に第1ノードを挟んで直列に接続された第1ダイオードおよび第1キャパシタと、
前記第1電源線と前記第2電源線との間に第2ノードを挟んで直列に接続された第2キャパシタおよび第2ダイオードと、
前記第1ノードと前記第2ノードとの間に直列に接続された共振インダクタおよび第3ダイオードとを備えて構成されており、
前記制御回路は、前記主スイッチング素子をオン駆動して前記第1キャパシタと前記第2キャパシタを充電した後、前記主スイッチング素子をオフ駆動して前記第1キャパシタと前記第2キャパシタを放電させることを特徴とするDC−DCコンバータ。
A main switching element and a main inductor interposed in series with a first power line extending from one end of the input terminal to one end of the output terminal with an intermediate node interposed therebetween;
A resonant circuit and a free wheel diode connected in parallel between the intermediate node of the first power line and the second power line extending from the other end of the input terminal to the other end of the output terminal;
A control circuit for controlling the main switching element based on an output voltage or an output current from the output terminal,
The resonant circuit is:
A first diode and a first capacitor connected in series with a first node between the first power line and the second power line;
A second capacitor and a second diode connected in series with a second node between the first power line and the second power line;
A resonance inductor and a third diode connected in series between the first node and the second node;
The control circuit drives the main switching element on to charge the first capacitor and the second capacitor, and then drives the main switching element off to discharge the first capacitor and the second capacitor. DC-DC converter characterized by this.
前記制御回路は、前記主スイッチング素子をオン駆動した後、前記共振インダクタに流れる電流がゼロになった後に前記主スイッチング素子をオフ駆動することを特徴とする請求項1記載のDC−DCコンバータ。   2. The DC-DC converter according to claim 1, wherein the control circuit drives the main switching element off after the current flowing in the resonant inductor becomes zero after the main switching element is turned on. 前記制御回路は、前記主スイッチング素子をオフ駆動した後、前記第1キャパシタおよび前記第2キャパシタに流れる電流がゼロになった後に前記主スイッチング素子をオン駆動することを特徴とする請求項1または2記載のDC−DCコンバータ。   2. The control circuit according to claim 1, wherein after the main switching element is turned off, the main switching element is turned on after the currents flowing through the first capacitor and the second capacitor become zero. 2. The DC-DC converter according to 2. 前記制御回路は、前記第1キャパシタおよび前記第2キャパシタに流れる電流がゼロになった後、さらに前記還流ダイオードに流れる電流がゼロになった後に前記主スイッチング素子をオン駆動することを特徴とする請求項3記載のDC−DCコンバータ。   The control circuit is configured to turn on the main switching element after the current flowing through the first capacitor and the second capacitor becomes zero and further after the current flowing through the freewheeling diode becomes zero. The DC-DC converter according to claim 3. 前記還流ダイオードおよび前記第1ないし第3ダイオードのうちの一部または全てがトランジスタに置き替えられており、
前記制御回路は、前記トランジスタに置き替えられるダイオードの通電期間において当該トランジスタをオン駆動することを特徴とする請求項1ないし4の何れかに記載のDC−DCコンバータ。
A part or all of the free wheel diode and the first to third diodes are replaced with transistors,
5. The DC-DC converter according to claim 1, wherein the control circuit drives the transistor on during a current-carrying period of a diode replaced with the transistor.
前記入力端子と前記出力端子との間に、前記主スイッチング素子と前記主インダクタと前記共振回路と前記還流ダイオードとからなる回路が複数組並列に設けられ、
前記制御回路は、互いに異なる位相角で前記各主スイッチング素子を駆動することを特徴とする請求項1ないし5の何れかに記載のDC−DCコンバータ。
Between the input terminal and the output terminal, a plurality of sets of circuits each including the main switching element, the main inductor, the resonance circuit, and the reflux diode are provided in parallel,
6. The DC-DC converter according to claim 1, wherein the control circuit drives the main switching elements at different phase angles.
JP2011285493A 2011-12-27 2011-12-27 Dc-dc converter Pending JP2013135570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011285493A JP2013135570A (en) 2011-12-27 2011-12-27 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285493A JP2013135570A (en) 2011-12-27 2011-12-27 Dc-dc converter

Publications (1)

Publication Number Publication Date
JP2013135570A true JP2013135570A (en) 2013-07-08

Family

ID=48911914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011285493A Pending JP2013135570A (en) 2011-12-27 2011-12-27 Dc-dc converter

Country Status (1)

Country Link
JP (1) JP2013135570A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174769A1 (en) * 2014-05-15 2015-11-19 주식회사 이지트로닉스 Zero current transition type buck converter using soft switching scheme
CN110098740A (en) * 2019-05-09 2019-08-06 苏州汇川联合动力系统有限公司 Reduction voltage circuit and electronic equipment
CN113890359A (en) * 2021-10-11 2022-01-04 三峡大学 Three-port high-reliability cuk DC-DC converter
WO2022050630A1 (en) * 2020-09-02 2022-03-10 주식회사 엘지에너지솔루션 Protection circuit, dc-dc converter, battery charger and electric vehicle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54114166A (en) * 1978-02-27 1979-09-06 Matsushita Electric Ind Co Ltd Power loss reduction circuit for semiconductor switching element
JP2002369508A (en) * 2001-06-06 2002-12-20 Denso Corp Dc-dc converter
JP2011130552A (en) * 2009-12-16 2011-06-30 Kawasaki Heavy Ind Ltd Soft switching step-down chopper and power supply system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54114166A (en) * 1978-02-27 1979-09-06 Matsushita Electric Ind Co Ltd Power loss reduction circuit for semiconductor switching element
JP2002369508A (en) * 2001-06-06 2002-12-20 Denso Corp Dc-dc converter
JP2011130552A (en) * 2009-12-16 2011-06-30 Kawasaki Heavy Ind Ltd Soft switching step-down chopper and power supply system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174769A1 (en) * 2014-05-15 2015-11-19 주식회사 이지트로닉스 Zero current transition type buck converter using soft switching scheme
CN110098740A (en) * 2019-05-09 2019-08-06 苏州汇川联合动力系统有限公司 Reduction voltage circuit and electronic equipment
WO2022050630A1 (en) * 2020-09-02 2022-03-10 주식회사 엘지에너지솔루션 Protection circuit, dc-dc converter, battery charger and electric vehicle
CN113890359A (en) * 2021-10-11 2022-01-04 三峡大学 Three-port high-reliability cuk DC-DC converter
CN113890359B (en) * 2021-10-11 2023-10-27 三峡大学 Three-port high-reliability cuk DC-DC converter

Similar Documents

Publication Publication Date Title
Liang et al. Analysis of integrated boost-flyback step-up converter
JP4714250B2 (en) DC-DC converter
JP4824524B2 (en) Unidirectional DC-DC converter and control method thereof
US7385833B2 (en) Snubber circuit for a power converter
US7782639B2 (en) Adaptively configured and autoranging power converter arrays
US9331563B2 (en) Active snubber topology
CN103595253A (en) Novel control method to reduce switching loss on MOSFET
US20150207424A1 (en) Switching power supply and electric power converter
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
TWI542131B (en) Switchable buck converter with?zero voltage switching capability operating with a stabilized switching frequency
JP2010516223A (en) Power converter with snubber
CN108370219B (en) Resonant system controller and cycle-by-cycle predictive soft switching
Zhang et al. A high-frequency dual-channel isolated resonant gate driver with low gate drive loss for ZVS full-bridge converters
US20180323713A1 (en) Soft-switching for high-frequency power conversion
EP2532083B1 (en) Power converter
US6906931B1 (en) Zero-voltage switching half-bridge DC-DC converter topology by utilizing the transformer leakage inductance trapped energy
CN115833610B (en) Power supply conversion circuit and electronic device
KR20160056155A (en) Power converter
Ghodke et al. ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of Vin/2, high input and high power application
JP2013135570A (en) Dc-dc converter
CN115528886A (en) Power converter circuit with transformer and conversion method
US11075582B2 (en) Switching converter
TWI501527B (en) High voltage ratio interleaved converter with soft-switching using single auxiliary switch
Ferencz et al. Comparative study of three snubber circuits for a phase-shift converter
Chen et al. Asymmetrical pulse-width-modulated full-bridge secondary dual resonance DC-DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150512