JP2015186069A - 光電変換装置及びその駆動方法 - Google Patents

Abstract

【課題】光電変換素子の開口面積を犠牲にすることなしに垂直信号線の寄生容量を低減しうる光電変換装置及びその駆動方法を提供する。
【解決手段】光電変換素子と、光電変換素子からの電荷が転送されるフローティングディフュージョンノードと、フローティングディフュージョンノードにゲート端子が接続された増幅用トランジスタと、増幅用トランジスタの出力端子に一方の端子が接続された行選択トランジスタと、増幅用トランジスタと行選択トランジスタの接続ノードと、フローティングディフュージョンノードとの間の電気的接続を制御する第１のスイッチと、を含む画素と、行選択トランジスタの他方の端子に接続された読み出し用信号線と、を有する。
【選択図】図１

Description

本発明は、光電変換装置及びその駆動方法に関する。

光電変換された電荷を光電変換素子毎に、増幅して出力する電圧読み出し手段と、電流として読み出す電流読み出し手段とを備えた従来の光電変換装置として、特許文献１に記載のものが挙げられる。特許文献１には、信号を読み出す垂直信号線として、電圧読み出しと電流読み出しとで１つの信号線を共用する場合と、電圧読み出し用の垂直信号線と電流読み出し用の垂直信号線とを別々に用意する場合とが記載されている。
また、特許文献２に記載の固体撮像装置は、例えばその第８図の回路に示されるように、パッシブ型の固体撮像装置である。光電変換素子１で生じた信号を、電荷もしくは電流で読み出している。

特開２０００−０９８２１５号公報 特開平０１−２７９６８１号公報

特許文献１に記載の光電変換装置には、垂直信号線に接続して、１つの画素毎に、画素選択する選択スイッチＭＯＳトランジスタと、フォトダイオードのリセット兼光電流読み出し用ＭＯＳトランジスタとの、２つのＭＯＳトランジスタが設けられている。ＭＯＳトランジスタは容量成分を含む素子であり、垂直信号線に接続されるＭＯＳトランジスタの数が多くなるほどに垂直信号線の寄生容量が増大し、ひいては信号の充放電時間が長くなくなって読み出し速度が遅くなる。また、電圧読み出し用の垂直信号線と電流読み出し用の垂直信号線とを別々に用意する場合、垂直信号線に接続されるＭＯＳトランジスタを１つにすることもできる。しかしながら、２本の垂直信号線によってフォトダイオードの開口面積が小さくなり受光感度が低下することがある。
また、特許文献２に記載の固体撮像装置は、電流読み出しと電圧読み出しとを実現することについては考慮していない。

このような観点から、光電変換素子の開口面積を狭めることなく垂直信号線の寄生容量を低減することができる回路構成を有する光電変換装置が望まれていた。

本発明の目的は、光電変換素子の開口面積を犠牲にすることなしに垂直信号線の寄生容量を低減しうる光電変換装置及びその駆動方法を提供することにある。

本発明の一観点によれば、光電変換素子と、前記光電変換素子からの電荷が転送されるフローティングディフュージョンノードと、前記フローティングディフュージョンノードにゲート端子が接続された増幅用トランジスタと、前記増幅用トランジスタの出力端子に一方の端子が接続された行選択トランジスタと、前記増幅用トランジスタと前記行選択トランジスタの接続ノードと、前記フローティングディフュージョンノードとの間の電気的接続を制御する第１のスイッチと、を含む画素と、前記行選択トランジスタの他方の端子に接続された読み出し用信号線とを有することを特徴とする光電変換装置が提供される。

また、本発明の他の観点によれば、光電変換素子と、前記光電変換素子からの電荷が転送されるフローティングディフュージョンノードと、前記フローティングディフュージョンノードにゲート端子が接続された増幅用トランジスタと、前記増幅用トランジスタの出力端子に一方の端子が接続された行選択トランジスタと、前記増幅用トランジスタと前記行選択トランジスタの接続ノードと、前記フローティングディフュージョンノードとの間の電気的接続を制御する第１のスイッチと、を含む画素と、前記行選択トランジスタの他方の端子に接続された読み出し用信号線とを有する光電変換装置の駆動方法であって、前記行選択トランジスタ及び前記第１のスイッチをオン状態とすることにより、前記フローティングディフュージョンノードを前記読み出し用信号線に電気的に接続し、前記フローティングディフュージョンノードに蓄積された信号電荷を前記読み出し用信号線に読み出すことを特徴とする光電変換装置の駆動方法が提供される。

本発明によれば、垂直信号線の寄生容量を低減することができる。これにより、電圧読み出しに要する時間を短縮することができ、また、電流読み出し時のノイズを低減してＳＮ比を向上することができる。また、電圧読み出しと電流読み出しとで１つの垂直信号線を共用することができ、光電変換素子の開口面積を広げて感度を向上することができる。

本発明の第１実施形態による光電変換装置の構成を示す回路図である。 本発明の第１実施形態による光電変換装置の単位画素の構成を示す回路図である。 本発明の第１実施形態による光電変換装置の電圧読み出し用アンプの構成を示す回路図である。 本発明の第１実施形態による光電変換装置の電流読み出し用アンプの構成を示す回路図である。 本発明の第１実施形態による光電変換装置の電圧読み出し動作を示すタイミング図である。 本発明の第１実施形態による光電変換装置の電流読み出し動作を示すタイミング図である。 本発明の第２実施形態による光電変換装置の電流読み出し動作を示すタイミング図である。 本発明の第３実施形態による光電変換装置の構成を示す回路図である。 本発明の第３実施形態による光電変換装置の電圧・電流読み出し兼用アンプの構成を示す回路図である。 本発明の第４実施形態による光電変換装置の電圧・電流読み出し兼用アンプの構成を示す回路図である。 本発明の第４実施形態による光電変換装置の電流読み出し動作を示すタイミング図である。 本発明の第５実施形態による光電変換装置の構成を示す回路図である。 本発明の第６実施形態による光電変換装置の電圧・電流読み出し兼用アンプの構成を示す回路図である。 差動増幅器の構成の一例を示す回路図である。 本発明の第７実施形態による撮像システムの構成を示す概略図である。

＜第１の実施形態＞
本発明の第１実施形態による光電変換装置及びその駆動方法について図１乃至図６を用いて説明する。

図１は、本実施形態による光電変換装置の構成を示す回路図である。図２は、本実施形態による光電変換装置の単位画素の構成を示す回路図である。図３及び図４は、本実施形態による光電変換装置のアンプの構成を示す回路図である。図５及び図６は、本実施形態による光電変換装置の読み出し動作を示すタイミング図である。

はじめに、本実施形態による光電変換装置の構成について、図１乃至図４を用いて説明する。

本実施形態による光電変換装置１００は、図１に示すように、複数の画素１０１が行方向及び列方向に沿って２次元マトリクス状に配列された画素アレイを有している。図１には図面の簡略化のために４行４列の画素アレイを示しているが、行方向及び列方向に配置される画素１０１の数は特に限定されるものではない。なお、本明細書において、行方向とは図面において横方向を示し、列方向とは図面において縦方向を示すものとする。

各画素１０１は、図２に示すように、光電変換素子１０２と、転送トランジスタ１０３と、リセットトランジスタ１０５と、ＳＦ（ソースフォロア）トランジスタ１０６と、行選択トランジスタ１０７と、トランジスタ１０８とを有している。なお、本明細書において、行選択トランジスタ１０７及びトランジスタ１０８は、単に「スイッチ」と呼ぶこともある。また、ＳＦトランジスタ１０６は、増幅用トランジスタと呼ぶこともある。

光電変換素子１０２であるフォトダイオードのアノード端子は接地電圧（ＧＮＤ）に接続され、カソード端子は転送トランジスタ１０３のソース端子に接続されている。転送トランジスタ１０３のドレイン端子は、光電変換素子１０２からの電荷が転送されるフローティングディフュージョンノード（以下、ＦＤノードという）１０４である。ＦＤノード１０４は、リセットトランジスタ１０５のソース端子、ＳＦトランジスタ１０６のゲート端子及びトランジスタ１０８のドレイン端子に接続されている。リセットトランジスタ１０５及びＳＦトランジスタ１０６のドレイン端子は、電源電圧ＳＶＤＤに接続されている。ＳＦトランジスタ１０６のソース端子と行選択トランジスタ１０７のソース端子とは接続されており、この接続ノードにトランジスタ１０８のソース端子が接続されている。

なお、トランジスタのソース端子とドレイン端子の呼称は、トランジスタの導電型や着目する機能等に応じて異なることもあるが、ここではＮＭＯＳトランジスタを用いた際の典型的な端子名称で呼ぶものとする。また、トランジスタをスイッチと呼ぶ場合、ソース端子及びドレイン端子の一方を一方の端子、ソース端子及びドレイン端子の他方を他方の端子と呼ぶこともある。

画素アレイの各行には、行方向に延在して、信号線ＲＥＳ、信号線ＴＸ、信号線ＡＤＤ、信号線ＳＥＬが、それぞれ配置されている。信号線ＲＥＳは、行方向に並ぶ画素１０１のリセットトランジスタ１０５のゲート端子にそれぞれ接続され、これら画素１０１に共通の信号線をなしている。信号線ＴＸは、行方向に並ぶ画素１０１の転送トランジスタ１０３のゲート端子にそれぞれ接続され、これら画素１０１に共通の信号線をなしている。信号線ＡＤＤは、行方向に並ぶ画素１０１のトランジスタ１０８のゲート端子にそれぞれ接続され、これら画素１０１に共通の信号線をなしている。信号線ＳＥＬは、行方向に並ぶ画素１０１の行選択トランジスタ１０７のゲート端子にそれぞれ接続され、これら画素１０１に共通の信号線をなしている。なお、図１では、各信号線の名称に、行番号に対応した番号を付記している（例えば、ＲＥＳ１，ＲＥＳ２，ＲＥＳ３，ＲＥＳ４）。

画素アレイの各列には、列方向に延在して、垂直信号線１０９がそれぞれ配置されている。垂直信号線１０９は、列方向に並ぶ画素１０１の行選択トランジスタ１０７のドレイン端子にそれぞれ接続され、これら画素１０１に共通の信号線をなしている。なお、本明細書では、垂直信号線１０９を、読み出し用信号線と呼ぶこともある。

画素１０１では、信号線ＲＥＳに印加するＲＥＳ信号をハイ（Ｈｉ）レベルにすることにより、ＦＤノード１０４を電源電圧ＳＶＤＤでリセットすることができる。また、信号線ＴＸに印加するＴＸ信号をＨｉレベルにすることにより、光電変換素子１０２で発生した電荷をＦＤノード１０４に転送することができる。また、信号線ＳＥＬに印加するＳＥＬ信号をＨｉレベルにすることにより、ＦＤノード１０４に蓄積された電荷量に応じた読み出し信号（電圧信号）を垂直信号線１０９に出力することができる。また、信号線ＡＤＤに印加するＡＤＤ信号をＨｉレベルにすることにより、ＦＤノード１０４と行選択トランジスタ１０７のソース端子とを電気的に接続することができる。そして、信号線ＳＥＬに印加するＳＥＬ信号を更にＨｉレベルにすることにより、ＦＤノード１０４に蓄積された電荷量に応じた読み出し信号（電流信号）を垂直信号線１０９に出力することができる。

各垂直信号線１０９の一端部（図１では上側）には、トランジスタ１１５を介して、電圧読み出し用アンプ１１２が接続されている。各垂直信号線１０９の他端部（図１では下側）には、トランジスタ１１６を介して、電流読み出し用アンプ１１３が接続されている。各垂直信号線１０９の他端部には、また、トランジスタ１１４を介して、電流源１１０が接続されている。

各列のトランジスタ１１５のゲート端子には、信号線ＭＯＤＥ１が接続されている。また、各列のトランジスタ１１４のゲート端子には、信号線ＭＯＤＥ１が接続されている。信号線ＭＯＤＥ１は、ＭＯＤＥ１信号が印加される信号線である。なお、トランジスタ１１５のゲート端子に接続される信号線とトランジスタ１１４のゲート端子に接続される信号線とは、別々の信号線であるが、同じＭＯＤＥ１信号が印加される信号線のため、ここでは便宜上、同じ名称を使用する。各列のトランジスタ１１６のゲート端子には、信号線ＭＯＤＥ２が接続されている。信号線ＭＯＤＥ２は、ＭＯＤＥ２信号が印加される信号線である。

トランジスタ１１４，１１５，１１６は、垂直信号線１０９に、電圧読み出し用アンプ１１２及び電流読み出し用アンプ１１３のうちの一方を選択して接続するためのスイッチ回路を構成する。

電圧読み出し用アンプ１１２は、例えば、図３に示す回路により構成される。垂直信号線１０９の一端部は、容量値Ｃｉｎの容量２０５を介して、差動増幅器２０１の反転入力端子（−）に接続される。差動増幅器２０１の正転入力端子（＋）は、基準電圧ＶＲＥＦ１に接続されている。差動増幅器２０１の反転入力端子と出力端子２０４との間には、帰還容量である容量値Ｃｆ１の容量２０３とトランジスタ２０２とが並列に接続されている。トランジスタ２０２のゲート端子は、信号線ＰＣ０Ｒ１に接続されている。信号線ＰＣ０Ｒ１は、ＰＣ０Ｒ１信号が印加される信号線である。

電流読み出し用アンプ１１３は、例えば図４に示す回路により構成される。垂直信号線１０９の他端部は、差動増幅器４０１の反転入力端子（−）に接続される。差動増幅器４０１の正転入力端子（＋）は、基準電圧ＶＲＥＦ２に接続されている。差動増幅器４０１の反転入力端子と出力端子４０４との間には、トランジスタ４０２と、帰還容量である容量値Ｃｆ２の容量４０３とトランジスタ４０７の直列接続体とが並列に接続されている。容量４０３とトランジスタ４０７の接続ノードと基準電圧ＶＲＥＦ３との間には、トランジスタ４０６が接続されている。トランジスタ４０２，４０７，４０６のゲート端子は、それぞれ、信号線ＰＣ０Ｒ２，ＰＣ０Ｒ３，ＰＣ０Ｒ４に接続されている。信号線ＰＣ０Ｒ２，ＰＣ０Ｒ３，ＰＣ０Ｒ４は、それぞれ、ＰＣ０Ｒ２信号，ＰＣ０Ｒ３信号，ＰＣ０Ｒ４信号が印加される信号線である。なお、後に説明する図６のタイミング図を用いて電流読み出しを行う場合は、トランジスタ４０６及びこれに接続される基準電圧ＶＲＥＦ３を省略してもよい。

次に、本実施形態による光電変換装置の駆動方法について図１乃至図６を用いて説明する。なお、以下の説明では、光電変換素子１０２から出力される信号電荷が電子である場合について説明する。信号電荷が電子の場合、光量が大きいほど、画素信号の出力電圧Ｖｓｉｇの電位が下がることになる。光電変換素子１０２から出力される信号電荷がホール（正孔）である場合には、電位の大小関係は逆になる。

本実施形態による光電変換装置は、電圧読み出しと電流（電荷）読み出しの２つのモードで動作が可能である。一実施例では、電圧読み出しがＡＦ信号を得るための読み出し動作であり、電流読み出しがＡＥ信号を得るための読み出し動作である。なお、電圧読み出しの際に用いられる制御信号がＭＯＤＥ１信号であり、電流読み出しの際に用いられる制御信号がＭＯＤＥ２信号である。

まず、電圧読み出しの動作について、図５のタイミング図を用いて説明する。ここでは、図１の１行目の画素（信号線ＲＥＳ１，ＴＸ１，ＡＤＤ１，ＳＥＬ１に接続される画素、例えば、画素１０１ａ）を読み出す場合を例にして説明する。なお、本明細書では、図５等に示されるタイミング図に従って電圧読み出し動作を行う制御機構を、電圧読み出し手段と呼ぶことがある。

電圧読み出しの際には、ＭＯＤＥ１信号をハイ（Ｈｉ）レベル、ＭＯＤＥ２信号をロー（Ｌｏ）レベルにする。ＭＯＤＥ１信号がＨｉレベルになると、トランジスタ１１４はオン状態となり、垂直信号線１０９と電流源１１０とが電気的に接続される。また、トランジスタ１１５はオン状態となり、垂直信号線１０９と電圧読み出し用アンプ１１２とが電気的に接続される。なお、トランジスタ１１６はオフ状態のままであり、信号垂直線１０９と電流読み出し用アンプ１１３とは切り離される。

また、電圧読み出しの際、ＡＤＤ信号（ＡＤＤ１信号、ＡＤＤ２信号、ＡＤＤ３信号、ＡＤＤ４信号）は、Ｌｏレベルにする。ＡＤＤ信号がＬｏレベルのとき、トランジスタ１０８はオフ状態であるので、垂直信号線１０９は電圧信号を読み出す配線として機能する。そして、トランジスタ１１５はオン状態であるので、垂直信号線１０９に現れる画素１０１ａからの出力信号電圧Ｖｓｉｇは、電圧読み出し用アンプ１１２に入力される。

時間ｔ１において、ＳＥＬ１信号がＨｉレベルとされ、行選択トランジスタ１０７がオン状態となる。

次いで、時間ｔ２において、ＲＥＳ１信号がＨｉレベルとされ、リセットトランジスタ１０５がオン状態となり、ＦＤノード１０４が電圧ＳＶＤＤにリセットされる。その際、ＦＤノード１０４には、リセットノイズが電荷として保持される。リセットノイズの電荷は、ＦＤノード１０４の寄生容量Ｃｆｄによって電圧に変換される。ＦＤノード１０４はＳＦトランジスタ１０６のゲート端子に接続されているため、ＦＤノード１０４の電圧に応じてＳＦトランジスタ１０６により増幅されたリセット電圧Ｖ（ｎ）が、行選択トランジスタ１０７を介して垂直信号線１０９に出力される。このリセット電圧Ｖ（ｎ）は、トランジスタ１１５を介して電圧読み出し用アンプ１１２の容量２０５に入力される。

同じく、時間ｔ２において、電圧読み出し用アンプ１１２のＰＣ０Ｒ１信号がＨｉレベルとされ、トランジスタ２０２がオン状態となり、差動増幅器２０１はボルテージフォロワ状態になる。

次いで、時間ｔ３において、ＲＥＳ１信号がＬｏレベルとされ、リセットトランジスタ１０５はオフ状態となり、ＦＤノード１０４のリセット動作が終了する。

次いで、時間ｔ４において、ＰＣ０Ｒ１信号はＬｏレベルとされ、トランジスタ２０２はオフ状態となる。

時間ｔ３〜時間ｔ４において、容量２０５の一方の端子には画素１０１のリセット信号Ｖ（ｎ）が印加されており、容量２０５の他方の端子である差動増幅器２０１の反転入力端子の電圧は電圧ＶＲＥＦ１になっている。このため、容量２０５及び差動増幅器２０１はクランプ動作をする。

時間ｔ４以降、トランジスタ２０２がオフ状態になると、差動増幅器２０１は、出力端子２０４と反転入力端子とが容量２０３を介して接続されたイマジナリーショート状態となり、反転入力端子はおよそ電圧ＶＲＥＦ１の状態を保つ。

次いで、時間ｔ５において、ＴＸ１信号がＨｉレベルとされ、転送トランジスタ１０３がオン状態となる。これにより、光電変換素子１０２で発生した信号電荷がＦＤノード１０４に転送され、寄生容量Ｃｆｄによって電圧に変換される。ＦＤノード１０４の電圧は、光電変換素子１０２から転送された信号電荷に相当する電圧分だけ低下する。そして、ＳＦトランジスタ１０６によりに増幅された電圧Ｖ（ｎ＋ｓ）が、行選択トランジスタ１０７を介して垂直信号線１０９に出力される。ここで、電圧Ｖ（ｎ＋ｓ）は、リセット電圧Ｖ（ｎ）に信号電圧Ｖ（ｓ）が重畳された電圧信号である。これにより、垂直信号線１０９の出力電圧Ｖｓｉｇは、Ｖ（ｎ）からＶ（ｎ＋ｓ）に変化する。

このとき、差動増幅器２０１の反転入力端子はおよそ電圧ＶＲＥＦ１となっている。このため、差動増幅器２０１の出力端子２０４には、電圧ＶＲＥＦ１を基準電圧として、Ｖ（ｎ）−Ｖ（ｎ＋ｓ）＝Ｖ（ｓ）に対して−Ｃｉｎ／Ｃｆ１のゲインが掛かった出力電圧（＝Ｖ（ｓ）×Ｃｉｎ／Ｃｆ１＋ＶＲＥＦ１）が現れる。

次いで、時間ｔ６において、ＴＸ１信号がＬｏレベルとされ、転送トランジスタ１０３がオフ状態となる。これにより、一連の読み出し動作が完了する。

本実施形態による光電変換装置では、画素１０１から垂直信号線１０９に直接接続されるスイッチは、行選択トランジスタ１０７の１つだけである。このため、画素１０１から垂直信号線１０９に直接接続されるスイッチが複数ある光電変換装置（例えば、特許文献１の光電変換装置）と比較して、垂直信号線１０９の寄生容量Ｃｖｌを低減することができる。その結果、電圧読み出し時おいて、ＳＦトランジスタ１０６と電流源１１０により垂直信号線１０９の寄生容量を充放電する時間が短くなり、電圧読み出しに要する時間を短縮することができる。

次に、電流読み出しの動作について、図６のタイミング図を用いて説明する。ここでは、図１の１行目の画素と２行目の画素（例えば、画素１０１ａ，１０１ｂ）から電流加算読み出しを行う場合を例にして、電流読み出しの動作を説明する。なお、本明細書では、図６等に示されるタイミング図に従って電流読み出し動作を行うための制御機構を、電流読み出し手段と呼ぶことがある。

電流読み出しの際には、ＭＯＤＥ１信号をＬｏレベル、ＭＯＤＥ２信号をＨｉレベルにする。ＭＯＤＥ２信号がＨｉレベルになると、トランジスタ１１６がオン状態となり、垂直信号線１０９と電流読み出し用アンプ１１３とが電気的に接続される。一方、ＭＯＤＥ１信号がＬｏレベルになると、トランジスタ１１４はオフ状態となり、垂直信号線１０９と電流源１１０とは切り離される。また、トランジスタ１１５はオフ状態となり、垂直信号線１０９と電圧読み出し用アンプ１１２とは切り離される。

また、電流読み出しの際、読み出し対象の画素１０１に印加するＡＤＤ信号（ＡＤＤ１信号、ＡＤＤ２信号）はＨｉレベルとし、非読み出し対象の画素１０１に印加するＡＤＤ信号（ＡＤＤ３信号、ＡＤＤ４信号）はＬｏレベルとする。また、読み出し対象の画素１０１に印加するＳＥＬ信号（ＳＥＬ１信号、ＳＥＬ２信号）はＨｉレベルとし、非読み出し対象の画素１０１に印加するＳＥＬ信号（ＳＥＬ３信号、ＳＥＬ４信号）はＬｏレベルとする。これにより、読み出し対象の画素１０１のＦＤノード１０４と電流読み出し用アンプ１１３とが、トランジスタ１０８、行選択トランジスタ１０７、垂直信号線１０９及びトランジスタ１１６を介して接続される。

画素１０１で光電変換された信号電荷Ｑｓｉｇは、トランジスタ１０８と行選択トランジスタ１０７とを介して垂直信号線１０９に読み出され、電流読み出し用アンプ１１３によって電圧変換される。このように、垂直信号線１０９は、電圧読み出し用の配線のみならず、電流読み出し用の配線としても機能する。

また、ＰＣ０Ｒ２信号は初期状態でＬｏレベルとし、ＰＣ０Ｒ３信号はＨｉレベルで維持し、ＰＣ０Ｒ４信号はＬｏレベルで維持する。

時間ｔ１において、ＳＥＬ１信号及びＳＥＬ２信号がＨｉレベルとされ、電流読み出しをする画素１０１（例えば、画素１０１ａ，１０１ｂ）の行選択トランジスタ１０７がオン状態となる。また、ＡＤＤ１信号及びＡＤＤ２信号がＨｉレベルとなっているため、これら画素１０１のトランジスタ１０８もオン状態となっている。このとき、ＳＦトランジスタ１０６は、トランジスタ１０８が導通することでゲート電圧とソース電位とが同電位になるため、動作はしない。

同じく時間ｔ１において、電流読み出し用アンプ１１３のＰＣ０Ｒ２信号がＨｉレベルとされてトランジスタ４０２がオン状態となり、差動増幅器４０１はボルテージフォロワ状態となる。これにより、出力端子４０４及びこれに接続された垂直信号線１０９は、電圧ＶＲＥＦ２にリセットされる。すなわちＡＤＤ１信号及びＳＥＬ１信号がＨｉレベルにされている画素１０１（１０１ａ）のＦＤノード１０４と、ＡＤＤ２信号及びＳＥＬ２信号がＨｉレベルにされている画素１０１（１０１ｂ）のＦＤノード１０４とが、電圧ＶＲＥＦ２にリセットされる。

なお、光電変換素子１０２をリセットして初期状態にするには、時間ｔ１〜時間ｔ３の期間中において、ＴＸ１信号とＴＸ２信号をＨｉレベルにすればよい。

また、画素１０１のＦＤノード１０４をリセットする他の方法として、リセットトランジスタ１０５を用いて電圧ＳＶＤＤにリセットする方法が挙げられる。その場合は、ＳＶＤＤ＝ＶＲＥＦ２の電圧関係とし、時間ｔ１〜時間ｔ２の間にリセットトランジスタ１０５をオン状態とする。なお、同時に転送トランジスタ１０３をオン状態とすれば、光電変換素子１０２をリセットして初期状態にすることもできる。

次いで、時間ｔ３において、電流読み出し用アンプ１１３のＰＣ０Ｒ２信号がＬｏレベルとなり、トランジスタ４０２はオフ状態になる。このとき、ＰＣ０Ｒ３信号はＨｉレベルでありトランジスタ４０７はオン状態のため、差動増幅器４０１は、出力端子４０４と反転入力端子とが容量４０３を介して接続されたイマジナリーショート状態となる。この結果、垂直信号線１０９及びＦＤノード１０４は、電圧ＶＲＥＦ２の電位を維持することになる。

次いで、時間ｔ６において、電流加算する行のＴＸ１信号とＴＸ２信号とをＨｉレベルとし、画素１０１ａ及び画素１０１ｂの転送トランジスタ１０３をオン状態とする。これにより、垂直信号線１０９には、転送トランジスタ１０３、トランジスタ１０８及び行選択トランジスタ１０７を介して、信号電荷Ｑｓｉｇが出力される。ここで、信号電荷Ｑｓｉｇは、画素１０１ａ及び画素１０１ｂの光電変換素子１０２でそれぞれ光電変換された信号電荷の和である。

電流読み出し用アンプ１１３の差動増幅器４０１の反転入力端子は、イマジナリーショート状態であり、およそ電圧ＶＲＥＦ２の電位の状態に保たれている。そのため、差動増幅器４０１の出力端子４０４には、電圧ＶＲＥＦ２を基準電圧として、Ｑｓｉｇ／Ｃｆ２の電圧が現れる。

次いで、時間ｔ７において、ＴＸ１信号及びＴＸ２信号がＬｏレベルとされ、転送トランジスタ１０３がオフ状態となる。これにより、一連の読み出し動作が完了する。

本実施形態による光電変換装置では、画素１０１から垂直信号線１０９に直接接続されるスイッチは、行選択トランジスタ１０７の１つだけである。このため、画素１０１から垂直信号線１０９に直接接続されるスイッチが複数ある光電変換装置（例えば、特許文献１の光電変換装置）と比較して、垂直信号線１０９の寄生容量Ｃｖｌを低減することができる。そして、電流読み出し時においては、電流読み出し用アンプ１１３のノイズがＣｖｌ／Ｃｆ２倍されて出力端子４０４に現れるため、寄生容量Ｃｖｌを小さくすることで、電流読み出し時のノイズを低減することができる。

また、本実施形態による光電変換装置では、垂直信号線の本数を増やすことなく、１本の垂直信号線１０９を電圧読み出しと電流読み出しの兼用の配線とするので、画素１０１の開口面積を増やして感度を向上することができる。

このように、本実施形態によれば、垂直信号線１０９に直接接続されるトランジスタの数を減らすことにより、垂直信号線１０９の寄生容量Ｃｖｌを低減することができる。これにより、電圧読み出しにおいては読み出し時間を短縮することができ、また、電流読み出しにおいてはノイズを低減してＳＮ比を向上することができ、高性能の光電変換装置を実現することができる。

＜第２の実施形態＞
本発明の第２実施形態による光電変換装置及びその駆動方法について図７を用いて説明する。図１乃至図６に示す第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図７は、本実施形態による光電変換装置の読み出し動作を示すタイミング図である。

本実施形態では、図４に示す電流読み出し用アンプ１１３を用いた他の電流読み出し方法について示す。光電変換素子の構成及び電圧読み出し方法は、第１実施形態と同様である。

本実施形態による光電変換装置の電流読み出しの動作について、図７のタイミング図を用いて説明する。ここでは、図１の１行目の画素１０１ａと２行目の画素１０２ｂから電流加算読み出しを行う場合を例にして、電流読み出しの動作を説明する。

電流読み出しの際には、ＭＯＤＥ１信号をＬｏレベル、ＭＯＤＥ２信号をＨｉレベルにする。ＭＯＤＥ２信号がＨｉレベルになると、トランジスタ１１６がオン状態となり、垂直信号線１０９と電流読み出し用アンプ１１３とが電気的に接続される。一方、ＭＯＤＥ１信号がＬｏレベルになると、トランジスタ１１４はオフ状態となり、垂直信号線１０９と電流源１１０とは切り離される。また、トランジスタ１１５はオフ状態となり、垂直信号線１０９と電圧読み出し用アンプ１１２とは切り離される。

また、電流読み出しの際、読み出し対象の画素１０１に印加するＡＤＤ信号（ＡＤＤ１信号、ＡＤＤ２信号）はＨｉレベルとし、非読み出し対象の画素１０１に印加するＡＤＤ信号（ＡＤＤ３信号、ＡＤＤ４信号）はＬｏレベルとする。また、読み出し対象の画素１０１に印加するＳＥＬ信号（ＳＥＬ１信号、ＳＥＬ２信号）はＨｉレベルとし、非読み出し対象の画素１０１に印加するＳＥＬ信号（ＳＥＬ３信号、ＳＥＬ４信号）はＬｏレベルとする。これにより、読み出し対象の画素１０１のＦＤノード１０４と電流読み出し用アンプ１１３とが、トランジスタ１０８、行選択トランジスタ１０７、垂直信号線１０９及びトランジスタ１１６を介して接続される。

画素１０１で光電変換された信号電荷Ｑｓｉｇは、トランジスタ１０８と行選択トランジスタ１０７を介して垂直信号線１０９に読み出され、電流読み出し用アンプ１１３によって電圧変換される。

また、ＰＣ０Ｒ２信号及びＰＣ０Ｒ４信号は初期状態でＬｏレベルとし、ＰＣ０Ｒ３信号は初期状態でＨｉレベルとする。

時間ｔ１において、ＳＥＬ１信号及びＳＥＬ２信号がＨｉレベルとされ、電流読み出しをする画素１０１（例えば、画素１０１ａ，１０１ｂ）の行選択トランジスタ１０７がオン状態となる。また、ＡＤＤ１信号及びＡＤＤ２信号がＨｉレベルとなっているため、これら画素１０１のトランジスタ１０８もオン状態になっている。これにより、画素１０１のＦＤノード１０４は、トランジスタ１０８、行選択トランジスタ１０７及び垂直信号線１０９を介して差動増幅器４０１の反転入力端子に電気的に接続される。

同じく時間ｔ１において、電流読み出し用アンプ１１３のＰＣ０Ｒ２信号がＨｉレベルとされてトランジスタ４０２がオン状態となり、差動増幅器４０１はボルテージフォロワ状態となる。これにより、出力端子４０４及び垂直信号線１０９は、電圧ＶＲＥＦ２にリセットされる。また、ＡＤＤ１信号及びＳＥＬ１信号がＨｉレベルにされている画素１０１（画素１０１ａ）のＦＤノード１０４と、ＡＤＤ２信号及びＳＥＬ２信号がＨｉレベルにされている画素１０１（画素１０１ｂ）のＦＤノード１０４も、電圧ＶＲＥＦ２にリセットされる。

同じく時間ｔ１において、電流読み出し用アンプ１１３のＰＣ０Ｒ３信号がＬｏレベルとされてトランジスタ４０７はオフ状態となり、容量４０３の一方の端子は出力端子４０４から切り離される。

同じく時間ｔ１において、電流読み出し用アンプ１１３のＰＣ０Ｒ４信号がＨｉレベルとされてトランジスタ４０６はオン状態となり、容量４０３の当該一方の端子は電圧ＶＲＥＦ３に接続される。

次いで、時間ｔ３において、電流読み出し用アンプ１１３のＰＣ０Ｒ２信号がＬｏレベルとされ、トランジスタ４０２はオフ状態になる。

次いで、時間ｔ４において、電流読み出し用アンプ１１３のＰＣ０Ｒ４信号がＬｏレベルとされ、容量４０３の当該一方の端子は電圧ＶＲＥＦ３から切り離される。

次いで、時間ｔ５において、電流読み出し用アンプ１１３のＰＣ０Ｒ３信号がＨｉレベルとされ、トランジスタ４０７はオン状態になる。これにより、容量４０３の当該一方の端子は出力端子４０４に電気的に接続され、出力端子４０４の初期電位は電圧ＶＲＥＦ３となる。このとき、ＰＣ０２信号はＬｏレベルでありトランジスタ４０２はオフ状態のため、差動増幅器４０１は、出力端子４０４と反転入力端子とが容量４０３を介して接続されたイマジナリーショート状態となっている。したがって、垂直信号線１０９及びＦＤノード１０４は、電圧ＶＲＥＦ２を維持することになる。

次いで、時間ｔ６において、読み出し対象の画素１０１のＴＸ１信号とＴＸ２信号とをＨｉレベルとし、画素１０１ａ及び画素１０１ｂの転送トランジスタ１０３をオン状態とする。これにより、垂直信号線１０９には、転送トランジスタ１０３、トランジスタ１０８及び行選択トランジスタ１０７を介して、信号電荷Ｑｓｉｇが出力される。ここで、信号電荷Ｑｓｉｇは、画素１０１ａ及び画素１０１ｂの光電変換素子１０２でそれぞれ光電変換された信号電荷の和である。

このとき、電流読み出し用アンプ１１３の差動増幅器４０１はイマジナリーショート状態であり、およそ電圧ＶＲＥＦ２の電位の状態に保たれている。そのため、差動増幅器４０１の出力端子４０４には、電圧ＶＲＥＦ３を基準電圧として、Ｑｓｉｇ／Ｃｆ２の電圧が現れる。

次いで、時間ｔ７において、ＴＸ１信号及びＴＸ２信号がＬｏレベルとされ、転送トランジスタ１０３がオフ状態となる。これにより、一連の読み出し動作が完了する。

上記一連の読み出し動作において、光電変換素子１０２が電子蓄積型の埋め込み型の完全転送型のフォトダイオードである場合は、フォトダイオードの空乏化電圧以上の電圧で光電変換素子１０２のカソード及びＦＤノード１０４をリセットすることが望ましい。フォトダイオードは、空乏化電圧が高いほど感度、飽和電圧は大きくすることができる。そのため、フォトダイオードの空乏化電圧を高くすると同時に、光電変換素子１０２のカソード及びＦＤノード１０４を高い電圧にリセットすることが望ましい。

一方、電流読み出し用アンプ１１３は、出力ダイナミックレンジを広くするために、ＰＣ０Ｒ４信号によるリセット終了後の時間ｔ５以降における出力端子４０４の電位を決める電圧ＶＲＥＦ３は、電圧ＶＲＥＦ２より低めの電圧に設定することが望ましい。

そこで、本実施形態では、ＶＲＥＦ３＜ＶＲＥＦ２、ＶＲＥＦ１＜ＶＲＥＦ２の関係となるように、電圧ＶＲＥＦ１，ＶＲＥＦ２，ＶＲＥＦ３を設定する。電流読み出しにおいて回路が正常動作する範囲で、電圧ＶＲＥＦ２は電圧ＳＶＤＤに近い高い電圧に、電圧ＶＲＥＦ３は接地電圧ＧＮＤに近い低い電圧に、それぞれ設定することにより、ダイナミックレンジを広くすることができる。電圧ＳＶＤＤは、光電変換装置の画素１０１やアンプ１１２，１１３に供給される電源電圧である。なお、ホール蓄積型のフォトダイオードの場合は、ＶＲＥＦ３＞ＶＲＥＦ２、ＶＲＥＦ１＞ＶＲＥＦ２の関係となるように、電圧ＶＲＥＦ１，ＶＲＥＦ２，ＶＲＥＦ３を設定する。

このように、本実施形態による光電変換装置の読み出し方法では、ＦＤノード１０４のリセット電圧ＶＲＥＦ２を高めに設定することで、光電変換素子１０２の感度や飽和電圧を確保している。併せて、図７の時間ｔ５〜時間ｔ６における出力端子４０４の電圧を電圧ＶＲＥＦ２よりも低い電圧ＶＲＥＦ３に設定することで、電流読み出し用アンプ１１３の出力が上昇できる余地を広げて、ダイナミックレンジを広げている。

なお、上記説明では、電流読み出し用アンプ１１３をバッファ状態にすることでＦＤノード１０４のリセットを行ったが、時間ｔ１〜時間ｔ２の期間にリセットトランジスタ１０５をオン状態にすることでＦＤノード１０４を電圧ＳＶＤＤにリセットしてもよい。

その場合は、電圧ＳＶＤＤと電圧ＶＲＥＦ２は、同電位にすることが望ましい。電流読み出し用アンプ１１３では、電圧読み出し用アンプ１１２とは異なり、垂直信号線１０９が差動増幅器４０１の反転入力端子に直接接続されている。そのため、電圧ＳＶＤＤと電圧ＶＲＥＦ２との差分が、電流読み出し用アンプ１１３のダイナミックレンジを圧迫してしまうからである。すなわち、ＦＤノード１０４の寄生容量をＣｆｄとすると、時間ｔ５において（ＳＶＤＤ−ＶＲＥＦ２）×Ｃｆｄ／Ｃｆ２の電圧が出力端子４０４に出力オフセットとして現れ、ダイナミックレンジを圧迫してしまう。

また、ＰＣ０Ｒ２信号により制御されるトランジスタ４０２のチャージインジェクションや、トランジスタ４０２のゲート・ソース（またはドレイン）間容量との容量結合によるＰＣ０Ｒ２信号の電圧揺らぎにより、ダイナミックレンジが圧迫されることもある。

これらを考慮すると、電流読み出し用アンプ１１３をボルテージフォロワ状態にしてＦＤノード１０４をリセットすることが望ましい。

本実施形態では、ＦＤノード１０４のリセット電圧と電流読み出し用アンプ１１３の正転入力端子の基準電圧とを高い電圧に設定し、かつ、電流読み出し用アンプ１１３の出力端子４０４の初期電圧を低い電圧に設定している。これにより、出力特性の線形性を劣化することなく、電流加算した高振幅の信号を読み出すことが可能な高ダイナミックレンジな読み出し回路を実現することができる。これにより、電流加算した高振幅の信号を読み出すことが可能な高ダイナミックレンジの光電変換装置を実現することができる。

本実施形態による光電変換装置により奏される上記効果について、特許文献２に記載された電流読み出し動作との関係から説明する。

特許文献２に記載の固体撮像装置は、例えばその第８図の回路に示されるように、パッシブ型の固体撮像装置である。光電変換素子１で生じた信号を、電荷もしくは電流で読み出している。特許文献２に記載されているように、前置増幅器７１をバッファ状態にすることで、帰還容量７３と垂直信号線８とをリセットする。光電変換素子１の光信号の出力により、前置増幅器７１の電位変化は、前置増幅器７１のリセット電圧（ここでは、Ｖｒ７１と表す）から上昇することになる。特に光電変換素子１が電子蓄積型のフォトダイオードである場合、垂直信号線８のリセット電圧（ここでは、Ｖｒ８と表す）を高くすることで、空乏層を広く形成して、感度と飽和電圧を確保したい。仮に、Ｖｒ８（＝Ｖｒ７１）がＶＤＤ×２／３である場合、前置増幅器７１の出力のダイナミックレンジは最大でＶＤＤ／３となってしまう。特許文献２に記載の固体撮像装置は、前置増幅器７１のリセット電圧と光電変換部のリセット電圧を変えることができないために、光電変換素子１の感度及び飽和電圧の向上と前置増幅器７１のダイナミックレンジの拡大を同時に実現することができない。

この点、本実施形態による光電変換装置では、ＦＤノード１０４のリセット電圧を電圧ＶＲＥＦ２に設定する一方、時間ｔ５〜時間ｔ６における出力端子４０４の電圧を電圧ＶＲＥＦ２よりも低い電圧ＶＲＥＦ３に設定することができる。これにより、光電変換素子１０２の感度及び飽和電圧の向上と出力のダイナミックレンジの拡大との両者を両立することができる。

このように、本実施形態によれば、第１実施形態の効果に加えて、光電変換装置の電流読み出し動作において、光電変換素子の感度及び飽和と出力のダイナミックレンジの拡大との両者を両立することができる。これにより、より高性能の光電変換装置を実現することができる。

＜第３の実施形態＞
本発明の第３実施形態による光電変換装置及びその駆動方法について図８及び図９を用いて説明する。図１乃至図７に示す第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図８は、本実施形態による光電変換装置の構成を示す回路図である。図９は、本実施形態による光電変換装置のアンプの構成を示す回路図である。

第１及び第２実施形態では、電圧読み出し用アンプ１１２と、電流読み出し用アンプ１１３とを有する光電変換装置を説明した。本実施形態では、電圧読み出し用アンプと電流読み出し用アンプを兼ねた電圧・電流読み出し兼用アンプ１２０を有する光電変換装置について説明する。なお、本明細書では、電圧・電流読み出し兼用アンプ１２０について、電圧読み出し動作を説明するときは電圧読み出し用アンプと、電流読み出し動作を説明するときは電流読み出し用アンプと、呼ぶこともある。

本実施形態による光電変換装置１００の電圧・電流読み出し兼用アンプ１２０は、図８に示すように、垂直信号線１０９の一端部にそれぞれ配置される。本実施形態による光電変換装置では、図１に示す光電変換装置におけるトランジスタ１１５，１１６は実質的に、電圧・電流読み出し兼用アンプ１２０内に組み込まれるため、図８に示す回路には示されていない。この関係で、信号線ＭＯＤＥ１，ＭＯＤＥ２は、電圧・電流読み出し兼用アンプ１２０に接続される信号線として示されている。

次に、電圧・電流読み出し兼用アンプ１２０の回路構成について説明する。

電圧・電流読み出し兼用アンプ１２０は、例えば、図９に示す回路により構成される。図９に示すように、電圧・電流読み出し兼用アンプ１２０は、図３に示す電圧読み出し用アンプ１１２の回路と、図４に示す電流読み出し用アンプ１１３の回路とを組み合わせたものである。なお、図９では、図４に示す電流読み出し用アンプ１１３の回路をベースとし、電流読み出し用アンプ１１３の回路要素に対応する回路要素には同一の符号を付している。

電圧・電流読み出し兼用アンプ１２０が電流読み出し用アンプ１１３と異なる第１の点は、垂直信号線１０９と差動増幅器４０１の反転入力端子との間に、容量５０５と、トランジスタ５０８との並列接続体が接続されている点である。容量５０５は、図３の電圧読み出し用アンプ１１２の容量２０５に対応する。トランジスタ５０８は、ＭＯＤＥ２信号で駆動されるトランジスタである。

第２の点は、差動増幅器４０１の正転入力端子に、トランジスタ５１１を介して電圧ＶＲＥＦ１が入力され、トランジスタ５１２を介して電圧ＶＲＥＦ２が入力される点である。

次に、電圧・電流読み出し兼用アンプ１２０の動作について説明する。

ＭＯＤＥ１信号及びＭＯＤＥ２信号で制御されるトランジスタ１１４，５０８，５１１，５１２は、電圧・電流読み出し兼用アンプ１２０の動作モードを切り替えるためのスイッチ回路を構成する。ここで、電圧読み出しの際に用いられる制御信号がＭＯＤＥ１信号であり、電流読み出しの際に用いられる制御信号がＭＯＤＥ２信号である。すなわち、ＭＯＤＥ１信号がＨｉレベルでＭＯＤＥ２信号がＬｏレベルの場合は、電圧読み出しに対応したアンプとして動作し、ＭＯＤＥ１信号がＬｏレベルでＭＯＤＥ２信号がＨｉレベルの場合は、電流読み出しに対応したアンプとして動作する。

電圧読み出し動作の際には、前述のように、ＭＯＤＥ１信号をＨｉレベルとし、ＭＯＤＥ２信号をＬｏレベルとする。ＭＯＤＥ２信号をＬｏレベルにすることにより、トランジスタ５０８がオフ状態となり、垂直信号線１０９は容量５０５を介して差動増幅器４０１の反転入力端子に入力される。また、ＭＯＤＥ１信号をＨｉレベルとし、ＭＯＤＥ２信号をＬｏレベルとすることにより、トランジスタ５１１がオン状態、トランジスタ５１２がオフ状態となり、差動増幅器４０１の正転入力端子には電圧ＶＲＥＦ１が入力される。また、ＰＣ０Ｒ３信号をＨｉレベルとし、ＰＣ０Ｒ４信号をＬｏレベルとすることで、トランジスタ４０６がオフ状態、トランジスタ４０７がオン状態となる。

これにより、図９に示す回路は、図３に示す電圧読み出し用アンプ１１２と同じ回路となり、電圧読み出し用のアンプとして機能する。具体的な電圧読み出し動作は、トランジスタ４０２のゲート端子にＰＣ０Ｒ１信号と同じであるＰＣ０Ｒ２信号を入力するほかは、図５のタイミング図を用いて説明した第１実施形態の電圧読み出し動作と同様である。

電流読み出し動作の際には、前述のように、ＭＯＤＥ２信号をＨｉレベルとし、ＭＯＤＥ１信号をＬｏレベルとする。ＭＯＤＥ１信号をＬｏレベルとすることにより、垂直信号線１０９に接続されたトランジスタ１１４はオフ状態となり、電流源１１０は遮断される。また、ＭＯＤＥ２信号をＨｉレベルとすることにより、トランジスタ５０８がオン状態となり、垂直信号線１０９は、トランジスタ５０８により容量５０５をバイパスして差動増幅器４０１の反転入力端子に直接接続される。また、ＭＯＤＥ１信号をＬｏレベルとし、ＭＯＤＥ２信号をＨｉレベルとすることにより、トランジスタ５１１がオフ状態、トランジスタ５１２がオン状態となり、差動増幅器４０１の正転入力端子には電圧ＶＲＥＦ２が入力される。

これにより、図９に示す回路は、図４に示す電流読み出し用アンプ１１３と同じ回路となり、電流読み出し用のアンプとして機能する。具体的な電流読み出し動作は、図６及び図７のタイミング図を用いて説明した第１及び第２実施形態の電流読み出し動作と同様である。

本実施形態による光電変換装置では、図９に示されるアンプの差動増幅器４０１、トランジスタ、容量を、電圧読み出しと電流読み出しとにおいて兼用することで、読み出し用アンプの全体の面積を小さくすることができる。これにより、第１及び第２実施形態において説明した効果に加えて、周辺回路面積を縮小してチップサイズを小さくできるという新たな効果を奏することができる。

このように、本実施形態によれば、電圧読み出し用アンプと電流読み出し用アンプに共通の回路要素を共用して１つの電圧・電流読み出し兼用アンプを構成するので、周辺回路面積を縮小してチップサイズを小さくすることができる。

＜第４の実施形態＞
本発明の第４実施形態による光電変換装置及びその駆動方法について図１０及び図１１を用いて説明する。図１乃至図９に示す第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１０は、本実施形態による光電変換装置のアンプの構成を示す回路図である。図１１は、本実施形態による光電変換装置の読み出し動作を示すタイミング図である。

本実施形態による光電変換装置１００は、電圧・電流読み出し兼用アンプ１２０の回路構成が異なるほかは、第３実施形態による光電変換装置と同様である。

本実施形態のアンプは、差動増幅器４０１の出力端子４０４に、トランジスタ５２０を介して容量５２１が更に接続されているほかは、図９に示す第３実施形態のアンプと同じである。トランジスタ５２０は、ＰＣＬ信号で動作するトランジスタである。容量５２１は、一方の端子がトランジスタ５２０に接続され、他方の端子が接地電圧ＧＮＤに接続されている。なお、容量５２１の当該他方の端子は、所望の固定電位に接続されていればよく、この固定電位は必ずしも接地電圧ＧＮＤである必要はない。同様の容量５２１は、第１又は第２実施形態の電流読み出し用アンプ１１３に設けてもよい。

次に、本実施形態による光電変換装置における電流読み出し動作について図１０及び図１１を用いて説明する。なお、本実施形態による光電変換装置の電圧読み出し動作は、第３実施形態と同様である。

本実施形態による電流読み出し動作は、トランジスタ５２０の制御信号であるＰＣＬ信号が加わったほかは、図７に示す第２実施形態の電流読み出し方法と同様である。ＰＣＬ信号は、図１１に示すように、時間ｔ１から、時間ｔ３と時間ｔ４との間の時間ｔ３′までの間にＨｉレベルとされ、他の時間はＬｏレベルとされる。

第２実施形態で説明したように、時間ｔ１〜時間ｔ３でＰＣ０Ｒ２信号がＨｉレベルとなりトランジスタ４０２がオン状態になると、差動増幅器４０１はボルテージフォロワ状態となり、出力端子４０４及び垂直信号線１０９は電圧ＶＲＥＦ２にリセットされる。時間ｔ３以降、垂直信号線１０９の寄生容量Ｃｖｌには、時間ｔ１〜時間ｔ３におけるボルテージフォロワ状態での電圧・電流読み出し兼用アンプ１２０のノイズが保持されることになる。

ここで、時間ｔ１〜時間ｔ３′において、ＰＣＬ信号をＨｉレベルとし、トランジスタ５２０をオン状態にして出力端子４０４に容量５２１を接続すると、差動増幅器４０１が動作する周波数帯域を狭くすることができる。すなわち、差動増幅器４０１が非ボルテージフォロワ状態のときよりも大きい負荷素子を接続することにより、交流的な信号成分を除去して出力端子４０４の電圧変動を抑制することができる。これにより、電圧・電流読み出し兼用アンプ１２０のボルテージフォロワ状態でのノイズを低減し、垂直信号線１０９の寄生容量Ｃｖｌに保持されるノイズを減少することができる。

電流読み出しの場合、ＰＣＬ信号は常にＨｉレベルの状態でも構わない。ただし、容量５２１が出力端子４０４に接続されていると時間ｔ５以降の信号読み出し期間の動作が遅くなるため、時間ｔ１〜時間ｔ３′の間だけＰＣＬ信号をＨｉレベルとして差動増幅器４０１の動作する周波数帯域を狭くすることが望ましい。

なお、図１１では時間ｔ３と時間ｔ４との間の時間ｔ３′にＰＣＬ信号をＬｏレベルに遷移したが、時間ｔ３よりも遅いタイミングの時間ｔ３′でＬｏレベルに遷移すれば構わない。

また、第１乃至第３実施形態に示した図４又は図９のアンプにおいて、差動増幅器４０１の出力端子４０４に、本実施形態と同様のトランジスタ５２０及び容量５２１を接続するようにしてもよい。この場合も、電流読み出しの際に同様のノイズ低減の効果を得ることができる。

このように、本実施形態によれば、第１乃至第３実施形態の効果に併せて、電圧・電流読み出し兼用アンプ１２０がボルテージフォロア状態のときに垂直信号線１０９の寄生容量Ｃｖｌに保持されるノイズを更に小さくすることができる。これにより、電流読み出し時のノイズを更に低減することができ、より高性能の光電変換装置を実現することができる。

＜第５の実施形態＞
本発明の第５実施形態による光電変換装置及びその駆動方法について図１２を用いて説明する。図１乃至図１１に示す第１乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１２は、本実施形態による光電変換装置の構成を示す回路図である。

本実施形態による光電変換装置１００は、図１２に示すように、図８に示す第３実施形態の光電変換装置において、隣接する垂直信号線１０９間に、これらの間の電気的接続を制御するためのスイッチ回路を構成するトランジスタ６１０を設けたものである。

例えば、図１２に示すように、電圧・電流読み出し兼用アンプ１２０ａ，１２０ｂ，１２０ｃ，１２０ｄにそれぞれ接続された垂直信号線１０９ａ，１０９ｂ，１０９ｃ，１０９ｄが、この順に並んで配置されているものとする。垂直信号線１０９ａと垂直信号線１０９ｂとの間には、これらの電気的接続を制御するためのトランジスタ６１０ａが接続されている。また、垂直信号線１０９ｂと垂直信号線１０９ｃとの間には、これらの電気的接続を制御するためのトランジスタ６１０ｂが接続されている。また、垂直信号線１０９ｃと垂直信号線１０９ｄとの間には、これらの間の電気的接続を制御するためのトランジスタ６１０ｃが接続されている。

次に、本実施形態による光電変換装置の読み出し方法について図１２を用いて説明する。

垂直信号線１０９間に設けられたスイッチ回路は、複数の列の画素１０１からの信号を加算して読み出すために用いられるものである。複数の列の画素１０１からの信号を加算して読み出す際には、一時に読み出す画素１０１が接続された複数の垂直信号線１０９を、トランジスタ６１０を用いて互いに接続する。例えば、一例として、垂直信号線１０９ａ，１０９ｂ，１０９ｃ，１０９ｄに接続された画素１０１からの信号を加算して読み出す場合には、トランジスタ６１０ａ，６１０ｂ，６１０ｃがオン状態になるように制御する。トランジスタ６１０ａ，６１０ｂ，６１０ｃをオン状態にすることによって、垂直信号線１０９ａ，１０９ｂ，１０９ｃ，１０９ｄを短絡し、これら信号線からの読み出し電流を加算する。加算した読み出し電流は、例えば、電圧・電流読み出し兼用アンプ１２０ａを用いて読み出す。この際、使用しない電圧・電流読み出し兼用アンプ１２０、例えば、電圧・電流読み出し兼用アンプ１２０ｂ，１２０ｃ，１２０ｄは、消費電流をオフにして低消費電流化をするのが望ましい。トランジスタ６１０は、加算する垂直信号線の数や配置に応じて、オン状態にするかオフ状態にするかを適宜制御すればよい。

このようにして、垂直信号線１０９間の電気的接続を制御するためのスイッチ回路を設けることにより、電流読み出し動作において、複数の列の画素１０１からの信号を加算して読み出すことが可能となる。これにより、第１乃至第４実施形態の電流読み出し動作の場合よりも、さらに高振幅の信号を得ることができる。

このように、本実施形態によれば、電流読み出し動作の際の出力信号として、より高振幅の信号を得ることができる。これにより、より高性能の光電変換装置を実現することができる。

＜第６の実施形態＞
本発明の第６実施形態による光電変換装置及びその読み出し方法について図１３及び図１４を用いて説明する。図１乃至図１２に示す第１乃至第５実施形態による光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１３は、本実施形態による光電変換装置のアンプの構成を示す回路図である。図１４は、図１３のアンプの差動増幅器の構成を示す回路図である。

はじめに、本実施形態による光電変換装置の構造について図１３及び図１４を用いて説明する。

本実施形態による光電変換装置は、図１２に示す第５実施形態による光電変換装置に、隣接する列の垂直信号線１０９に接続される電圧・電流読み出し兼用アンプ１２０を並列に接続するためのスイッチ回路を更に設けたものである。

図１３には、一例として、垂直信号線１０９ａに接続された電圧・電流読み出し兼用アンプ１２０ａ、垂直信号線１０９ｂに接続された電圧・電流読み出し兼用アンプ１２０ｂ、及びこれらを接続するスイッチ回路を含む回路図を示す。垂直信号線１０９ａと垂直信号線１０９ｂとは、第５実施形態で説明したように、トランジスタ６１０ａによってこれらの間の電気的接続を制御することができる。

ここで、電圧・電流読み出し兼用アンプ１２０ａと電圧・電流読み出し兼用アンプ１２０ｂとを接続する回路を説明する前に、これらアンプの差動増幅器４０１の構成について説明する。

差動増幅器４０１は、例えば図１４に示すように、ＮＭＯＳトランジスタ７０１，７０２、ＰＭＯＳトランジスタ７０３，７０４、及び電流源７０５を有している。ＰＭＯＳトランジスタ７０３のソース端子とＮＭＯＳトランジスタ７０１のドレイン端子とが接続され、ＰＭＯＳトランジスタ７０４のソース端子とＮＭＯＳトランジスタ７０２のドレイン端子とが接続されている。ＮＭＯＳトランジスタ７０１，７０２のソース端子は接続されており、ＮＭＯＳトランジスタ７０１，７０２の接続ノードと接地電圧との間には電流源７０５が接続されている。ＰＭＯＳトランジスタ７０３，７０４のドレイン端子は接続されており、ＰＭＯＳトランジスタ７０３，７０４の接続ノードは電源電圧に接続されている。ＰＭＯＳトランジスタ７０３，７０４のゲート端子は、ＰＭＯＳトランジスタ７０４とＮＭＯＳトランジスタ７０２との接続ノードに接続されている。

ここで、ＮＭＯＳトランジスタ７０２のゲート端子は、差動増幅器４０１の正転入力端子となる。ＮＭＯＳトランジスタ７０１のゲート端子は、差動増幅器４０１の反転入力端子となる。ＰＭＯＳトランジスタ７０３とＮＭＯＳトランジスタ７０１との接続ノードは、差動増幅器４０１の出力端子４０４となる。

ＰＭＯＳトランジスタ７０４とＮＭＯＳトランジスタ７０２との接続ノードには、配線６１４が接続されている。ＮＭＯＳトランジスタ７０１、ＮＭＯＳトランジスタ７０２、及び電流源７０５の接続ノードには、配線６１６が接続されている。なお、以下の説明では、電圧・電流読み出し兼用アンプ１２０ａに接続された配線６１４，６１６を、配線６１４ａ，６１６ａと表すものとする。また、電圧・電流読み出し兼用アンプ１２０ｂに接続された配線６１４，６１６を、配線６１４ｂ，６１６ｂと表すものとする。

次に、電圧・電流読み出し兼用アンプ１２０ａと電圧・電流読み出し兼用アンプ１２０ｂとを接続する回路について説明する。

図１３に示すように、電圧・電流読み出し兼用アンプ１２０ａの差動増幅器４０１の正転入力端子には、配線６１２ａが接続されている。同様に、電圧・電流読み出し兼用アンプ１２０ｂの差動増幅器４０１の正転入力端子には、配線６１２ｂが接続されている。配線６１２ａと配線６１２ｂとは、トランジスタ６１３を介して接続されている。

また、電圧・電流読み出し兼用アンプ１２０ａの差動増幅器４０１に接続された配線６１４ａと、電圧・電流読み出し兼用アンプ１２０ｂの差動増幅器４０１に接続された配線６１４ｂとは、トランジスタ６１５を介して接続されている。

また、電圧・電流読み出し兼用アンプ１２０ａの差動増幅器４０１に接続された配線６１６ａと、電圧・電流読み出し兼用アンプ１２０ｂの差動増幅器４０１に接続された配線６１６ｂとは、トランジスタ６１７を介して接続されている。

また、電圧・電流読み出し兼用アンプ１２０ａのトランジスタ４０６とトランジスタ４０７との接続ノードには、配線６１８ａが接続されている。同様に、電圧・電流読み出し兼用アンプ１２０ｂのトランジスタ４０６とトランジスタ４０７との接続ノードには、配線６１８ｂが接続されている。配線６１８ａと配線６１８ｂとは、トランジスタ６１９を介して接続されている。

また、電圧・電流読み出し兼用アンプ１２０ａの差動増幅器４０１の出力端子４０４には、配線６２０ａが接続されている。同様に、電圧・電流読み出し兼用アンプ１２０ｂの差動増幅器４０１の出力端子４０４には、配線６２０ｂが接続されている。配線６２０ａと配線６２０ｂとは、トランジスタ６２１を介して接続されている。

なお、電圧・電流読み出し兼用アンプ１２０ａの差動増幅器４０１の反転入力端子と電圧・電流読み出し兼用アンプ１２０ｂの差動増幅器４０１の反転入力端子とは、第５実施形態で示したように、トランジスタ６１０ａを介して接続されている。

このように、電圧・電流読み出し兼用アンプ１２０ａと電圧・電流読み出し兼用アンプ１２０ｂとは、トランジスタ６１０ａ，６１３，６１５，６１７，６１９，６２１を介して接続されている。トランジスタ６１０ａ，６１３，６１５，６１７，６１９，６２１をオン状態とすることにより、電圧・電流読み出し兼用アンプ１２０ａと電圧・電流読み出し兼用アンプ１２０ｂとは、並列接続されることになる。

次に、本実施形態による光電変換装置の読み出し方法について図１３を用いて説明する。

本実施形態による光電変換装置の読み出し方法は、複数の垂直信号線１０９からの電流読み出し信号を、並列接続された複数の電圧・電流読み出し兼用アンプ１２０、言わば一つの大きな電圧・電流読み出し兼用アンプ１２０により読み出すものである。図１３の例では、垂直信号線１０９ａ，１０９ｂからの電流読み出し信号を、並列接続された電圧・電流読み出し兼用アンプ１２０ａ，１２０ｂによって読み出す。

電流読み出し動作の際、トランジスタ６１０ａ，６１３，６１５，６１７，６１９，６２１をオン状態にすることによって、電圧・電流読み出し兼用アンプ１２０ａ，１２０ｂは並列接続となる。これにより、電圧・電流読み出し兼用アンプ１２０ａ，１２０ｂを構成するトランジスタや容量のサイズが大きくなり、電流読み出し時のアンプのノイズを低減することができる。第５実施形態の電流読み出し加算と組み合わせることによって、ノイズ低減とともに、信号振幅を稼ぐことができ、高ＳＮ比の信号を読み出すことができる。

なお、本実施形態では、電圧・電流読み出し兼用アンプ１２０ａ，１２０ｂを並列接続することでノイズ低減を行ったが、必要な部品、例えば差動増幅器４０１や容量４０３のみを並列接続し、出力端子４０４の振幅を調整するようにしてもよい。

このように、本実施形態によれば、電流読み出し動作時に、隣接するアンプを並列接続するので、第１乃至第５実施形態の効果に加えて、出力信号のノイズを低減してＳＮ比を向上することができる。これにより、より高性能の光電変換装置を実現することができる。

＜第７実施形態＞
本発明の第７実施形態による撮像システムについて図１５を用いて説明する。図１乃至図１４に示す第１乃至第６実施形態による光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１５は、本実施形態による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、光電変換装置１００、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、光電変換装置１００及び映像信号処理部８３０を有する。光電変換装置１００は、先の実施形態で説明した光電変換装置１００が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を光電変換装置１００の、複数の画素１０１が２次元状に配列された画素部に結像させ、被写体の像を形成する。光電変換装置１００は、タイミング制御部８５０からの信号に基づくタイミングで、画素部に結像された光に応じた信号を出力する。光電変換装置１００から出力された信号は、映像信号処理部である映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて光電変換装置１００及び映像信号処理部８３０の駆動タイミングを制御する。

このようにして、第１乃至第６実施形態による光電変換装置を用いて撮像システムを構成することにより、高性能の撮像システムを実現することができる。

＜変形実施形態＞
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、電流読み出し動作に関し、一の垂直信号線に接続される２つの画素からの画素信号について電流読み出し加算をする場合を示したが、画素信号の電流読み出し加算を行う画素数は、これに限定されるものではない。例えば、３つの画素からの画素信号について電流読み出し加算をする場合は、例えば、ＡＤＤ１信号〜ＡＤＤ３信号とＳＥＬ１信号〜ＳＥＬ３信号をＨｉレベルにして、ＴＸ１信号〜ＴＸ３信号を時間ｔ６〜時間ｔ７においてＨｉレベルにすればよい。或いは、４つの画素からの画素信号について電流読み出し加算をする場合は、例えば、ＡＤＤ１信号〜ＡＤＤ４信号とＳＥＬ１信号〜ＳＥＬ４信号をＨｉレベルとして、ＴＸ１信号〜ＴＸ４信号について同様の動作を行えばよい。また、電流読み出しは、必ずしも複数の画素からの画素信号を電流読み出し加算する必要はなく、１つの画素からの画素信号を読み出すようにしてもよい。

また、上記実施形態では、説明の簡略化のためにＮＭＯＳトランジスタを用いた例を示したが、トランジスタの端子電圧によっては、ＰＭＯＳトランジスタを用いてもよいし、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの双方を用いてもよい。

また、上記実施形態では、アンプを構成する増幅器として差動増幅器２０１，４０１を用いた例を示したが、自己整合的にリセット電圧が決まるソース接地型の他のアンプを用いてもよい。この場合、リセット電圧が画素のダイナミックレンジを維持できる高めの電圧ＶＲＥＦ２′になるように、デバイスのサイズと消費電流値を決めればよい。そのうえで、容量４０３の片端をＶＲＥＦ３（＜ＶＲＥＦ２′）にリセットすればよい。

また、上記第５実施形態では、第４実施形態の光電変換装置において、垂直信号線１０９間を接続するスイッチ回路を設けた例を示したが、第１乃至第３実施形態の光電変換装置に同様のスイッチ回路を設けてもよい。

また、上記第６実施形態では、第４実施形態の光電変換装置において、隣接する電圧・電流読み出し兼用アンプ１２０を並列接続する例を示したが、第３実施形態において隣接する電圧・電流読み出し兼用アンプ１２０を並列接続してもよい。また、第１又は第２実施形態において、隣接する電流読み出し用アンプ１１３を並列接続するようにしてもよい。

また、上記実施形態では、光電変換素子として、電子蓄積型のフォトダイオードを用いた場合を示したが、ホール蓄積型のフォトダイオードを用いてもよい。また、いずれの場合も、フォトダイオードは、完全転送型であることが望ましい。

また、上記第１及び第２実施形態において、電圧読み出し用アンプ１１２と電流読み出し用アンプ１１３の配置場所を入れ替えてもよい。

また、上記実施形態において示した電流源１１０の代わりに、プルダウン抵抗を設けてもよい。

また、上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。

１０１ 画素
１０２ 光電変換素子
１０４ ＦＤノード
１０６ 増幅用トランジスタ
１０７ 行選択用トランジスタ
１０８ トランジスタ
１０９ 垂直信号線
１１２ 電圧読み出し用アンプ
１１３ 電流読み出し用アンプ
１２０ 電圧・電流読み出し兼用アンプ
２０１，４０１ 差動増幅器

Claims (14)

1. 光電変換素子と、
   前記光電変換素子からの電荷が転送されるフローティングディフュージョンノードと、
   前記フローティングディフュージョンノードにゲート端子が接続された増幅用トランジスタと、
   前記増幅用トランジスタの出力端子に一方の端子が接続された行選択トランジスタと、
   前記増幅用トランジスタと前記行選択トランジスタの接続ノードと、前記フローティングディフュージョンノードとの間の電気的接続を制御する第１のスイッチと、
   を含む画素と、
   前記行選択トランジスタの他方の端子に接続された読み出し用信号線と
   を有することを特徴とする光電変換装置。
2. 前記読み出し用信号線に接続された電流読み出し用アンプを更に有する
   ことを特徴とする請求項１記載の光電変換装置。
3. 前記読み出し用信号線に接続された電圧読み出し用アンプと、
   前記電流読み出し用アンプと前記電圧読み出し用アンプの一方を前記読み出し用信号線に接続するための第１のスイッチ回路と
   を更に有することを特徴とする請求項２記載の光電変換装置。
4. 前記電流読み出し用アンプと前記電圧読み出し用アンプは、同一の差動増幅器を用いて構成されている
   ことを特徴とする請求項３記載の光電変換装置。
5. 前記光電変換素子で発生した信号電荷を前記電流読み出し用アンプへ転送する電流読み出し手段であって、前記電流読み出し用アンプの入力端子の電圧により前記フローティングディフュージョンノードを第１の電圧にリセットし、前記電流読み出し用アンプの出力端子の電圧を、前記第１の電圧とは異なる第２の電圧にリセットした後、前記光電変換素子から前記フローティングディフュージョンノードへ前記信号電荷を転送する、電流読み出し手段を更に有する
   ことを特徴とする請求項２乃至４のいずれか１項に記載の光電変換装置。
6. 前記読み出し用信号線に接続された複数の前記画素を有し、
   前記電流読み出し手段は、複数の前記画素から選択された２つ以上の前記画素の前記信号電荷を前記電流読み出し用アンプへ一時に転送する
   ことを特徴とする請求項５記載の光電変換装置。
7. 複数の前記読み出し用信号線と、
   複数の前記読み出し用信号線のそれぞれに接続された複数の前記電流読み出し用アンプを有し、
   複数の前記読み出し用信号線から選択された２つ以上の前記読み出し用信号線を接続する第１のスイッチ回路を更に有する
   ことを特徴とする請求項２乃至６のいずれか１項に記載の光電変換装置。
8. 複数の前記電流読み出し用アンプから選択された２つ以上の前記電流読み出し用アンプを並列に接続する第２のスイッチ回路を更に有する
   ことを特徴とする請求項７記載の光電変換装置。
9. 光電変換素子と、前記光電変換素子からの電荷が転送されるフローティングディフュージョンノードと、前記フローティングディフュージョンノードにゲート端子が接続された増幅用トランジスタと、前記増幅用トランジスタの出力端子に一方の端子が接続された行選択トランジスタと、前記増幅用トランジスタと前記行選択トランジスタの接続ノードと、前記フローティングディフュージョンノードとの間の電気的接続を制御する第１のスイッチと、を含む画素と、前記行選択トランジスタの他方の端子に接続された読み出し用信号線とを有する光電変換装置の駆動方法であって、
   前記行選択トランジスタ及び前記第１のスイッチをオン状態とすることにより、前記フローティングディフュージョンノードを前記読み出し用信号線に電気的に接続し、前記フローティングディフュージョンノードに蓄積された信号電荷を前記読み出し用信号線に読み出す
   ことを特徴とする光電変換装置の駆動方法。
10. 前記光電変換装置は、前記読み出し用信号線に接続された複数の前記画素を有し、
    複数の前記画素から選択された２つ以上の前記画素の前記フローティングディフュージョンノードに蓄積された前記信号電荷を前記読み出し用信号線に一時に読み出す
    ことを特徴とする請求項９記載の光電変換装置の駆動方法。
11. 前記光電変換装置は、
    前記読み出し用信号線に接続された電流読み出し用アンプと、
    前記読み出し用信号線に接続された電圧読み出し用アンプと、
    前記電流読み出し用アンプと前記電圧読み出し用アンプの一方を前記読み出し用信号線に接続するための第１のスイッチ回路とを更に有し、
    電流読み出し動作の際には、前記行選択トランジスタ及び前記第１のスイッチをオン状態とし、前記第１のスイッチ回路により前記読み出し用信号線を前記電流読み出し用アンプに接続し、
    電圧読み出し動作の際には、前記行選択トランジスタをオン状態、前記第１のスイッチをオフ状態とし、前記第１のスイッチ回路により前記読み出し用信号線を前記電圧読み出し用アンプに接続する
    ことを特徴とする請求項９又は１０記載の光電変換装置。
12. 前記光電変換装置は、複数の前記読み出し用信号線と、複数の前記読み出し用信号線のそれぞれに接続された複数の電流読み出し用アンプを有し、
    一の前記電流読み出し用アンプにより、複数の前記読み出し用信号線から選択された２つ以上の前記読み出し用信号線からの信号を読み出す
    ことを特徴とする請求項９乃至１１のいずれか１項に記載の光電変換装置の駆動方法。
13. 前記光電変換装置は、複数の前記読み出し用信号線と、複数の前記読み出し用信号線のそれぞれに接続された複数の電流読み出し用アンプを有し、
    複数の前記電流読み出し用アンプから選択された２つ以上の前記電流読み出し用アンプを並列に接続し、並列に接続した前記電流読み出し用アンプにより、前記読み出し用信号線からの信号を読み出す
    ことを特徴とする請求項９乃至１１のいずれか１項に記載の光電変換装置の駆動方法。
14. 請求項１乃至７のいずれか１項に記載の光電変換装置と、
    前記光電変換装置へ被写体の像を結像する光学系と
    を含むことを特徴とする撮像システム。

Images