JP2015184759A - 回路図設計装置、方法、プログラム及び記録媒体 - Google Patents

回路図設計装置、方法、プログラム及び記録媒体 Download PDF

Info

Publication number
JP2015184759A
JP2015184759A JP2014058410A JP2014058410A JP2015184759A JP 2015184759 A JP2015184759 A JP 2015184759A JP 2014058410 A JP2014058410 A JP 2014058410A JP 2014058410 A JP2014058410 A JP 2014058410A JP 2015184759 A JP2015184759 A JP 2015184759A
Authority
JP
Japan
Prior art keywords
circuit
constant
current
path
circuit constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014058410A
Other languages
English (en)
Inventor
祐吉 轟
Yukichi Todoroki
祐吉 轟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jedat Inc
Original Assignee
Jedat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jedat Inc filed Critical Jedat Inc
Priority to JP2014058410A priority Critical patent/JP2015184759A/ja
Publication of JP2015184759A publication Critical patent/JP2015184759A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【目的】回路シミュレーションに使用する回路定数を狭い範囲に絞り込むことにより、回路設計全体に要する時間を大幅に減少させる。
【構成】回路図設計装置１００は、設計対象の回路図に含まれる回路素子への電流及び電圧に関するパラメータを設定する入力部１０１と、回路図１１０において電源供給端子から基準電位端子に至る直流経路を設定し、所定パラメータ１１２を用いて、直流経路に流れる電流がキルヒホッフの電流則を満たすように直流経路に含まれる回路素子の回路定数を算出する回路定数算出部１０５と、回路定数算出部が算出した回路定数を反映させて回路図１１０の回路シミュレーションを行う回路シミュレーション部１０６と、回路シミュレーション部１０６による回路シミュレーション結果を判定する判定部１０７と、判定部１０７による判定結果に基づいて回路定数を決定する回路定数決定部１０８を備えている。
【選択図】図１

Description

本発明は、トランジスタを含む半導体集積回路を設計するための回路設計装置、回路設計方法、回路設計用プログラムおよび回路設計用プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
従来から、大規模集積回路（ＬＳＩ）のような電子回路を回路シミュレーションして得られるシミュレーション値に基づいて、所定の仕様を満たす電子回路を設計する発明が開発されている（例えば、特許文献１〜３参照）。
図４は、特許文献１、特許文献２に記載された回路設計の処理を示すフローチャートである。
図４において、記憶部４０１には、回路設計の対象となる回路図及び前記回路図に使用するＭＯＳトランジスタのチャネル幅Ｗｉとチャネル長Ｌｉのデータが記憶されている。
最適な回路を設計する場合、先ず、記憶部４０１からチャネル幅Ｗｉ及びチャネル長Ｌｉを読み込む（ステップＳ４０１）。
次に、読み込んだチャネル幅Ｗｉ、チャネル長Ｌｉを前記回路図中のＭＯＳトランジスタに反映させ、回路シミュレーションを実行し（ステップＳ４０２）、回路シミュレーションによって得られた結果（シミュレーション値）が所定の基準を満たすか否かを判定する（ステップＳ４０３）。
上記処理を、記憶部４０１に記憶されている全てのチャネル幅Ｗｉ、チャネル長Ｌの組み合わせについて行い（ステップＳ４０４）、設計対象の回路図が最良の特性あるいは所定値以上の特性を得るチャネル幅Ｗｉやチャネル長Ｌｉ（回路定数）を決定する（ステップＳ４０５）。
このようにして回路設計が可能ではあるが、特性を判定すべきチャネル幅Ｗｉ及びチャネル長Ｌｉの数が多いため、回路定数を決定するための処理に時間がかかるという問題がある。
これを解決するために特許文献３記載の発明では、回路シミュレーションの前段階として、キルヒホッフ電流則を用いてチャネル幅Ｗｉ及びチャネル長Ｌｉの数を絞り込み、回路シミュレーション回数を少なくして、回路設計に要する時間を低減するようにしている。
しかしながら、この方法では、チャネル幅Ｗｉ及びチャネル長Ｌｉを絞り込むためのパラメータとしてチャネル幅Ｗ／チャネル長Ｌを設定するように構成している。チャネル幅Ｗ／チャネル長Ｌの変化範囲を回路設計の経験に基づいて狭い範囲に適切に設定することは困難である。
したがって、真に必要な解が漏れないようにするために、チャネル幅Ｗ／チャネル長Ｌの変化範囲をあまり狭めることができず、その結果、回路シミュレーション等に多くの時間が必要になり、回路設計全体に要する時間の低減効果が小さいという問題がある。
特開平１１−８５８２２号公報 特開平１０−１１２５０６号公報 特開２００８−１８１３７７号公報
本発明は、前記問題点に鑑み成されたもので、回路シミュレーションに使用する回路定数を狭い範囲に絞り込むことにより、回路設計全体に要する時間を大幅に減少させることを課題としている。
本発明の第１の視点によれば、設計対象の回路図に含まれる回路素子への電流及び電圧に関するパラメータを設定するパラメータ設定手段と、前記回路図において電源供給端子から基準電位端子に至る直流経路を設定し、前記パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれる回路素子の回路定数を算出する回路定数算出手段と、前記回路定数算出手段が算出した回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う回路シミュレーション手段と、前記回路シミュレーション手段による回路シミュレーション結果を判定する判定手段と、前記判定手段による判定結果に基づいて前記回路素子の回路定数を決定する回路定数決定手段とを備えて成ることを特徴とする回路設計装置が提供される。
また、本発明の第２の視点によれば、パラメータ設定手段が、設計対象の回路図に含まれる回路素子への電流及び電圧に関するパラメータを設定するパラメータ設定工程と、回路定数算出手段が、設計対象の回路図において電源供給端子から基準電位端子に至る直流経路を設定し、パラメータ設定手段が設定した前記パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれる回路素子の回路定数を算出する回路定数算出工程と、回路シミュレーション手段が、前記回路定数算出手段が算出した回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う回路シミュレーション工程と、判定手段が、前記回路シミュレーション手段による回路シミュレーション結果を判定する判定工程と、回路定数決定手段が、前記判定手段による判定結果に基づいて前記回路素子の回路定数を決定する回路定数決定工程とを備えて成ることを特徴とする回路設計方法が提供される。
また、本発明の第３の視点によれば、コンピュータに前記回路設計方法を実行させることを特徴とする回路設計用プログラムが提供される。
また、本発明の第４の視点によれば、前記回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体が提供される。
本発明の回路設計装置によれば、回路シミュレーションに使用する回路定数を狭い範囲にに絞り込むことことにより、回路設計全体に要する時間を大幅に減少させることが可能になる。
また、本発明の回路設計方法によれば、回路シミュレーションに使用する回路定数を狭い範囲に絞り込むことにより、回路設計全体に要する時間を大幅に減少させることが可能になる。
また、コンピュータが本発明の回路設計用プログラムを実行することにより、回路シミュレーションに使用する回路定数を狭い範囲に絞り込んで、回路設計全体に要する時間を大幅に減少させることが可能になる。
また、本発明の記録媒体に記録した回路設計用プログラムをコンピュータに実行させることにより、回路シミュレーションに使用する回路定数を狭い範囲に絞り込んで、回路設計全体に要する時間を大幅に減少させることが可能になる。
本発明の実施の形態に係る回路設計装置のブロック図である。 本発明の実施の形態に係る回路設計装置のフローチャートである。 本発明の実施の形態の動作を説明するための回路図である。 従来の回路設計方法の処理を示すフローチャートである。
以下、本発明の実施の形態に係る回路設計装置、回路設計方法、回路設計方法をコンピュータに実行させるための回路設計用プログラム及び回路設計用プログラムを記録したコンピュータ読み取り可能な記録媒体について、図面を用いて説明する。尚、各図において同一部分には同一符号を付している。
図１は、本発明の実施の形態に係る回路設計装置のブロック図である。
図１において、本発明の実施の形態に係る回路設計装置１００は、設計対象となる回路図の回路定数（本実施の形態では回路図を構成するＭＯＳトランジスタのチャネル幅Ｗ及びチャネル長Ｌ）を変化させながら回路シミュレーションを行い、最適な特性の回路図あるいは所定以上の特性を有する回路図を得るための回路定数の決定処理を行う。尚、回路定数は回路図に含まれる回路素子の特性を決定する定数であり又、回路図の特性を決定する定数でもある。
回路設計装置１００は、入力部１０１、回路定数決定処理部１０２、表示部１０３、記憶部１０４を備えている。回路設計装置１００は、キーボードやマウスなどの入力部、表示部、中央処理装置（ＣＰＵ）及び記憶部を備えたコンピュータによって構成することができる。前記コンピュータに、コンピュータ読み取り可能な記録媒体（例えば、記憶部１０４、あるいは図示しない半導体メモリやＣＤ−ＲＯＭ等）に記録された回路設計用プログラムをインストールして実行させることにより、回路設計装置１００として機能させるように構成することができる。
入力部１０１は、データや命令を入力するためのもので、マウス、キーボードあるいは、ＵＳＢ（Universal Serial bus）端子等の入力インタフェースによって構成される。
回路定数決定処理部１０２は、判定対象となる複数の回路定数の中から、仕様等の所定特性を満たす回路図を構成することが可能な回路定数の決定、あるいは、最適な特性を満たす回路図を構成することが可能な回路定数の決定を行う機能を有している。
回路図は、回路要素の論理的な接続関係を表す情報（ネットリスト）及び回路要素の相対的位置関係を含む情報である。回路要素としては、回路素子（例えばＭＯＳトランジスタ、抵抗、キャパシタ）や配線がある。
記憶部１０４は、設計対象の回路図を表す回路図データ１１０、ＭＯＳトランジスタの回路定数のデータ（ここでは、第１回路定数としてのチャネル長Ｌを表す複数のチャネル長データ１１１）、回路図中の回路定数（ここでは、チャネル長Ｌｉに対応する第２回路定数としてのチャネル幅Ｗｉ）を算出する際に使用するパラメータデータ１１２を記憶する。尚、本実施の形態ではチャネル長Ｌは回路定数であるが、チャネル幅Ｗを算出する際に使用するものであるためパラメータでもある。
回路図データ、チャネル長データ、パラメータデータを、入力部１０１から入力すると、保存処理部１０９が回路図データ１１０、チャネル長データ１１１、パラメータデータ１１２として記憶部１０４に記憶する。
記憶部１０４には、回路設計処理に必要なその他のデータやプログラムも記憶される。
表示部１０３は、回路定数決定処理部１０２の回路定数決定処理途中で得られる情報や回路定数決定処理の結果を表示する。
回路定数決定処理部１０２は、回路定数を算出する回路定数算出部１０５、回路図の回路シミュレーションを行う回路シミュレーション部１０６、回路シミュレーション部１０６による回路シミュレーション結果（シミュレーション値）を判定する判定部１０７、判定部１０７の判定結果に基づいて回路定数を決定する回路定数決定部１０８を備えている。
回路定数算出部１０５は、チャネル長データ１１１及びパラメータデータ１１２を用いて、後述する回路定数算出式（２）により回路定数を算出する。また、回路定数算出部１０５は、回路図において電源供給端子から基準電位端子に至る直流経路（本実施の形態では複数の直流経路）を設定し、第１回路定数を含む所定パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれるＭＯＳトランジスタの、前記第１回路定数に対応する第２回路定数を算出する。
回路シミュレーション部１０６は、回路定数算出部１０５が算出した回路定数（第１、第２回路定数）を回路図に反映させて回路図の回路シミュレーションを行う。
判定部１０７は、回路シミュレーション部１０６が行った回路シミュレーションの結果が所定の特性（仕様）を満たすか否かを判定する。あるいは、判定部１０４は、回路シミュレーション結果が特性を満たす場合にはどの程度満たすかを判定するように構成してもよい。
回路定数決定部１０８は、判定部１０７が行った判定結果に基づいて所定の特性を満たす回路シミュレーション結果が得られた回路定数（複数の場合がある。）を決定する。あるいは、回路定数決定部１０８は、判定部１０７が行った判定結果に基づいて最適な特性の回路シミュレーション結果が得られた回路定数（基本的に１つである。）を決定するように構成してもよい。
本実施の形態の場合、回路特性を定める回路定数はＭＯＳトランジスタのチャネル幅Ｗｉとチャネル長Ｌｉであるため、チャネル長Ｌｉに対応するチャネル幅Ｗｉが決定され、回路定数として、チャネル幅Ｗｉとチャネル長Ｌｉの組が得られる。
回路定数決定部１０８によって決定された回路定数は表示部１０３に表示され又、記憶部１０４に記憶される。
尚、入力部１０１はパラメータ設定手段を構成し、回路定数決定処理部１０２は回路定数決定処理手段を構成し、表示部１０３は表示手段を構成し、記憶部１０４は記憶手段を構成している。また、回路定数算出部１０５は回路定数算出手段を構成し、回路シミュレーション部１０６は回路シミュレーション手段を構成し、判定部１０７は判定手段を構成し、回路定数決定部１０８は回路定数決定手段を構成し、保存処理部１０９は保存処理手段を構成している。
図２は、本発明の実施の形態に係る回路設計装置１００のフローチャートであり、回路定数決定処理部１０２が行う処理を示している。
図３は、本発明の実施の形態の動作を説明するための回路図であり、差動増幅回路に係る半導体集積回路の例を示している。
図３において、差動増幅回路の回路図は、電源供給端子ＶＤＤと基準電位端子（図３では接地電位端子）ＧＲＤの間に設けられた複数の直流経路（ＤＣパス）によって構成されている。図３の例では、差動増幅回路を構成するバイアス供給部３０１、差動回路部３０２、出力部３０３が各々直流経路を構成している。差動回路部３０２は、並列接続された第１入力部３０４及び第２入力部３０５によって構成されている。
バイアス供給部３０１はＭＯＳトランジスタＭ１〜Ｍ４を備え、差動回路部３０２はＭＯＳトランジスタＭ５〜Ｍ９を備え、出力部３０３はＭＯＳトランジスタＭ１０、Ｍ１１を備えている。
バイアス供給部３０１、差動回路部３０２、出力部３０３に流れる電流（即ち、各直流経路に流れる電流）は、各々、電流Ｉ１、電流Ｉ２、電流Ｉ３である。また、差動回路部３０２を構成する第１入力部３０４（ＭＯＳトランジスタＭ６、Ｍ７の直列回路）と第２入力部３０５（ＭＯＳトランジスタＭ８、９の直列回路）は相互に対称な回路である。差動回路部３０２に流れる電流Ｉ２は第１入力部３０４と第２入力部３０５に等しく分流して流れるため、第１入力部３０４、第２入力部３０５には、各々、差動回路部３０２を流れる電流Ｉ２を等分した同じ大きさの電流Ｉ２／２が流れる。
ところで、ＭＯＳトランジスタの飽和領域での特性は次式（１）のように表されることは公知である。
Ｉd＝（１／２）・μ・Ｃox・（Ｗ／Ｌ）・（Ｖeff）２・（１＋λＶds） ・・・（１）
ここで、Ｉdはドレイン電流、μはキャリアの移動度、Ｃoxは単位面積当たりのゲート酸化膜容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖeffは有効ゲート電圧［（Ｖgs−Ｖt）で表される。Ｖgsはゲート-ソース電圧、Ｖtは閾値電圧である。］、λはチャネル長変調係数、Ｖdsはドレイン-ソース電圧である。
図３において、所定の１つの直流経路に流れる電流を基準電流Ｉbaseとして使用者が予め選定する。例えば、バイアス供給部３０１に流れる電流Ｉ１を基準電流Ｉbaseに設定する。
ＭＯＳトランジスタＭｉ（ｉは正の整数）が存在する直流経路ｍに流れる電流Ｉｍと基準電流Ｉbaseの比（Ｉｍ／Ｉbase）をＫｊ（ｊは正の整数）とする。例えば図３において、ＭＯＳトランジスタＭ１が存在する直流経路３０１に流れる電流Ｉ１は基準電流Ｉbaseに等しいため、トランジスタＭ１が存在する直流経路３０１に流れる電流と基準電流Ｉbaseとの比Ｋｊは１である。また、トランジスタＭ６が存在する直流経路３０２に流れる電流と基準電流Ｉbaseとの比Ｋｊは（Ｉ２／Ｉbase）である。
ＭＯＳトランジスタＭｉのドレイン−ソース間電流Ｉｉと当該ＭＯＳトランジスタＭｉが存在する直流経路ｍに流れる電流Ｉｍの比（Ｉｉ／Ｉｍ）をＫｉとする。比Ｋｉは回路トポロジによって定められる。図３の例では、ＭＯＳトランジスタＭ８、Ｍ９のドレイン−ソース間電流Ｉｉと当該ＭＯＳトランジスタＭ８、Ｍ９が存在する直流経路３０２に流れる電流Ｉ２の比（Ｉｉ／Ｉ２）がＫｉとなる。また、入力部３０４、３０５は対称な回路であるためＫｉ＝１／２となる。
ＭＯＳトランジスタＭｉのドレイン−ソース間電流をＩｉとすると、Ｉｉ＝Ｋｉ・Ｋｊ・Ｉbaseとして表される。
ここで、ＭＯＳトランジスタＭｉのチャネル長をＬiとし、ＭＯＳトランジスタＭｉの有効ゲート電圧をＶeffiとし、キャリアの移動度をμとし、式（１）においてＩd、Ｗ、Ｌを各々、Ｋｉ・Ｋｊ・Ｉbase、Ｗｉ、Ｌｉと置き換えて展開すると、次式（２）で表される回路定数算出式が得られる。但し、単純化のために、チャネル長変調効果を無視して係数λを０としている。
Ｗi＝（２・Ｋi・Ｋj・Ｉbase・Ｌi）／（μ・Ｃox・（Ｖeffi）２） ・・・（２）
式（２）において、基準電流Ｉbase、比Ｋｊ、チャネル長Ｌｉ、有効ゲート電圧Ｖeffiは変数とする。キャリアの移動度μ、ゲート酸化膜容量Ｃoxは定数であり、又、比Ｋｉは回路トポロジによって定まる定数である。
式（２）から明らかなように、ＭＯＳトランジスタＭｉに供給される電流及び電圧が決まれば、当該ＭＯＳトランジスタＭｉのチャネル長Ｌｉに対応するチャネル幅Ｗｉを算出することができる。
このようにして、チャネル長Ｌｉを含むチャネル幅Ｗｉ算出用パラメータ（基準電流Ｉbase、比Ｋｉ、比Ｋｊ、有効ゲート電圧Ｖeffi、キャリアの移動度μ、単位面積当たりのゲート酸化膜容量Ｃox、チャネル長Ｌｉ）を用いて、ＭＯＳトランジスタＭｉの回路定数として、チャネル長Ｌｉに対応するチャネル幅Ｗｉを算出することができる。
本発明の実施の形態は、係る知見に基づいて成されたものであり、キルヒホッフの法則を利用すると共に、回路設計者が一般的な回路設計作業と同様に、設計対象回路における電流及び電圧をパラメータとして設定することにより、ＭＯＳトランジスタＭｉのチャネル長Ｌｉ及びこれに対応するチャネル幅Ｗｉ、即ちＭＯＳトランジスタＭｉの特性を決定するように構成している。尚、パラメータとして設定する電流や電圧は変数であり、所定の変化範囲をもって設定する。
前記特許文献３記載の発明では前述した通り、キルヒホッフの法則を利用するものではあるが、ＭＯＳトランジスタのパラメータであるチャネル幅Ｗ／チャネル長Ｌを設定するようにしている。チャネル幅Ｗ／チャネル長Ｌの変化範囲の設定は回路設計者といえども困難であるため、真に必要な解が漏れないようにするために自ずとチャネル幅Ｗ／チャネル長Ｌの変化範囲を広く設定せざるをえない。したがって、回路シミュレーションを行うチャネル幅Ｗやチャネル長Ｌの数が増えてしまい、回路シミュレーションの回数を大幅に減らすことは困難である。
これに対して本発明の実施の形態では、前述した通り手作業による回路設計と同様に、設定するパラメータが回路における電流や電圧であるため、パラメータの変化範囲を回路設計の経験に基づいて設定でき、したがって、変化範囲を狭い範囲に容易に設定することが可能になる。よって、解空間が小さくなるため、回路シミュレーションの処理回数等を大幅に低減でき、設計処理全体に要する時間を短縮することが可能になる。
また、比Ｋｉを用いて直流経路に流れる電流がキルヒホッフの電流則を満たすように回路素子の回路定数を算出することにより、回路定数算出用のパラメータを少なくすることができるため、回路定数算出処理が簡単になり、回路定数決定処理に要する時間を短縮することができる。
また、基準電流Ｉbase、比Ｋｊ、有効ゲート電圧Ｖeffiは変数ではあるが、回路の仕様が決まれば、設計者であれば経験的にほぼ決定できる値であるため、これらの変数については変化範囲を狭く設定することができる。
したがって、チャネル長Ｌｉの数が多い場合でも、対応するチャネル幅Ｗｉを大幅に絞り込むことができるため、回路シミュレーションやその結果の判定を行う回数が大幅に低減される。
以下、図１〜図３を参照して、本発明の実施の形態の動作を説明する。
先ず、使用者は、入力部１０１により、設計対象の回路図１１０に含まれる回路素子（本実施の形態ではＭＯＳトランジスタ）への電流及び電圧に関するパラメータを設定する。即ち、入力部１０１から、複数のチャネル長Ｌｉデータ１１１、チャネル長Ｌｉ以外のパラメータ（基準電流Ｉbase、比Ｋｉ、比Ｋｊ、有効ゲート電圧Ｖeffi、キャリアの移動度μ、単位面積当たりのゲート酸化膜容量Ｃox）を入力する。即ち、入力部１０１により、前記回路素子に流れる電流及び前記回路素子に加わる電圧に関するパラメータを設定する。
基準電流Ｉbase、比Ｋｉ、比Ｋｊ、有効ゲート電圧Ｖeffiは変数であるため、変化範囲もあわせて入力する。入力部１０１から入力されたこれらのデータは、チャネル長データ１１１、パラメータデータ１１２として、保存処理部１０９によって記憶部１０４に記憶される。回路図データ１１０も前記同様に、入力部１０１から入力すると記憶部１０４に記憶される。
回路定数決定処理部１０２の回路定数算出部１０５は、記憶部１０４に記憶された回路図データ１１０、チャネル長データ１１１、パラメータデータ１１２を読み込み、回路定数算出式（２）を用いて、ＭＯＳトランジスタＭｉのチャネル長Ｌｉに対応するチャネル幅Ｗｉを算出する（ステップＳ２０１）。処理ステップＳ２０１では、チャネル長データ１１１として記憶されている全てのチャネル長Ｌｉに対応するチャネル幅Ｗｉが得られる。処理ステップＳ２０１は回路定数算出工程を構成している。
次に、回路シミュレーション部１０６は、得られたチャネル長Ｌｉと対応するチャネル幅Ｗｉの組によって定まる特性のＭＯＳトランジスタＭｉを回路図に反映させて回路シミュレーションを行う（ステップＳ２０２）。処理ステップＳ２０２は回路シミュレーション工程を構成している。
次に、判定部１０７は、回路シミュレーション部１０６が回路シミュレーションを行った結果得られる回路図の特性が、所定の基準を満たすか否かを判定する（ステップＳ２０３）。処理ステップＳ２０３は判定工程を構成している。
次に、回路定数決定部１０８は、処理ステップＳ２０１で得られた全ての回路定数（ここでは、チャネル幅Ｗｉ、チャネル長Ｌｉの組）についての判定処理が終了した場合には（ステップＳ２０４）、所定基準特性を満たす回路図が得られた回路定数のうち最適な特性が得られた回路定数のデータを単独であるいは回路図の特性とともに出力して処理を終了する（ステップＳ２０５）。処理ステップＳ２０５は回路定数決定工程を構成している。処理ステップＳ２０４において、回路定数決定部１０８は、処理ステップＳ２０１で得られた全ての回路定数についての判定処理が終了していないと判定した場合には処理ステップＳ２０２に戻る。
尚、処理ステップＳ２０５において、回路定数決定部１０８は、所定基準特性を満たす回路図が得られた全ての回路定数のデータを単独であるいは回路図の特性とともに出力して処理を終了するようにしてもよい。
回路定数決定部１０８から出力された回路定数のデータは表示部１０３によって表示され又、記憶部１０４に記憶される。
以上述べたように本発明の実施の形態に係る回路設計装置は、設計対象の回路図に含まれる回路素子への電流及び電圧に関するパラメータを設定するパラメータ設定手段と、前記回路図において電源供給端子から基準電位端子に至る直流経路を設定し、前記パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれる回路素子の回路定数を算出する回路定数算出手段と、前記回路定数算出手段が算出した回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う回路シミュレーション手段と、前記回路シミュレーション手段による回路シミュレーション結果を判定する判定手段と、前記判定手段による判定結果に基づいて前記回路素子の回路定数を決定する回路定数決定手段とを備えている。
ここで、前記パラメータは、前記回路図に用いるＭＯＳトランジスタの特性を決定する第１回路定数に対応する第２回路定数を算出するためのパラメータであり、前記回路定数算出手段は、前記回路図において電源供給端子から基準電位端子に至る直流経路を設定し、前記第１回路定数及び及び前記所定パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれるＭＯＳトランジスタの前記第１回路定数に対応する前記第２回路定数を算出する手段であり、前記回路シミュレーション手段は、前記第１回路定数及び前記第１回路定数に対応する前記第２回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う手段であるように構成することができる。
また、本発明の実施の形態に係る回路設計方法は、パラメータ設定手段が、設計対象の回路図に含まれる回路素子への電流及び電圧に関するパラメータを設定するパラメータ設定工程と、回路定数算出手段が、設計対象の回路図において電源供給端子から基準電位端子に至る直流経路を設定し、パラメータ設定手段が設定した前記パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれる回路素子の回路定数を算出する回路定数算出工程と、回路シミュレーション手段が、前記回路定数算出手段が算出した回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う回路シミュレーション工程と、判定手段が、前記回路シミュレーション手段による回路シミュレーション結果を判定する判定工程と、回路定数決定手段が、前記判定手段による判定結果に基づいて前記回路素子の回路定数を決定する回路定数決定工程とを備えている。
ここで、前記パラメータは、前記回路図に用いるＭＯＳトランジスタの特性を決定する第１回路定数に対応する第２回路定数を算出するためのパラメータであり、前記回路定数算出工程は、前記回路図において電源供給端子から基準電位端子に至る直流経路を設定し、前記第１回路定数及び及び前記所定パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれるＭＯＳトランジスタの前記第１回路定数に対応する前記第２回路定数を算出する工程であり、前記回路シミュレーション工程は、前記第１回路定数及び前記第１回路定数に対応する前記第２回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う工程であるように構成することができる。
したがって、回路シミュレーションに使用する回路定数を狭い範囲に絞り込むことにより、回路設計全体に要する時間を大幅に減少させることが可能になる。
また、回路定数算出式（２）において、回路仕様によって定まる電流値等に基づいて設計者が経験的に大凡の変化範囲のパラメータを設定できるため、回路定数の変化範囲を精度よく狭くすることが可能になる。
よって、回路シミュレーションにおける解空間が小さくなり、回路定数を最終決定するまでに要する時間を大幅に低減して短時間で行うことが可能になる。また、回路定数算出式（２）において比Ｋｉを用いてキルヒホッフの電流則を満たすように構成しているため、回路定数算出用のパラメータを少なくすることが可能になり又、変数が更に少なくなり、短時間で回路定数算出処理が可能になる。
また、コンピュータが本発明の実施の形態に係る回路設計用プログラムを実行することにより、回路シミュレーションに使用する回路定数の絞り込みを高速に行うことにより、回路設計全体に要する時間を大幅に減少させることが可能になる。
また、本発明の実施の形態に係る記録媒体に記録した回路設計用プログラムをコンピュータに実行させることにより、回路シミュレーションに使用する回路定数の絞り込みを高速に行うことにより、回路設計全体に要する時間を大幅に減少させることが可能になる。
尚、本実施の形態ではＭＯＳトランジスタの回路定数を決定する処理の例を説明したが、バイポーラトランジスタ等の他の回路素子の場合にも適用可能である。
また、回路定数としてチャネル長Ｌｉに対応するチャネル幅Ｗｉを算出するように構成したが、チャネル幅Ｗｉに対応するチャネル長Ｌｉを算出するように構成してもよい。
トランジスタを使用したアナログ回路やデジタル回路等の各種回路の設計処理に利用することが可能である。
１００・・・回路設計装置
１０１・・・入力部
１０２・・・回路定数決定処理部
１０３・・・表示部
１０４、４０１・・・記憶部
１０５・・・回路定数算出部
１０６・・・回路シミュレーション部
１０７・・・判定部
１０８・・・回路定数決定部
１０９・・・保存処理部
１１０・・・回路図データ
１１１・・・チャネル長データ
１１２・・・パラメータデータ
３０１・・・バイアス供給部
３０２・・・差動回路部
３０３・・・出力部
３０４、３０５・・・入力部
Ｍ１〜Ｍ１１・・・ＭＯＳトランジスタ

Claims (8)

  1. 設計対象の回路図に含まれる回路素子への電流及び電圧に関するパラメータを設定するパラメータ設定手段と、
    前記回路図において電源供給端子から基準電位端子に至る直流経路を設定し、前記パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれる回路素子の回路定数を算出する回路定数算出手段と、
    前記回路定数算出手段が算出した回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う回路シミュレーション手段と、
    前記回路シミュレーション手段による回路シミュレーション結果を判定する判定手段と、
    前記判定手段による判定結果に基づいて前記回路素子の回路定数を決定する回路定数決定手段とを備えて成ることを特徴とする回路設計装置。
  2. 前記パラメータは、前記回路図に用いるＭＯＳトランジスタの特性を決定する第１回路定数に対応する第２回路定数を算出するためのパラメータであり、
    前記回路定数算出手段は、前記回路図において電源供給端子から基準電位端子に至る直流経路を設定し、前記第１回路定数及び及び前記所定パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれるＭＯＳトランジスタの前記第１回路定数に対応する前記第２回路定数を算出する手段であり、
    前記回路シミュレーション手段は、前記第１回路定数及び前記第１回路定数に対応する前記第２回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う手段であることを特徴とする請求項１記載の回路設計装置。
  3. 前記第１回路定数はチャネル長、前記第２回路定数はチャネル幅であり、前記回路定数算出手段は下記式によってＭＯＳトランジスタのチャネル長Ｌｉに対応するチャネル幅Ｗｉを算出することを特徴とする請求項２記載の回路設計装置。
    Ｗｉ＝（２・Ｋｉ・Ｋｊ・Ｉｂａｓｅ・Ｌｉ）／（μ・Ｃｏｘ・（Ｖｅｆｆｉ）２）
    但し、
    Ｉｂａｓｅ：所定の１つの直流経路に流れる電流（基準電流）
    Ｋｊ：ＭＯＳトランジスタＭｉが存在する直流経路ｍに流れる電流Ｉｍと基準電流Ｉｂａｓｅの比（Ｋｊ＝Ｉｍ／Ｉｂａｓｅ）
    Ｋｉ：ＭＯＳトランジスタＭｉのドレイン−ソース間電流ＩｉとＭＯＳトランジスタＭｉが存在する直流経路ｍに流れる電流Ｉｍの比（Ｋｉ＝Ｉｉ／Ｉｍ）
    Ｉｉ：ＭＯＳトランジスタＭｉのドレイン−ソース間電流（Ｉｉ＝Ｋｉ・Ｋｊ・Ｉｂａｓｅ）
    Ｌi：ＭＯＳトランジスタＭｉのチャネル長
    Ｖｅｆｆｉ：ＭＯＳトランジスタＭｉの有効ゲート電圧
    μ：キャリアの移動度
    Ｃｏｘ：単位面積当たりのゲート酸化膜容量
    である。
  4. パラメータ設定手段が、設計対象の回路図に含まれる回路素子への電流及び電圧に関するパラメータを設定するパラメータ設定工程と、
    回路定数算出手段が、設計対象の回路図において電源供給端子から基準電位端子に至る直流経路を設定し、パラメータ設定手段が設定した前記パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれる回路素子の回路定数を算出する回路定数算出工程と、
    回路シミュレーション手段が、前記回路定数算出手段が算出した回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う回路シミュレーション工程と、
    判定手段が、前記回路シミュレーション手段による回路シミュレーション結果を判定する判定工程と、
    回路定数決定手段が、前記判定手段による判定結果に基づいて前記回路素子の回路定数を決定する回路定数決定工程とを備えて成ることを特徴とする回路設計方法。
  5. 前記パラメータは、前記回路図に用いるＭＯＳトランジスタの特性を決定する第１回路定数に対応する第２回路定数を算出するためのパラメータであり、
    前記回路定数算出工程は、前記回路図において電源供給端子から基準電位端子に至る直流経路を設定し、前記第１回路定数及び及び前記所定パラメータを用いて、前記直流経路に流れる電流がキルヒホッフの電流則を満たすように前記直流経路に含まれるＭＯＳトランジスタの前記第１回路定数に対応する前記第２回路定数を算出する工程であり、
    前記回路シミュレーション工程は、前記第１回路定数及び前記第１回路定数に対応する前記第２回路定数を前記回路図に反映させて前記回路図の回路シミュレーションを行う工程であることを特徴とする請求項４記載の回路設計方法。
  6. 前記第１回路定数はチャネル長、前記第２回路定数はチャネル幅であり、前記回路定数算出工程では下記式によってＭＯＳトランジスタのチャネル長Ｌｉに対応するチャネル幅Ｗｉを算出することを特徴とする請求項５記載の回路設計方法。
    Ｗｉ＝（２・Ｋｉ・Ｋｊ・Ｉｂａｓｅ・Ｌｉ）／（μ・Ｃｏｘ・（Ｖｅｆｆｉ）２）
    但し、
    Ｉｂａｓｅ：所定の１つの直流経路に流れる電流（基準電流）
    Ｋｊ：ＭＯＳトランジスタＭｉが存在する直流経路ｍに流れる電流Ｉｍと基準電流Ｉｂａｓｅの比（Ｋｊ＝Ｉｍ／Ｉｂａｓｅ）
    Ｋｉ：ＭＯＳトランジスタＭｉのドレイン−ソース間電流ＩｉとＭＯＳトランジスタＭｉが存在する直流経路ｍに流れる電流Ｉｍの比（Ｋｉ＝Ｉｉ／Ｉｍ）
    Ｉｉ：ＭＯＳトランジスタＭｉのドレイン−ソース間電流（Ｉｉ＝Ｋｉ・Ｋｊ・Ｉｂａｓｅ）
    Ｌi：ＭＯＳトランジスタＭｉのチャネル長
    Ｖｅｆｆｉ：ＭＯＳトランジスタＭｉの有効ゲート電圧
    μ：キャリアの移動度
    Ｃｏｘ：単位面積当たりのゲート酸化膜容量
    である。
  7. コンピュータに請求項４乃至６のいずれか一に記載の回路設計方法を実行させることを特徴とする回路設計用プログラム。
  8. 請求項７記載の回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体。
JP2014058410A 2014-03-20 2014-03-20 回路図設計装置、方法、プログラム及び記録媒体 Pending JP2015184759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014058410A JP2015184759A (ja) 2014-03-20 2014-03-20 回路図設計装置、方法、プログラム及び記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014058410A JP2015184759A (ja) 2014-03-20 2014-03-20 回路図設計装置、方法、プログラム及び記録媒体

Publications (1)

Publication Number Publication Date
JP2015184759A true JP2015184759A (ja) 2015-10-22

Family

ID=54351264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014058410A Pending JP2015184759A (ja) 2014-03-20 2014-03-20 回路図設計装置、方法、プログラム及び記録媒体

Country Status (1)

Country Link
JP (1) JP2015184759A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181377A (ja) * 2007-01-25 2008-08-07 Renesas Technology Corp 半導体装置の設計システムおよび設計方法
JP2011081552A (ja) * 2009-10-06 2011-04-21 Jedat Inc 半導体装置設計システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181377A (ja) * 2007-01-25 2008-08-07 Renesas Technology Corp 半導体装置の設計システムおよび設計方法
JP2011081552A (ja) * 2009-10-06 2011-04-21 Jedat Inc 半導体装置設計システム

Similar Documents

Publication Publication Date Title
TWI805794B (zh) 製造積體電路的方法以及用於設計積體電路的計算系統
CN114430803A (zh) 用于集成电路的管芯上热感测网络
US8516410B2 (en) Method of migrating electronic devices operating in current mode to a target technology
Tlelo-Cuautle et al. Optimising operational amplifiers by evolutionary algorithms and gm/Id method
US8606557B2 (en) Table lookup method for physics based models for SPICE-like simulators
Akturk et al. Compact modeling of 0.35 μm SOI CMOS technology node for 4 K DC operation using Verilog-A
US20200019673A1 (en) System and Method for Calculating Cell Edge Leakage
TW201738789A (zh) 電腦可讀存儲介質及積體電路的電壓降和電遷移的分析方法
Pollissard-Quatremère et al. A modified gm/ID design methodology for deeply scaled CMOS technologies
JP4966331B2 (ja) 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体
JP2010108360A (ja) シミュレーション方法、情報処理装置およびプログラム
JP2015184759A (ja) 回路図設計装置、方法、プログラム及び記録媒体
JP2010134775A (ja) 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置
JP6568980B2 (ja) 回路設計装置、回路設計方法及びプログラム
US20160267217A1 (en) Display apparatus and design method of semiconductor integrated circuit
JP2011134865A (ja) 設計支援装置、設計支援方法及び設計支援プログラム
JP2006202966A (ja) 半導体集積回路の回路シミュレーション方法及び装置
KR100567069B1 (ko) 반도체 장치의 설계 방법
JP2016095689A (ja) 回路シミュレーション方法、回路シミュレーション装置及び記憶媒体
US10444276B2 (en) Computing device executing program performing method of analyzing power noise in semiconductor device, semiconductor device design method, and program storage medium storing program
CN109657384B (zh) 一种tft模型参数的提取方法
JP2010287614A (ja) 半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置
JP2016224492A (ja) 回路設計装置、方法、プログラム及び記録媒体
JP2004319828A (ja) 回路シミュレーション方法および半導体集積回路装置
JP5171595B2 (ja) 回路入力及び回路状態評価方法並びに評価装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180709