JP2015176550A - Circuit diagram change device, method, program and recording medium - Google Patents

Circuit diagram change device, method, program and recording medium Download PDF

Info

Publication number
JP2015176550A
JP2015176550A JP2014054708A JP2014054708A JP2015176550A JP 2015176550 A JP2015176550 A JP 2015176550A JP 2014054708 A JP2014054708 A JP 2014054708A JP 2014054708 A JP2014054708 A JP 2014054708A JP 2015176550 A JP2015176550 A JP 2015176550A
Authority
JP
Japan
Prior art keywords
circuit diagram
new
symbol
wiring
old
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014054708A
Other languages
Japanese (ja)
Other versions
JP6324132B2 (en
Inventor
祐吉 轟
Yukichi Todoroki
祐吉 轟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jedat Inc
Original Assignee
Jedat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jedat Inc filed Critical Jedat Inc
Priority to JP2014054708A priority Critical patent/JP6324132B2/en
Publication of JP2015176550A publication Critical patent/JP2015176550A/en
Application granted granted Critical
Publication of JP6324132B2 publication Critical patent/JP6324132B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To automate wiring processing and to reduce changes to be applied to a former circuit diagram when generating a new circuit diagram by changing former symbols in the former circuit diagram into new symbols.SOLUTION: A circuit diagram change device 100 includes: a storage part 104 storing symbol correspondence information 113 making former symbols and new symbols correspondent; wiring restriction generation means for generating restriction information relating to a wiring length from the former circuit diagram; wiring restriction change means for generating restriction information relating to a new wiring length in the case where the former symbols are changed into the correspondent new symbols in the restriction information relating to the wiring length of the former circuit diagram, on the basis of the symbol correspondence information 113; and wiring processing means for generating the new circuit diagram by replacing the former symbols with the new symbols in the former circuit diagram and adjusting the wiring length in such a manner that the wiring length becomes neither too long not too short, on the basis of the restriction information relating to the new wiring length.

Description

本発明は、既存の回路図中の回路素子(例えばMOSトランジスタ(電界効果型トランジスタ)、抵抗、キャパシタ)のシンボルを新たな回路素子のシンボルに変更して新たな回路図を生成する回路図変更装置、回路図変更方法、回路図変更用プログラムおよび回路図変更用プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。   The present invention changes a circuit diagram in which a symbol of a circuit element (for example, a MOS transistor (field effect transistor), a resistor, a capacitor) in an existing circuit diagram is changed to a symbol of a new circuit element to generate a new circuit diagram. The present invention relates to an apparatus, a circuit diagram changing method, a circuit diagram changing program, and a computer readable recording medium recording the circuit diagram changing program.

従来から、半導体集積回路等の電子回路において、既存の回路図(ネットリスト(回路素子の論理的接続関係を表す情報)、回路素子の形態(形状や端子位置)および配線長を含む情報)中の回路素子(旧回路素子)を新しい回路素子(新回路素子)に変更し、新しい回路図(新回路図)を生成する場合、前記既存の回路図(旧回路図)中の旧回路素子のシンボル(旧シンボル)を新回路素子のシンボル(新シンボル)に変更することが行われている。   Conventionally, in an electronic circuit such as a semiconductor integrated circuit, in an existing circuit diagram (information including a netlist (information indicating a logical connection relationship of circuit elements), a circuit element form (shape and terminal position), and wiring length). When the circuit element (old circuit element) is changed to a new circuit element (new circuit element) and a new circuit diagram (new circuit diagram) is generated, the old circuit element in the existing circuit diagram (old circuit diagram) A symbol (old symbol) is changed to a new circuit element symbol (new symbol).

旧シンボルを新シンボルに置き換えたとき、新回路素子の端子位置が旧回路素子の端子位置とは異なる場合、新回路素子と回路図中の他の回路素子との間が適正に接続されなくなる(例えば、配線が切断されたり冗長になる。)ため、回路素子同士が適正に接続されるように配線をやり直す必要が生じる。   When the old symbol is replaced with the new symbol and the terminal position of the new circuit element is different from the terminal position of the old circuit element, the new circuit element and other circuit elements in the circuit diagram are not properly connected ( For example, the wiring is cut or becomes redundant. Therefore, it is necessary to redo the wiring so that the circuit elements are properly connected.

従来、回路図中の旧シンボルを新シンボルに変更する場合、第1の方法として、旧回路図中の旧シンボルを新シンボルに手作業で入れ替えることによって新回路図を得る方法がある。この方法では、シンボルが表す端子位置が変わった場合、手作業で配線を手直しする必要があるため、回路図の変更作業が極めて煩雑になるという問題がある。   Conventionally, when an old symbol in a circuit diagram is changed to a new symbol, a first method is to obtain a new circuit diagram by manually replacing the old symbol in the old circuit diagram with a new symbol. In this method, when the terminal position represented by the symbol is changed, it is necessary to rework the wiring by hand, so that there is a problem that the work of changing the circuit diagram becomes extremely complicated.

また、第2の方法として、旧回路図からネットリスト(旧ネットリスト)を生成し、旧ネットリスト中の旧回路素子を新回路素子に入れ替えることによって新しいネットリスト(新ネットリスト)を生成し、この新ネットリストから新回路図を生成する方法がある。この方法では、論理的な回路構成としては適正な新しい回路が得られるが、旧回路図の回路素子の配置が新回路図には全く反映されないため、新回路図における回路素子の配置が旧回路図における回路素子の配置と大幅に変わってしまい、新回路図が使い難いという問題がある。   As a second method, a netlist (old netlist) is generated from the old circuit diagram, and a new netlist (new netlist) is generated by replacing the old circuit elements in the old netlist with new circuit elements. There is a method for generating a new circuit diagram from this new netlist. In this method, a new circuit that is appropriate as a logical circuit configuration can be obtained, but the layout of circuit elements in the old circuit diagram is not reflected in the new circuit diagram at all. There is a problem that the arrangement of the circuit elements in the figure is greatly changed and the new circuit diagram is difficult to use.

尚、特許文献1に記載された発明は、半導体集積回路のレイアウト変更に関する発明であり、回路図における回路素子を変更する発明ではない。   The invention described in Patent Document 1 is an invention related to a layout change of a semiconductor integrated circuit, and is not an invention of changing a circuit element in a circuit diagram.

特開2005−129869号公報JP 2005-129869 A

本発明は、前記問題点に鑑み成されたもので、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するとき、配線処理を自動化すると共に旧回路図に加える変更を少なくすることを課題としている。   The present invention has been made in view of the above problems. When a new circuit diagram is generated by changing an old symbol in an old circuit diagram to a new symbol, the wiring process is automated and a change to be added to the old circuit diagram is made. The challenge is to reduce it.

本発明の第1の視点によれば、旧回路図中の旧回路素子の旧シンボルを新回路素子の新シンボルに変更して新回路図を生成する回路図変更装置において、前記旧シンボルと前記新シンボルとを対応付けたシンボル対応付け情報を記憶する記憶手段と、前記旧回路図から配線長に関する制約情報を生成する配線制約生成手段と、前記シンボル対応付け情報に基づいて、前記旧回路図の配線長に関する制約情報において前記旧シンボルを対応する前記新シンボルに変更した場合の新たな配線長に関する制約情報を生成する配線制約変更手段と、前記旧回路図において前記旧シンボルを前記新シンボルに置き換えると共に、前記新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって前記新回路図を生成する配線処理手段とを備えて成ることを特徴とする回路図変更装置が提供される。   According to a first aspect of the present invention, there is provided a circuit diagram changing apparatus for generating a new circuit diagram by changing an old symbol of an old circuit element in an old circuit diagram to a new symbol of a new circuit element. Based on the symbol association information, storage means for storing symbol association information associated with a new symbol, wiring constraint generation means for generating constraint information regarding the wiring length from the old circuit diagram, and the old circuit diagram Wiring constraint changing means for generating constraint information relating to a new wiring length when the old symbol is changed to the corresponding new symbol in the constraint information relating to the wiring length, and the old symbol in the old circuit diagram as the new symbol The new circuit diagram is replaced by adjusting the wiring length so that the wiring length is not excessive or insufficient based on the constraint information on the new wiring length. Schematic changes and wherein there is provided by comprising a routing processing means to generate.

また、本発明の第2の視点によれば、旧回路図中の旧回路素子の旧シンボルを新回路素子の新シンボルに変更して新回路図を生成する回路図変更方法において、前記旧回路図から配線長に関する制約情報を生成する配線制約生成工程と、前記旧シンボルと前記新シンボルとを対応付けたシンボル対応付け情報に基づいて、前記旧回路図の配線長に関する制約情報において前記旧シンボルを対応する前記新シンボルに変更した場合の新たな配線長に関する制約情報を生成する配線制約変更工程と、前記旧回路図において前記旧シンボルを前記新シンボルに置き換えると共に、前記新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって前記新回路図を生成する配線処理工程とを備えて成ることを特徴とする回路図変更方法が提供される。   According to a second aspect of the present invention, there is provided a circuit diagram changing method for generating a new circuit diagram by changing an old symbol of an old circuit element in an old circuit diagram to a new symbol of a new circuit element. The old symbol in the constraint information regarding the wiring length of the old circuit diagram based on the wiring constraint generation step for generating the constraint information regarding the wiring length from the diagram and the symbol association information in which the old symbol and the new symbol are associated with each other A wiring constraint changing step for generating constraint information relating to a new wiring length when the symbol is changed to the corresponding new symbol, replacing the old symbol with the new symbol in the old circuit diagram, and the constraint relating to the new wiring length And a wiring processing step for generating the new circuit diagram by adjusting the wiring length so that the wiring length does not become excessive or insufficient based on the information. Schematic changes and wherein there is provided.

また、本発明の第3の視点によれば、コンピュータに前記回路図変更方法を実行させることを特徴とする回路図変更用プログラムが提供される。
また、本発明の第4の視点によれば、前記回路図変更用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体が提供される。
According to a third aspect of the present invention, there is provided a circuit diagram changing program that causes a computer to execute the circuit diagram changing method.
According to a fourth aspect of the present invention, there is provided a computer-readable recording medium characterized by recording the circuit diagram changing program.

本発明の回路図変更装置によれば、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するとき、配線処理を自動化すると共に、旧回路図に加える変更を少なくすることが可能になる。
また、本発明の回路図変更方法によれば、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するとき、配線処理を自動化すると共に、旧回路図に加える変更を少なくすることが可能になる。
According to the circuit diagram changing device of the present invention, when a new circuit diagram is generated by changing an old symbol in an old circuit diagram to a new symbol, wiring processing is automated and changes to be made to the old circuit diagram are reduced. Is possible.
Further, according to the circuit diagram changing method of the present invention, when the old symbol in the old circuit diagram is changed to the new symbol and the new circuit diagram is generated, the wiring process is automated and the change to the old circuit diagram is reduced. It becomes possible to do.

また、コンピュータが本発明の回路図変更用プログラムを実行することにより、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するとき、配線処理を自動化すると共に、旧回路図に加える変更を少なくすることが可能になる。
また、本発明の記録媒体に記録した回路図変更用プログラムをコンピュータに実行させることにより、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するとき、配線処理を自動化すると共に、旧回路図に加える変更を少なくすることが可能になる。
In addition, when the computer executes the circuit diagram changing program of the present invention to change the old symbol in the old circuit diagram to a new symbol and generate a new circuit diagram, the wiring process is automated and the old circuit diagram It is possible to reduce the number of changes to be made.
Also, by causing the computer to execute the circuit diagram changing program recorded on the recording medium of the present invention, the wiring process is automated when the old symbol in the old circuit diagram is changed to the new symbol and a new circuit diagram is generated. At the same time, it is possible to reduce changes to the old circuit diagram.

本発明の実施の形態に係る回路図変更装置のブロック図である。It is a block diagram of the circuit diagram change device concerning an embodiment of the invention. 本発明の実施の形態に係る回路図変更装置のフローチャートである。It is a flowchart of the circuit diagram change apparatus which concerns on embodiment of this invention. 本発明の実施の形態の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of embodiment of this invention. 本発明の実施の形態の動作を説明するためのグラフ構成図である。It is a graph block diagram for demonstrating operation | movement of embodiment of this invention. 本発明の実施の形態の動作を説明するためのグラフ構成図である。It is a graph block diagram for demonstrating operation | movement of embodiment of this invention. 本発明の実施の形態の動作を説明するための回路図である。It is a circuit diagram for demonstrating operation | movement of embodiment of this invention.

以下、本発明の実施の形態に係る回路図変更装置、回路図変更方法、回路図変更方法をコンピュータに実行させるための回路図変更用プログラム及び回路図変更用プログラムを記録したコンピュータ読み取り可能な記録媒体について、図面を用いて説明する。尚、各図において同一部分には同一符号を付している。   Hereinafter, a circuit diagram changing apparatus, a circuit diagram changing method, a circuit diagram changing program for causing a computer to execute the circuit diagram changing method, and a computer readable record in which the circuit diagram changing program is recorded The medium will be described with reference to the drawings. In the drawings, the same parts are denoted by the same reference numerals.

図1は、本発明の実施の形態に係る回路図変更装置のブロック図である。
図1において、本発明の実施の形態に係る回路図変更装置100は、既存の回路図(旧回路図)中の回路素子(旧回路素子)のシンボル(旧シンボル)を新しい回路素子(新回路素子)のシンボル(新シンボル)に変更して新しい回路図(新回路図)を生成するものである。
FIG. 1 is a block diagram of a circuit diagram changing device according to an embodiment of the present invention.
In FIG. 1, a circuit diagram changing apparatus 100 according to an embodiment of the present invention converts a symbol (old symbol) of a circuit element (old circuit element) in an existing circuit diagram (old circuit diagram) into a new circuit element (new circuit). A new circuit diagram (new circuit diagram) is generated by changing to the symbol (new symbol) of the element.

回路図変更装置100は、入力部101、回路図変更処理部102、表示部103、記憶部104を備えている。回路図変更装置100は、キーボードやマウスなどの入力部、表示部、中央処理装置(CPU)及び記憶部を備えたコンピュータによって構成することができる。前記コンピュータに、コンピュータ読み取り可能な記録媒体(例えば、記憶部104、あるいは図示しない半導体メモリやCD−ROM等)に記録された回路図変更用プログラムをインストールして実行させることにより、回路図変更装置100として機能させることができる。   The circuit diagram change device 100 includes an input unit 101, a circuit diagram change processing unit 102, a display unit 103, and a storage unit 104. The circuit diagram changing device 100 can be configured by a computer including an input unit such as a keyboard and a mouse, a display unit, a central processing unit (CPU), and a storage unit. A circuit diagram changing device by causing the computer to install and execute a circuit diagram changing program recorded in a computer-readable recording medium (for example, the storage unit 104 or a semiconductor memory (not shown) or a CD-ROM). 100 can function.

入力部101は、データや命令を入力するためのもので、マウス、キーボードあるいは、USB(Universal Serial Bus)端子等の入力インタフェースによって構成される。
回路図変更処理部102は、旧回路図中の旧回路素子を新回路素子に変更した場合、旧回路素子の旧シンボルを新回路素子の新シンボルに変更して新回路図を生成する機能を有している。
The input unit 101 is for inputting data and commands, and is configured by an input interface such as a mouse, a keyboard, or a USB (Universal Serial Bus) terminal.
When the old circuit element in the old circuit diagram is changed to the new circuit element, the circuit diagram change processing unit 102 changes the old symbol of the old circuit element to the new symbol of the new circuit element and generates a new circuit diagram. Have.

回路図は、回路要素の論理的な接続関係を表す情報(ネットリスト)及び回路要素の相対的位置関係を表す情報を含む情報である。回路要素としては、MOSトランジスタ、抵抗、キャパシタ等の回路素子や配線がある。回路要素の相対的な位置関係としては、MOSトランジスタ等の回路素子の端子(端点とも称す。)や配線の交点あるいは配線の端点の間の距離等の位置関係がある。   The circuit diagram is information including information (net list) representing the logical connection relationship of the circuit elements and information representing the relative positional relationship of the circuit elements. Circuit elements include circuit elements such as MOS transistors, resistors, capacitors, and wiring. The relative positional relationship between the circuit elements includes a positional relationship such as a distance between a terminal (also referred to as an end point) of a circuit element such as a MOS transistor, a wiring intersection, or a wiring end point.

記憶部104は、旧回路図と新回路図を含む回路図情報112と、旧シンボルと当該旧シンボルを置き換える新シンボルとを対応付けた情報であるシンボル対応付け情報113を記憶する。回路素子のシンボルは、回路素子の形状や端子位置を図形で表す情報であり、回路素子の形状や端子位置の情報を含んでいる。   The storage unit 104 stores circuit diagram information 112 including an old circuit diagram and a new circuit diagram, and symbol association information 113 which is information in which an old symbol is associated with a new symbol that replaces the old symbol. The symbol of the circuit element is information representing the shape of the circuit element and the terminal position in a graphic form, and includes information on the shape of the circuit element and the terminal position.

シンボル対応付け情報113は新旧回路素子の名称を対応付けることによって、図形として表される回路素子の形状や端子位置の情報も含めて、新旧シンボルを対応付けた情報である。使用者が旧回路素子名とこれを置き換える新回路素子名とを対応付けたデータを入力部101から入力することにより、保存処理部111が前記新旧回路素子の新旧シンボルを対応付けたシンボル対応付け情報113として記憶部104に記憶する。   The symbol association information 113 is information in which old and new symbols are associated with each other, including information on the shape and terminal position of the circuit element represented as a graphic, by associating the names of the old and new circuit elements. When the user inputs data in which the old circuit element name is associated with the new circuit element name that replaces the old circuit element name from the input unit 101, the save processing unit 111 associates the old and new symbols of the old and new circuit elements with each other. The information 113 is stored in the storage unit 104.

回路図情報112に含まれるデータとして、変更対象の旧回路図データが予め記憶される。入力部101から旧回路図データを入力すると、保存処理部111が前記旧回路図データを回路図情報112の一部として記憶する。
記憶部104には、回路図変更処理に必要なその他のデータやプログラムも記憶される。
表示部103は、回路図変更処理部102の回路図変更処理途中で得られる情報や回路図変更処理の結果を表示する。
As data included in the circuit diagram information 112, old circuit diagram data to be changed is stored in advance. When the old circuit diagram data is input from the input unit 101, the storage processing unit 111 stores the old circuit diagram data as a part of the circuit diagram information 112.
The storage unit 104 also stores other data and programs necessary for circuit diagram change processing.
The display unit 103 displays information obtained during the circuit diagram change process of the circuit diagram change processing unit 102 and the result of the circuit diagram change process.

回路図変更処理部102は、回路図から配線長に関する制約情報を生成する横方向配線制約生成部105及び縦方向配線制約生成部108を備えている。また、回路図変更処理部102は、シンボル対応付け情報113に基づいて、旧回路図の配線長に関する制約情報において旧シンボルを対応する新シンボルに変更した場合の新たな配線長に関する制約情報を生成する横方向配線制約変更部106及び縦方向配線制約変更部109を備えている。   The circuit diagram change processing unit 102 includes a horizontal wiring constraint generation unit 105 and a vertical wiring constraint generation unit 108 that generate constraint information related to the wiring length from the circuit diagram. Further, the circuit diagram change processing unit 102 generates, based on the symbol association information 113, constraint information related to the new wiring length when the old symbol is changed to the corresponding new symbol in the constraint information related to the wiring length of the old circuit diagram. A horizontal wiring constraint changing unit 106 and a vertical wiring constraint changing unit 109 are provided.

また、回路図変更処理部102は、旧回路図において旧シンボルを新シンボルに置き換えると共に、新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって、即ち、新たな配線長に関する制約情報に基づいて断線や冗長な配線が生じないように配線長を調整することによって新回路図を生成する配線処理手段(横方向配線処理部107及び縦方向配線処理部110)を備えている。   Further, the circuit diagram change processing unit 102 replaces the old symbol with the new symbol in the old circuit diagram, and adjusts the wiring length so that the wiring length does not become excessive or insufficient based on the constraint information regarding the new wiring length. That is, the wiring processing means (the horizontal wiring processing unit 107 and the vertical wiring) generates a new circuit diagram by adjusting the wiring length so as not to cause disconnection or redundant wiring based on the constraint information on the new wiring length. A processing unit 110).

ここで、横方向配線制約生成部105は旧回路図から、第1方向(本実施の形態では横方向)についての配線長に関する第1制約情報を生成するように構成し、縦方向配線制約生成部108は旧回路図から、第1方向と直行する第2方向(本実施の形態では縦方向)についての配線長に関する第2制約情報を生成するように構成することができる。縦方向を第1方向、横方向を第2方向としてもよい。   Here, the horizontal wiring constraint generation unit 105 is configured to generate first constraint information related to the wiring length in the first direction (the horizontal direction in the present embodiment) from the old circuit diagram, thereby generating the vertical wiring constraint generation. The unit 108 can be configured to generate second constraint information related to the wiring length in the second direction (vertical direction in the present embodiment) orthogonal to the first direction from the old circuit diagram. The vertical direction may be the first direction and the horizontal direction may be the second direction.

また、横方向配線制約変更部106は、シンボル対応付け情報113に基づいて、第1制約情報に関して、第1方向について旧シンボルを対応する新シンボルに変更した場合の新たな配線長に関する制約情報を生成するように構成することができる。また、縦方向配線制約変更部109は、シンボル対応付け情報に基づいて、第2制約情報に関して、第2方向について旧シンボルを対応する新シンボルに変更した場合の新たな配線長に関する制約情報を生成するように構成することができる。   In addition, the lateral wiring constraint changing unit 106, based on the symbol association information 113, provides the constraint information regarding the new wiring length when the old symbol is changed to the corresponding new symbol in the first direction with respect to the first constraint information. Can be configured to generate. Further, the vertical wiring constraint changing unit 109 generates constraint information related to the new wiring length when the old symbol is changed to the corresponding new symbol in the second direction with respect to the second constraint information based on the symbol association information. Can be configured to.

また、横方向配線制約変更部106は、シンボル対応付け情報に基づいて、第1方向について新シンボルに変更した部分に関してのみ第1制約情報を変更することによって新たな配線長に関する制約情報を生成するように構成することができる。また、縦方向配線制約変更部109は、シンボル対応付け情報に基づいて、第2方向について新シンボルに変更した部分に関してのみ第2制約情報を変更することによって新たな配線長に関する制約情報を生成するように構成することができる。   Further, the horizontal wiring constraint changing unit 106 generates constraint information related to a new wiring length by changing the first constraint information only for the portion changed to the new symbol in the first direction based on the symbol association information. It can be constituted as follows. Further, the vertical wiring constraint changing unit 109 generates constraint information related to a new wiring length by changing the second constraint information only for the portion changed to the new symbol in the second direction based on the symbol association information. It can be constituted as follows.

また、配線処理手段は、旧回路図において旧シンボルを新シンボルに置き換えると共に、第1方向及び第2方向についての新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって新回路図を生成するように構成することができる。   In addition, the wiring processing means replaces the old symbol with the new symbol in the old circuit diagram and performs wiring so that the wiring length does not become excessive or insufficient based on the constraint information on the new wiring length in the first direction and the second direction. A new circuit diagram can be generated by adjusting the length.

尚、入力部101は入力手段を構成し、回路図変更処理部102は回路図変更手段を構成し、表示部103は表示手段を構成し、記憶部104は記憶手段を構成している。また、横方向配線制約生成部105及び縦方向配線制約生成部108は配線制約生成手段を構成している。また、横方向配線制約変更部106及び縦方向配線制約変更部109は配線制約変更手段を構成している。横方向配線処理部107及び縦方向配線処理部110は配線処理手段を構成している。   The input unit 101 constitutes an input unit, the circuit diagram change processing unit 102 constitutes a circuit diagram change unit, the display unit 103 constitutes a display unit, and the storage unit 104 constitutes a storage unit. Further, the horizontal wiring constraint generation unit 105 and the vertical wiring constraint generation unit 108 constitute a wiring constraint generation unit. Further, the horizontal wiring constraint changing unit 106 and the vertical wiring constraint changing unit 109 constitute wiring constraint changing means. The horizontal wiring processing unit 107 and the vertical wiring processing unit 110 constitute a wiring processing unit.

図2は、本発明の実施の形態に係る回路図変更装置100のフローチャートであり、回路図変更処理部102が行う処理を示している。
図3は、本発明の実施の形態の動作を説明するための回路図であり、変更前の回路図(旧回路図)の一例を示している。図3において、301は入力端子、304は出力端子、302、303はMOSトランジスタである。また、P1、P5〜P9、P11〜P14は端点、P2〜P4、P10は交点である。
FIG. 2 is a flowchart of the circuit diagram change device 100 according to the embodiment of the present invention, and shows processing performed by the circuit diagram change processing unit 102.
FIG. 3 is a circuit diagram for explaining the operation of the embodiment of the present invention, and shows an example of a circuit diagram (old circuit diagram) before the change. In FIG. 3, 301 is an input terminal, 304 is an output terminal, and 302 and 303 are MOS transistors. P1, P5 to P9, and P11 to P14 are end points, and P2 to P4 and P10 are intersections.

端点や交点の記号Pn(番号nは正の整数)は、所定方向に行くに従って番号nが大きくなるように設定されており、本実施の形態では、右方向(X座標が大きくなる方向)にいくに従って大きくなると共に下方向(Y座標が大きくなる方向)にいくに従って大きくなるように設定されている。尚、記号Pの番号が大きくなる方向は便宜的に設定できるものであるため、番号が大きくなる方として、X座標とY座標の少なくとも一方が前記とは逆になるように設定してもよい。   The end point or intersection point symbol Pn (number n is a positive integer) is set so that the number n increases in the predetermined direction. In the present embodiment, the symbol n in the right direction (the direction in which the X coordinate increases) is set. It is set to increase as it goes and to increase as it goes downward (the direction in which the Y coordinate increases). Since the direction in which the number of the symbol P increases can be set for convenience, the direction in which the number increases may be set so that at least one of the X coordinate and the Y coordinate is opposite to the above. .

図4は、本発明の実施の形態の動作を説明するためのグラフ構成図であり、図3の回路図に対応する配線制約のグラフ構成を示す図である。
図4において、グラフ構造はノード(端点や交点)とエッジ(制約)によって構成されている。制約は配線長を規定しており、図4において数値は、所定長を「1」とした場合の配線長を表している。
FIG. 4 is a graph configuration diagram for explaining the operation of the embodiment of the present invention, and is a diagram showing a graph configuration of wiring constraints corresponding to the circuit diagram of FIG.
In FIG. 4, the graph structure includes nodes (end points and intersections) and edges (constraints). The restriction defines the wiring length, and the numerical value in FIG. 4 represents the wiring length when the predetermined length is “1”.

横方向(図3のX方向)の位置(X座標)が同じで互に直結されているノードは一つの島(電位島;図4の丸角四角形)を形成するように定義している。
例えば、交点P2、P3、P4は一つの島を形成し、端点P7、P8は一つの島を形成している。端点P9、P11、交点P10は一つの島を形成している。端点P12、P13は一つの島を形成している。端点P1、P14は各々、単独で一つの島を形成している。
Nodes having the same position (X coordinate) in the horizontal direction (X direction in FIG. 3) and directly connected to each other are defined to form one island (potential island; rounded square in FIG. 4).
For example, the intersection points P2, P3, and P4 form one island, and the end points P7 and P8 form one island. The end points P9 and P11 and the intersection point P10 form one island. The end points P12 and P13 form one island. Each of the end points P1 and P14 independently forms one island.

また、図4において、所定長を「1」として、端子P1と交点P3間の横方向の配線長は「5」である。交点P2、P4と端子P5、P6間の横方向の配線長は各々「5」である。MOSトランジスタ302において、端子P5と端子P8、P9間の横方向の配線長は各々「7」である。MOSトランジスタ303において、端子P6と端子P11、P12間の横方向の配線長は各々「7」である。また、交点P10と端子P14間の横方向の配線長は「5」である。   In FIG. 4, the predetermined length is “1”, and the horizontal wiring length between the terminal P1 and the intersection P3 is “5”. The horizontal wiring length between the intersections P2, P4 and the terminals P5, P6 is “5”, respectively. In the MOS transistor 302, the horizontal wiring length between the terminal P5 and the terminals P8 and P9 is “7”. In the MOS transistor 303, the horizontal wiring length between the terminal P6 and the terminals P11 and P12 is “7”. The horizontal wiring length between the intersection P10 and the terminal P14 is “5”.

図5は、本発明の実施の形態の動作を説明するためのグラフ構成図であり、図4のグラフ構成図において旧回路素子を新回路素子に変更した場合のグラフ構成図である。本実施の形態では、MOSトランジスタ303を、形状や端子位置が異なるMOSトランジスタ601に変更する例を示している。MOSトランジスタ303の端子P6と端子P11、P12との間の横方向の配線長は「7」であるが、MOSトランジスタ601のそれは「8」になっている。   FIG. 5 is a graph configuration diagram for explaining the operation of the embodiment of the present invention, and is a graph configuration diagram when the old circuit element is changed to the new circuit element in the graph configuration diagram of FIG. 4. In the present embodiment, an example is shown in which the MOS transistor 303 is changed to a MOS transistor 601 having a different shape and terminal position. The horizontal wiring length between the terminal P6 of the MOS transistor 303 and the terminals P11 and P12 is “7”, but that of the MOS transistor 601 is “8”.

横方向配線制約変更部106は、シンボル対応付け情報113に基づいて、横方向について新シンボルに変更した部分に関してのみ旧回路図における制約情報(図4参照)を変更することによって、新たな配線長に関する制約情報を生成する。また、縦方向配線制約変更部109は、シンボル対応付け情報113に基づいて、縦方向について新シンボルに変更した部分に関してのみ旧回路図における制約情報を変更することによって、新たな配線長に関する制約情報を生成する。このように、変更した部分についてのみ制約情報を変更することにより、シンボルを変更した箇所以外の部分では、当該変更した箇所以外の部分に含まれる回路要素間の相対的な位置関係は変化しないため、外観上の変更内容を少なくすることができ、新回路図が見やすくなる。   Based on the symbol association information 113, the horizontal wiring constraint changing unit 106 changes the constraint information (see FIG. 4) in the old circuit diagram only for the portion that has been changed to the new symbol in the horizontal direction, so that a new wiring length is obtained. Generate constraint information about. Further, the vertical wiring constraint changing unit 109 changes the constraint information in the old circuit diagram only for the portion changed to the new symbol in the vertical direction based on the symbol association information 113, thereby limiting the constraint information regarding the new wiring length. Is generated. In this way, by changing the constraint information only for the changed part, the relative positional relationship between circuit elements included in the part other than the changed part does not change in the part other than the part where the symbol is changed. Therefore, it is possible to reduce changes in appearance and make it easier to see the new circuit diagram.

図6は、本発明の実施の形態の動作を説明するための回路図であり、図3の旧回路図におけるMOSトランジスタ303(旧回路素子)を、MOSトランジスタ601(新回路素子)に置き換えると共に、断線や冗長な配線が生じないように配線長を調整した、即ち、配線長に過不足が生じないように配線長を調整した新回路図を示している。   FIG. 6 is a circuit diagram for explaining the operation of the embodiment of the present invention. The MOS transistor 303 (old circuit element) in the old circuit diagram of FIG. 3 is replaced with a MOS transistor 601 (new circuit element). FIG. 6 shows a new circuit diagram in which the wiring length is adjusted so as not to cause disconnection or redundant wiring, that is, the wiring length is adjusted so that the wiring length is not excessive or insufficient.

以下、図1〜図6を用いて、図3に示す旧回路図中のMOSトランジスタ303をMOSトランジスタ601に変更する場合の動作を説明する。
横方向配線配線制約生成部105は、記憶部104の回路図情報112に含まれる図3の回路図を読み出して、図4に示すような横方向の配線長に関する制約を表す配線制約グラフ構造を生成する(図2の処理ステップS201)。
The operation when the MOS transistor 303 in the old circuit diagram shown in FIG. 3 is changed to the MOS transistor 601 will be described below with reference to FIGS.
The horizontal wiring / wiring constraint generation unit 105 reads the circuit diagram of FIG. 3 included in the circuit diagram information 112 of the storage unit 104, and generates a wiring constraint graph structure representing constraints on the horizontal wiring length as shown in FIG. Generate (processing step S201 in FIG. 2).

次に、横方向配線制約変更部106は、シンボル対応付け情報113を参照して、MOSトランジスタ303の端子P6、P11、P12とMOSトランジスタ601の端子P6、P11、P12の横方向位置の相違点を識別する。本例では、MOSトランジスタ303において端子P6とP11、P12間の横方向の長さが各々「7」であるのに対して、MOSトランジスタ601においては端子P6とP11、P12間の横方向の長さが各々「8」と長くなっている。   Next, the horizontal wiring constraint changing unit 106 refers to the symbol association information 113 and differs in the horizontal position of the terminals P6, P11, P12 of the MOS transistor 303 and the terminals P6, P11, P12 of the MOS transistor 601. Identify In this example, the horizontal length between the terminals P6 and P11, P12 in the MOS transistor 303 is “7”, whereas in the MOS transistor 601, the horizontal length between the terminals P6, P11, and P12. Each length is as long as “8”.

横方向配線制約変更部106は、図4の配線制約グラフ構造において、端子P6と端子P11、P12間の横方向長さ「7」を、MOSトランジスタ601における端子P6と端子P11、P12間の横方向長さ「8」に変更して、図5の配線制約グラフ構造に変更する(ステップS202)。   In the wiring constraint graph structure of FIG. 4, the horizontal wiring constraint changing unit 106 sets the horizontal length “7” between the terminal P6 and the terminals P11 and P12 to the horizontal length between the terminal P6 and the terminals P11 and P12 in the MOS transistor 601. The direction length is changed to “8” to change to the wiring constraint graph structure of FIG. 5 (step S202).

これは、回路図において、端子P11、P12が図3の場合よりも右方向(X座標が増加する方向)に「1」だけ移動することを意味する。本実施の形態では、島の横方向座標は、より大きな横方向座標(即ち、より大きな横方向の番号Pn)を採用するという制約を守るように設定されている。前記島内では端子P11が最も大きいため、端子P11が右方向に「1」移動するにともなって、端子11を含む島も右方向に「1」移動する。そのため、当該島を形成する端子P9、P10のみならず端子P9、端子10、端子P11を接続する配線も、当該島とともに右方向に「1」移動することになる。   This means that in the circuit diagram, the terminals P11 and P12 move by “1” in the right direction (the direction in which the X coordinate increases) as compared with the case of FIG. In the present embodiment, the horizontal coordinate of the island is set so as to comply with the restriction that a larger horizontal coordinate (that is, a larger horizontal number Pn) is adopted. Since the terminal P11 is the largest in the island, as the terminal P11 moves “1” in the right direction, the island including the terminal 11 also moves “1” in the right direction. Therefore, not only the terminals P9 and P10 that form the island but also the wiring that connects the terminals P9, 10 and P11 moves “1” in the right direction together with the island.

横方向配線制約変更部106は、シンボル対応付け情報113に基づいて、横方向について新シンボルに変更した部分に関してのみ旧回路図における制約情報を変更するため、MOSトランジスタ601よりも右側(移動する側)に複数の回路要素が繋がっている場合、前記複数の回路要素はひとまとまりとなって移動することになるが、前記複数の回路要素相互間の位置関係は変化しない。したがって、回路図の変更を少なくすることができ又、新回路図が使いやすくなる。
尚、本実施の形態では、縦方向についても、島の縦方向(Y方向)座標は、より大きな縦方向座標を採用するという制約を守るように設定されているため、後述する縦方向の処理についても横方向と同様の処理が行われる。
The horizontal wiring constraint changing unit 106 changes the constraint information in the old circuit diagram only for the portion changed to the new symbol in the horizontal direction based on the symbol association information 113, so the right side (moving side) of the MOS transistor 601. ) Are connected together, the plurality of circuit elements move together, but the positional relationship between the plurality of circuit elements does not change. Therefore, changes in the circuit diagram can be reduced, and the new circuit diagram is easy to use.
In the present embodiment, the vertical direction (Y direction) coordinates of the island are also set in the vertical direction so as to comply with the restriction of adopting a larger vertical direction coordinate. The same processing as that in the horizontal direction is also performed.

横方向配線処理部107は、図3においてMOSトランジスタ302の端子P9位置にあった配線の端が、図6に示すようにMOSトランジスタ302の端子P9に再び接続されるように長さ「1」の配線602を左方向(X座標が減少する方向)に追加して配線長を延長することにより、MOSトランジスタ302の端子P9、交点P10、端子P11間の配線長の調整処理を行う(ステップS203)。図6では、配線602が明確になるように他の配線よりも太い配線で示しているが、他の配線と同じ太さの配線で表示するようにすることができる。   The lateral wiring processing unit 107 has a length “1” so that the end of the wiring at the terminal P9 position of the MOS transistor 302 in FIG. 3 is connected again to the terminal P9 of the MOS transistor 302 as shown in FIG. Is added in the left direction (the direction in which the X coordinate decreases) to extend the wiring length, thereby adjusting the wiring length between the terminal P9, the intersection P10, and the terminal P11 of the MOS transistor 302 (step S203). ). In FIG. 6, the wiring 602 is shown as being thicker than the other wiring so that the wiring 602 is clear, but the wiring 602 can be displayed with the same thickness as the other wiring.

上記処理ステップS201〜S203により、横方向に関して、MOSトランジスタ303をMOSトランジスタ601に置き換えた場合に、配線長に過不足が生じないように配線長の調整が行われる。
横方向の配線長の調整処理に続けて、縦方向(Y方向)の配線長の調整処理が行われる。
即ち、縦方向配線制約生成部108は、横方向配線処理部107が生成した図6の回路図を用いて、図4と同様な縦方向の配線長に関する制約を表す配線制約グラフ構造を生成する(図2の処理ステップS204)。
Through the processing steps S201 to S203, the wiring length is adjusted so that the wiring length does not become excessive or insufficient when the MOS transistor 303 is replaced with the MOS transistor 601 in the lateral direction.
Following the adjustment process of the wiring length in the horizontal direction, the adjustment process of the wiring length in the vertical direction (Y direction) is performed.
That is, the vertical wiring constraint generation unit 108 uses the circuit diagram of FIG. 6 generated by the horizontal wiring processing unit 107 to generate a wiring constraint graph structure that represents constraints on the vertical wiring length similar to FIG. (Processing step S204 in FIG. 2).

次に、縦方向配線制約変更部109は、シンボル対応付け情報113を参照して、MOSトランジスタ303の端子P6、P11、P12とMOSトランジスタ601の端子P6、P11、P12の縦方向位置の相違点を識別する。
縦方向配線制約変更部109は、MOSトランジスタ303とMOSトランジスタ601の端子位置が相違する場合、相違する端子に関して、縦方向配線配線制約生成部108が生成した配線制約グラフ構造において、MOSトランジスタ303における縦方向長さを、MOSトランジスタ601における縦方向の長さに変更して、新たな縦方向の配線制約グラフ構造に変更する(ステップS205)。
Next, the vertical wiring constraint changing unit 109 refers to the symbol association information 113 and differs in the vertical positions of the terminals P6, P11, P12 of the MOS transistor 303 and the terminals P6, P11, P12 of the MOS transistor 601. Identify
When the terminal positions of the MOS transistor 303 and the MOS transistor 601 are different from each other, the vertical wiring restriction changing unit 109 uses the MOS transistor 303 in the wiring restriction graph structure generated by the vertical wiring wiring restriction generation unit 108 for different terminals. The vertical length is changed to the vertical length in the MOS transistor 601 to change to a new vertical wiring constraint graph structure (step S205).

縦方向配線制約変更部109は、横方向配線制約変更部6と同様に、縦方向について新シンボルに変更した部分に関してのみ旧回路図における制約情報を変更するため、MOSトランジスタ601よりも下側に複数の回路要素が繋がっている場合でも、前記複数の回路要素はひとまとまりとなって移動することになり、前記複数の回路要素相互間の位置関係は変化しない。したがって、回路図の変更を少なくすることができる。   Similar to the horizontal wiring constraint changing unit 6, the vertical wiring constraint changing unit 109 changes the constraint information in the old circuit diagram only for the portion changed to the new symbol in the vertical direction. Even when a plurality of circuit elements are connected, the plurality of circuit elements move together, and the positional relationship between the plurality of circuit elements does not change. Therefore, changes in the circuit diagram can be reduced.

縦方向配線処理部110は、前記新たな縦方向の配線制約グラフ構造に基づいて、縦方向に関して、MOSトランジスタ303をMOSトランジスタ601に置き換えた場合に、配線長に過不足が生じないように配線長の調整処理を行って、新回路図データとして出力する(ステップS206)。
前記新回路図データとして、MOSトランジスタ303をMOSトランジスタ601に置き換えると共に、配線長に過不足が生じないように配線調整した回路図が得られる。
前記新回路図データは、表示部103によって表示されたり、記憶部104内の回路図情報112の一つとして記憶される。
Based on the new vertical wiring constraint graph structure, the vertical wiring processing unit 110 performs wiring so that the wiring length does not become excessive or short when the MOS transistor 303 is replaced with the MOS transistor 601 in the vertical direction. The length adjustment process is performed and output as new circuit diagram data (step S206).
As the new circuit diagram data, a circuit diagram obtained by replacing the MOS transistor 303 with the MOS transistor 601 and adjusting the wiring so that the wiring length does not become excessive or insufficient is obtained.
The new circuit diagram data is displayed by the display unit 103 or stored as one of the circuit diagram information 112 in the storage unit 104.

ここで、処理ステップS201、S204は、旧回路図中の旧回路素子の旧シンボルを新回路素子の新シンボルに変更して新回路図を生成する回路図変更方法において、旧回路図から配線長に関する制約情報を生成する配線制約生成工程を構成する。処理ステップS202、S205は、旧シンボルと新シンボルとを対応付けたシンボル対応付け情報に基づいて、旧回路図の配線長に関する制約情報において旧シンボルを対応する新シンボルに変更した場合の新たな配線長に関する制約情報を生成する配線制約変更工程を構成する。処理ステップS203、S206は、旧回路図において旧シンボルを新シンボルに置き換えると共に、新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって新回路図を生成する配線処理工程を構成する。   Here, the processing steps S201 and S204 are the circuit diagram changing method for generating a new circuit diagram by changing the old symbol of the old circuit element in the old circuit diagram to the new symbol of the new circuit element. A wiring constraint generation step for generating constraint information regarding is configured. Processing steps S202 and S205 are based on the symbol association information in which the old symbol and the new symbol are associated with each other, and the new wiring when the old symbol is changed to the corresponding new symbol in the constraint information regarding the wiring length of the old circuit diagram A wiring constraint changing step for generating constraint information regarding the length is configured. Processing steps S203 and S206 replace the old symbol with the new symbol in the old circuit diagram, and adjust the wiring length so that the wiring length does not become excessive or insufficient based on the constraint information regarding the new wiring length. The wiring processing step for generating

尚、図3及び図6に示した例では、MOSトランジスタ303とMOSトランジスタ601の相違点は、端子P6、P11、P12の横方向の相違のみであり、縦方向の相違はないため、処理ステップS204〜S206は不要である。この場合、横方向配線処理部107から新回路図データが出力されることになる。   In the example shown in FIGS. 3 and 6, the difference between the MOS transistor 303 and the MOS transistor 601 is only the difference in the horizontal direction of the terminals P6, P11, and P12, and there is no difference in the vertical direction. S204 to S206 are not necessary. In this case, new circuit diagram data is output from the lateral wiring processing unit 107.

以上述べたように本発明の実施の形態に係る回路図変更装置100によれば、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するときに、配線処理を自動化すると共に、旧回路図に極力変更を加えないようにすることが可能になる。
また、本発明の実施の形態に係る回路図変更方法によれば、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するときに、配線処理を自動化すると共に、旧回路図に極力変更を加えないようにすることが可能になる。
As described above, according to the circuit diagram changing device 100 according to the embodiment of the present invention, the wiring process is automated when the old symbol in the old circuit diagram is changed to the new symbol and the new circuit diagram is generated. At the same time, it is possible to avoid changing the old circuit diagram as much as possible.
Further, according to the circuit diagram changing method according to the embodiment of the present invention, when the old symbol in the old circuit diagram is changed to the new symbol and the new circuit diagram is generated, the wiring process is automated and the old circuit It is possible to avoid changing the figure as much as possible.

また、コンピュータが本発明の実施の形態に係る回路図変更用プログラムを実行することにより、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するときに、配線処理を自動化すると共に、旧回路図に極力変更を加えないようにすることが可能になる。   Also, when the computer executes the circuit diagram change program according to the embodiment of the present invention, the wiring process is automated when the old symbol in the old circuit diagram is changed to the new symbol and a new circuit diagram is generated. At the same time, it is possible to avoid changing the old circuit diagram as much as possible.

また、本発明の実施の形態に係る記録媒体に記録した回路図変更用プログラムをコンピュータに実行させることにより、旧回路図中の旧シンボルを新シンボルに変更して新回路図を生成するときに、配線処理を自動化すると共に、旧回路図に極力変更を加えないようにさせることが可能になる。   In addition, when a circuit diagram changing program recorded on the recording medium according to the embodiment of the present invention is executed by a computer, an old symbol in the old circuit diagram is changed to a new symbol and a new circuit diagram is generated. In addition to automating the wiring process, it is possible to prevent the old circuit diagram from being changed as much as possible.

尚、本実施の形態では、シンボルの変更にともない端点間の配線を過不足がないようにするために配線を追加するようにしたが、シンボルの種類によっては配線を短くあるいは長くして過不足のない配線長となるように配線変更処理が行なわれる。
また、本実施の形態では、横方向の配線長を変更した後、縦方向の配線長を変更するように構成したが、縦方向の配線長を変更した後、横方向の配線長を変更するように構成してもよい。
In this embodiment, the wiring between the end points is added so as not to be excessive or insufficient in accordance with the change of the symbol. However, depending on the type of the symbol, the wiring is shortened or lengthened to be excessive or insufficient. The wiring change process is performed so that the wiring length is free.
Further, in this embodiment, the configuration is such that the vertical wiring length is changed after the horizontal wiring length is changed, but the horizontal wiring length is changed after the vertical wiring length is changed. You may comprise as follows.

アナログ回路やデジタル回路の回路図に使用している回路素子を変更して新たな回路図を作成する処理に利用することが可能である。   The circuit elements used in the circuit diagrams of the analog circuit and the digital circuit can be changed and used for processing for creating a new circuit diagram.

100・・・回路図変更装置
101・・・入力部
102・・・回路図変更処理部
103・・・表示部
104・・・記憶部
105・・・横方向配線制約生成部
106・・・横方向配線制約変更部
107・・・横方向配線処理部
108・・・縦方向配線制約生成部
109・・・縦方向配線制約変更部
110・・・縦方向配線処理部
301・・・入力端子
304・・・出力端子
302、303、601・・・MOSトランジスタ
602・・・配線
P1、P5〜P9、P11〜P14・・・端点
P2〜P4、P10・・・交点
DESCRIPTION OF SYMBOLS 100 ... Circuit diagram change apparatus 101 ... Input part 102 ... Circuit diagram change process part 103 ... Display part 104 ... Memory | storage part 105 ... Horizontal direction wiring restrictions production | generation part 106 ... Horizontal Directional wiring constraint change unit 107... Horizontal direction wiring processing unit 108... Vertical direction wiring constraint generation unit 109... Vertical direction wiring constraint change unit 110. ... Output terminals 302, 303, 601 ... MOS transistors 602 ... Wirings P1, P5-P9, P11-P14 ... End points P2-P4, P10 ... Intersections

Claims (8)

旧回路図中の旧回路素子の旧シンボルを新回路素子の新シンボルに変更して新回路図を生成する回路図変更装置において、
前記旧シンボルと前記新シンボルとを対応付けたシンボル対応付け情報を記憶する記憶手段と、
前記旧回路図から配線長に関する制約情報を生成する配線制約生成手段と、
前記シンボル対応付け情報に基づいて、前記旧回路図の配線長に関する制約情報において前記旧シンボルを対応する前記新シンボルに変更した場合の新たな配線長に関する制約情報を生成する配線制約変更手段と、
前記旧回路図において前記旧シンボルを前記新シンボルに置き換えると共に、前記新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって前記新回路図を生成する配線処理手段とを備えて成ることを特徴とする回路図変更装置。
In the circuit diagram changing device for generating a new circuit diagram by changing the old symbol of the old circuit element in the old circuit diagram to the new symbol of the new circuit element,
Storage means for storing symbol association information in which the old symbol and the new symbol are associated;
Wiring constraint generation means for generating constraint information related to the wiring length from the old circuit diagram;
Based on the symbol association information, wiring constraint changing means for generating constraint information related to a new wiring length when the old symbol is changed to the new symbol corresponding to the constraint information related to the wiring length of the old circuit diagram;
In the old circuit diagram, the old symbol is replaced with the new symbol, and the new circuit diagram is generated by adjusting the wiring length so that the wiring length does not become excessive or insufficient based on the constraint information regarding the new wiring length. A circuit diagram changing device comprising: a wiring processing means for performing the processing.
前記配線制約変更手段は、前記旧回路図の配線長に関する制約情報を、シンボルを変更する部分についてのみ変更することによって前記新たな配線長に関する制約情報を生成することを特徴とする請求項1記載の回路図変更装置。   2. The wiring restriction changing unit generates restriction information relating to the new wiring length by changing restriction information relating to a wiring length of the old circuit diagram only for a portion where a symbol is changed. Circuit diagram change device. 前記配線制約生成手段は、前記旧回路図から、第1方向についての配線長に関する第1制約情報及び前記第1方向と直行する第2方向についての配線長に関する第2制約情報を生成し、
前記配線制約変更手段は、前記シンボル対応付け情報に基づいて、前記第1制約情報及び第2制約情報に関して、前記第1方向及び第2方向について前記旧シンボルを対応する前記新シンボルに変更した場合の新たな配線長に関する制約情報を生成し、
前記配線処理手段は、前記旧回路図において前記旧シンボルを前記新シンボルに置き換えると共に、前記第1方向及び第2方向についての新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって前記新回路図を生成することを特徴とする請求項1又は2記載の回路図変更装置。
The wiring constraint generation means generates, from the old circuit diagram, first constraint information related to a wiring length in a first direction and second constraint information related to a wiring length in a second direction perpendicular to the first direction,
The wiring constraint changing unit changes the old symbol to the new symbol corresponding to the first direction and the second direction with respect to the first constraint information and the second constraint information based on the symbol association information. Generate constraint information on the new wiring length of
The wiring processing means replaces the old symbol with the new symbol in the old circuit diagram, and does not cause excess or deficiency in the wiring length based on the constraint information regarding the new wiring length in the first direction and the second direction. 3. The circuit diagram changing device according to claim 1, wherein the new circuit diagram is generated by adjusting the wiring length as described above.
旧回路図中の旧回路素子の旧シンボルを新回路素子の新シンボルに変更して新回路図を生成する回路図変更方法において、
前記旧回路図から配線長に関する制約情報を生成する配線制約生成工程と、
前記旧シンボルと前記新シンボルとを対応付けたシンボル対応付け情報に基づいて、前記旧回路図の配線長に関する制約情報において前記旧シンボルを対応する前記新シンボルに変更した場合の新たな配線長に関する制約情報を生成する配線制約変更工程と、
前記旧回路図において前記旧シンボルを前記新シンボルに置き換えると共に、前記新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって前記新回路図を生成する配線処理工程とを備えて成ることを特徴とする回路図変更方法。
In the circuit diagram changing method for generating a new circuit diagram by changing the old symbol of the old circuit element in the old circuit diagram to the new symbol of the new circuit element,
A wiring constraint generation step of generating constraint information regarding the wiring length from the old circuit diagram;
Based on symbol association information in which the old symbol and the new symbol are associated with each other, the new wiring length when the old symbol is changed to the corresponding new symbol in the restriction information on the wiring length of the old circuit diagram A wiring constraint changing step for generating constraint information;
In the old circuit diagram, the old symbol is replaced with the new symbol, and the new circuit diagram is generated by adjusting the wiring length so that the wiring length does not become excessive or insufficient based on the constraint information regarding the new wiring length. A circuit diagram changing method comprising: a wiring processing step to perform.
前記配線制約変更工程は、前記旧回路図の配線長に関する制約情報を、シンボルを変更する部分についてのみ変更することによって前記新たな配線長に関する制約情報を生成する工程であることを特徴とする請求項4記載の回路図変更方法。   The wiring constraint changing step is a step of generating constraint information regarding the new wiring length by changing constraint information regarding the wiring length of the old circuit diagram only for a portion where a symbol is changed. Item 5. The circuit diagram changing method according to Item 4. 前記配線制約生成工程は、前記旧回路図から、第1方向についての配線長に関する第1制約情報及び前記第1方向と直行する第2方向についての配線長に関する第2制約情報を生成し、
前記配線制約変更工程は、前記シンボル対応付け情報に基づいて、前記第1制約情報及び第2制約情報に関して、前記第1方向及び第2方向について前記旧シンボルを対応する前記新シンボルに変更した場合の新たな配線長に関する制約情報を生成し、
前記配線処理工程は、前記旧回路図において前記旧シンボルを前記新シンボルに置き換えると共に、前記第1方向及び第2方向についての新たな配線長に関する制約情報に基づいて配線長に過不足が生じないように配線長を調整することによって前記新回路図を生成することを特徴とする請求項4又は5記載の回路図変更方法。
The wiring constraint generation step generates, from the old circuit diagram, first constraint information related to a wiring length in a first direction and second constraint information related to a wiring length in a second direction perpendicular to the first direction,
When the wiring constraint changing step changes the old symbol to the new symbol corresponding to the first direction and the second direction with respect to the first constraint information and the second constraint information based on the symbol association information. Generate constraint information on the new wiring length of
The wiring processing step replaces the old symbol with the new symbol in the old circuit diagram, and does not cause excess or deficiency in the wiring length based on the constraint information regarding the new wiring length in the first direction and the second direction. 6. The circuit diagram changing method according to claim 4, wherein the new circuit diagram is generated by adjusting the wiring length as described above.
コンピュータに請求項4乃至6のいずれか一に記載の回路図変更方法を実行させることを特徴とする回路図変更用プログラム。   A program for changing a circuit diagram, which causes a computer to execute the circuit diagram changing method according to any one of claims 4 to 6. 請求項7記載の回路図変更用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体。   A computer-readable recording medium comprising the circuit diagram changing program according to claim 7 recorded thereon.
JP2014054708A 2014-03-18 2014-03-18 Circuit diagram changing apparatus, method, program, and recording medium Active JP6324132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014054708A JP6324132B2 (en) 2014-03-18 2014-03-18 Circuit diagram changing apparatus, method, program, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014054708A JP6324132B2 (en) 2014-03-18 2014-03-18 Circuit diagram changing apparatus, method, program, and recording medium

Publications (2)

Publication Number Publication Date
JP2015176550A true JP2015176550A (en) 2015-10-05
JP6324132B2 JP6324132B2 (en) 2018-05-16

Family

ID=54255644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054708A Active JP6324132B2 (en) 2014-03-18 2014-03-18 Circuit diagram changing apparatus, method, program, and recording medium

Country Status (1)

Country Link
JP (1) JP6324132B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291462A (en) * 1991-03-19 1992-10-15 Nec Corp Logic circuit preparation system
JPH09153070A (en) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp Drawing editing device
JP2009301130A (en) * 2008-06-10 2009-12-24 Canon Inc Program, recording medium, and circuit diagram creating method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291462A (en) * 1991-03-19 1992-10-15 Nec Corp Logic circuit preparation system
JPH09153070A (en) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp Drawing editing device
JP2009301130A (en) * 2008-06-10 2009-12-24 Canon Inc Program, recording medium, and circuit diagram creating method

Also Published As

Publication number Publication date
JP6324132B2 (en) 2018-05-16

Similar Documents

Publication Publication Date Title
US9047437B2 (en) Method, system and software for accessing design rules and library of design features while designing semiconductor device layout
CN104217046B (en) Wiring method and device
JP2008084208A (en) Apparatus, method, program for creating wiring model, and method of manufacturing device
JP6324132B2 (en) Circuit diagram changing apparatus, method, program, and recording medium
JP2007264993A (en) Verification support apparatus, verification support method, verification support program and recording medium
JP2014215769A (en) Drawing generation apparatus, drawing generation method and program
CN107608670A (en) The method and system that a kind of form UI elements are adaptively shown
JP6377743B2 (en) Method and apparatus for building an intermediate character library
TW201419017A (en) Circuit layout adjusting method
JP6216211B2 (en) 3D model generation apparatus, 3D model generation method and program
JP2017037441A (en) Process simulator, layout editor and simulation system
JP5933045B2 (en) CAD data processing apparatus and processing method
JP6040982B2 (en) Power system tree design support system and power system tree design method
JP2015230696A (en) Circuit image output program, information processor, circuit image output method
US20160267217A1 (en) Display apparatus and design method of semiconductor integrated circuit
JP6445242B2 (en) Design support apparatus and design support method
JP2009301410A (en) Design support system and computer program
CN107526333B (en) Method and device for generating chamfer cutting process
JP5651446B2 (en) Drawing creation support system
JP5910132B2 (en) Electronic circuit layout creation apparatus and method
JP5264305B2 (en) Circuit editing support method, program thereof, recording medium thereof, and circuit editing support device
JP2017021571A (en) Semiconductor integrated circuit, and design support device and design method therefor
JP2017162429A (en) Information processing device and method, and program
JP6344921B2 (en) Drawing device and drawing method
JP2023102067A (en) Tolerance design support device, tolerance design support system, tolerance design support method, and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180410

R150 Certificate of patent or registration of utility model

Ref document number: 6324132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250