JP6445242B2 - Design support apparatus and design support method - Google Patents
Design support apparatus and design support method Download PDFInfo
- Publication number
- JP6445242B2 JP6445242B2 JP2014049998A JP2014049998A JP6445242B2 JP 6445242 B2 JP6445242 B2 JP 6445242B2 JP 2014049998 A JP2014049998 A JP 2014049998A JP 2014049998 A JP2014049998 A JP 2014049998A JP 6445242 B2 JP6445242 B2 JP 6445242B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit diagram
- mounting
- design support
- temporary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、設計支援装置および設計支援方法に関し、特にプリント配線板の回路図設計支援装置および設計支援方法に関する。 The present invention relates to a design support apparatus and a design support method, and more particularly to a circuit diagram design support apparatus and a design support method for a printed wiring board.
プリント配線板の回路図の作成は、CAD(Computer Aided Design)と呼ばれるコンピュータを用いた設計支援装置によって行われている。 A circuit diagram of the printed wiring board is created by a design support apparatus using a computer called CAD (Computer Aided Design).
図7は、一般的な設計支援装置の動作を示す図である。 FIG. 7 is a diagram illustrating the operation of a general design support apparatus.
図7において、実部品の回路図ライブラリには、機能を実現する為の使用部品が登録してある(S601)。回路図エディタを使用して部品のシンボルを配置し(S602)、シンボル間を結線して回路図を作成する(S603)。 In FIG. 7, the actual component circuit diagram library registers the components used for realizing the functions (S601). The circuit diagram editor is used to place component symbols (S602), and the symbols are connected to create a circuit diagram (S603).
次に実部品の論理ライブラリをネットリスト変換ツールに入力し(S604)、ネットリスト変換ツールでは回路図中のシンボルを論理記述に置き換えて(S605)、ネットリストに変換する(S606)。 Next, a logical library of actual parts is input to the net list conversion tool (S604), and the net list conversion tool replaces symbols in the circuit diagram with logical descriptions (S605) and converts them into a net list (S606).
そして、実部品の物理ライブラリと基板情報ライブラリを入力して(S607、S608)、実装ツールで基板上に部品を実装し(S609)、ボードデータを作成する(S610)。最後に、配線設計を行う(S612)。部品を変更する場合は(S611のYES)、回路図エディタまで戻って変更する。 Then, the physical library of physical parts and the board information library are input (S607, S608), the parts are mounted on the board with a mounting tool (S609), and board data is created (S610). Finally, wiring design is performed (S612). When changing the part (YES in S611), the process returns to the circuit diagram editor and changes.
最近では、部品変更や論理回路図の作成を容易にするという課題を解決するために次のような技術が開示されている。 Recently, the following techniques have been disclosed in order to solve the problem of facilitating component change and creation of a logic circuit diagram.
特許文献1には、部品レイアウト装置が電子部品のデータベースを索引して、自動的に最もコストの低い部品を選択し、プリント配線板の回路設計を行う技術が開示されている。
特許文献2には、仮シンボルの仮論理端子にシンボルの論理端子の位置や数の端子情報を割り当て、設定の自由度を向上して、結線の交差等の不具合のない見やすい論理回路図を作成しやすくする技術が開示されている。
特許文献3には、パッケージ基板に配設したパッケージ端子の基板上の実装位置を制約条件に加えて素子割付けを行うことにより、素子割付け後のパッケージ基板の配線処理の自動化が実現でき、配線設計工数の大幅削減とパッケージ基板の品質向上を達成する技術が開示されている。
In
特許文献1に記載の技術では、部品配置の最適化が行われないため、占有面積が小さい部品への変更を容易にすることは可能であるが、占有面積が大きい部品へ変更する場合には、回路図修正まで戻ってから変更する必要があるという課題があった。
In the technique described in
特許文献2に記載の技術では、結線の交差等の不具合のない見やすい論理回路図を作成することは可能であるが、部品実装は考慮されていないという課題があった。
With the technique described in
特許文献3に記載の技術では、素子割付け後のパッケージ基板の配線処理の自動化は実現できるが、素子割付けを変更する場合は、回路図修正まで戻ってから変更する必要があるという課題があった。
With the technique described in
本発明の目的は、上述した課題を解決し、部品を変更する場合は回路図エディタでの回路図修正まで戻ってから変更する必要が少ない設計支援装置および設計支援方法を提供することにある。 An object of the present invention is to solve the above-described problems and to provide a design support apparatus and a design support method that need not be changed after returning to the circuit diagram correction in the circuit diagram editor when changing a part.
本発明は、上記課題を解決するために、部品データベースと、回路図作成を支援する制御部とを備えた設計支援装置であって、制御部は、回路図を作成する回路図エディタと、回路図エディタで作成した回路図をネットリストに変換するネットリスト変換ツールと、ネットリストに対して前記部品データベースの情報を元に最適化する最適化ツールと、最適化ツールで最適化されたネットリストを実装データに変換する実装ツールとを有することを特徴としている。 In order to solve the above problems, the present invention is a design support apparatus including a component database and a control unit that supports circuit diagram creation, and the control unit includes a circuit diagram editor that creates a circuit diagram, a circuit A netlist conversion tool that converts a circuit diagram created with a diagram editor into a netlist, an optimization tool that optimizes the netlist based on the information in the parts database, and a netlist that is optimized by the optimization tool And a mounting tool for converting the data into mounting data.
また、本発明は、部品データベースと、回路図作成を支援する制御部とを備えた設計支援装置の設計支援方法であって、制御部は、回路図を作成するステップと、回路図を作成するステップで作成した回路図をネットリストに変換するステップと、ネットリストに対して部品データベースの情報を元に最適化するステップと、最適化するステップで最適化されたネットリストを実装データに変換するステップとを有することを特徴としている。 The present invention also provides a design support method for a design support apparatus including a parts database and a control unit that supports circuit diagram creation, where the control unit creates a circuit diagram and creates the circuit diagram. Converting the circuit diagram created in the step into a netlist, optimizing the netlist based on the information in the parts database, and converting the netlist optimized in the optimizing step into mounting data And a step.
本発明によれば、部品を変更する場合は回路図エディタでの回路図修正まで戻ってから変更する必要が少ない設計支援装置および設計支援方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, when changing components, it is possible to provide a design support apparatus and a design support method that require less change after returning to the circuit diagram correction in the circuit diagram editor.
以下、本発明の実施形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施形態)
図1は、本発明の実施形態における設計支援装置の構成を示すブロック図である。図1を用いて、第1の実施形態における設計支援装置の構成を説明する。
(Embodiment)
FIG. 1 is a block diagram showing a configuration of a design support apparatus according to an embodiment of the present invention. The configuration of the design support apparatus in the first embodiment will be described with reference to FIG.
図1において、設計支援装置10は、キーボードやマウスなどの入力部20、ディスプレイなどの表示部30、設計支援を行う制御部40、部品の情報を格納しておく部品データベース50により構成されている。
In FIG. 1, a design support apparatus 10 includes an
制御部40は、所定の記憶部(図示せず)に格納された設計支援プログラムに基づいて入力部20及び表示部30を制御し、部品データベース50に格納された部品情報を用いて、回路設計者による回路図設計を遂行させる機能を有している。
The
制御部40は、回路図エディタ41、ネットリスト変換ツール42、最適化ツール43、実装ツール44の機能を有している。部品データベース50は、回路図ライブラリ51、論理ライブラリ52、原価ライブラリ53、物理ライブラリ54、基板情報ライブラリ55、製造費ライブラリ56、実装エリア定義ライブラリ57を有しており、それぞれ仮部品と実部品の情報を格納することができる。
The
回路図エディタ41は、実部品と仮部品の回路図ライブラリ51の部品シンボルを配置する事ができ、また配置した部品シンボル同士を接続する事で回路図を作成する事ができる。回路図ライブラリ51には、実部品と仮部品の部品シンボル情報が定義されている。
The
ネットリスト変換ツール42は、回路図中の部品シンボルを論理ライブラリ52中の論理記述に置き換え、部品シンボル同士の接続情報は信号名を基に論理的接続関係に置き換える事で回路図をネットリストに変換する。論理ライブラリ52には、実部品と仮部品の回路図ライブラリ51に格納されている部品シンボルに対応した論理記述情報が定義されている。
The
原価ライブラリ53には、実部品の原価が定義されている。製造費ライブラリ56には、実部品をボード製造する際に実部品を基板に搭載する際の製造費が定義されている。実装エリア定義ライブラリ57には、実部品の部品実装エリアが定義されている。この部品実装エリアは、部品実装パラメータを用いて、実装エリア定義ライブラリ57に対して指定される
物理ライブラリ54には、実部品と仮部品のサイズ等の外形情報が定義されており、仮部品のサイズは実部品に変換した際の予測サイズを定義している。
In the
基板情報ライブラリ55には、基板上に部品を実装する際の、実装禁止エリアや部品の高さ制限やスルーホール部品の実装禁止等の部品実装に関する制限が定義されている。
The
実装ツール44は、基板上にネットリスト中の実部品を、基板情報を基に配置する。
The
最適化ツール43は、最適化対象の部品を最適化度合と実装位置に応じた部品に最適化したネットリストとして出力する。最適化対象の部品は、最適化対象の実部品と仮部品を最適化対象指示ファイルで指定する。最適化度合は、最適化する際に部品原価と部品サイズによって定められる最適化度合パラメータで指定される。
The
実装位置に応じた部品は、実装エリア指示ファイルによって、最適化対象となる実部品と仮部品を配置する実装エリア定義ライブラリで定義したエリアを指定する。そして、実装ツール44で部品実装しなくても基板上の制限を考慮することにより、最適化ツール43で最適化を行う事が可能となる。
For the component corresponding to the mounting position, the area defined by the mounting area definition library in which the real component and the temporary component to be optimized are arranged by the mounting area instruction file. Then, even if no component is mounted by the
図2を用いて、本発明の実施形態の動作を説明する。図2は、本発明の実施形態の設計支援装置の動作を示すフローチャートである。 The operation of the embodiment of the present invention will be described with reference to FIG. FIG. 2 is a flowchart showing the operation of the design support apparatus according to the embodiment of the present invention.
全ての部品を確定する前に回路図作成や部品実装を行いたい場合、確定していない部品については、仮部品の回路図ライブラリに定義されている部品を使用して(S202)、回路図を作成する(S203)。確定している部品については、実部品の回路図ライブラリに定義されている(S201)部品を使用して回路図を作成する(S203)。 If you want to create a circuit diagram or mount parts before confirming all the parts, use the parts defined in the temporary part circuit diagram library for the parts that have not been confirmed (S202). Create (S203). For the determined part, a circuit diagram is created using the part defined in the circuit diagram library of the actual part (S201) (S203).
作成された回路図(S204)は、ネットリスト変換ツールで回路図中のシンボルを仮部品の論理ライブラリを用いて(S206)、論理記述に変換されネットリストとして出力される(S207、S208)。 The generated circuit diagram (S204) is converted into a logical description by using a net library conversion tool and a symbol in the circuit diagram is converted into a logical description using a temporary component logic library (S207, S208).
仮部品を含んだネットリストは、最適化ツール43で原価、製造費、実装エリア、基板情報の各種ライブラリ情報を基に最適化対象指示ファイルで指定した部品に対し、各種パラメータに応じて実部品に最適化される(S218)。その結果、最適化後のネットリストが作成される(S219)。
The netlist including temporary parts is the actual parts corresponding to various parameters for the parts specified in the optimization target instruction file based on the library information of cost, manufacturing cost, mounting area, and board information by the
最適化された後、部品変更が必要な場合は(S220のYES)、次のように行う。最適化ツール43は、どの部品を何の部品に変更するか指示した最適化対象指示ファイルを読み出し(S217)、また指示ファイルで指示された部品について、どこに実装するかを実装エリア指示ファイルから読み出す(S216)。さらに最適化ツール43は、最適化度合パラメータをどのようにするかを読み出す(S215)。その後最適化ツール43が再度最適化を行う。
If the parts need to be changed after the optimization (YES in S220) , the following is performed. The
部品変更が必要ない場合は(S220のNO)、実装ツール44にて実装データが作成される(S221)。 If no component change is necessary (NO in S220), mounting data is created by the mounting tool 44 (S221).
実装データに不具合がなく部品変更が必要ない場合は(S224のNO)、ボードデータ(S222)とともに配線設計に出力される(S226)。実装データに不具合があり、部品変更が必要な場合は(S224のYES)、回路図修正工程へ戻る(S225)。 If there is no problem in the mounting data and no component change is required (NO in S224), the data is output to the wiring design together with the board data (S222) (S226). If there is a defect in the mounting data and a component change is necessary (YES in S224), the process returns to the circuit diagram correcting step (S225).
図3は、本実施形態の仮部品を最適化する例である。 FIG. 3 shows an example of optimizing the temporary part of this embodiment.
図3を用いて、多入力の論理積を実現する場合を説明する。 A case of realizing a multi-input logical product will be described with reference to FIG.
多入力の論理積を実現する場合は、複数の多入力の論理積の部品を組み合わせて実現する。この場合、部品原価が高いが部品の合計サイズが小さい組み合わせや、逆に部品原価は安いが部品の合計サイズが大きい組合せ等、様々な組み合わせがある。 When realizing a multi-input logical product, a plurality of multi-input logical products are combined. In this case, there are various combinations such as a combination with a high part cost but a small total part size, and a combination with a low part cost but a large total part size.
図3(a)は、8入力論理積部品を10入力論理積の仮部品を使用して回路図を作成し、最適化ツール43の最適化度合パラメータで部品原価と部品サイズの最適化をイメージ化した図である。図3(b)、(c)は、多入力の論理積の実部品として、6入力、4入力、2入力しか存在しないが、8入力の論理積を実現したい場合に、予め準備してある10入力論理積の仮部品ライブラリを使用して回路図を作成する場合の例である。原価と面積の最適化度合いにより最適化による実部品の組合せが変わる。
Fig. 3 (a) is a schematic diagram of creating a circuit diagram using 8-input logical product parts and 10-input logical product temporary parts, and optimizing the part cost and part size with the optimization degree parameter of the
図3(b)は、原価と面積を、最適化度合パラメータである、8:2で最適化する例である。これは、原価の重要度を8として優先的に決定し、原価を決めた後、面積の小さいものを決定するということである。具体的には、一旦、原価順に並べ、8対2の場合、部品原価の重みづけが8に相当する組み合わせを選択し、そのなかから、面積が最少となる部品を選択する。図3(b)は、原価を優先し、原価が合計200円となり、面積は12となる例である。 FIG. 3B shows an example in which the cost and area are optimized with the optimization degree parameter 8: 2. This means that the importance of the cost is preferentially determined as 8, and after determining the cost, the one having a small area is determined. Specifically, once in order of cost, in the case of 8 to 2, a combination corresponding to a weight of part cost of 8 is selected, and a part having the smallest area is selected from among the combinations. FIG. 3B is an example in which cost is prioritized, the cost is 200 yen in total, and the area is 12.
図3(c)は、原価と面積を、最適化度合パラメータである、2:8で最適化する例である。これは、面積の重要度を8として優先的に決定し、原価は、面積を決めた後、安いものを決定するということである。図3(c)は、面積を優先し、原価が合計220円となり、面積は10となる例である。 FIG. 3C shows an example in which the cost and area are optimized at 2: 8, which is an optimization degree parameter. This means that the importance of the area is preferentially determined as 8, and the cost is determined cheaply after the area is determined. FIG. 3C is an example in which the area is prioritized, the cost is 220 yen in total, and the area is 10.
図4は、図3と同様、本実施形態の仮部品を最適化する例である。 FIG. 4 is an example of optimizing the temporary component of this embodiment, as in FIG.
図4を用いて、多ピンのコネクタを実現する場合の説明を行う。 A case of realizing a multi-pin connector will be described with reference to FIG.
多ピンのコネクタを実現する場合、複数のコネクタを組み合わせて実現する事になるが、部品原価が高いが部品の合計サイズが小さい組み合わせや逆に部品原価は安いが部品の合計サイズが大きい組合せ等、様々な組み合わせがある。 When realizing a multi-pin connector, it will be realized by combining multiple connectors. However, a combination with a high part cost but a small total part size, or a combination with a low part cost but a large total part size, etc. There are various combinations.
図4(a)は、8ピンのコネクタを10ピンの仮部品のコネクタを使用して回路図を作成し、最適化ツール43の最適化度合パラメータで部品原価と部品サイズの最適化をイメージ化した図である。
4 (a) is a schematic diagram of an 8-pin connector and a 10-pin temporary part connector, and the optimization of the part cost and part size is visualized by the optimization degree parameter of the
多ピンのコネクタの実部品として8ピン、5ピン、3ピンが存在しており、8ピンのコネクタを実現したい場合は,予め準備してある10ピンのコネクタの仮部品ライブラリを使用して回路図を作成する場合の例である。原価と面積の最適度合いにより最適化による実部品の組合せが変わる。 There are 8 pins, 5 pins, and 3 pins as actual parts of a multi-pin connector. If you want to realize an 8-pin connector, use a 10-pin connector temporary part library that has been prepared in advance. This is an example of creating a diagram. The combination of actual parts by optimization changes depending on the optimum degree of cost and area.
図4(b)は、原価と面積を、最適化度合パラメータである、8:2で最適化する例である。これは、原価の重要度を8として優先的に決定し、面積は、原価を決めた後、少ないものを決定するということである。具体的には、一旦、原価順に並べ、8対2の場合、部品原価の重みづけが8に相当する組み合わせを選択し、そのなかから、面積が最少となる部品を選択する。 FIG. 4B shows an example in which the cost and area are optimized at 8: 2, which is an optimization degree parameter. This means that the importance of the cost is preferentially determined as 8, and the area is determined to be small after the cost is determined. Specifically, once in order of cost, in the case of 8 to 2, a combination corresponding to a weight of part cost of 8 is selected, and a part having the smallest area is selected from among the combinations.
図4(c)は、原価と面積を、最適化度合パラメータである、2:8で最適化する例である。これは、面積の重要度を8として優先的に決定し、原価は、面積を決めた後、安いものを決定するということである。 FIG. 4C shows an example in which the cost and area are optimized at 2: 8, which is an optimization degree parameter. This means that the importance of the area is preferentially determined as 8, and the cost is determined cheaply after the area is determined.
図5は、本実施形態の実装エリアに応じた最適化を行う例である。図6は、本実施形態の実装エリアに応じた最適化を行う動作を示すフローチャートである。 FIG. 5 is an example of performing optimization according to the mounting area of the present embodiment. FIG. 6 is a flowchart showing an operation for performing optimization according to the mounting area of the present embodiment.
図1、図5、図6を用いて、実装エリアに応じて最適化する場合の説明を行う。 The case of optimizing according to the mounting area will be described with reference to FIGS. 1, 5, and 6.
図5は、ネットリスト内のスルーホールタイプの4ピンのコネクタ部品を基板の裏面の座標B3に実装する事を想定していたが、既に表面の座標B3には表面実装部品が実装されている場合の例である。 FIG. 5 assumes that the through-hole type 4-pin connector part in the netlist is mounted at the coordinate B3 on the back surface of the board, but the surface-mounted part is already mounted at the coordinate B3 on the front surface. This is an example.
最適化ツール43は、実装エリア指示ファイルから、スルーホールタイプのコネクタ部品を基板の裏面の座標B3に実装する指示を入手する(S301)。最適化ツール43は、座標B3の表面を調査し(S302)、座標B3の表面に実装部品を検出する(S303)。これは、基板情報ライブラリ55で定義されている実装制限に違反し、実装できないことになる。この場合、最適化ツール43は、コネクタ部品を表面実装タイプに変更する(S304)。そして、裏面の座標B3に表面実装タイプの4ピンのコネクタ部品を実装するよう実装ツール44へ指示する(S305)。最適化ツール43が、表面の実装部品を優先させて、裏面に実装する部品を変更させた例となる。
The
以上のように、本実施例では、最適化度合パラメータにより部品原価と部品サイズの最適化が可能であり、部品形状や基板上の実装位置による製造費の変動も最適化の要素として含めることが可能となる。また、実装エリア指示ファイルで指示したエリアに部品実装する際に、実装制限を最適化の要素として含めることが可能となる。そして、最適化前のネットリスト中の実部品についても仮部品と同様に最適化を行う事が可能である。 As described above, in this embodiment, the component cost and the component size can be optimized by the optimization degree parameter, and the fluctuation of the manufacturing cost depending on the component shape and the mounting position on the board can be included as an optimization factor. It becomes possible. Further, when mounting components in the area specified by the mounting area instruction file, it is possible to include a mounting restriction as an optimization element. The actual parts in the net list before optimization can be optimized in the same manner as the temporary parts.
以上、述べてきたように、本実施形態では、優先順位として原価、サイズの重み付けを定義した最適化度合パラメータから回路図中の仮部品を原価、サイズの重みづけに従って実部品に置き換える事ができる最適化ツールを有する。従って、原価、サイズの変更や重みづけが変更となった場合には、回路図の作成フェーズまで戻らなくても、最適化度合パラメータを変更して再度最適化ツールを実行する事で、回路図修正を行わずに他の実部品への最適化が可能となる設計支援装置および設計支援方法を提供することができる。 As described above, in the present embodiment, the temporary part in the circuit diagram can be replaced with the actual part according to the weighting of the cost and the size from the optimization degree parameter in which the weighting of the cost and the size is defined as the priority order. Has an optimization tool. Therefore, if the cost, size, or weighting changes, the circuit diagram can be changed by changing the optimization degree parameter and executing the optimization tool again without returning to the circuit diagram creation phase. It is possible to provide a design support apparatus and a design support method that can be optimized to other actual parts without correction.
尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。 The present invention is not limited to the above-described embodiment, and can be implemented with various changes and modifications without departing from the gist of the present invention.
本発明は、プリント配線板の配線設計のために回路図を作成する設計支援装置に利用可能である。 The present invention is applicable to a design support apparatus that creates a circuit diagram for wiring design of a printed wiring board.
10 設計支援装置
20 入力部
30 表示部
40 制御部
41 回路図エディタ
42 ネットリスト変換ツール
43 最適化ツール
44 実装ツール
50 部品データベース
51 回路図ライブラリ
52 論理ライブラリ
53 原価ライブラリ
54 物理ライブラリ
55 基板情報ライブラリ
56 製造費ライブラリ
57 実装エリア定義ライブラリ
DESCRIPTION OF SYMBOLS 10
Claims (5)
前記制御部は、前記実部品と前記仮部品を用いて回路図を作成する回路図エディタと、
前記回路図エディタで作成した回路図をネットリストに変換するネットリスト変換ツールと、
前記ネットリストに対して前記部品データベースの情報を基に、設計する対象の回路を評価する複数のパラメータのうち、どのパラメータをどの割合で優先するかを示す最適化度合パラメータを用いて、前記仮部品を前記実部品に変換する最適化ツールと、
前記最適化ツールで最適化されたネットリストを実装データに変換する実装ツールと、
を有することを特徴とする設計支援装置。 A design support apparatus comprising a component database having component information of actual components used in mounting, component information of temporary components not used in the mounting and used in circuit diagram creation, and a control unit supporting the circuit diagram creation,
The control unit is a circuit diagram editor for creating a circuit diagram using the real part and the temporary part ,
A netlist conversion tool for converting a circuit diagram created by the circuit diagram editor into a netlist;
Based on the information of the component databases for the net list, among the plurality of parameters for evaluating the circuitry of the subject to be designed, using the optimized degree parameter indicating a preference of which parameters at any rate, the preliminary An optimization tool for converting a part into the actual part ;
An implementation tool for converting the netlist optimized by the optimization tool into implementation data;
A design support apparatus comprising:
部品の原価が定義された原価ライブラリ、
部品の外形情報が定義されている物理ライブラリ、
基板上の部品実装に関する制限が定義されている基板情報ライブラリ、
部品を基板に搭載する際の製造費が定義されている製造費ライブラリ、
基板上の実装エリアが定義されている実装エリア定義ライブラリ、
のうち少なくとも1つ以上有し、
このうち1つ以上が利用されることを特徴とする請求項1から3のいずれか一項に記載の設計支援装置。 Information of the parts database used by the optimization tool is:
A cost library with the cost of the parts defined,
Physical library where the outline information of parts is defined,
A board information library that defines restrictions on component mounting on the board,
Manufacturing cost library that defines the manufacturing costs for mounting components on the board,
Mounting area definition library in which mounting areas on the board are defined,
Having at least one of
The design support apparatus according to any one of claims 1 to 3, wherein one or more of these are used.
前記制御部は、前記実部品と前記仮部品を用いて回路図を作成するステップと、
前記回路図を作成するステップで作成した回路図をネットリストに変換するステップと、
前記ネットリストに対して前記部品データベースの情報を基に設計する対象の回路を評価する複数のパラメータのうち、どのパラメータをどの割合で優先するかを示す最適化度合パラメータを用いて、前記仮部品を前記実部品に変換する最適化ステップと、
前記最適化ステップで最適化されたネットリストを実装データに変換するステップと、
を有する
ことを特徴とする設計支援方法。 A design support method of a design support apparatus comprising a component database having component information of actual components used for mounting, component information of temporary components not used in the mounting but used for circuit diagram creation, and a control unit for supporting circuit diagram creation. There,
The control unit creates a circuit diagram using the actual part and the temporary part ;
Converting the circuit diagram created in the step of creating the circuit diagram into a netlist;
Using the optimization degree parameter indicating which parameter has priority over a plurality of parameters for evaluating a target circuit to be designed based on the information in the component database with respect to the net list , the temporary component the optimum Kas step of converting the to the real part of,
Converting the optimized netlist by the best Kas step in mounting data,
To have a
A design support method characterized by that .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049998A JP6445242B2 (en) | 2014-03-13 | 2014-03-13 | Design support apparatus and design support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014049998A JP6445242B2 (en) | 2014-03-13 | 2014-03-13 | Design support apparatus and design support method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015176193A JP2015176193A (en) | 2015-10-05 |
JP6445242B2 true JP6445242B2 (en) | 2018-12-26 |
Family
ID=54255385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014049998A Active JP6445242B2 (en) | 2014-03-13 | 2014-03-13 | Design support apparatus and design support method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6445242B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220180159A1 (en) | 2019-03-08 | 2022-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Ai system and operation method of ai system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092857A (en) * | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | Cad system for designing printed board |
JP2006059006A (en) * | 2004-08-18 | 2006-03-02 | Fujitsu Ltd | Component selection support system and program used for it |
JP5797928B2 (en) * | 2011-04-26 | 2015-10-21 | ルネサスエレクトロニクス株式会社 | Logic circuit design method and logic design program |
-
2014
- 2014-03-13 JP JP2014049998A patent/JP6445242B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015176193A (en) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102407458B1 (en) | Method of generating an integrated circuit layout | |
US7007258B2 (en) | Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout | |
US9208277B1 (en) | Automated adjustment of wire connections in computer-assisted design of circuits | |
JP5378868B2 (en) | Design rule check system, design rule check method, and design rule check program | |
JPWO2020095362A1 (en) | Design support device, design support method and machine learning device | |
US8688748B2 (en) | Adaptive table sizing for multiple-attribute parameters | |
CN115249004A (en) | Physical verification method for integrated circuit layout design, electronic device and storage medium | |
JP6445242B2 (en) | Design support apparatus and design support method | |
US9626469B2 (en) | Information processing apparatus, method of outputting circuit image, and storage medium storing circuit image output program | |
JP5515255B2 (en) | Automatic wiring device, automatic wiring method and automatic wiring program | |
JP6823987B2 (en) | Control panel design support system and method | |
CN109360259A (en) | A kind of cloud rendering method of the synergetic office work of buildings model | |
EP3830736A1 (en) | Anti-constraint configuration and enforcement for computer-aided design (cad) models | |
JP2007299075A (en) | Design support device and design support method | |
JP6878992B2 (en) | Part position detection program, part position detection method and information processing device | |
JP5609302B2 (en) | Contact definition device, contact definition program, and contact definition method | |
JP2009301410A (en) | Design support system and computer program | |
JP2007257327A (en) | Design support device, design support method and design support program | |
US10242144B1 (en) | Methods for minimizing logic overlap on integrated circuits | |
JP3476688B2 (en) | Netlist generation method and netlist generation device | |
JP6324132B2 (en) | Circuit diagram changing apparatus, method, program, and recording medium | |
JP2010218052A (en) | Design support device, design support program and recording medium | |
JP2012190260A (en) | Design support device, design support program and layout information generation method of semiconductor device | |
JP2009205202A (en) | Method and device for analyzing electrical continuity between mechanism parts | |
JP2008217227A (en) | Clearance check control device in printed board design cad and its method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6445242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |