JP2015176380A - 画像処理装置および画像形成装置 - Google Patents

Abstract

【課題】画像処理におけるレイテンシを短縮する画像処理装置および画像形成装置を提供する。
【解決手段】条件設定手段１０４１は、画像処理手段１０４がメモリにアクセスする場合、どのような条件により第１通信経路または第２通信経路を経由するかについてＣＰＵによって設定された判定条件情報を保持し、判定条件情報を通信経路決定手段１０４３に渡し、通信経路決定手段１０４３は、条件設定手段１０４１から受け取った判定条件情報、および、アクセス判定手段１０４２から受け取るＲＭＷ処理通知に基づいて、画像処理手段１０４がメモリに対して第１通信経路または第２通信経路を経由してアクセスするかを指示する通信経路指示を生成してセレクタ１０８に送信する。
【選択図】図５

Description

本発明は、画像処理装置および画像形成装置に関する。

一般的に、画像形成装置としてのプリンタにおける画像処理コマンドは、ライン単位でページの上から順に処理するだけでなく、ページの一部分に対してランダムに画像処理を実行する命令が含まれている。このような命令では、一度リードした画像の一部分を画像処理コマンドに従って画像処理して、同じアドレスに書き込む処理が繰り返される。しかし、同じアドレスへの画像処理コマンドが連続した場合、前のコマンドによって画像処理された画像の書き込みが終る前に、次のコマンドにより処理するための画像を読み出すと、前のコマンドによって実行された画像処理が次のコマンドで処理する画像に反映されず異常画像となる場合がある。このような、異常画像となることを回避するため、前のコマンドで処理した画像の書き込みが終ってから、次のコマンドによる画像のリードを行う処理（ＲＭＷ（Ｒｅａｄ Ｍｏｄｉｆｙ Ｗｒｉｔｅ：リードモディファイライト）処理）が既に知られている。このような、ＲＭＷ処理では、前のコマンドによる画像処理がメモリに反映されるまで次のコマンドによる画像処理を開始できないため、システムとして、画像処理手段からメモリまでのリードレスポンスタイム（以下、レイテンシという）が長くなると、画像処理の性能の低下を招くことになる。

また、画像形成装置等における画像処理装置においては、複数の機器（バスマスタ）がバスを経由して、共有のメモリにアクセスすることによって処理を実行することが多い。このように、複数のバスマスタが存在し、いずれかのバスマスタがバスの使用権を得て共有のメモリにアクセスするシステム構成では、各バスマスタのいずれにバスの使用権を与えるかの調停を適切に行う必要がある。このような適切な調停を行わないと、複数のバスマスタが同時に同一のメモリ空間へ書込みを行う可能性があり、また、書き込みの順序が、調停によりバスの使用権を得た順序とはならない可能性がある。

このような、バスに接続された複数のバスマスタからのバスの使用権を得た順にメモリにアクセスするために、転送経路を多重化して複数設け、複数の転送経路を効率的に選択し、複数のバスマスタからの書き込み要求が、別々の転送経路を通ることで、メモリへの書き込み順序が逆転することを防止する技術が提案されている（特許文献１参照）。

しかしながら、特許文献１に記載された技術では、上述の画像処理におけるＲＭＷ処理のレイテンシの短縮という課題には触れておらず、ＲＭＷ処理でのレイテンシが長くなることによりメモリへのアクセス効率が低下するという問題点は解消できていない。

本発明は、上記に鑑みてなされたものであって、画像処理におけるレイテンシを短縮する画像処理装置および画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、画像を記憶する記憶手段と、前記記憶手段に記憶された前記画像に対して画像処理を実行する画像処理手段と、前記画像処理手段が第１バスマスタとして前記記憶手段にアクセスするためのレイテンシの異なる複数の通信経路と、前記画像処理に応じて、前記画像処理手段が前記記憶手段にアクセスするための前記複数の通信経路のいずれかを選択する選択手段と、前記選択手段により選択された前記通信経路に切り替える切り替え手段と、を備えたことを特徴とする。

本発明によれば、画像処理におけるレイテンシを短縮することができる。

図１は、第１の実施の形態に係る画像形成装置の要部構成図である。 図２は、パイプライン処理を説明する図である。 図３は、ＲＭＷ処理を説明する図である。 図４は、レイテンシの短い通信経路におけるＲＭＷ処理を説明する図である。 図５は、第１の実施の形態の画像処理手段のブロック構成等を説明する図である。 図６は、第１の実施の形態に係る画像処理装置における通信経路の切り替え動作を説明するフローチャートである。 図７は、第２の実施の形態に係る画像形成装置の要部構成図である。 図８は、第３の実施の形態の画像処理手段のブロック構成等を説明する図である。 図９は、第４の実施の形態に係る画像形成装置の要部構成図である。 図１０は、第４の実施の形態の画像処理手段のブロック構成等を説明する図である。 図１１は、第４の実施の形態に係る画像処理装置における通信経路の切り替え動作を説明するフローチャートである。

以下に、図面を参照しながら、本発明に係る画像処理装置および画像形成装置の実施の形態を詳細に説明する。本発明に係る画像形成装置として、例えば、電子写真方式の画像形成装置または複合機（ＭＦＰ：Ｍｕｌｔｉｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）等が適用できる。なお、複合機とは、印刷機能、複写機能、スキャナ機能およびファクシミリ機能のうちの少なくとも２つの機能を有する装置である。

また、以下の実施の形態によって本発明が限定されるものではなく、以下の実施の形態における構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、およびいわゆる均等の範囲のものが含まれる。さらに、以下の実施の形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換、変更および組み合わせを行うことができる。

［第１の実施の形態］
（画像形成装置の要部構成）
図１は、第１の実施の形態に係る画像形成装置の要部構成図である。図１を参照しながら、本実施の形態に画像形成装置１の要部構成について説明する。

図１に示すように、画像形成装置１は、コントローラ部１０（画像処理装置）と、エンジン部２０と、を備えている。

コントローラ部１０は、エンジン部２０におけるスキャナ部により読み込まれたスキャナ画像に対して、種々の画像処理を実行して出力可能な形式にしてから、プロッタ画像としてエンジン部２０のプロッタ部に送信する処理部である。コントローラ部１０は、スキャナ画像転送部１０１と、プロッタ画像転送部１０２と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０３と、画像処理手段１０４（第１バスマスタ）と、メモリ１０５（記憶手段）と、アービタ１０６、１０７と、セレクタ１０８（切り替え手段）と、画像処理手段１０９、１１０と、を備えている。このうち、スキャナ画像転送部１０１、プロッタ画像転送部１０２、ＣＰＵ１０３、および画像処理手段１０４、１０９、１１０は、アービタ１０６またはアービタ１０７に接続され、メモリ１０５へアクセスするための順番を制御されるバスマスタとして機能する。

エンジン部２０は、スキャナ部で読み取ったスキャナ画像を、コントローラ部１０に送信し、コントローラ部１０により出力可能な形式に画像処理が実行されたプロッタ画像を受信して印刷動作を実行する処理部である。エンジン部２０は、スキャナ部２０１と、画像送信部２０２と、プロッタ部２０３と、画像受信部２０４と、備えている。

スキャナ画像転送部１０１は、エンジン部２０のスキャナ部２０１で読み取られたスキャナ画像を受信して、アービタ１０６に転送してメモリ１０５に記憶させる処理部である。スキャナ画像転送部１０１は、入力インターフェース回路等により実現される。

プロッタ画像転送部１０２は、画像処理手段１０４、１０９または１１０によってスキャナ画像に対して画像処理が実行され、出力可能な形式となったプロッタ画像をメモリ１０５から読み出し、エンジン部２０の画像受信部２０４に転送する処理部である。プロッタ画像転送部１０２は、出力インターフェース回路等により実現される。

ＣＰＵ１０３は、スキャナ画像転送部１０１等の各処理部、アービタ１０６、１０７への動作モード設定および起動指示、ならびにメモリ１０５のアドレス管理等を行う演算装置である。

画像処理手段１０４は、ＲＭＷ処理、または、後述するパイプライン処理による画像処理を実行する機能部である。画像処理手段１０４は、ＲＭＷ処理として、例えば、ＰＤＬ（Ｐａｇｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ：ページ記述言語）を解釈して画像を形成する処理等を実行する。画像処理手段１０４は、ＲＭＷ処理またはパイプライン処理のいずれによるアクセスかに基づいて、セレクタ１０８に通信経路指示（指示情報）を送信し、通信経路指示に基づいたセレクタ１０８の切り替え動作によって、第１通信経路出力部１０８１を介したメモリ１０５へのリードアクセス、または、第２通信経路出力部１０８２を介したメモリ１０５へのリードアクセスを行う。画像処理手段１０４は、専用のハードウェア回路により実現される。なお、画像処理手段１０４と同様の機能を有する画像処理手段は、１つであることに限定されるものではなく、複数であってもよい。この場合、画像処理手段１０４に接続されるセレクタ１０８は、画像処理手段１０４と同様の機能を有する画像処理手段の同じ個数必要となる。

メモリ１０５は、画像データ、およびＣＰＵ１０３が実行するプログラムを一時記憶する主記憶装置である。メモリ１０５は、スキャナ画像転送部１０１により受信されたスキャナ画像を記憶する。メモリ１０５は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶媒体により実現される。

アービタ１０６は、メモリ１０５にアクセスする各バスマスタのアクセス要求を制御する回路であり、メモリ１０５を効率的に利用できるように優先順位を調整する機能を有する。アービタ１０６は、マスタポートとしての第１ポート１０６１、第２ポート１０６２、第３ポート１０６３、第４ポート１０６４および第５ポート１０６５、ならびに、ターゲットポートしてのターゲット１０６６を有する。第１ポート１０６１は、ＣＰＵ１０３が接続され、第２ポート１０６２は、スキャナ画像転送部１０１が接続され、第３ポート１０６３は、プロッタ画像転送部１０２が接続されている。第４ポート１０６４は、後述するセレクタ１０８の第１通信経路出力部１０８１が接続され、第５ポート１０６５は、後述するアービタ１０７のターゲット１０７５が接続されている。ターゲット１０６６は、メモリ１０５に接続されている。アービタ１０６のマスタポートおよびターゲットポートは、それぞれ、データ転送を効率化するためのＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）方式のバッファを備える。具体的には、第１ポート１０６１、第２ポート１０６２、第３ポート１０６３、第４ポート１０６４および第５ポート１０６５は、それぞれＦＩＦＯバッファ１０６１ａ〜１０６５ａを備えている。また、ターゲット１０６６は、ＦＩＦＯバッファ１０６６ａを備えている。

アービタ１０７は、アービタ１０６のマスタポートである第５ポート１０６５にアクセスする各バスマスタのアクセス要求を制御する回路であり、メモリ１０５を効率的に利用できるように優先順位を調整するサブアービタとしての機能を有する。図１に示すように、アービタ１０７は、メモリ１０５に対して、アービタ１０６の前段に配置されている。アービタ１０７は、マスタポートとしての第１ポート１０７１、第２ポート１０７２および第３ポート１０７３、ならびに、ターゲットポートとしてのターゲット１０７５を有する。第１ポート１０７１は、後述するセレクタ１０８の第２通信経路出力部１０８２が接続され、第２ポート１０７２は、画像処理手段１０９が接続され、第３ポート１０７３は、画像処理手段１１０が接続されている。ターゲット１０７５は、アービタ１０６の第５ポート１０６５に接続されている。アービタ１０７のマスタポートおよびターゲットポートは、アービタ１０６と同様に、それぞれ、データ転送を効率化するためのＦＩＦＯ方式のバッファを備える。具体的には、第１ポート１０７１、第２ポート１０７２および第３ポート１０７３は、それぞれＦＩＦＯバッファ１０７１ａ〜１０７３ａを備えている。また、ターゲット１０７５は、ＦＩＦＯバッファ１０７５ａを備えている。

セレクタ１０８は、画像処理手段１０４から受信する通信経路指示に従って、画像処理手段１０４が送受信するデータ（リードアクセス要求、または受信するスキャナ画像等）を第１通信経路出力部１０８１または第２通信経路出力部１０８２のいずれかに送受信するかを選択する機能部である。ここで、第１通信経路出力部１０８１から、アービタ１０６を経由して、メモリ１０５へ向かう通信経路を「第１通信経路」と称する。また、第２通信経路出力部１０８２から、アービタ１０７およびアービタ１０６を経由して、メモリ１０５へ向かう通信経路を「第２通信経路」と称する。第１通信経路を介したメモリ１０５へのアクセスは、アービタ１０６の第４ポート１０６４を経由してメモリ１０５にアクセスするものであり、アービタ１０７の第１ポート１０７１、およびアービタ１０６の第５ポート１０６５を経由してメモリ１０５にアクセスする第２通信経路を介したメモリ１０５へのアクセスよりも、メモリ１０５へのレイテンシは短くなる。セレクタ１０８は、専用のハードウェア回路により実現される。なお、画像処理手段１０４は、ライトアクセスについては、セレクタ１０８の第１通信経路出力部１０８１を介した第１通信経路を経由して、メモリ１０５にアクセスするものとしてもよい。また、アービタ１０６は、第１通信経路における第４ポート１０６４についてのメモリ１０５へのアクセスの優先順位を、第２通信経路における第５ポート１０６５についてのメモリ１０５へのアクセスの優先順位よりも高く設定するものとしてもよい。これによって、第１通信経路を介したメモリ１０５へのアクセスのレイテンシを、第２通信経路を介したメモリ１０５へのアクセスのレイテンシよりもさらに短くすることができる。

画像処理手段１０９、１１０は、それぞれ画像圧縮伸張処理、画像回転処理、画像暗号化処理、または画像加工処理等の画像処理を実行する機能部である。このうち、画像処理手段１０９は、アービタ１０７の第２ポート１０７２に接続され、画像処理手段１１０は、アービタ１０７の第３ポート１０７３に接続されている。画像処理手段１０９、１１０は、メモリ１０５に対してインクリメンタルなアドレスで順番にアクセスし、同一のアドレスへの重複したアクセスをしない画像処理を実行することを想定している機能部であり、例えば、後述するパイプライン処理による画像処理を実行する。したがって、画像処理手段１０９、１１０は、メモリ１０５へのアクセスが、アービタ１０７およびアービタ１０６を経由するものであり、上述の第１通信経路を介したメモリ１０５へのアクセスにおけるレイテンシと比較して長くなる。なお、図１に示すように、アービタ１０７に接続された画像処理手段は、画像処理手段１０９、１１０の２つとしているがこれに限定されるものではなく、１つまたは３つ以上であってもよい。

なお、上述したように、ＲＭＷ処理を実行するバスマスタとして画像処理手段１０４を例に挙げているが、これらに限定されるものではなく、ＲＭＷ処理を実行するバスマスタとして、タイムアウト規定のあるＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）コントローラまたはネットワークインターフェースであるＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）等が含まれてもよい。このように、ＲＭＷ処理を実行するバスマスタとして、タイムアウト規定のあるＨＤＤコントローラまたはＮＩＣが含まれる場合、ＨＤＤコントローラまたはＮＩＣがメモリ１０５にアクセスする場合、第２通信経路よりもレイテンシが短い第１通信経路を経由することが望ましい。これによって、タイムアウトの再送動作の発生を抑制し、通信効率を向上させることができる。

スキャナ部２０１は、原稿データを読み取ってスキャナ画像を生成する装置である。画像送信部２０２は、スキャナ部２０１によって読み取られたスキャナ画像を、コントローラ部１０のスキャナ画像転送部１０１に転送する処理部である。画像送信部２０２は、出力インターフェース回路等により実現される。

プロッタ部２０３は、画像形成装置１によりスキャナ画像に対して画像処理が実行され、出力可能な形式となったプロッタ画像を、印刷媒体である印刷用紙に印字する装置である。画像受信部２０４は、画像形成装置１のプロッタ画像転送部１０２からプロッタ画像を受信し、プロッタ部２０３に転送する処理部である。画像受信部２０４は、入力インターフェース回路等により実現される。

（パイプライン処理およびＲＭＷ処理について）
図２は、パイプライン処理を説明する図である。まず、図２を参照しながら、パイプライン処理について説明する。

画像処理を含む一連の処理（以下、画像処理サイクルという）は、リードアクセス要求（リードコマンド）、画像のメモリからの読み込み、画像処理、ライトアクセス要求（ライドコマンド）、そして、画像処理した画像のメモリへの書き込みのように、複数の段階で構成されている。通常は、前の画像処理サイクルが終了しないと、次の画像処理サイクルを開始することができない。しかし、画像をメモリからインクリメンタルなアドレスで順番に読み出し、読み出した順に画像処理を実行して、メモリに書き込む場合、画像処理サイクルの対象となるデータのアドレスが重複しない。このため、図２に示すように、画像処理サイクル（図２では、パイプライン処理Ａ１〜Ａ５として示す）の各段階は独立して動作させることが可能であり、前の画像処理サイクルが終了する前に、次に画像処理サイクルを開始することが可能であり、これをパイプライン処理と呼ぶ。このような、パイプライン処理においては、各画像処理サイクルにおけるリードレスポンス期間、すなわちレイテンシが隠蔽され、画像処理サイクルの処理性能は、データ処理時間に依存することになる。

図３は、ＲＭＷ処理を説明する図である。図４は、レイテンシの短い通信経路におけるＲＭＷ処理を説明する図である。次に、図３および４を参照しながら、ＲＭＷ処理について説明する。

上述のように、同じアドレスに対する画像処理コマンドが連続する場合、その画像処理コマンドに基づく画像処理サイクルは、パイプライン処理により実行することができず、ＲＭＷ処理により行う必要がある。ＲＭＷ処理の場合、前の画像処理サイクルが終了するまで、次の画像処理サイクルを開始することができないため、図３に示すように、各画像処理サイクル（図３では、ＲＭＷ処理Ｂ１、Ｂ２として示す）の全体の処理時間（処理性能）は、画像処理しているデータ処理期間と共にリードレスポンス期間（レイテンシ）が大きく影響する。

図４に示すＲＭＷ処理は、図３に示すＲＭＷ処理におけるリードレスポンス期間（レイテンシ）よりも短縮した場合の処理であり、画像処理サイクル（図４では、ＲＭＷ処理Ｃ１〜Ｃ３として示す）の全体の処理時間が短くなり、処理性能が向上している。また、ＲＭＷ処理は、画像処理サイクル中に、メモリにおける同じアドレスに対するアクセスが発生しないため、メモリへのアクセスを占有してしまうことはない。これに対し、図２に示すパイプライン処理は、次々の各画像処理サイクルが実行されるため、優先順位を高くするとメモリへのアクセスを占有してしまう可能性がある。ＲＭＷ処理は、優先順位が高くても、他のバスマスタがメモリへのアクセスを行う隙間が発生するため、他のバスマスタもメモリへのアクセスが可能となり、各バスマスタにおける処理の速度性能のバランスを維持することが比較的容易である。すなわち、従来においてリードレスポンス期間（レイテンシ）によって大きく処理性能が抑制されていたＲＭＷ処理の場合、そのリードレスポンス期間を短縮することによって、画像処理の処理性能が飛躍的に向上し、かつ、ＲＭＷ処理によるメモリへのアクセス頻度が多少増えても、他のバスマスタのメモリへのアクセスを大きく妨害することもない。

（画像処理手段のブロック構成）
図５は、第１の実施の形態の画像処理手段のブロック構成等を説明する図である。図５を参照しながら、画像処理手段１０４のブロック構成等について説明する。

図５に示すように、画像処理手段１０４は、条件設定手段１０４１と、アクセス判定手段１０４２と、通信経路決定手段１０４３（選択手段）と、を備えている。

条件設定手段１０４１は、画像処理手段１０４がメモリ１０５にアクセスする場合、どのような条件により第１通信経路または第２通信経路を経由するかについてＣＰＵ１０３によって設定された判定条件情報を保持し、判定条件情報を通信経路決定手段１０４３に渡す。判定条件情報は、ここでは、画像処理手段１０４の画像処理がＲＭＷ処理（第１処理）である場合に、レイテンシの短い第１通信経路を選択し、ＲＭＷ処理以外の処理（パイプライン処理等）（第２処理）である場合に、第２通信経路を選択するという判定条件を示す情報であるものとする。なお、判定条件情報は、その他、画像処理手段１０４の次の動作モードの情報、または、処理対象画像の設定情報をメモリ１０５から読み出す場合に、第１通信経路を選択するという判定条件を含む情報であってもよい。

アクセス判定手段１０４２は、画像処理手段１０４が次に送信するアクセス要求が、ＲＭＷ処理によるものであるか否かを判定し、ＲＭＷ処理によるものである場合、ＲＭＷ処理通知を通信経路決定手段１０４３に渡す機能部である。

通信経路決定手段１０４３は、条件設定手段１０４１から受け取った判定条件情報、および、アクセス判定手段１０４２から受け取るＲＭＷ処理通知に基づいて、画像処理手段１０４がメモリ１０５に対して第１通信経路または第２通信経路を経由してアクセスするかを指示する通信経路指示を生成してセレクタ１０８に送信する。

セレクタ１０８は、通信経路決定手段１０４３から受信した通信経路指示に従って、画像処理手段１０４がメモリ１０５にアクセスする通信経路を、第１通信経路または第２通信経路に切り替える。

なお、画像処理手段１０４は、図５に示すように、セレクタ１０８に送信するアクセス要求とは別に、転送経路指示をセレクタ１０８に送信しているが、これに限定されるものではない。例えば、画像処理手段１０４は、転送経路指示をアクセス要求に含めて、セレクタ１０８に送信し、セレクタ１０８は、アクセス要求に含まれた転送経路指示に従って、転送経路を選択するものとしてもよい。

また、条件設定手段１０４１、アクセス判定手段１０４２および通信経路決定手段１０４３は、画像処理手段１０４に含まれる構成としているが、これに限定されるものではなく、画像処理手段１０４外に構成され、画像処理手段１０４に対して同様の機能を有するものであってもよい。

（通信経路の切り替え動作およびアクセス動作）
図６は、第１の実施の形態に係る画像処理装置における通信経路の切り替え動作を説明するフローチャートである。図６を参照しながら、画像形成装置１における画像処理手段１０４がメモリ１０５にアクセスする通信経路を切り替える動作およびその通信経路を経由してメモリ１０５にアクセスする動作について詳述する。

＜ステップＳ０１＞
ＣＰＵ１０３は、画像処理手段１０４がＲＭＷ処理を実行する場合に、第２通信経路よりもレイテンシの短い第１通信経路を経由してメモリ１０５にアクセスすることによる画像処理の処理性能向上と、他のバスマスタのメモリアクセス速度の低下とを鑑みて、画像処理手段１０４の処理性能向上を優先して、ＲＭＷ処理の場合、第１通信経路を経由してデータ転送（メモリ１０５にアクセス）をするか否かを判定する。画像処理手段１０４がＲＭＷ処理を実行する場合、第１通信経路を経由してデータ転送すると判定された場合（ステップＳ０１：Ｙｅｓ）、ステップＳ０２へ進む。一方、画像処理手段１０４のすべてのコマンドを通常の通信経路（ここでは、第２通信経路）を経由してデータ転送すると判定された場合（ステップＳ０１：Ｎｏ）、ステップＳ０３へ進む。

＜ステップＳ０２＞
ＣＰＵ１０３は、画像処理手段１０４がＲＭＷ処理を実行する場合、第１通信経路を経由してメモリ１０５にアクセスし、ＲＭＷ処理以外の処理（例えば、パイプライン処理）を実行する場合、第２通信経路を経由してメモリ１０５にアクセスするという条件を設定する。ＣＰＵ１０３は、設定した条件の情報を判定条件情報として、条件設定手段１０４１に送信し、条件設定手段１０４１は、判定条件情報を保持する。条件設定手段１０４１は、保持している判定条件情報を通信経路決定手段１０４３に渡す。そして、ステップＳ０４へ進む。

＜ステップＳ０３＞
ＣＰＵ１０３は、画像処理手段１０４がすべてのコマンド（すべての処理）について、第２通信経路を経由してメモリ１０５にアクセスするという条件を設定する。ＣＰＵ１０３は、設定した条件の情報を判定条件情報として、条件設定手段１０４１に送信し、条件設定手段１０４１は、判定条件情報を保持する。条件設定手段１０４１は、保持している判定条件情報を通信経路決定手段１０４３に渡す。そして、ステップＳ０４へ進む。

＜ステップＳ０４＞
ＣＰＵ１０３は、画像処理手段１０４を起動して画像処理を実行させる。そして、ステップＳ０５へ進む。

＜ステップＳ０５＞
アクセス判定手段１０４２は、次に送信するメモリ１０５へのアクセス要求が、ＲＭＷ処理によるものであるか否かを判定する。アクセス要求がＲＭＷ処理によるものである場合（ステップＳ０５：Ｙｅｓ）、アクセス判定手段１０４２は、ＲＭＷ処理通知を通信経路決定手段１０４３に渡し、ステップＳ０６へ進む。アクセス要求がＲＭＷ処理によるものではない場合（ステップＳ０５：Ｎｏ）、ステップＳ０７へ進む。

＜ステップＳ０６＞
通信経路決定手段１０４３は、条件設定手段１０４１から受け取った判定条件情報が、画像処理手段１０４がＲＭＷ処理を実行する場合、第１通信経路を経由してメモリ１０５にアクセスするという条件設定の内容であるか否かを判定する。通信経路決定手段１０４３が、アクセス判定手段１０４２からＲＭＷ処理通知を受信し、かつ、判定条件情報が、画像処理手段１０４がＲＭＷ処理を実行する場合、第１通信経路を経由してメモリ１０５にアクセスするという条件設定の内容である場合（ステップＳ０６：Ｙｅｓ）、ステップＳ０８へ進む。通信経路決定手段１０４３が、アクセス判定手段１０４２からＲＭＷ処理通知を受信していない、または、判定条件情報が、画像処理手段１０４がすべてのコマンド（すべての処理）について、第２通信経路を経由してメモリ１０５にアクセスするという条件設定の内容である場合（ステップＳ０６：Ｎｏ）、ステップＳ０７へ進む。

＜ステップＳ０７＞
通信経路決定手段１０４３は、画像処理手段１０４がメモリ１０５に対して第１通信経路よりもレイテンシの長い第２通信経路を経由してアクセスすることを指示する通信経路指示をセレクタ１０８に送信する。セレクタ１０８は、通信経路決定手段１０４３から受信した通信経路指示に従って、画像処理手段１０４がメモリ１０５にアクセスする通信経路を、第２通信経路に切り替える。そして、ステップＳ０９へ進む。

＜ステップＳ０８＞
通信経路決定手段１０４３は、画像処理手段１０４がメモリ１０５に対して第２通信経路よりもレイテンシの短い第１通信経路を経由してアクセスすることを指示する通信経路指示をセレクタ１０８に送信する。セレクタ１０８は、通信経路決定手段１０４３から受信した通信経路指示に従って、画像処理手段１０４がメモリ１０５にアクセスする通信経路を、第１通信経路に切り替える。そして、ステップＳ０９へ進む。

＜ステップＳ０９＞
画像処理手段１０４は、メモリ１０５に対するアクセス要求を発行して送信し、ステップＳ０７またはステップＳ０８で、セレクタ１０８により切り替えられた通信経路を経由してメモリ１０５にアクセスする。そして、ステップＳ１０へ進む。

＜ステップＳ１０＞
画像処理手段１０４が１ページ分の画像処理が完了した場合（ステップＳ１０：Ｙｅｓ）、処理を終了し、画像処理手段１０４が１ページ分の画像処理が完了していない場合（ステップＳ１０：Ｎｏ）、ステップＳ０５へ戻る。

以上の動作の流れによって、画像形成装置１における画像処理手段１０４がメモリ１０５にアクセスする通信経路を切り替える動作およびその通信経路を経由してメモリ１０５にアクセスする動作が行われる。

以上のように、画像処理手段１０４は、メモリ１０５へのアクセス要求が、ＲＭＷ処理によるものである場合、転送経路指示によって、セレクタ１０８に第２通信経路よりもレイテンシの短い第１通信経路に切り替えさせるものとしている。そして、画像処理手段１０４は、ＲＭＷ処理において、セレクタ１０８により切り替えられた第１通信経路を経由してメモリ１０５にアクセスする。これによって、ＲＭＷ処理におけるメモリ１０５へのリードレスポンス期間（レイテンシ）を短くすることができ、ＲＭＷ処理による画像処理の処理性能を向上させることができる。また、セレクタ１０８によって、画像処理手段１０４の処理内容に基づいて、第１通信経路または第２通信経路に切り替えるので、各バスマスタとの処理性能のバランスを維持することができる。

［第２の実施の形態］
第２の実施の形態に係る画像形成装置について、第１の実施の形態に係る画像形成装置１と相違する点を中心に説明する。第１の実施の形態では、第１通信経路において、セレクタ１０８が直接アービタ１０６に接続されている構成について説明した。本実施の形態では、第１通信経路がサブアービタを経由する経路である構成について説明する。

（画像形成装置の要部構成）
図７は、第２の実施の形態に係る画像形成装置の要部構成図である。図７を参照しながら、本実施の形態に係る画像形成装置１ａの要部構成について説明する。

図７に示すように、画像形成装置１ａは、コントローラ部１０ａ（画像処理装置）と、エンジン部２０と、を備えている。エンジン部２０の構成および動作は、第１の実施の形態と同様である。

コントローラ部１０ａは、エンジン部２０におけるスキャナ部により読み込まれたスキャナ画像に対して、種々の画像処理を実行して出力可能な形式にしてから、プロッタ画像としてエンジン部２０のプロッタ部に送信する処理部である。コントローラ部１０ａは、スキャナ画像転送部１０１と、プロッタ画像転送部１０２と、ＣＰＵ１０３と、画像処理手段１０４と、メモリ１０５と、アービタ１０６ａ、１０７ａと、セレクタ１０８と、画像処理手段１０９、１１０と、画像処理手段１１１と、アービタ１１２と、セレクタ１１３と、を備えている。このうち、スキャナ画像転送部１０１、プロッタ画像転送部１０２、ＣＰＵ１０３、画像処理手段１０４、１０９〜１１１は、アービタ１０７ａまたはアービタ１１２に接続され、メモリ１０５へアクセスするための順番を制御されるバスマスタとして機能する。

スキャナ画像転送部１０１は、エンジン部２０のスキャナ部２０１で読み取られたスキャナ画像を受信して、アービタ１０６ａに転送してメモリ１０５に記憶させる処理部である。スキャナ画像転送部１０１は、入力インターフェース回路等により実現される。

プロッタ画像転送部１０２は、画像処理手段１０４、１０９〜１１１によってスキャナ画像に対して画像処理が実行され、出力可能な形式となったプロッタ画像をメモリ１０５から読み出し、エンジン部２０の画像受信部２０４に転送する処理部である。プロッタ画像転送部１０２は、出力インターフェース回路等により実現される。

ＣＰＵ１０３は、スキャナ画像転送部１０１等の各処理部、アービタ１０６ａ、１０７ａ、１１２への動作モード設定および起動指示、ならびにメモリ１０５のアドレス管理等を行う演算装置である。

画像処理手段１０４、１１１は、ＲＭＷ処理、または、後述するパイプライン処理による画像処理を実行する機能部である。画像処理手段１０４は、ＲＭＷ処理またはパイプライン処理のいずれによるアクセスかに基づいて、セレクタ１０８に通信経路指示を送信し、通信経路指示に基づいたセレクタ１０８の切り替え動作によって、第１通信経路出力部１０８１ａを介したメモリ１０５へのリードアクセス、または、第２通信経路出力部１０８２を介したメモリ１０５へのリードアクセスを行う。画像処理手段１１１は、ＲＭＷ処理またはパイプライン処理のいずれによるアクセスかに基づいて、セレクタ１１３に通信経路指示を送信し、通信経路指示に基づいたセレクタ１１３の切り替え動作によって、第１通信経路出力部１１３１ａを介したメモリ１０５へのリードアクセス、または、第２通信経路出力部１１３２を介したメモリ１０５へのリードアクセスを行う。画像処理手段１０４、１１１は、専用のハードウェア回路により実現される。

アービタ１０６ａは、メモリ１０５にアクセスする各バスマスタのアクセス要求を制御する回路であり、メモリ１０５を効率的に利用できるように優先順位を調整する機能を有する。アービタ１０６ａは、マスタポートとしての第１ポート１０６１、第２ポート１０６２、第３ポート１０６３、第４ポート１０６４および第５ポート１０６５、ならびに、ターゲットポートしてのターゲット１０６６を有する。第１ポート１０６１は、ＣＰＵ１０３が接続され、第２ポート１０６２は、スキャナ画像転送部１０１が接続され、第３ポート１０６３は、プロッタ画像転送部１０２が接続されている。第４ポート１０６４は、後述するアービタ１１２のターゲット１１２３が接続され、第５ポート１０６５は、後述するアービタ１０７ａのターゲット１０７５が接続されている。ターゲット１０６６は、メモリ１０５に接続されている。アービタ１０６ａのマスタポートおよびターゲットポートは、それぞれ、データ転送を効率化するためのＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）方式のバッファを備える。具体的には、第１ポート１０６１、第２ポート１０６２、第３ポート１０６３、第４ポート１０６４および第５ポート１０６５は、それぞれＦＩＦＯバッファ１０６１ａ〜１０６３ａ、１０６４ｂ、１０６５ａを備えている。このうち、ＦＩＦＯバッファ１０６４ｂは、ＦＩＦＯバッファ１０６１ａ〜１０６３ａ、１０６５ａよりもバッファ段数が少ないものとなっている。また、ターゲット１０６６は、ＦＩＦＯバッファ１０６６ａを備えている。

アービタ１０７ａは、アービタ１０６ａのマスタポートである第５ポート１０６５にアクセスする各バスマスタのアクセス要求を制御する回路であり、メモリ１０５を効率的に利用できるように優先順位を調整するサブアービタとしての機能を有する。図７に示すように、アービタ１０７ａは、メモリ１０５に対して、アービタ１０６ａの前段に配置されている。アービタ１０７ａは、マスタポートとしての第１ポート１０７１、第２ポート１０７２、第３ポート１０７３および第４ポート１０７４、ならびに、ターゲットポートとしてのターゲット１０７５を有する。第１ポート１０７１は、後述するセレクタ１０８の第２通信経路出力部１０８２が接続され、第２ポート１０７２は、後述するセレクタ１１３の第２通信経路出力部１１３２が接続され、第３ポート１０７３は、画像処理手段１０９が接続され、第４ポート１０７４は、画像処理手段１１０が接続されている。ターゲット１０７５は、アービタ１０６ａの第５ポート１０６５に接続されている。アービタ１０７ａのマスタポートおよびターゲットポートは、アービタ１０６ａと同様に、それぞれ、データ転送を効率化するためのＦＩＦＯ方式のバッファを備える。具体的には、第１ポート１０７１、第２ポート１０７２、第３ポート１０７３および第４ポート１０７４は、それぞれＦＩＦＯバッファ１０７１ａ〜１０７４ａを備えている。また、ターゲット１０７５は、ＦＩＦＯバッファ１０７５ａを備えている。

アービタ１１２は、アービタ１０６ａのマスタポートである第４ポート１０６４にアクセスする各バスマスタのアクセス要求を制御する回路であり、メモリ１０５を効率的に利用できるように優先順位を調整するサブアービタとしての機能を有する。図７に示すように、アービタ１１２は、メモリ１０５に対して、アービタ１０６ａの前段に配置されている。アービタ１１２は、マスタポートとしての第１ポート１１２１および第２ポート１１２２、ならびに、ターゲットポートとしてのターゲット１１２３を有する。第１ポート１１２１は、後述するセレクタ１０８の第１通信経路出力部１０８１ａが接続され、第２ポート１１２２は、後述するセレクタ１１３の第１通信経路出力部１１３１ａが接続されている。ターゲット１１２３は、アービタ１０６ａの第４ポート１０６４に接続されている。アービタ１１２のマスタポートおよびターゲットポートは、アービタ１０６ａと同様に、それぞれ、データ転送を効率化するためのＦＩＦＯ方式のバッファを備える。具体的には、第１ポート１１２１および第２ポート１１２２は、それぞれＦＩＦＯバッファ１１２１ａ、１１２２ａを備えている。ＦＩＦＯバッファ１１２１ａ、１１２２ａは、アービタ１０７ａのＦＩＦＯバッファ１０７１ａ〜１０７４ａよりもバッファ段数が少ないものとなっている。また、ターゲット１１２３は、ＦＩＦＯバッファ１１２３ａを備えている。ＦＩＦＯバッファ１１２３ａは、アービタ１０７ａのＦＩＦＯバッファ１０７５ａよりもバッファ段数が少ないものとなっている。

セレクタ１０８は、画像処理手段１０４から受信する通信経路指示に従って、画像処理手段１０４が送受信するデータ（リードアクセス要求、または受信するスキャナ画像等）を第１通信経路出力部１０８１ａまたは第２通信経路出力部１０８２のいずれかに送受信するかを選択する機能部である。ここで、第１通信経路出力部１０８１ａから、アービタ１１２およびアービタ１０６ａを経由して、メモリ１０５へ向かう通信経路を「第１通信経路」と称する。また、第２通信経路出力部１０８２から、アービタ１０７ａおよびアービタ１０６ａを経由して、メモリ１０５へ向かう通信経路を「第２通信経路」と称する。セレクタ１０８は、専用のハードウェア回路により実現される。

一般に、メモリ１０５へのアクセスを効率的にすることを目的として、アービタの各ポートのバッファの段数を多くすると、バッファリングされるデータ量が増加し、その結果、リードレスポンス期間（レイテンシ）は長くなる。上述のように、アービタ１０７ａの各ポートのバッファ段数がアービタ１１２の各ポートのバッファ段数よりも多く、アービタ１０６ａのＦＩＦＯバッファ１０６５ａのバッファ段数がＦＩＦＯバッファ１０６４ｂのバッファ段数よりも多い。その結果、第１通信経路を介したメモリ１０５へのアクセスは、アービタ１１２、およびアービタ１０６ａの第４ポート１０６４を経由してメモリ１０５にアクセスするものであり、アービタ１０７ａ、およびアービタ１０６ａの第５ポート１０６５を経由してメモリ１０５にアクセスする第２通信経路を介したメモリ１０５へのアクセスよりも、メモリ１０５へのレイテンシは短くなる。

例えば、第１通信経路によりメモリ１０５にアクセスするＲＭＷ処理は、画像に対して、縦方向に線を書くといった処理を行う場合に発生する。画像に対して横方向に線を引く場合は１回のリードアクセスのバースト長を長くすることで効率よくメモリから画像を読み出すことができるが、縦方向の場合は線の１回のアクセスは太さ分のデータ量でよく、それが複数ライン分連続して発生することになる。したがって、１回のリードアクセスのバースト長は短くてよく、レイテンシが短い経路（第１通信経路）にサブアービタ（アービタ１１２）が挿入される場合でも、バッファ段数を少なくすることが可能とある。

なお、アービタ１０６ａは、第１通信経路における第４ポート１０６４についてのメモリ１０５へのアクセスの優先順位を、第２通信経路における第５ポート１０６５についてのメモリ１０５へのアクセスの優先順位よりも高く設定するものとしてもよい。これによって、第１通信経路を介したメモリ１０５へのアクセスのレイテンシを、第２通信経路を介したメモリ１０５へのアクセスのレイテンシよりもさらに短くすることができる。

画像処理手段１０９、１１０は、それぞれ画像圧縮伸張処理、画像回転処理、画像暗号化処理、または画像加工処理等の画像処理を実行する機能部である。このうち、画像処理手段１０９は、アービタ１０７ａの第３ポート１０７３に接続され、画像処理手段１１０は、アービタ１０７ａの第４ポート１０７４に接続されている。画像処理手段１０９、１１０は、メモリ１０５に対してインクリメンタルなアドレスで順番にアクセスし、同一のアドレスへの重複したアクセスをしない画像処理を実行することを想定している機能部であり、例えば、後述するパイプライン処理による画像処理を実行する。したがって、画像処理手段１０９、１１０は、メモリ１０５へのアクセスが、アービタ１０７ａおよびアービタ１０６ａを経由するものであり、上述の第１通信経路を介したメモリ１０５へのアクセスにおけるレイテンシと比較して長くなる。

セレクタ１１３は、画像処理手段１１１から受信する通信経路指示に従って、画像処理手段１１１が送受信するデータ（リードアクセス要求、または受信するスキャナ画像等）を第１通信経路出力部１１３１ａまたは第２通信経路出力部１１３２のいずれかに送受信するかを選択する機能部である。セレクタ１１３は、専用のハードウェア回路により実現される。セレクタ１１３の画像処理手段１１１に対する機能は、セレクタ１０８の画像処理手段１０４に対する機能と同様なので、説明を省略する。

本実施の形態に係る画像形成装置１ａにおける画像処理手段１０４（または画像処理手段１１１）がメモリ１０５にアクセスする通信経路を切り替える動作およびその通信経路を経由してメモリ１０５にアクセスする動作は、第１の実施の形態に係る画像形成装置１と同様である。

以上のように、第２通信経路よりもレイテンシの短い第１通信経路を、ポートのＦＩＦＯバッファのバッファ段数がアービタ１０７ａよりも少ないアービタ１１２をサブアービタとしてアービタ１０６ａの前段に配置させることにより実現している。このように、第１通信経路において、バッファ段数が少ないアービタ１１２を経由してメモリ１０５にアクセスすることによって、バッファリングされるデータ量が減少するので、第２通信経路よりもリードレスポンス期間（レイテンシ）を短くすることができる。よって、画像処理手段１０４がＲＭＷ処理を実行する場合は、第１通信経路を経由してメモリ１０５にアクセスすることにより、レイテンシを短くすることができ、ＲＭＷ処理による画像処理の処理性能を向上させることができる。また、セレクタ１０８によって、画像処理手段１０４の処理内容に基づいて、第１通信経路または第２通信経路に切り替えるので、各バスマスタとの処理性能のバランスを維持することができる。

また、図７に示すように、ＲＭＷ処理を実行する画像処理手段（画像処理手段１０４、１１１）が複数実装されていても、各画像処理手段からのアクセス要求をアービタ１１２でまとめてからアービタ１０６ａに転送できる。したがって、アービタ１０６ａにおけるマスタポートの数を削減することができ、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として実装する際に回路のレイアウトが容易になるというメリットがある。

［第３の実施の形態］
第３の実施の形態に係る画像形成装置について、第２の実施の形態に係る画像形成装置１ａと相違する点を中心に説明する。第２の実施の形態では、通信経路決定手段１０４３は、アクセス判定手段１０４２から受け取るＲＭＷ処理通知に基づいて、画像処理手段１０４がメモリ１０５に対して第１通信経路または第２通信経路を経由してアクセスするかを指示する通信経路指示をセレクタ１０８に送信する動作を行うものであった。本実施の形態では、通信経路決定手段１０４３が、ＲＭＷ処理通知のみではなく、画像処理手段のバースト長に基づいて、通信経路指示を生成する動作について説明する。本実施の形態に係る画像形成装置の要部構成は、図７に示す第２の実施の形態に係る画像形成装置１ａの要部構成と同様であるが、本実施の形態においては、画像処理手段１０４が、後述する画像処理手段１０４ａに置換されている。

（画像処理手段のブロック構成）
図８は、第３の実施の形態の画像処理手段のブロック構成等を説明する図である。図８を参照しながら、画像処理手段１０４ａのブロック構成等について説明する。

図８に示すように、画像処理手段１０４ａ（第１バスマスタ）は、条件設定手段１０４１と、アクセス判定手段１０４２ａと、通信経路決定手段１０４３と、を備えている。

条件設定手段１０４１は、画像処理手段１０４がメモリ１０５にアクセスする場合、どのような条件により第１通信経路または第２通信経路を経由するかについてＣＰＵ１０３によって設定された判定条件情報を保持し、判定条件情報を通信経路決定手段１０４３に渡す。判定条件情報は、画像処理手段１０４ａの画像処理がＲＭＷ処理（第１処理）である場合に、レイテンシの短い第１通信経路を選択し、ＲＭＷ処理以外の処理（パイプライン処理等）（第２処理）である場合に、第２通信経路を選択するという条件のほか、下記の条件の情報を含む。すなわち、判定条件情報は、画像処理手段１０４ａからのデータのバースト長が、アービタ１１２のポートのバッファ段数を超える場合に、ＲＭＷ処理であっても第２通信経路を選択し、ＲＭＷ処理である場合、かつ、バースト長がアービタ１１２のポートのバッファ段数以下である場合、第１通信経路を選択するという条件の情報を含む。なお、判定条件情報は、その他、画像処理手段１０４ａの次の動作モードの情報、または、処理対象画像の設定情報をメモリ１０５から読み出す場合に、第１通信経路を選択するという判定条件を含む情報であってもよい。

アクセス判定手段１０４２ａは、画像処理手段１０４ａが次に送信するアクセス要求が、ＲＭＷ処理によるものであるか否かを判定し、ＲＭＷ処理によるものである場合、ＲＭＷ処理通知を通信経路決定手段１０４３に渡す機能部である。さらに、アクセス判定手段１０４２ａは、画像処理手段１０４ａが次に送信するアクセス要求のバースト長の情報を含むバースト長通知を通信経路決定手段１０４３に渡す。

通信経路決定手段１０４３は、条件設定手段１０４１から受け取った判定条件情報、ならびに、アクセス判定手段１０４２ａから受け取るＲＭＷ処理通知およびバースト長通知に基づいて、画像処理手段１０４ａがメモリ１０５に対して第１通信経路または第２通信経路を経由してアクセスするかを指示する通信経路指示を生成してセレクタ１０８に送信する。

セレクタ１０８は、通信経路決定手段１０４３から受信した通信経路指示に従って、画像処理手段１０４ａがメモリ１０５にアクセスする通信経路を、第１通信経路または第２通信経路に切り替える。

（通信経路の切り替え動作およびアクセス動作）
次に、図６を参照しながら、画像処理手段１０４ａがメモリ１０５にアクセスする通信経路を切り替える動作およびその通信経路を経由してメモリ１０５にアクセスする動作について、第１の実施の形態および第２の実施の形態に係る画像形成装置と相違する点を中心に説明する。

＜ステップＳ０１＞
ＣＰＵ１０３は、画像処理手段１０４ａがＲＭＷ処理を実行する場合に、第２通信経路よりもレイテンシの短い第１通信経路を経由してメモリ１０５にアクセスすることによる画像処理の処理性能向上と、他のバスマスタのメモリアクセス速度の低下とを鑑みる。そして、ＣＰＵ１０３は、画像処理手段１０４の処理性能向上を優先し、ＲＭＷ処理である場合、かつ、画像処理手段１０４ａからのデータのバースト長が、アービタ１１２のポートのバッファ段数以下である場合、第１通信経路を経由してデータ転送（メモリ１０５にアクセス）をするか否かを判定する。画像処理手段１０４ａがＲＭＷ処理を実行する場合、かつ、バースト長がアービタ１１２のポートのバッファ段数以下である場合、第１通信経路を経由してデータ転送すると判定された場合（ステップＳ０１：Ｙｅｓ）、ステップＳ０２へ進む。一方、画像処理手段１０４ａのすべてのコマンドを通常の通信経路（ここでは、第２通信経路）を経由してデータ転送すると判定された場合（ステップＳ０１：Ｎｏ）、ステップＳ０３へ進む。

＜ステップＳ０２＞
ＣＰＵ１０３は、画像処理手段１０４ａがＲＭＷ処理を実行する場合、かつ、バースト長がアービタ１１２のポートのバッファ段数以下である場合、第１通信経路を経由してメモリ１０５にアクセスし、ＲＭＷ処理以外の処理（例えば、パイプライン処理）を実行する場合、または、バースト長がアービタ１１２のポートのバッファ段数を超える場合、第２通信経路を経由してメモリ１０５にアクセスするという条件を設定する。ＣＰＵ１０３は、設定した条件の情報を判定条件情報として、条件設定手段１０４１に送信し、条件設定手段１０４１は、判定条件情報を保持する。条件設定手段１０４１は、保持している判定条件情報を通信経路決定手段１０４３に渡す。そして、ステップＳ０４へ進む。

＜ステップＳ０３＞
ＣＰＵ１０３は、画像処理手段１０４ａがすべてのコマンド（すべての処理）について、第２通信経路を経由してメモリ１０５にアクセスするという条件を設定する。ＣＰＵ１０３は、設定した条件の情報を判定条件情報として、条件設定手段１０４１に送信し、条件設定手段１０４１は、判定条件情報を保持する。条件設定手段１０４１は、保持している判定条件情報を通信経路決定手段１０４３に渡す。そして、ステップＳ０４へ進む。

＜ステップＳ０４＞
ＣＰＵ１０３は、画像処理手段１０４ａを起動して画像処理を実行させる。そして、ステップＳ０５へ進む。

＜ステップＳ０５＞
アクセス判定手段１０４２ａは、次に送信するメモリ１０５へのアクセス要求が、ＲＭＷ処理によるものであるか否か、および、アクセス要求のバースト長を判定する。アクセス判定手段１０４２ａは、アクセス要求がＲＭＷ処理によるものである場合、ＲＭＷ通知を通信経路決定手段１０４３に渡す。アクセス判定手段１０４２ａは、アクセス要求のバースト長の情報を含むバースト長通知を通信経路決定手段１０４３に渡す。通信経路決定手段１０４３は、ＲＭＷ処理通知を受け取らない、または、受け取ったバースト長通知が示すバースト長がアービタ１１２のポートのバッファ段数を超えると判定した場合（ステップＳ０５：Ｎｏ）、ステップＳ０７へ進む。通信経路決定手段１０４３は、ＲＭＷ処理通知を受け取り、かつ、受け取ったバースト長通知が示すバースト長がアービタ１１２のポートのバッファ段数以下であると判定した場合（ステップＳ０５：Ｙｅｓ）、ステップＳ０６へ進む。

＜ステップＳ０６＞
通信経路決定手段１０４３は、条件設定手段１０４１から受け取った判定条件情報が、画像処理手段１０４ａがＲＭＷ処理を実行する場合、かつ、画像処理手段１０４ａからのデータのバースト長がアービタ１１２のポートのバッファ段数以下である場合に、第１通信経路を経由してメモリ１０５にアクセスするという条件設定の内容であるか否かを判定する。通信経路決定手段１０４３が、アクセス判定手段１０４２ａからＲＭＷ処理通知を受信し、かつ、判定条件情報が、ＲＭＷ処理を実行する場合、かつ、バースト長がアービタ１１２のポートのバッファ段数以下である場合、第１通信経路を経由してメモリ１０５にアクセスするという条件設定の内容である場合（ステップＳ０６：Ｙｅｓ）、ステップＳ０８へ進む。通信経路決定手段１０４３が、アクセス判定手段１０４２ａからＲＭＷ処理通知を受信していない、または、判定条件情報が、バースト長がアービタ１１２のポートのバッファ段数を超える場合、第２通信経路を経由してメモリ１０５にアクセスする、もしくは画像処理手段１０４ａがすべてのコマンド（すべての処理）について、第２通信経路を経由してメモリ１０５にアクセスするという条件設定の内容である場合（ステップＳ０６：Ｎｏ）、ステップＳ０７へ進む。

＜ステップＳ０７＞
通信経路決定手段１０４３は、画像処理手段１０４ａがメモリ１０５に対して第１通信経路よりもレイテンシの長い第２通信経路を経由してアクセスすることを指示する通信経路指示をセレクタ１０８に送信する。セレクタ１０８は、通信経路決定手段１０４３から受信した通信経路指示に従って、画像処理手段１０４ａがメモリ１０５にアクセスする通信経路を、第２通信経路に切り替える。そして、ステップＳ０９へ進む。

＜ステップＳ０８＞
通信経路決定手段１０４３は、画像処理手段１０４ａがメモリ１０５に対して第２通信経路よりもレイテンシの短い第１通信経路を経由してアクセスすることを指示する通信経路指示をセレクタ１０８に送信する。セレクタ１０８は、通信経路決定手段１０４３から受信した通信経路指示に従って、画像処理手段１０４ａがメモリ１０５にアクセスする通信経路を、第１通信経路に切り替える。そして、ステップＳ０９へ進む。

＜ステップＳ０９＞
画像処理手段１０４ａは、メモリ１０５に対するアクセス要求を発行して送信し、ステップＳ０７またはステップＳ０８で、セレクタ１０８により切り替えられた通信経路を経由してメモリ１０５にアクセスする。そして、ステップＳ１０へ進む。

＜ステップＳ１０＞
画像処理手段１０４ａが１ページ分の画像処理が完了した場合（ステップＳ１０：Ｙｅｓ）、処理を終了し、画像処理手段１０４ａが１ページ分の画像処理が完了していない場合（ステップＳ１０：Ｎｏ）、ステップＳ０５へ戻る。

以上の動作の流れによって、画像処理手段１０４ａがメモリ１０５にアクセスする通信経路を切り替える動作およびその通信経路を経由してメモリ１０５にアクセスする動作が行われる。

以上のような構成および動作によって、第２の実施の形態と同様の効果を得ることができる。また、アービタ１１２のポートのバッファ段数を、アービタ１０７ａのポートよりも少なくする場合、アービタ１１２のポートにバッファ段数を超えるバースト長の長いデータを転送すると転送効率が低下する場合がある。しかし、上述のように、判定条件情報に、バースト長がアービタ１１２のポートのバッファ段数を超える場合に、第２通信経路を選択するという条件を含めているので、転送効率の低下を抑制することができる。

［第４の実施の形態］
第４の実施の形態に係る画像形成装置について、第１の実施の形態に係る画像形成装置１と相違する点を中心に説明する。プロッタ部２０３が、プロッタ画像を印刷用紙に印字する場合、レーザによる一定の周期にプロッタ画像のデータ転送が間に合わなかった場合、印字した画像がライン抜け等による異常画像となってしまうため、メモリ１０５からのプロッタ画像の読み出しは最優先としなければならない。本実施の形態においては、後述するプロッタ画像転送部１０２ｂがプロッタ画像を転送している間、後述する画像処理手段１０４ｂは、ＲＭＷ処理であっても、アービタ１０７を含む第２通信経路を経由してメモリ１０５にアクセスするように制御する動作について説明する。

（画像形成装置の要部構成）
図９は、第４の実施の形態に係る画像形成装置の要部構成図である。図９を参照しながら、本実施の形態に画像形成装置１ｂの要部構成について説明する。

図９に示すように、画像形成装置１ｂは、コントローラ部１０ｂ（画像処理装置）と、エンジン部２０と、を備えている。エンジン部２０の構成および動作は、第１の実施の形態と同様である。

コントローラ部１０ｂは、エンジン部２０におけるスキャナ部により読み込まれたスキャナ画像に対して、種々の画像処理を実行して出力可能な形式にしてから、プロッタ画像としてエンジン部２０のプロッタ部に送信する処理部である。コントローラ部１０ｂは、スキャナ画像転送部１０１と、プロッタ画像転送部１０２ｂ（第２バスマスタ、転送手段）と、ＣＰＵ１０３と、画像処理手段１０４ｂ（第１バスマスタ）と、メモリ１０５と、アービタ１０６、１０７と、セレクタ１０８と、画像処理手段１０９、１１０と、を備えている。このうち、スキャナ画像転送部１０１、プロッタ画像転送部１０２ｂ、ＣＰＵ１０３、および画像処理手段１０４ｂ、１０９、１１０は、アービタ１０６またはアービタ１０７に接続され、メモリ１０５へアクセスするための順番を制御されるバスマスタとして機能する。

プロッタ画像転送部１０２ｂは、画像処理手段１０４ｂ、１０９または１１０によってスキャナ画像に対して画像処理が実行され、出力可能な形式となったプロッタ画像をメモリ１０５から読み出し、エンジン部２０の画像受信部２０４に転送する処理部である。また、プロッタ画像転送部１０２ｂは、プロッタ画像を画像受信部２０４に転送している場合に、プロッタ画像の転送動作中であることを示す動作情報を画像処理手段１０４ｂに渡す。プロッタ画像転送部１０２ｂは、出力インターフェース回路等により実現される。

画像処理手段１０４ｂは、ＲＭＷ処理、または、後述するパイプライン処理による画像処理を実行する機能部である。画像処理手段１０４ｂは、ＲＭＷ処理またはパイプライン処理のいずれによるアクセスか、および、プロッタ画像転送部１０２ｂから動作情報を受け取っているか否かに基づいて、セレクタ１０８に通信経路指示を送信する。そして、画像処理手段１０４ｂは、通信経路指示に基づいたセレクタ１０８の切り替え動作によって、第１通信経路出力部１０８１を介したメモリ１０５へのリードアクセス、または、第２通信経路出力部１０８２を介したメモリ１０５へのリードアクセスを行う。画像処理手段１０４ｂは、専用のハードウェア回路により実現される。

アービタ１０６は、メモリ１０５にアクセスする各バスマスタのアクセス要求を制御する回路であり、メモリ１０５を効率的に利用できるように優先順位を調整する機能を有する。第１ポート１０６１は、ＣＰＵ１０３が接続され、第２ポート１０６２は、スキャナ画像転送部１０１が接続され、第３ポート１０６３は、プロッタ画像転送部１０２ｂが接続されている。第４ポート１０６４は、セレクタ１０８の第１通信経路出力部１０８１が接続され、第５ポート１０６５は、アービタ１０７のターゲット１０７５が接続されている。ターゲット１０６６は、メモリ１０５に接続されている。

セレクタ１０８は、画像処理手段１０４ｂから受信する通信経路指示に従って、画像処理手段１０４ｂが送受信するデータ（リードアクセス要求、または受信するスキャナ画像等）を第１通信経路出力部１０８１または第２通信経路出力部１０８２のいずれかに送受信するかを選択する機能部である。ここで、第１通信経路出力部１０８１から、アービタ１０６を経由して、メモリ１０５へ向かう通信経路を「第１通信経路」と称する。また、第２通信経路出力部１０８２から、アービタ１０７およびアービタ１０６を経由して、メモリ１０５へ向かう通信経路を「第２通信経路」と称する。セレクタ１０８は、専用のハードウェア回路により実現される。

（画像処理手段のブロック構成）
図１０は、第４の実施の形態の画像処理手段のブロック構成等を説明する図である。図１０を参照しながら、画像処理手段１０４ｂのブロック構成等について説明する。

図１０に示すように、画像処理手段１０４ｂは、条件設定手段１０４１ｂと、アクセス判定手段１０４２と、通信経路決定手段１０４３ｂ（選択手段）と、を備えている。

条件設定手段１０４１ｂは、画像処理手段１０４ｂがメモリ１０５にアクセスする場合、どのような条件により第１通信経路または第２通信経路を経由するかについてＣＰＵ１０３によって設定された判定条件情報を保持し、判定条件情報を通信経路決定手段１０４３ｂに渡す。判定条件情報は、画像処理手段１０４ｂの画像処理がＲＭＷ処理（第１処理）である場合に、レイテンシの短い第１通信経路を選択し、ＲＭＷ処理以外の処理（パイプライン処理等）（第２処理）である場合に、第２通信経路を選択するという判定条件を含む情報であるものとする。なお、判定条件情報は、その他、画像処理手段１０４の次の動作モードの情報、または、処理対象画像の設定情報をメモリ１０５から読み出す場合に、第１通信経路を選択するという判定条件を含む情報であってもよい。また、判定条件情報は、プロッタ画像転送部１０２ｂから動作情報を受け取っている場合、画像処理手段１０４ｂの画像処理がＲＭＷ処理であるか否かに関わらず、第２通信経路を選択するという判定条件を含む。

通信経路決定手段１０４３ｂは、条件設定手段１０４１ｂから受け取った判定条件情報、プロッタ画像転送部１０２ｂから受け取る動作情報、および、アクセス判定手段１０４２から受け取るＲＭＷ処理通知に基づいて、画像処理手段１０４ｂがメモリ１０５に対して第１通信経路または第２通信経路を経由してアクセスするかを指示する通信経路指示を生成してセレクタ１０８に送信する。

なお、通信経路決定手段１０４３ｂは、プロッタ画像転送部１０２ｂから動作情報を受け取るものとしているが、これに限定されるものではない。すなわち、通信経路決定手段１０４３ｂは、プロッタ画像転送部１０２ｂから動作情報を受け取るのではなく、スキャナ画像転送部１０１から受け取るものとしてもよく、動作の優先順位が画像処理手段１０４ｂよりも高いその他の画像処理手段から受け取るものとしてもよい。

セレクタ１０８は、通信経路決定手段１０４３ｂから受信した通信経路指示に従って、画像処理手段１０４ｂがメモリ１０５にアクセスする通信経路を、第１通信経路または第２通信経路に切り替える。

（通信経路の切り替え動作およびアクセス動作）
図１１は、第４の実施の形態に係る画像処理装置における通信経路の切り替え動作を説明するフローチャートである。図１１を参照しながら、画像形成装置１ｂにおける画像処理手段１０４ｂがメモリ１０５にアクセスする通信経路を切り替える動作およびその通信経路を経由してメモリ１０５にアクセスする動作について詳述する。

＜ステップＳ２１＞
ＣＰＵ１０３は、画像処理手段１０４ｂがＲＭＷ処理を実行する場合に、第２通信経路よりもレイテンシの短い第１通信経路を経由してメモリ１０５にアクセスすることによる画像処理の処理性能向上と、他のバスマスタのメモリアクセス速度の低下とを鑑みて、画像処理手段１０４ｂの処理性能向上を優先して、ＲＭＷ処理の場合、第１通信経路を経由してデータ転送（メモリ１０５にアクセス）をするか否かを判定する。画像処理手段１０４ｂがＲＭＷ処理を実行する場合、第１通信経路を経由してデータ転送すると判定された場合（ステップＳ２１：Ｙｅｓ）、ステップＳ２２へ進む。一方、画像処理手段１０４ｂのすべてのコマンドを通常の通信経路（ここでは、第２通信経路）を経由してデータ転送すると判定された場合（ステップＳ２１：Ｎｏ）、ステップＳ２３へ進む。

＜ステップＳ２２＞
ＣＰＵ１０３は、画像処理手段１０４ｂがＲＭＷ処理を実行する場合、第１通信経路を経由してメモリ１０５にアクセスし、ＲＭＷ処理以外の処理（例えば、パイプライン処理）を実行する場合、第２通信経路を経由してメモリ１０５にアクセスするという条件を設定して、判定条件情報を生成する。そして、ステップＳ２４へ進む。

＜ステップＳ２３＞
ＣＰＵ１０３は、画像処理手段１０４ｂがすべてのコマンド（すべての処理）について、第２通信経路を経由してメモリ１０５にアクセスするという条件を設定して、判定条件情報を生成する。そして、ステップＳ２４へ進む。

＜ステップＳ２４＞
ＣＰＵ１０３は、さらに、判定条件情報に対して、プロッタ画像転送部１０２ｂから動作情報を受け取っている場合、画像処理手段１０４ｂの画像処理がＲＭＷ処理であるか否かに関わらず、第２通信経路を選択するという条件を付加する。ＣＰＵ１０３は、生成した判定条件情報を条件設定手段１０４１ｂに送信し、条件設定手段１０４１ｂは、判定条件情報を保持する。条件設定手段１０４１ｂは、保持している判定条件情報を通信経路決定手段１０４３に渡す。そして、ステップＳ２５へ進む。

＜ステップＳ２５＞
ＣＰＵ１０３は、画像処理手段１０４ｂを起動して画像処理を実行させる。そして、ステップＳ２６へ進む。

＜ステップＳ２６＞
アクセス判定手段１０４２は、次に送信するメモリ１０５へのアクセス要求が、ＲＭＷ処理によるものであるか否かを判定する。アクセス要求がＲＭＷ処理によるものである場合（ステップＳ２６：Ｙｅｓ）、アクセス判定手段１０４２は、ＲＭＷ処理通知を通信経路決定手段１０４３ｂに渡し、ステップＳ２７へ進む。アクセス要求がＲＭＷ処理によるものではない場合（ステップＳ２６：Ｎｏ）、ステップＳ２９へ進む。

＜ステップＳ２７＞
通信経路決定手段１０４３ｂは、条件設定手段１０４１ｂから受け取った判定条件情報が、画像処理手段１０４ｂがＲＭＷ処理を実行する場合、第１通信経路を経由してメモリ１０５にアクセスするという条件設定の内容を含むか否かを判定する。通信経路決定手段１０４３ｂが、アクセス判定手段１０４２からＲＭＷ処理通知を受信し、かつ、判定条件情報が、画像処理手段１０４ｂがＲＭＷ処理を実行する場合、第１通信経路を経由してメモリ１０５にアクセスするという条件設定の内容を含む場合（ステップＳ２７：Ｙｅｓ）、ステップＳ２８へ進む。通信経路決定手段１０４３ｂが、アクセス判定手段１０４２からＲＭＷ処理通知を受信していない、または、判定条件情報が、画像処理手段１０４ｂがすべてのコマンド（すべての処理）について、第２通信経路を経由してメモリ１０５にアクセスするという条件設定の内容である場合（ステップＳ２７：Ｎｏ）、ステップＳ２９へ進む。

＜ステップＳ２８＞
通信経路決定手段１０４３ｂは、条件設定手段１０４１ｂから受け取った判定条件情報が、プロッタ画像転送部１０２ｂから動作情報を受け取っている場合、第２通信経路を経由してメモリ１０５へアクセスするという条件設定の内容を含むか否かを判定する。通信経路決定手段１０４３ｂが、プロッタ画像転送部１０２ｂから動作情報を受け取っている場合（ステップＳ２８：Ｙｅｓ）、ステップＳ２９へ進む。通信経路決定手段１０４３ｂが、プロッタ画像転送部１０２ｂから動作情報を受け取っていない場合（ステップＳ２８：Ｎｏ）、ステップＳ３０へ進む。

＜ステップＳ２９＞
通信経路決定手段１０４３ｂは、画像処理手段１０４ｂがメモリ１０５に対して第１通信経路よりもレイテンシの長い第２通信経路を経由してアクセスすることを指示する通信経路指示をセレクタ１０８に送信する。セレクタ１０８は、通信経路決定手段１０４３ｂから受信した通信経路指示に従って、画像処理手段１０４ｂがメモリ１０５にアクセスする通信経路を、第２通信経路に切り替える。そして、ステップＳ３１へ進む。

＜ステップＳ３０＞
通信経路決定手段１０４３ｂは、画像処理手段１０４ｂがメモリ１０５に対して第２通信経路よりもレイテンシの短い第１通信経路を経由してアクセスすることを指示する通信経路指示をセレクタ１０８に送信する。セレクタ１０８は、通信経路決定手段１０４３ｂから受信した通信経路指示に従って、画像処理手段１０４ｂがメモリ１０５にアクセスする通信経路を、第１通信経路に切り替える。そして、ステップＳ３１へ進む。

＜ステップＳ３１＞
画像処理手段１０４ｂは、メモリ１０５に対するアクセス要求を発行して送信し、ステップＳ２９またはステップＳ３０で、セレクタ１０８により切り替えられた通信経路を経由してメモリ１０５にアクセスする。そして、ステップＳ３２へ進む。

＜ステップＳ３２＞
画像処理手段１０４ｂが１ページ分の画像処理が完了した場合（ステップＳ３２：Ｙｅｓ）、処理を終了し、画像処理手段１０４ｂが１ページ分の画像処理が完了していない場合（ステップＳ３２：Ｎｏ）、ステップＳ２６へ戻る。

以上の動作の流れによって、画像形成装置１ｂにおける画像処理手段１０４ｂがメモリ１０５にアクセスする通信経路を切り替える動作およびその通信経路を経由してメモリ１０５にアクセスする動作が行われる。

以上の動作のように、本実施の形態に係る画像形成装置１ｂにおいては、ＣＰＵ１０３が設定する判定条件情報に、画像処理手段１０４ｂの画像処理がＲＭＷ処理である場合に、第１通信経路を選択し、ＲＭＷ処理以外の処理である場合に、第２通信経路を選択するという判定条件を含ませ、さらに、プロッタ画像転送部１０２ｂから動作情報を受け取っている場合、画像処理手段１０４ｂの画像処理がＲＭＷ処理であるか否かに関わらず、第２通信経路を選択するという判定条件を含ませる構成としている。これによって、第１の実施の形態における効果を得られると共に、メモリ１０５からのプロッタ画像の読み出しのように最優先としなければならない処理が発生している場合は、画像処理手段１０４ｂのメモリ１０５への通信経路を、第１通信経路のレイテンシよりも長い第２通信経路とするようにしている。これにより、最優先とされるプロッタ画像転送部１０２ｂによるメモリ１０５からのプロッタ画像の読み出し動作の遅れに伴う異常画像の発生等の不具合を抑制することができる。

１、１ａ、１ｂ 画像形成装置
１０、１０ａ、１０ｂ コントローラ部
２０ エンジン部
１０１ スキャナ画像転送部
１０２、１０２ｂ プロッタ画像転送部
１０３ ＣＰＵ
１０４、１０４ａ、１０４ｂ 画像処理手段
１０５ メモリ
１０６、１０６ａ アービタ
１０７、１０７ａ アービタ
１０８ セレクタ
１０９〜１１１ 画像処理手段
１１２ アービタ
１１３ セレクタ
２０１ スキャナ部
２０２ 画像送信部
２０３ プロッタ部
２０４ 画像受信部
１０４１、１０４１ｂ 条件設定手段
１０４２、１０４２ａ アクセス判定手段
１０４３、１０４３ｂ 通信経路決定手段
１０６１ 第１ポート
１０６２ 第２ポート
１０６３ 第３ポート
１０６４ 第４ポート
１０６５ 第５ポート
１０６６ ターゲット
１０６１ａ〜１０６６ａ ＦＩＦＯバッファ
１０６４ｂ ＦＩＦＯバッファ
１０７１ 第１ポート
１０７２ 第２ポート
１０７３ 第３ポート
１０７４ 第４ポート
１０７５ ターゲット
１０７１ａ〜１０７５ａ ＦＩＦＯバッファ
１０８１、１０８１ａ 第１通信経路出力部
１０８２ 第２通信経路出力部
１１２１ 第１ポート
１１２２ 第２ポート
１１２３ ターゲット
１１２１ａ〜１１２３ａ ＦＩＦＯバッファ
１１３１ａ 第１通信経路出力部
１１３２ 第２通信経路出力部

特開２００４−０４６８５１号公報

Claims (11)

1. 画像を記憶する記憶手段と、
   前記記憶手段に記憶された前記画像に対して画像処理を実行する画像処理手段と、
   前記画像処理手段が第１バスマスタとして前記記憶手段にアクセスするためのレイテンシの異なる複数の通信経路と、
   前記画像処理に応じて、前記画像処理手段が前記記憶手段にアクセスするための前記複数の通信経路のいずれかを選択する選択手段と、
   前記選択手段により選択された前記通信経路に切り替える切り替え手段と、
   を備えた画像処理装置。
2. 前記複数の通信経路は、第１通信経路と、該第１通信経路よりもレイテンシが長い第２通信経路と、を含み、
   前記第１通信経路は、前記第２通信経路に含まれるアービタの数よりも少ない数のアービタを含む請求項１に記載の画像処理装置。
3. 前記複数の通信経路は、第１通信経路と、該第１通信経路よりもレイテンシが長い第２通信経路と、を含み、
   前記第１通信経路に含まれるアービタのポートのうち少なくともいずれかのバッファの段数が、前記第２通信経路に含まれるアービタのポートのバッファの段数よりも少ない請求項１に記載の画像処理装置。
4. 前記選択手段は、前記画像処理が、前のコマンドに基づく処理が終了するまで次のコマンドの処理を行わない第１処理を含む場合、前記第１通信経路を選択し、前記画像処理が、前記第１処理ではない第２処理を含む場合、前記第２通信経路を選択する請求項２または３に記載の画像処理装置。
5. 前記選択手段は、
   前記画像処理が、前のコマンドに基づく処理が終了するまで次のコマンドの処理を行わない第１処理を含み、かつ、該第１処理のコマンドのバースト長が前記第１通信経路に含まれるアービタのポートのバッファの段数以下である場合、前記第１通信経路を選択し、
   前記画像処理が、前記第１処理ではない第２処理を含む場合、または、前記バースト長が前記第１通信経路に含まれるアービタのポートのバッファの段数を超える場合、前記第２通信経路を選択する請求項２または３に記載の画像処理装置。
6. 動作中である場合に動作情報を前記選択手段に送信する、前記画像処理手段とは異なる第２バスマスタを、さらに備え、
   前記選択手段は、
   前記画像処理が、前のコマンドに基づく処理が終了するまで次のコマンドの処理を行わない第１処理を含み、かつ、前記第２バスマスタから前記動作情報を受信していない場合、前記第１通信経路を選択し、
   前記画像処理が、前記第１処理ではない第２処理を含む場合、または、前記第２バスマスタから前記動作情報を受信している場合、前記第２通信経路を選択する請求項２または３に記載の画像処理装置。
7. 前記第２バスマスタは、前記記憶手段からプロッタ画像を読み出してプロッタ装置に転送する転送手段である請求項６に記載の画像処理装置。
8. 前記第１処理は、リードモディファイライト処理である請求項４〜７のいずれか一項に記載の画像処理装置。
9. 前記選択手段は、前記画像処理手段が、前記記憶手段に記憶された該画像処理手段の動作モード情報を読み込む処理を実行する場合、前記第１通信経路を選択する請求項２〜８のいずれか一項に記載の画像処理装置。
10. 前記選択手段は、選択した前記通信経路を指示する指示情報を生成し、
    前記画像処理手段は、前記記憶手段にアクセスするため送信するアクセス要求に、前記指示情報を含め、
    前記切り替え手段は、前記アクセス要求に含まれる前記指示情報に基づいて、前記画像処理手段が前記記憶手段にアクセスするための前記通信経路を切り替える請求項１〜９のいずれか一項に記載の画像処理装置。
11. 請求項１〜１０のいずれか一項に記載の画像処理装置と、
    前記記憶手段に記憶されたプロッタ画像を、印刷媒体に印字するプロッタ装置と、
    を備えた画像形成装置。

Images