JP2015162883A - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
JP2015162883A
JP2015162883A JP2014038881A JP2014038881A JP2015162883A JP 2015162883 A JP2015162883 A JP 2015162883A JP 2014038881 A JP2014038881 A JP 2014038881A JP 2014038881 A JP2014038881 A JP 2014038881A JP 2015162883 A JP2015162883 A JP 2015162883A
Authority
JP
Japan
Prior art keywords
signal
digital
switch
delay amount
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014038881A
Other languages
English (en)
Other versions
JP6320794B2 (ja
Inventor
棚橋　誠
Makoto Tanahashi
誠 棚橋
慶真 江頭
Keishin Egashira
慶真 江頭
敦志 山岡
Atsushi Yamaoka
敦志 山岡
恵一 山口
Keiichi Yamaguchi
恵一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014038881A priority Critical patent/JP6320794B2/ja
Priority to US14/594,740 priority patent/US9306731B2/en
Publication of JP2015162883A publication Critical patent/JP2015162883A/ja
Application granted granted Critical
Publication of JP6320794B2 publication Critical patent/JP6320794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

【課題】２入力１出力回路の２つの入力信号の信号経路間の特性差を補正する。【解決手段】実施形態によれば、信号処理装置は、第１のスイッチと、第２のスイッチと、補正部と、回路とを備える。第１のスイッチは、第１の信号と第１の定包絡線信号とを含む第１の信号群のうちいずれか１つの信号を選択することによって第１の選択信号を得る。第２のスイッチは、第２の信号と第２の定包絡線信号とを含む第２の信号群のうちいずれか１つの信号を選択することによって第２の選択信号を。補正部は、第１の選択信号及び第２の選択信号のうち少なくとも一方の特性を補正することによって第１の補正信号及び第２の補正信号を得る。回路は、第１の補正信号及び第２の補正信号から出力信号を生成する。【選択図】図１

Description

実施形態は、２入力１出力回路に関する。
電源変調型電力増幅器（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）は、２つの信号を入力する。２つの信号は、好ましくは、同期した状態で電力増幅器に入力される。しかしながら、これらの信号は互いに異なる信号経路を経由するが、これらの信号経路において生じる遅延量は互いに異なる。故に、２つの信号が同期した状態で電力増幅器に入力されるようにするためには、一方または両方の信号に遅延を与えることによって信号経路間の遅延差を補正する必要がある。
更に、電源変調型電力増幅器を含む種々の２入力１出力回路において、２つの入力信号の信号経路間の種々の特性差を補正することが望まれることもある。
特開２００５−２０３９６０号公報
実施形態は、２入力１出力回路の２つの入力信号の信号経路間の特性差を補正することを目的とする。
実施形態によれば、信号処理装置は、第１のスイッチと、第２のスイッチと、補正部と、回路とを備える。第１のスイッチは、第１の信号と第１の定包絡線信号とを含む第１の信号群のうちいずれか１つの信号を選択することによって第１の選択信号を得る。第２のスイッチは、第２の信号と第２の定包絡線信号とを含む第２の信号群のうちいずれか１つの信号を選択することによって第２の選択信号を。補正部は、第１の選択信号及び第２の選択信号のうち少なくとも一方の特性を補正することによって第１の補正信号及び第２の補正信号を得る。回路は、第１の補正信号及び第２の補正信号から出力信号を生成する。
第１の実施形態に係る信号処理装置を例示するブロック図。 ２信号間の遅延量を推定する技法の説明図。 図１の２つの遅延量推定部によって推定される遅延量の説明図。 図１のディジタルループバック信号と第２のディジタル信号との間の遅延量の推定法の説明図。 図１の第１のディジタル信号とディジタルループバック信号との間の遅延量の推定法の説明図。 第１の実施形態に係る信号処理装置の動作状態毎に、図１の２つのスイッチによって選択される入力端子、ならびに、ＲＦ信号及びアナログ電源電圧信号の波形を例示する図。 図１の変形例を示すブロック図。 第２の実施形態に係る信号処理装置に備えられるスイッチを例示する図。 第２の実施形態に係る信号処理装置に備えられるスイッチを例示する図。 第２の実施形態に係る信号処理装置の動作状態毎に、図８のスイッチ及び図９のスイッチによって選択される入力端子、ならびに、ＲＦ信号及びアナログ電源電圧信号の波形を例示する図。 第３の実施形態に係る信号処理装置を例示するブロック図。 第４の実施形態に係る信号処理装置を例示するブロック図。
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。以降の説明において、「信号」は基本的に「電気信号」を意味する。
（第１の実施形態）
第１の実施形態に係る信号処理装置は、電源変調型ＰＡの一種であるＥＴ（Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）−ＰＡのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）経路と電源電圧経路との間の遅延差を補正する。尚、ＥＴ−ＰＡは、ＥＥＲ（Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）−ＰＡなどの他の電源変調型ＰＡに置き換えられてもよい。
具体的には、図１に例示されるように、本実施形態に係る信号処理装置は、ＤＰＤ（Ｄｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｅｒ）１０１と、絶対値計算部１０２と、線形変換部１０３と、定包絡線変調部１０４と、スイッチ１０５と、スイッチ１０６と、遅延補正部１０７と、ＤＡＣ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）１０８と、ＤＡＣ１０９と、ＥＴ−ＰＡ１１３と、ミキサ１１４と、ＡＤＣ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１１５と、遅延補正部１１６と、遅延量推定部１１７と、遅延量推定部１１８と、補正量計算部１１９と、ＤＰＤ係数推定部１２０とを備える。
ＤＰＤ１０１は、オリジナル信号Ｓ１０１（ｘｏｒｉｇ（ｎ））を入力し、ＤＰＤ係数推定部１２０から歪み補償係数Ｓ１１８を示す信号を入力する。このオリジナル信号Ｓ１０１は、無線送信の対象となる複素数信号である。ＤＰＤ１０１は、歪み補償係数Ｓ１１８を用いてオリジナル信号Ｓ１０１の歪みを補償することによって、ベースバンド信号Ｓ１０２（ｘ（ｎ））を生成する。ＤＰＤ１０１は、絶対値計算部１０２、定包絡線変調部１０４、スイッチ１０５の入力端子Ａ及び遅延量推定部１１７へと、ベースバンド信号Ｓ１０２を出力する。
絶対値計算部１０２は、ＤＰＤ１０１からベースバンド信号Ｓ１０２を入力する。絶対値計算部１０２は、複素数信号としてのベースバンド信号Ｓ１０２の絶対値｜ｘ（ｎ）｜（即ち、振幅成分）を計算する。絶対値計算部１０２は、絶対値｜ｘ（ｎ）｜を示す信号線形変換部１０３へと出力する。
線形変換部１０３は、絶対値計算部１０２から絶対値｜ｘ（ｎ）｜を示す信号を入力する。線形変換部１０３は、下記数式（１）に従って、絶対値｜ｘ（ｎ）｜を線形変換することによって、ディジタル電源電圧信号Ｓ１０３（ｖ（ｎ））を生成する。数式（１）の係数ａ及び係数ｂは、電源電圧を所望のレベルへと調整するために用いられる。線形変換部１０３は、スイッチ１０６の入力端子Ａ及び遅延量推定部１１８へと、ディジタル電源電圧信号Ｓ１０３を出力する。
定包絡線変調部１０４は、ＤＰＤ１０１からベースバンド信号Ｓ１０２を入力する。定包絡線変調部１０４は、ベースバンド信号Ｓ１０２を定包絡線変調することによって、定包絡線変調信号Ｓ１０６を生成する。定包絡線変調部１０４は、定包絡線変調信号Ｓ１０６をスイッチ１０５の入力端子Ｂへと出力する。定包絡線変調信号Ｓ１０６の位相はベースバンド信号Ｓ１０２の位相に依存するが、定包絡線変調信号Ｓ１０６の振幅は一定である。
スイッチ１０５は、ＤＰＤ１０１から入力端子Ａを介してベースバンド信号Ｓ１０２を入力し、定包絡線変調部１０４から入力端子Ｂを介して定包絡線変調信号Ｓ１０６を入力する。スイッチ１０５は、例えば図示されない制御信号に従って、入力端子Ａまたは入力端子Ｂのいずれかを選択することによって、第１のディジタル信号（これは、第１の選択信号と呼ぶこともできる）Ｓ１０７を得る。換言すれば、スイッチ１０５は、ベースバンド信号Ｓ１０２及び定包絡線変調信号Ｓ１０６を含む第１の信号群のうちいずれか１つの信号を選択する。スイッチ１０５は、第１のディジタル信号Ｓ１０７をＤＡＣ１０８へと出力する。
具体的には、スイッチ１０５は、通常時（典型的には、信号送信時）、ならびに、後述される遅延量Δｙ−ｘの推定時には、入力端子Ａ（ベースバンド信号Ｓ１０２）を選択する。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としてのベースバンド信号Ｓ１０２をＤＡＣ１０８へと出力する。また、スイッチ１０５は、後述される遅延量Δｖ−ｙの推定時には、入力端子Ｂ（定包絡線変調信号Ｓ１０６）を選択する。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としての定包絡線変調信号Ｓ１０６をＤＡＣ１０８へと出力する。
スイッチ１０６は、線形変換部１０３から入力端子Ａを介してディジタル電源電圧信号Ｓ１０３を入力し、入力端子Ｂを介して一定振幅信号（これは、定包絡線信号と呼ぶこともできる）を入力する。スイッチ１０６は、例えば図示されない制御信号に従って、入力端子Ａまたは入力端子Ｂのいずれかを選択することによって、第２のディジタル信号（これは、第２の選択信号と呼ぶこともできる）Ｓ１０４を得る。換言すれば、スイッチ１０６は、ディジタル電源電圧信号Ｓ１０３及び一定振幅信号を含む第２の信号群のうちいずれか１つの信号を選択する。スイッチ１０６は、第２のディジタル信号Ｓ１０４を遅延補正部１０７へと出力する。
具体的には、スイッチ１０６は、通常時、ならびに、遅延量Δｖ−ｙの推定時には、入力端子Ａ（ディジタル電源電圧信号Ｓ１０３）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としてのディジタル電源電圧信号Ｓ１０３を遅延補正部１０７へと出力する。また、スイッチ１０６は、遅延量Δｙ−ｘの推定時には、入力端子Ｂ（一定振幅信号）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としての一定振幅信号を遅延補正部１０７へと出力する。
遅延補正部１０７は、スイッチ１０６から第２のディジタル信号Ｓ１０４を入力し、補正量計算部１１９から補正量Ｓ１１７（Δｖ−ｘ）を示す信号を入力する。遅延補正部１０７は、補正量Ｓ１１７を用いて第２のディジタル信号Ｓ１０４の遅延量を補正することによって、補正された第２のディジタル信号Ｓ１０５を生成する。補正量Ｓ１１７は、第１のディジタル信号Ｓ１０７及び後述されるディジタルループバック信号Ｓ１１３の間の遅延量と第２のディジタル信号Ｓ１０４及びディジタルループバック信号Ｓ１１３の間の遅延量との間の差分の推定値に相当する。即ち、遅延補正部１０７は、第２のディジタル信号Ｓ１０４の遅延量を事前補償することによって、補正された第２のディジタル信号Ｓ１０５を生成する。補正された第２のディジタル信号Ｓ１０５とディジタルループバック信号Ｓ１１３との間の遅延量は、上記第１のディジタル信号Ｓ１０７とディジタルループバック信号Ｓ１１３との間の遅延量と一致する。遅延補正部１０７は、補正された第２のディジタル信号Ｓ１０５をＤＡＣ１０９へと出力する。
前述のように、遅延補正部１０７は、第２のディジタル信号Ｓ１０４の遅延量を補正することによって、補正された第２のディジタル信号Ｓ１０５とディジタルループバック信号Ｓ１１３との間の遅延量を第１のディジタル信号Ｓ１０７とディジタルループバック信号Ｓ１１３との間の遅延量と一致させる。しかしながら、第２のディジタル信号Ｓ１０４の代わりに第１のディジタル信号Ｓ１０７の遅延量を補正することによって、補正された第１のディジタル信号とディジタルループバック信号Ｓ１１３との間の遅延量を第２のディジタル信号Ｓ１０４とディジタルループバック信号Ｓ１１３との間の遅延量と一致させることもできる。同様に、第１のディジタル信号Ｓ１０７及び第２のディジタル信号Ｓ１０４の両方の遅延量を個別に補正することによって、補正された第１のディジタル信号及び補正された第２のディジタル信号の各々とディジタルループバック信号Ｓ１１３との間の遅延量を互いに一致させることもできる。
ＤＡＣ１０８は、スイッチ１０５から第１のディジタル信号Ｓ１０７を入力する。ＤＡＣ１０８は、第１のディジタル信号Ｓ１０７をディジタル／アナログ変換することによって、第１のアナログ信号を生成する。ＤＡＣ１０８は、第１のアナログ信号をＥＴ−ＰＡ１１３の第１の入力端子へと出力する。
ＤＡＣ１０９は、遅延補正部１０７から補正された第２のディジタル信号Ｓ１０５を入力する。ＤＡＣ１０９は、補正された第２のディジタル信号Ｓ１０５をディジタル／アナログ変換することによって、第２のアナログ信号を生成する。ＤＡＣ１０９は、第２のアナログ信号をＥＴ−ＰＡ１１３の第２の入力端子（これは、電源電圧制御端子と呼ぶこともできる）へと出力する。
ＥＴ−ＰＡ１１３は、第１の入力端子を介して第１のアナログ信号を入力し、第２の入力端子を介して第２のアナログ信号を入力する。ＥＴ−ＰＡ１１３は、第１のアナログ信号をアップコンバートすることによってＲＦ信号Ｓ１０９（ｘ（ｔ））を生成し、当該ＲＦ信号Ｓ１０９を増幅することによって、送信信号Ｓ１１１（ｙ（ｔ））を生成する。ＲＦ信号Ｓ１０９を増幅するために用いられる電源電圧は、上記第２のアナログ信号に依存する。ＥＴ−ＰＡ１１３は、図示されないアンテナ及びミキサ１１４へと、送信信号Ｓ１１１を出力する。
具体的には、ＥＴ−ＰＡ１１３は、ミキサ１１０と、ＥＡ（Ｅｎｖｅｌｏｐｅ Ａｍｐｌｉｆｉｅｒ）１１１と、ＲＦ−ＰＡ１１２とを含む。
ミキサ１１０は、ローカル信号を入力し、ＥＴ−ＰＡ１１３の第１の入力端子を介してＤＡＣ１０８から第１のアナログ信号を入力する。ミキサ１１０は、ローカル信号を用いて第１のアナログ信号をアップコンバートする（具体的には、第１のアナログ信号にローカル信号を乗算する）ことによって、ＲＦ信号Ｓ１０９を生成する。ミキサ１１０は、ＲＦ信号Ｓ１０９をＲＦ−ＰＡ１１２のゲート端子へと出力する。
ＥＡ１１１は、ＥＴ−ＰＡ１１３の第２の入力端子を介してＤＡＣ１０９から第２のアナログ信号を入力する。ＥＡ１１１は、第２のアナログ信号を増幅することによって、アナログ電源電圧信号Ｓ１１０（ｖ（ｔ））を生成する。ＥＡ１１１は、アナログ電源電圧信号Ｓ１１０をＲＦ−ＰＡ１１２のドレイン端子へと出力する。
ＲＦ−ＰＡ１１２は、ゲート端子を介してミキサ１１０からＲＦ信号Ｓ１０９を入力し、ドレイン端子を介してＥＡ１１１からアナログ電源電圧信号Ｓ１１０を入力する。ＲＦ−ＰＡ１１２は、ＲＦ信号Ｓ１０９を増幅することによって送信信号Ｓ１１１を生成する。ＲＦ−ＰＡ１１２の電源電圧はアナログ電源電圧信号Ｓ１１０に依存する。ＲＦ−ＰＡ１１２は、図示されないアンテナ及びミキサ１１４へと、送信信号Ｓ１１１を出力する。図示されないアンテナは、送信信号Ｓ１１１を電波として空間に放射する。
ミキサ１１４は、ローカル信号を入力し、ＥＴ−ＰＡ１１３から送信信号Ｓ１１１を入力する。ミキサ１１４は、ローカル信号を用いて送信信号Ｓ１１１をダウンコンバートする（具体的には、送信信号Ｓ１１１にローカル信号を乗算する）ことによって、アナログループバック信号Ｓ１１２を生成する。ミキサ１１４は、アナログループバック信号Ｓ１１２をＡＤＣ１１５へと出力する。
ＡＤＣ１１５は、ミキサ１１４からアナログループバック信号Ｓ１１２を入力する。ＡＤＣ１１５は、アナログループバック信号Ｓ１１２をアナログ／ディジタル変換することによって、ディジタルループバック信号Ｓ１１３（ｙ（ｎ））を生成する。ＡＤＣ１１５は、遅延補正部１１６、遅延量推定部１１７及び遅延量推定部１１８へと、ディジタルループバック信号Ｓ１１３を出力する。
遅延補正部１１６は、ＡＤＣ１１５からディジタルループバック信号Ｓ１１３を入力し、遅延量推定部１１７から推定遅延量Ｓ１１５（Δｙ−ｘ）示す信号を入力する。遅延補正部１１６は、推定遅延量Ｓ１１５を用いてディジタルループバック信号Ｓ１１３の遅延量を補正することによって、補正されたループバック信号Ｓ１１４を生成する。推定遅延量Ｓ１１５は、ベースバンド信号Ｓ１０２に対するディジタルループバック信号Ｓ１１３の遅延量の推定値に相当する。即ち、遅延補正部１１６は、ベースバンド信号Ｓ１０２に対するディジタルループバック信号Ｓ１１３の遅延量をキャンセルすることによって、補正されたループバック信号Ｓ１１４を生成する。遅延補正部１１６は、補正されたループバック信号Ｓ１１４をＤＰＤ係数推定部１２０へと出力する。
遅延量推定部１１７は、ベースバンド信号Ｓ１０２を入力し、ＡＤＣ１１５からディジタルループバック信号Ｓ１１３を入力する。遅延量推定部１１７は、ベースバンド信号Ｓ１０２に対するディジタルループバック信号Ｓ１１３の遅延量を推定することによって、推定遅延量Ｓ１１５を得る。遅延量推定部１１７は、遅延補正部１１６及び補正量計算部１１９へと、推定遅延量Ｓ１１５を示す信号を出力する。尚、遅延量推定部１１７の詳細は後述される。
遅延量推定部１１８は、線形変換部１０３からディジタル電源電圧信号Ｓ１０３を入力し、ＡＤＣ１１５からディジタルループバック信号Ｓ１１３を入力する。遅延量推定部１１８は、ディジタルループバック信号Ｓ１１３に対するディジタル電源電圧信号Ｓ１０３の遅延量を推定することによって、推定遅延量Ｓ１１６（Δｖ−ｙ）を得る。遅延量推定部１１８は、推定遅延量Ｓ１１６を示す信号を補正量計算部１１９へと出力する。尚、遅延量推定部１１８の詳細は後述される。
補正量計算部１１９は、遅延量推定部１１７から推定遅延量Ｓ１１５を示す信号を入力し、遅延量推定部１１８から推定遅延量Ｓ１１６を示す信号を入力する。補正量計算部１１９は、推定遅延量Ｓ１１５及び推定遅延量Ｓ１１６に基づいて、ベースバンド信号Ｓ１０２及びディジタルループバック信号Ｓ１１３の間の遅延量とディジタル電源電圧信号Ｓ１０３及びディジタルループバック信号Ｓ１１３の間の遅延量との間の差分に相当する補正量Ｓ１１７を計算する。具体的には、補正量計算部１１９は、下記数式（２）に従って、推定遅延量Ｓ１１６から推定遅延量Ｓ１１５を減算することによって、補正量Ｓ１１７を計算できる。補正量計算部１１９は、補正量Ｓ１１７を示す信号を遅延補正部１０７へと出力する。
ＤＰＤ係数推定部１２０は、オリジナル信号Ｓ１０１を入力し、遅延補正部１１６から補正されたループバック信号Ｓ１１４を入力する。ＤＰＤ係数推定部１２０は、オリジナル信号Ｓ１０１及び補正されたループバック信号Ｓ１１４に基づいて歪み補償係数Ｓ１１８を推定する。ＤＰＤ係数推定部１２０は、歪み補償係数Ｓ１１８を示す信号をＤＰＤ１０１へと出力する。
前述のように、遅延量推定部１１７及び遅延量推定部１１８は、２信号間の遅延量を推定する必要がある。一般的には、任意の信号経路における入出力信号間の遅延量は、当該入出力信号の相互相関関数の最大値を与えるサンプル数を探索することによって推定される。
例えば、図２に示されるＤＡＣ２０１と、回路２０２と、ＡＤＣ２０３とを含む信号経路における入力ディジタル信号Ｓ２０１（ｓ（ｎ））と出力ディジタル信号Ｓ２０３（ｒ（ｎ））との間に、遅延量Ｓ２０４（Δ）が生じているとする。尚、出力ディジタル信号Ｓ２０２は、入力ディジタル信号Ｓ２０１に対してＤＡＣ２０１によるディジタルアナログ変換と、回路２０２によるアナログ信号処理と、ＡＤＣ２０３によるアナログディジタル変換とを適用することによって生成される。この遅延量Ｓ２０４は、下記数式（３）に示される相互相関関数Ｒｓｒ（ｋ）（Ｓ２０３）を用いて推定することができる。
数式（３）において、Ｎは相互相関関数Ｓ２０３を計算するために用いられるサンプル長を表す。＊は複素共役を意味する。この相互相関関数Ｒｓｒ（ｋ）は、ｋ＝Δにおいて最大値をとる。従って、遅延量Ｓ２０４は、相互相関関数Ｒｓｒ（ｋ）の最大値を与えるサンプル数ｋを探索することによって推定される。
尚、２信号間の遅延量を推定するための技法は、上記例に限られない。例えば、２信号にＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）をそれぞれ適用し、ＦＦＴ後の２信号を周波数成分毎に除算し、商スペクトラムの位相成分の傾きに基づいて遅延量を推定することもできる。遅延量推定部１１７及び遅延量推定部１１８は、任意の技法に従って２信号間の遅延量を推定できるが、以降の説明では、簡単化のために相互相関関数を用いて２信号間の遅延量を推定することとする。
遅延量推定部１１７は、図３の点線で示される信号経路における入出力信号に相当する第１のディジタル信号Ｓ１０７及びディジタルループバック信号Ｓ１１３の間の遅延量を推定する。同様に、遅延量推定部１１８は、図３の破線で示される信号経路における入出力信号に相当する第２のディジタル信号Ｓ１０４及びディジタルループバック信号Ｓ１１３の間の遅延量を推定する。但し、ディジタルループバック信号Ｓ１１３は、第１のディジタル信号Ｓ１０７及び第２のディジタル信号Ｓ１０４の両方に依存するので、これらの遅延量を高精度に推定することは容易でない。
具体的には、ディジタル電源電圧信号Ｓ１０３（ｖ（ｎ））の影響（例えば、ＲＦ−ＰＡ１１２の電源電圧が変調されることによるＡＭ／ＰＭ特性の変動）により、ディジタルループバック信号Ｓ１１３（ｙ（ｎ））の波形は、ベースバンド信号Ｓ１０２（ｘ（ｎ））の波形を遅延させたものと比べて大きく異なるかもしれない。このような場合に、ディジタルループバック信号Ｓ１１３（ｙ（ｎ））と第１のディジタル信号Ｓ１０７としてのベースバンド信号Ｓ１０２（ｘ（ｎ））との相互相関関数の最大値を与えるサンプル数を探索したとしても、当該サンプル数はディジタルループバック信号Ｓ１１３（ｙ（ｎ））と第１のディジタル信号Ｓ１０７との間の遅延量とは異なるであろう。
そこで、本実施形態に係る信号処理装置は、第１の信号経路における第１の入出信号と出力信号との間の第１の遅延量を推定する時には、当該第１の信号経路と重複する第２の信号経路における第２の入力信号による当該出力信号への影響を緩和する。同様に、この信号処理装置は、上記第２の信号経路における第２の入力信号と上記出力信号との間の第２の遅延量を推定する時には、上記第１の信号経路における第１の入力信号による当該出力信号への影響を緩和する。
具体的には、スイッチ１０５及びスイッチ１０６が図６に例示されるように動作することで、遅延量推定部１１７及び遅延量推定部１１８は遅延量を高精度に推定できる。
例えば、遅延量推定部１１７が第１のディジタル信号Ｓ１０７及びディジタルループバック信号Ｓ１１３の間の遅延量を推定する時には、スイッチ１０６は第２のディジタル信号Ｓ１０４によるディジタルループバック信号Ｓ１１３への影響を緩和するために入力端子Ｂを選択する。このとき、図５に示されるように、一定振幅信号が第２のディジタル信号Ｓ１０４として出力される。一定振幅信号によるディジタルループバック信号Ｓ１１３への影響は、振幅が一定でないディジタル電源電圧信号Ｓ１０３による影響と比べて小さい。故に、遅延量推定部１１７は、下記数式（４）に示される相互相関関数の最大値を与えるサンプル数を探索することによって、第１のディジタル信号Ｓ１０７（これは、ベースバンド信号Ｓ１０２（ｘ（ｎ））に相当する）に対するディジタルループバック信号Ｓ１１３（ｙ（ｎ））の遅延量を高精度に推定できる。
同様に、遅延量推定部１１８が第２のディジタル信号Ｓ１０４及びディジタルループバック信号Ｓ１１３の間の遅延量を推定する時には、スイッチ１０５は第１のディジタル信号Ｓ１０７によるディジタルループバック信号Ｓ１１３への影響を緩和するために入力端子Ｂを選択する。このとき、図４に示されるように、定包絡線変調信号Ｓ１０６が第１のディジタル信号Ｓ１０７として出力される。定包絡線変調信号によるディジタルループバック信号Ｓ１１３への影響は、振幅が一定でないベースバンド信号Ｓ１０２による影響と比べて小さい。故に、遅延量推定部１１８は、下記数式（５）に示される相互相関関数の最大値を与えるサンプル数を探索することによって、ディジタルループバック信号Ｓ１１３（ｙ（ｎ））に対する第２のディジタル信号Ｓ１０４（これは、ディジタル電源電圧信号Ｓ１０３（ｖ（ｎ））に相当する）の遅延量を高精度に推定できる。
尚、ディジタル電源電圧信号Ｓ１０３は実数信号であるので、ディジタルループバック信号Ｓ１１３の振幅成分には影響するが位相成分には影響しない。従って、数式（５）においてｙ（ｎ）そのものではなくその絶対値が用いられる。
遅延量推定部１１７及び遅延量推定部１１８による遅延量の推定後に、図１の信号処理装置は通常動作を開始する。通常時には、図６に例示されるように、スイッチ１０５は入力端子Ａを選択し、スイッチ１０６は入力端子Ａを選択する。従って、スイッチ１０５は第１のディジタル信号Ｓ１０７としてのベースバンド信号Ｓ１０２をＤＡＣ１０８へと出力し、スイッチ１０６は第２のディジタル信号Ｓ１０４としてのディジタル電源電圧信号Ｓ１０３を遅延補正部１０７へと出力する。即ち、ベースバンド信号Ｓ１０２（ｘ（ｎ））及びディジタル電源電圧信号Ｓ１０３（ｖ（ｎ））は、ＥＴ−ＰＡ１１３の通常時の２入力信号として用いられる。
以上説明したように、第１の実施形態に係る信号処理装置は、第１の信号経路における第１の入力信号と出力信号との間の第１の遅延量を推定する時には、当該第１の信号経路と重複する第２の信号経路における第２の入力信号として定包絡線信号を選択する。同様に、この信号処理装置は、上記第２の信号経路における第２の入力信号と上記出力信号との間の第２の遅延量を推定する時には、上記第１の信号経路における第１の入力信号として定包絡線信号を選択する。従って、この信号処理装置によれば、一方の入力信号と出力信号との間の遅延量を推定する時に、他方の入力信号による当該出力信号への影響が緩和されるので、当該遅延量を高精度に推定することができる。
尚、図１の信号処理装置は、送信信号Ｓ１１１をループバックすることによって得られるディジタルループバック信号Ｓ１１３を用いて遅延量を推定する。しかしながら、係るループバック機構は、本実施形態に係る信号処理装置において省略することもできる。ループバック機構を省略することによって回路規模が削減可能である。
具体的には、図７に例示されるように、本実施形態に係る信号処理装置を含む送信装置１３０からの送信信号１１１を受信する受信装置１３１が遅延量Ｓ１１５及び遅延量Ｓ１１６を推定してもよい。
送信装置１３０は、絶対値計算部１０２と、線形変換部１０３と、定包絡線変調部１０４と、スイッチ１０５と、スイッチ１０６と、遅延補正部１０７と、ＤＡＣ１０８と、ＤＡＣ１０９と、ＥＴ−ＰＡ１１３とを備える。尚、簡単化のために、図７においてＤＰＤ１０１、遅延補正部１１６及びＤＰＤ係数推定部１２０が省略されているが、これらを追加することも可能である。送信装置１３０のアンテナ（図示されない）から放射された送信信号Ｓ１１１は、無線伝搬路を介して受信装置１３１へと伝送される。
受信装置１３１は、ミキサ１１４と、ＡＤＣ１１５と、遅延補正部１１６と、遅延量推定部１１７と、遅延量推定部１１８と、補正量計算部１１９とを備える。
ミキサ１１４は、ローカル信号を入力し、図示されないアナログ信号処理回路から送信信号Ｓ１１１の受信信号としてのＲＦ信号を入力する。ミキサ１１４は、ローカル信号を用いてＲＦ信号をダウンコンバートする（具体的には、ＲＦ信号にローカル信号を乗算する）ことによって、アナログベースバンド信号Ｓ１１２を生成する。ミキサ１１４は、アナログベースバンド信号Ｓ１１２をＡＤＣ１１５へと出力する。
ＡＤＣ１１５は、ミキサ１１４からアナログベースバンド信号Ｓ１１２を入力する。ＡＤＣ１１５は、アナログベースバンド信号Ｓ１１２をアナログ／ディジタル変換することによって、ディジタルベースバンド信号Ｓ１１３（ｙ（ｎ））を生成する。ＡＤＣ１１５は、遅延量推定部１１７、遅延量推定部１１８及び図示されないデータ復調部へと、ディジタルベースバンド信号Ｓ１１３を出力する。
遅延量推定部１１７は、ベースバンド信号Ｓ１０２と同一である既知系列Ｓ１３０（ｘ’（ｎ））を入力し、ＡＤＣ１１５からディジタルベースバンド信号Ｓ１１３を入力する。遅延量推定部１１７は、既知系列Ｓ１３０に対するディジタルベースバンド信号Ｓ１１３の遅延量を推定することによって、推定遅延量Ｓ１１５を得る。遅延量推定部１１７は、遅延補正部１１６及び補正量計算部１１９へと、推定遅延量Ｓ１１５を示す信号を出力する。
遅延量推定部１１８は、ディジタル電源電圧信号Ｓ１０３と同一である既知系列Ｓ１３１（ｖ’（ｎ））を入力し、ＡＤＣ１１５からディジタルベースバンド信号Ｓ１１３を入力する。遅延量推定部１１８は、ディジタルベースバンド信号Ｓ１１３に対する既知系列Ｓ１３１の遅延量を推定することによって、推定遅延量Ｓ１１６を得る。遅延量推定部１１８は、推定遅延量Ｓ１１５を示す信号を補正量計算部１１９へと出力する。
補正量計算部１１９は、遅延量推定部１１７から推定遅延量Ｓ１１５を示す信号を入力し、遅延量推定部１１８から推定遅延量Ｓ１１６を示す信号を入力する。補正量計算部１１９は、推定遅延量Ｓ１１５及び推定遅延量Ｓ１１６に基づいて、補正量Ｓ１１７を計算する。具体的には、補正量計算部１１９は、上記数式（２）に従って、推定遅延量Ｓ１１６から推定遅延量Ｓ１１５を減算することによって、補正量Ｓ１１７を計算できる。補正量Ｓ１１７を示す信号は、無線伝搬路を介して遅延補正部１０７へ伝送される。
（第２の実施形態）
第２の実施形態に係る信号処理装置は、前述の第１の実施形態において説明された２つのスイッチのうち一方または両方において異なる。具体的には、本実施形態に係る信号処理装置は、図１及び図７に示されたスイッチ１０６の代わりに図８に例示されるスイッチ１０６を備えてもよい。また、この信号処理装置は、図１及び図７に示されたスイッチ１０５の代わりに図９に例示されるスイッチ１０５を備えてもよい。
図８のスイッチ１０６は、前述の入力端子Ａ及び入力端子Ｂに加えて入力端子Ｃを更に備える。スイッチ１０６は、入力端子Ｃを介してガウス雑音信号を入力する。このガウス雑音信号は、ディジタル電源電圧信号Ｓ１０３の帯域幅に比べて広い帯域幅を持つ。尚、ガウス雑音信号の代わりに任意の種別の擬似雑音信号が入力端子Ｃを介して入力されてもよい。
スイッチ１０６は、例えば図示されない制御信号に従って、入力端子Ａ、入力端子Ｂまたは入力端子Ｃのいずれかを選択することによって、第２のディジタル信号Ｓ１０４を得る。換言すれば、スイッチ１０６は、ディジタル電源電圧信号Ｓ１０３、一定振幅信号及びガウス雑音信号を含む第２の信号群のうちいずれか１つの信号を選択する。スイッチ１０６は、第２のディジタル信号Ｓ１０４を遅延補正部１０７へと出力する。
具体的には図１０に例示されるように、スイッチ１０６は、通常時には入力端子Ａ（ディジタル電源電圧信号Ｓ１０３）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としてのディジタル電源電圧信号Ｓ１０３を遅延補正部１０７へと出力する。また、スイッチ１０６は、遅延量Δｙ−ｘの推定時には、入力端子Ｂ（一定振幅信号）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としての一定振幅信号を遅延補正部１０７へと出力する。
スイッチ１０６は、遅延量Δｖ−ｙの推定時には、入力端子Ａの代わりに入力端子Ｃ（ガウス雑音信号）を選択できる。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としてのガウス雑音信号を遅延補正部１０７へと出力できる。入力端子Ｃが選択される場合にはディジタル電源電圧信号Ｓ１０３の帯域幅に比べて広い帯域幅を持つガウス雑音信号がＥＴ−ＰＡ１１３の第２の入力信号として用いられるので、入力端子Ａが選択される場合に比べて細かい分解能で遅延量Δｖ−ｙを推定することが可能となる。
図９のスイッチ１０５は、前述の入力端子Ａ及び入力端子Ｂに加えて入力端子Ｃを更に備える。スイッチ１０５は、入力端子Ｃを介して一定振幅信号を入力する。この一定振幅信号は、その位相がベースバンド信号Ｓ１０２に依存しない点で定包絡線変調信号Ｓ１０６とは異なる。尚、入力端子Ｂ及びこれに付随する定包絡線変調部１０４は省略されてもよい。
スイッチ１０５は、例えば図示されない制御信号に従って、入力端子Ａ、入力端子Ｂまたは入力端子Ｃのいずれかを選択することによって、第１のディジタル信号Ｓ１０７を得る。換言すれば、スイッチ１０５は、ベースバンド信号Ｓ１０２、定包絡線変調信号Ｓ１０６及び一定振幅信号を含む第１の信号群のうちいずれか１つの信号を選択する。スイッチ１０５は、第１のディジタル信号Ｓ１０７をＤＡＣ１０８へと出力する。
具体的には図１０に例示されるように、スイッチ１０５は、通常時、ならびに、遅延量Δｙ−ｘの推定時には、入力端子Ａ（ベースバンド信号Ｓ１０２）を選択する。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としてのベースバンド信号Ｓ１０２をＤＡＣ１０８へと出力する。また、スイッチ１０５は、遅延量Δｖ−ｙの推定時には、入力端子Ｂ（定包絡線変調信号Ｓ１０６）の代わりに入力端子Ｃ（一定振幅信号）を選択できる。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としての一定振幅信号をＤＡＣ１０８へと出力できる。入力端子Ｃが選択される場合にはベースバンド信号Ｓ１０２に依存しない位相を持つ一定振幅信号がＥＴ−ＰＡ１１３の第１の入力信号として用いられるので、入力端子Ａが選択される場合に比べて高精度に遅延量Δｖ−ｙを推定することが可能となる。
以上説明したように、第２の実施形態に係る信号処理装置は、第２の信号経路における第２の入力信号と出力信号との間の第２の遅延量を推定する時には、通常時の第２の入力信号の帯域幅に比べて広い帯域幅を持つ擬似雑音信号を当該第２の入力信号として選択する。従って、この信号処理装置によれば、より細かい分解能で上記第２の遅延量を推定できる。更に、この信号処理装置は、上記第２の遅延量を推定する時には、上記第２の信号経路と重複する第１の信号経路における第１の入力信号として、通常時の第１の入力信号に依存しない位相を持つ一定振幅信号を選択する。従って、この信号処理装置によれば、高精度に上記第２の遅延量を推定できる。
尚、ＥＴ−ＰＡ１１３を２入力１出力回路として一般化するならば、スイッチ１０５及びスイッチ１０６の両方が図８に例示されるように変形される可能性があるし、スイッチ１０５及びスイッチ１０６の両方が図９に例示されるように変形される可能性もある。
（第３の実施形態）
前述の第１の実施形態及び第２の実施形態は、電源変調型ＰＡに限られず種々の２入力１出力回路に適用することができる。例えば図１１に示されるように、本実施形態に係る信号処理装置は、ＬＩＮＣ（ＬＩｎｅａｒ ａｍｐｌｉｆｉｃａｔｉｏｎ ｕｓｉｎｇ Ｎｏｎｌｉｎｅａｒ Ｃｏｍｐｏｎｅｎｔｓ）型ＰＡに適用されてもよい。
具体的には、図１１に例示される信号処理装置は、ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１と、スイッチ１０５と、スイッチ１０６と、遅延補正部１０７と、ＤＡＣ１０８と、ＤＡＣ１０９と、ＬＩＮＣ−ＰＡ１００２と、ミキサ１１４と、ＡＤＣ１１５と、遅延量推定部１１７と、遅延量推定部１１８と、補正量計算部１１９とを備える。尚、簡単化のために、図１１においてＤＰＤ１０１、遅延補正部１１６及びＤＰＤ係数推定部１２０が省略されているが、これらを追加することも可能である。
ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１は、オリジナル信号Ｓ１０１（ｘｏｒｉｇ（ｎ））を入力する。ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１は、オリジナル信号Ｓ１０１に対して下記数式（６）に従うｏｕｔ−ｐｈａｓｉｎｇ処理を行うことによって、第１のディジタル位相信号Ｓ１０２（ｘ（ｎ））及び第２のディジタル位相信号Ｓ１０３（ｖ（ｎ））を生成する。
数式（６）においてＡはｘｏｒｉｇ（ｎ）の最大振幅を表し、φはａｒｇｘｏｒｉｇ（ｎ）に等しく、θはａｒｃｃｏｓ｛｜ｘｏｒｉｇ（ｎ）｜／（２Ａ）｝に等しい。ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１は、第１のディジタル位相信号Ｓ１０２をスイッチ１０５の入力端子Ａへと出力し、第２のディジタル位相信号Ｓ１０３をスイッチ１０６の入力端子Ａへと出力する。
スイッチ１０５は、ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１から入力端子Ａを介して第１のディジタル位相信号Ｓ１０２を入力し、入力端子Ｂを介して一定振幅信号を入力する。スイッチ１０５は、例えば図示されない制御信号に従って、入力端子Ａまたは入力端子Ｂのいずれかを選択することによって、第１のディジタル信号Ｓ１０７を得る。換言すれば、スイッチ１０５は、第１のディジタル位相信号Ｓ１０２及び一定振幅信号を含む第１の信号群のうちいずれか１つの信号を選択する。スイッチ１０５は、第１のディジタル信号Ｓ１０７をＤＡＣ１０８へと出力する。
具体的には、スイッチ１０５は、通常時、ならびに、後述される遅延量Δｙ−ｘの推定時には、入力端子Ａ（第１のディジタル位相信号Ｓ１０２）を選択する。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としての第１のディジタル位相信号Ｓ１０２をＤＡＣ１０８へと出力する。また、スイッチ１０５は、後述される遅延量Δｖ−ｙの推定時には、入力端子Ｂ（一定振幅信号）を選択する。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としての一定振幅信号をＤＡＣ１０８へと出力する。
スイッチ１０６は、ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１から入力端子Ａを介して第２のディジタル位相信号Ｓ１０３を入力し、入力端子Ｂを介して一定振幅信号を入力する。スイッチ１０６は、例えば図示されない制御信号に従って、入力端子Ａまたは入力端子Ｂのいずれかを選択することによって、第２のディジタル信号Ｓ１０４を得る。換言すれば、スイッチ１０６は、第２のディジタル位相信号Ｓ１０３及び一定振幅信号を含む第２の信号群のうちいずれか１つの信号を選択する。スイッチ１０６は、第２のディジタル信号Ｓ１０４を遅延補正部１０７へと出力する。
具体的には、スイッチ１０６は、通常時、ならびに、遅延量Δｖ−ｙの推定時には、入力端子Ａ（第２のディジタル位相信号Ｓ１０３）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としての第２のディジタル位相信号Ｓ１０３を遅延補正部１０７へと出力する。また、スイッチ１０６は、遅延量Δｙ−ｘの推定時には、入力端子Ｂ（一定振幅信号）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としての一定振幅信号を遅延補正部１０７へと出力する。
尚、スイッチ１０５は、図８または図９に例示されるように変形されてもよい。同様に、スイッチ１０６は図８または図９に例示されるように変形されてもよい。
ＬＩＮＣ−ＰＡ１００２は、第１の入力端子を介してＤＡＣ１０８から第１のアナログ信号を入力し、第２の入力端子を介してＤＡＣ１０９から第２のアナログ信号を入力する。ＬＩＮＣ−ＰＡ１００２は、第１のアナログ信号をアップコンバートすることによって第１のＲＦ信号を生成し、当該第１のＲＦ信号を増幅することによって第１の増幅信号を生成する。同様に、ＬＩＮＣ−ＰＡ１００２は、第２のアナログ信号をアップコンバートすることによって第２のＲＦ信号を生成し、当該第２のＲＦ信号を増幅することによって第２の増幅信号を生成する。それから、ＬＩＮＣ−ＰＡ１００２は、第１の増幅信号及び第２の増幅信号を合成することによって、送信信号Ｓ１１１（ｙ（ｔ））を生成する。
尚、ＬＩＮＣ−ＰＡ１００２は、任意の２入力１出力回路に置き換えることができる。例えば、ＬＩＮＣ−ＰＡ１００２は、負荷変調型ＰＡに置き換えられてもよい。負荷変調型ＰＡの一種であるディジタルＤｏｈｅｒｔｙ ＰＡにおいて、キャリアアンプ用の信号及びピークアンプ用の信号が２つの入力信号として用いられる。キャリアアンプ用の信号は上記オリジナル信号Ｓ１０１（または、これに任意の信号処理（例えば歪み補償）を施したもの）に相当し、ピークアンプ用の信号は当該オリジナル信号Ｓ１０１に一定の遅延を与えることによって得られる信号に相当する。
或いは、ＬＩＮＣ−ＰＡ１００２は、直交復調器に置き換えられてもよい。直交復調器において、上記オリジナル信号Ｓ１０１の同相成分（実数成分）信号及び直交成分（虚数成分）信号が２つの入力信号として用いられる。
以上説明したように、第３の実施形態に係る信号処理装置は、前述の第１の実施形態または第２の実施形態に係る信号処理装置における電力変調型ＰＡをＬＩＮＣ−ＰＡ、負荷変調型ＰＡ、直交復調器などの任意の種別の２入力１出力回路へと置換する。従って、この信号処理装置によれば、任意の種別の２入力１出力回路の２つの入力信号の各々と出力信号との間の遅延量を高精度に推定することができる。
（第４の実施形態）
前述の第１の実施形態、第２の実施形態及び第３の実施形態は、遅延量に限られず信号経路における入出力信号間の任意の種別の特性差を推定するために用いることができる。例えば図１２に示されるように、本実施形態に係る信号処理装置は、周波数特性を推定するために用いられてもよい。尚、図示されていないが、本実施形態に係る信号処理装置は利得特性差を推定するために用いられてもよい。更に、本実施形態に係る信号処理装置は、遅延量、周波数特性差及び利得特性差などの種々の特性差のうち任意の２種類以上を推定するために用いられてもよい。
具体的には、図１２に例示される信号処理装置は、ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１と、スイッチ１０５と、スイッチ１０６と、周波数特性補正部１１０１と、ＤＡＣ１０８と、ＤＡＣ１０９と、ＬＩＮＣ−ＰＡ１００２と、ミキサ１１４と、ＡＤＣ１１５と、周波数特性差推定部１１０２と、周波数特性差推定部１１０３と、補正量計算部１１０４とを備える。尚、簡単化のために、図１２においてＤＰＤ１０１、遅延補正部１１６及びＤＰＤ係数推定部１２０が省略されているが、これらを追加することも可能である。また、第３の実施形態において説明されたように、ＬＩＮＣ−ＰＡ１００２は、任意の種別の２入力１出力回路へと置換可能である。
周波数特性補正部１１０１は、スイッチ１０６から第２のディジタル信号Ｓ１０４を入力し、補正量計算部１１０４から補正量Ｓ１１０３（Ｆｖ−ｘ）を示す信号を入力する。周波数特性補正部１１０１は、第２のディジタル信号Ｓ１０４の周波数特性を補正量Ｓ１１０３に基づいて補正することによって、補正された第２のディジタル信号Ｓ１０５を生成する。補正量Ｓ１１０３は、第１のディジタル信号Ｓ１０７及びディジタルループバック信号Ｓ１１３の間の周波数特性差と第２のディジタル信号Ｓ１０４及びディジタルループバック信号Ｓ１１３の間の周波数特性差との間の差分の推定値に相当する。即ち、周波数特性補正部１１０１は、第２のディジタル信号Ｓ１０４の周波数特性を事前補償することによって、補正された第２のディジタル信号Ｓ１０５を生成する。補正された第２のディジタル信号Ｓ１０５及びディジタルループバック信号Ｓ１１３の間の周波数特性差は、第１のディジタル信号Ｓ１０７及びディジタルループバック信号Ｓ１１３の間の周波数特性差と一致する。周波数特性補正部１１０１は、補正された第２のディジタル信号Ｓ１０５をＤＡＣ１０９へと出力する。
前述のように、周波数特性補正部１１０１は、第２のディジタル信号Ｓ１０４の周波数特性を補正することによって、補正された第２のディジタル信号Ｓ１０５及びディジタルループバック信号Ｓ１１３の間の周波数特性差を第１のディジタル信号Ｓ１０７及びディジタルループバック信号Ｓ１１３の間の周波数特性差と一致させる。しかしながら、第２のディジタル信号Ｓ１０４の代わりに第１のディジタル信号Ｓ１０７の周波数特性を補正することによって、補正された第１のディジタル信号及びディジタルループバック信号Ｓ１１３の間の周波数特性差を第２のディジタル信号Ｓ１０４及びディジタルループバック信号Ｓ１１３の間の周波数特性差と一致させることもできる。同様に、第１のディジタル信号Ｓ１０７及び第２のディジタル信号Ｓ１０４の両方の周波数特性を個別に補正することによって、補正された第１のディジタル信号及び補正された第２のディジタル信号の各々とディジタルループバック信号Ｓ１１３との間の周波数特性を互いに一致させることもできる。
周波数特性差推定部１１０２は、第１のディジタル位相信号Ｓ１０２を入力し、ＡＤＣ１１５からディジタルループバック信号Ｓ１１３を入力する。周波数特性差推定部１１０２は、第１のディジタル位相信号Ｓ１０２に対するディジタルループバック信号Ｓ１１３の周波数特性差を推定することによって、推定周波数特性差Ｓ１１０１を得る。周波数特性差推定部１１０２は、補正量計算部１１０４へと、推定周波数特性差Ｓ１１０１を示す信号を出力する。
周波数特性差推定部１１０３は、ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１から第２のディジタル位相信号Ｓ１０３を入力し、ＡＤＣ１１５からディジタルループバック信号Ｓ１１３を入力する。周波数特性差推定部１１０３は、ディジタルループバック信号Ｓ１１３に対する第２のディジタル位相信号Ｓ１０３の周波数特性差を推定することによって、推定周波数特性差Ｓ１１０２（Ｆｖ−ｙ）を得る。周波数特性差推定部１１０３は、推定周波数特性差Ｓ１１０２を示す信号を補正量計算部１１０４へと出力する。
補正量計算部１１０４は、周波数特性差推定部１１０２から推定周波数特性差Ｓ１１０１を示す信号を入力し、周波数特性差推定部１１０３から推定周波数特性差Ｓ１１０２を示す信号を入力する。補正量計算部１１０４は、推定周波数特性差Ｓ１１０１及び推定周波数特性差Ｓ１１０２に基づいて、第１のディジタル位相信号Ｓ１０２及びディジタルループバック信号Ｓ１１３の間の周波数特性差と第２のディジタル位相信号Ｓ１０３及びディジタルループバック信号Ｓ１１３の間の周波数特性差との間の差分に相当する補正量Ｓ１１０３を計算する。補正量計算部１１０４は、補正量Ｓ１１０３を示す信号を周波数特性補正部１１０１へと出力する。
スイッチ１０５は、ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１から入力端子Ａを介して第１のディジタル位相信号Ｓ１０２を入力し、入力端子Ｂを介して一定振幅信号を入力する。スイッチ１０５は、例えば図示されない制御信号に従って、入力端子Ａまたは入力端子Ｂのいずれかを選択することによって、第１のディジタル信号Ｓ１０７を得る。換言すれば、スイッチ１０５は、第１のディジタル位相信号Ｓ１０２及び一定振幅信号を含む第１の信号群のうちいずれか１つの信号を選択する。スイッチ１０５は、第１のディジタル信号Ｓ１０７をＤＡＣ１０８へと出力する。
具体的には、スイッチ１０５は、通常時ならびに周波数特性差Ｆｙ−ｘの推定時には、入力端子Ａ（第１のディジタル位相信号Ｓ１０２）を選択する。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としての第１のディジタル位相信号Ｓ１０２をＤＡＣ１０８へと出力する。また、スイッチ１０５は、周波数特性差Ｆｖ−ｙの推定時には、入力端子Ｂ（一定振幅信号）を選択する。即ち、スイッチ１０５は、第１のディジタル信号Ｓ１０７としての一定振幅信号をＤＡＣ１０８へと出力する。
スイッチ１０６は、ｏｕｔ−ｐｈａｓｉｎｇ処理部１００１から入力端子Ａを介して第２のディジタル位相信号Ｓ１０３を入力し、入力端子Ｂを介して一定振幅信号を入力する。スイッチ１０６は、例えば図示されない制御信号に従って、入力端子Ａまたは入力端子Ｂのいずれかを選択することによって、第２のディジタル信号Ｓ１０４を得る。換言すれば、スイッチ１０６は、第２のディジタル位相信号Ｓ１０３及び一定振幅信号を含む第２の信号群のうちいずれか１つの信号を選択する。スイッチ１０６は、第２のディジタル信号Ｓ１０４を周波数特性補正部１１０１へと出力する。
具体的には、スイッチ１０６は、通常時、ならびに、周波数特性差Ｆｖ−ｙの推定時には、入力端子Ａ（第２のディジタル位相信号Ｓ１０３）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としての第２のディジタル位相信号Ｓ１０３を周波数特性補正部１１０１へと出力する。また、スイッチ１０６は、周波数特性差Ｆｙ−ｘの推定時には、入力端子Ｂ（一定振幅信号）を選択する。即ち、スイッチ１０６は、第２のディジタル信号Ｓ１０４としての一定振幅信号を周波数特性補正部１１０１へと出力する。
尚、スイッチ１０５は、図８または図９に例示されるように変形されてもよい。同様に、スイッチ１０６は図８または図９に例示されるように変形されてもよい。
以上説明したように、第４の実施形態に係る信号処理装置は、前述の第１の実施形態、第２の実施形態または第３の実施形態に係る信号処理装置において推定される遅延量を周波数特性差、利得特性差などの信号経路における入出力信号間の任意の種別の特性差へと置換する。従って、この信号処理装置によれば、任意の種別の２入力１出力回路の２つの入力信号の各々と出力信号との間の任意の種別の特性差を高精度に推定することができる。
上記各実施形態の処理の少なくとも一部は、汎用のコンピュータを基本ハードウェアとして用いることでも実現可能である。上記処理を実現するプログラムは、コンピュータで読み取り可能な記憶媒体に格納して提供されてもよい。プログラムは、インストール可能な形式のファイルまたは実行可能な形式のファイルとして記憶媒体に記憶される。記憶媒体としては、磁気ディスク、光ディスク（ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＤＶＤ等）、光磁気ディスク（ＭＯ等）、半導体メモリなどである。記憶媒体は、プログラムを記憶でき、かつ、コンピュータが読み取り可能であれば、何れであってもよい。また、上記処理を実現するプログラムを、インターネットなどのネットワークに接続されたコンピュータ（サーバ）上に格納し、ネットワーク経由でコンピュータ（クライアント）にダウンロードさせてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０１・・・ＤＰＤ
１０２・・・絶対値計算部
１０３・・・線形変換部
１０４・・・定包絡線変調部
１０５，１０６・・・スイッチ
１０７，１１６・・・遅延補正部
１０８，１０９，２０１・・・ＤＡＣ
１１０，１１４・・・ミキサ
１１１・・・ＥＡ
１１２・・・ＲＦ−ＰＡ
１１３・・・ＥＴ−ＰＡ
１１５，２０３・・・ＡＤＣ
１１７，１１８・・・遅延量推定部
１１９，１１０４・・・補正量計算部
１２０・・・ＤＰＤ係数推定部
１３０・・・送信装置
１３１・・・受信装置
２０２・・・回路
１００１・・・ｏｕｔ−ｐｈａｓｉｎｇ処理部
１００２・・・ＬＩＮＣ−ＰＡ
１１０１・・・周波数特性補正部
１１０２，１１０３・・・周波数特性差推定部

Claims (12)

  1. 第１の信号と第１の定包絡線信号とを含む第１の信号群のうちいずれか１つの信号を選択することによって第１の選択信号を得る第１のスイッチと、
    第２の信号と第２の定包絡線信号とを含む第２の信号群のうちいずれか１つの信号を選択することによって第２の選択信号を得る第２のスイッチと、
    前記第１の選択信号及び前記第２の選択信号のうち少なくとも一方の特性を補正することによって第１の補正信号及び第２の補正信号を得る補正部と
    前記第１の補正信号及び前記第２の補正信号から出力信号を生成する回路と、
    を具備する、信号処理装置。
  2. 前記第２のスイッチが前記第２の定包絡線信号を選択している時に、前記第１の選択信号と前記出力信号との間の第１の特性差を推定する第１の推定部と、
    前記第１のスイッチが前記第１の定包絡線信号を選択している時に、前記第２の選択信号と前記出力信号との間の第２の特性差を推定する第２の推定部と、
    前記第１の特性差及び前記第２の特性差に基づいて、前記第１の選択信号及び前記第２の選択信号のうち少なくとも一方の特性に対する補正量を計算する計算部と
    を更に具備し、
    前記補正部は、前記補正量を用いて前記第１の選択信号及び前記第２の選択信号のうち少なくとも一方の特性を補正する、
    請求項１に記載の信号処理装置。
  3. 前記第２の信号群は、前記第２の信号の帯域幅よりも広い帯域幅を持つ擬似雑音信号を含み、
    前記第２の推定部は、前記第１のスイッチが前記第１の定包絡線信号を選択し、かつ、前記第２のスイッチが前記擬似雑音信号を選択している時に、前記第２の特性差を推定する、
    請求項２に記載の信号処理装置。
  4. 前記第１の特性差は、前記第１の選択信号と前記出力信号との間の遅延量であり、
    前記第２の特性差は、前記第２の選択信号と前記出力信号との間の遅延量である、
    請求項２または請求項３に記載の信号処理装置。
  5. 前記第１の特性差は、前記第１の選択信号と前記出力信号との間の周波数特性差であり、
    前記第２の特性差は、前記第２の選択信号と前記出力信号との間の周波数特性差である、
    請求項２または請求項３に記載の信号処理装置。
  6. 前記第１の特性差は、前記第１の選択信号と前記出力信号との間の利得特性差であり、
    前記第２の特性差は、前記第２の選択信号と前記出力信号との間の利得特性差である、
    請求項２または請求項３に記載の信号処理装置。
  7. 前記第１の信号および前記第２の信号は共通の信号に基づいている、請求項１乃至請求項６のいずれか１項に記載の信号処理装置。
  8. 前記回路は、電源変調型電力増幅器であり、
    前記第１の信号は、前記共通の信号に基づくベースバンド信号であり、
    前記第２の信号は、前記共通の信号に基づくディジタル電源電圧信号である、
    請求項７に記載の信号処理装置。
  9. 前記回路は、ＬＩＮＣ（ＬＩｎｅａｒ ａｍｐｌｉｆｉｃａｔｉｏｎ ｕｓｉｎｇ Ｎｏｎｌｉｎｅａｒ Ｃｏｍｐｏｎｅｎｔｓ）型電力増幅器であり、
    前記第１の信号は、前記共通の信号に対してｏｕｔ−ｐｈａｓｉｎｇ処理を行うことによって得られる第１のディジタル位相信号であり、
    前記第２の信号は、前記共通の信号に対して前記ｏｕｔ−ｐｈａｓｉｎｇ処理を行うことによって得られる第２のディジタル位相信号である、
    請求項７に記載の信号処理装置。
  10. 前記回路は、キャリアアンプ及びピークアンプを含む負荷変調型電力増幅器であり、
    前記第１の信号は、前記共通の信号に基づく前記キャリアアンプ用の信号であり、
    前記第２の信号は、前記共通の信号に基づく前記ピークアンプ用の信号である、
    請求項７に記載の信号処理装置。
  11. 前記回路は、直交復調器であり、
    前記第１の信号は、前記共通の信号に基づく同相成分信号であり、
    前記第２の信号は、前記共通の信号に基づく直交成分信号である、
    請求項７に記載の信号処理装置。
  12. 第１の入力信号及び第２の入力信号から出力信号を生成する回路のために当該第１の入力信号及び当該第２の入力信号を生成する信号処理装置であって、
    第１の信号と第１の定包絡線信号とを含む第１の信号群のうちいずれか１つの信号を選択することによって第１の選択信号を得る第１のスイッチと、
    第２の信号と第２の定包絡線信号とを含む第２の信号群のうちいずれか１つの信号を選択することによって第２の選択信号を得る第２のスイッチと、
    前記第１の選択信号及び前記第２の選択信号のうち少なくとも一方の特性を補正することによって前記第１の入力信号及び前記第２の入力信号を得る補正部と
    を具備する、信号処理装置。
JP2014038881A 2014-02-28 2014-02-28 信号処理装置 Active JP6320794B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014038881A JP6320794B2 (ja) 2014-02-28 2014-02-28 信号処理装置
US14/594,740 US9306731B2 (en) 2014-02-28 2015-01-12 Signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014038881A JP6320794B2 (ja) 2014-02-28 2014-02-28 信号処理装置

Publications (2)

Publication Number Publication Date
JP2015162883A true JP2015162883A (ja) 2015-09-07
JP6320794B2 JP6320794B2 (ja) 2018-05-09

Family

ID=54007256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014038881A Active JP6320794B2 (ja) 2014-02-28 2014-02-28 信号処理装置

Country Status (2)

Country Link
US (1) US9306731B2 (ja)
JP (1) JP6320794B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11057125B1 (en) * 2020-06-25 2021-07-06 Analog Devices, Inc. Programmable digital loopback for RF applications

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001333120A (ja) * 1999-05-24 2001-11-30 Advantest Corp 直交復調装置、方法、記録媒体
JP2003078462A (ja) * 2001-08-31 2003-03-14 Sanyo Electric Co Ltd 無線装置、その信号受信方法、そのフィルタ係数測定方法、およびそのフィルタ係数測定プログラム
JP2006319412A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 無線受信装置、及び無線送信装置
US20070230612A1 (en) * 2006-03-30 2007-10-04 M/A-Com, Inc. Apparatus, system, and method for amplitude-phase synchronization in polar transmitter
US20090097591A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Apparatus and method for envelope tracking power amplification in wireless communication system
JP2010213170A (ja) * 2009-03-12 2010-09-24 Hitachi Kokusai Electric Inc 増幅装置
JP2012182645A (ja) * 2011-03-01 2012-09-20 Fujitsu Ltd 合成型増幅器、送信機、及び合成型増幅器制御方法
JP2013132009A (ja) * 2011-12-22 2013-07-04 Asahi Kasei Electronics Co Ltd 歪補償器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043707A (en) * 1999-01-07 2000-03-28 Motorola, Inc. Method and apparatus for operating a radio-frequency power amplifier as a variable-class linear amplifier
EP1548949A4 (en) * 2002-10-03 2009-06-24 Panasonic Corp SENDING METHOD AND TRANSMITTER
US7421037B2 (en) * 2003-11-20 2008-09-02 Nokia Corporation Reconfigurable transmitter with direct digital to RF modulator
JP4323968B2 (ja) 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001333120A (ja) * 1999-05-24 2001-11-30 Advantest Corp 直交復調装置、方法、記録媒体
JP2003078462A (ja) * 2001-08-31 2003-03-14 Sanyo Electric Co Ltd 無線装置、その信号受信方法、そのフィルタ係数測定方法、およびそのフィルタ係数測定プログラム
JP2006319412A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 無線受信装置、及び無線送信装置
US20070230612A1 (en) * 2006-03-30 2007-10-04 M/A-Com, Inc. Apparatus, system, and method for amplitude-phase synchronization in polar transmitter
US20090097591A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Apparatus and method for envelope tracking power amplification in wireless communication system
JP2010213170A (ja) * 2009-03-12 2010-09-24 Hitachi Kokusai Electric Inc 増幅装置
JP2012182645A (ja) * 2011-03-01 2012-09-20 Fujitsu Ltd 合成型増幅器、送信機、及び合成型増幅器制御方法
JP2013132009A (ja) * 2011-12-22 2013-07-04 Asahi Kasei Electronics Co Ltd 歪補償器

Also Published As

Publication number Publication date
JP6320794B2 (ja) 2018-05-09
US9306731B2 (en) 2016-04-05
US20150249533A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
US9214969B2 (en) Scalable digital predistortion system
US7330073B2 (en) Arbitrary waveform predistortion table generation
JP5278244B2 (ja) 電力増幅器の非線形度測定装置及び方法、先行歪ませ補正装置
US7746957B2 (en) Distortion correction control apparatus and distortion correction control method
US8417194B2 (en) Compensation device applied to power amplifier, method for determining pre-distortion of power amplifier, and method for compensating linearity of power amplifier thereof
US6498529B1 (en) Method and apparatus for calculating the predistortion function from a power amplifier
WO2011086752A1 (ja) 増幅装置及び信号処理装置
US20140211882A1 (en) Dynamic Determination of Volterra Kernels for Digital Pre-Distortion
US20120286864A1 (en) Linearization in the Presence of Phase Variations
US9548703B2 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
JP6320794B2 (ja) 信号処理装置
EP3243274B1 (en) Technique for determining a time alignment error
JP2004015769A (ja) 送信増幅器
US20130113559A1 (en) Device and method for pre-distorting and amplifying a signal based on an error attribute
US9973219B2 (en) Predistortion system and method
US8525592B2 (en) Power amplification device, transmitter, and power amplification control method
US9172333B2 (en) Distortion compensation device and distortion compensation method
US9590827B2 (en) Distortion compensation apparatus, wireless communication system, and distortion compensation method
US8742865B2 (en) Polar modulation transmission circuit and polar modulation transmission method
US8417193B2 (en) Transmitting device and method for determining target predistortion setting value
JP6665500B2 (ja) 特性検出装置及び特性検出方法
JP7450801B1 (ja) 歪み補償装置、歪み補償方法及び送信装置
JP2016127577A (ja) 歪補償装置及び歪補償方法
JPWO2014141333A1 (ja) 通信装置及びその歪み抑制方法
JP2011199415A (ja) 非線形歪み補償装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180404

R151 Written notification of patent or utility model registration

Ref document number: 6320794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151