JP2015161906A

JP2015161906A - 撮像装置

Info

Publication number: JP2015161906A
Application number: JP2014038684A
Authority: JP
Inventors: 岩崎　宏之; Hiroyuki Iwasaki; 宏之岩崎
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2014-02-28
Filing date: 2014-02-28
Publication date: 2015-09-07

Abstract

【課題】画像信号の読み出しと焦点検出信号の読み出しとを非同期的に制御することが可能な撮像装置を提供する。
【解決手段】撮像装置は、所定の走査方向に沿って配列され、走査方向に関する焦点検出信号を出力する焦点検出用画素列を含む第１画素列と、走査方向に沿って配列され、画像信号を出力する画像用画素列を含み焦点検出用画素列を含まない第２画素列と第１画素列からの焦点検出信号の読み出しと第２画素列からの画像信号の読み出しとを択一的に且つ非同期に行う信号読出部と、信号読出部により読み出された画像信号に基づき画像データを生成する画像データ生成部と、信号読出部により読み出された焦点検出信号に基づき結像光学系の焦点調節状態を検出する焦点検出部と、を備える。
【選択図】図１３

Description

本発明は、撮像装置に関する。

従来、画像生成用の信号と焦点検出用の信号とを読み出し可能な撮像素子が知られている。例えば特許文献１には、撮像用の蓄積制御信号とは独立した蓄積制御信号により、焦点検出用の蓄積時間を制御可能な撮像素子が記載されている。

特開２００８−８５５３５号公報

従来技術は、蓄積時間を独立して制御することはできるが、画像信号の読み出しと焦点検出信号の読み出しとの非同期的な制御については考慮されていなかった。

請求項１に記載の撮像装置は、所定の走査方向に沿って配列され、前記走査方向に関する焦点検出信号を出力する焦点検出用画素列を含む第１画素列と、前記走査方向に沿って配列され、画像信号を出力する画像用画素列を含み前記焦点検出用画素列を含まない第２画素列と前記第１画素列からの前記焦点検出信号の読み出しと前記第２画素列からの前記画像信号の読み出しとを択一的に且つ非同期に行う信号読出部と、前記信号読出部により読み出された前記画像信号に基づき画像データを生成する画像データ生成部と、前記信号読出部により読み出された前記焦点検出信号に基づき結像光学系の焦点調節状態を検出する焦点検出部と、を備えることを特徴とする。

本発明によれば、画像信号の読み出しと焦点検出信号の読み出しとを非同期的に制御することができる。

一実施の形態の撮像素子を搭載したレンズ交換式デジタルスチルカメラの構成を示す横断面図である。交換レンズの撮影画面上における焦点検出位置を示す図である。撮像素子の詳細な構成を示す正面図である。撮像素子の詳細な構成を示す正面図である。焦点検出画素の構成を示す図である。焦点検出画素の断面図である。瞳分割型位相差検出方式の焦点検出光学系の構成を示す図である。撮像素子とボディ駆動制御装置との関係を詳細に示すブロック図である。撮像素子の構成を示すブロック図である。１フレーム期間中に焦点検出画素の一対の光電変換部の出力信号の個別読出し動作と一対の光電変換部の出力信号を加算した加算信号の読出し動作とを並行して行う場合のタイミングチャートである。１フレーム期間中に焦点検出画素の一対の光電変換部の出力信号の個別読出し動作と一対の光電変換部の出力信号を加算した加算信号の読出し動作とを並行して行う場合のタイミングチャートである。一対のデータ列の相関演算結果を示す図である。スルー画表示に伴う画像信号および焦点検出信号の読み出し例を示すタイミングチャートである。スルー画表示に伴う画像信号および焦点検出信号の読み出し例を示すタイミングチャートである。スルー画表示に伴う画像信号および焦点検出信号の読み出し例を示すタイミングチャートである。スルー画表示に伴う画像信号および焦点検出信号の読み出し例を示すタイミングチャートである。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るレンズ交換式デジタルスチルカメラの構成を示す横断面図である。デジタルスチルカメラ２０１は交換レンズ２０２とカメラボディ２０３から構成され、種々の交換レンズ２０２がマウント部２０４を介してカメラボディ２０３に装着される。

交換レンズ２０２はレンズ２０９、ズーミング用レンズ２０８、フォーカシング用レンズ２１０、絞り２１１、レンズ駆動制御装置２０６などを備えている。レンズ駆動制御装置２０６は不図示のマイクロコンピュータ、メモリ、駆動制御回路などから構成され、フォーカシング用レンズ２１０の焦点調節と絞り２１１の開口径調節のための駆動制御や、ズーミング用レンズ２０８、フォーカシング用レンズ２１０および絞り２１１の状態検出などを行う他、後述するボディ駆動制御装置２１４との通信によりレンズ情報の送信とカメラ情報の受信を行う。絞り２１１は、光量およびボケ量調整のために光軸中心に開口径が可変な開口を形成する。

カメラボディ２０３は撮像素子２１２、ボディ駆動制御装置２１４、液晶表示素子駆動回路２１５、液晶表示素子２１６、接眼レンズ２１７、メモリカード２１９などを備えている。撮像素子２１２には、撮像画素兼焦点検出画素として機能する画素が二次元状に配置される。この撮像素子２１２については詳細を後述する。

ボディ駆動制御装置２１４はマイクロコンピュータ、メモリ、駆動制御回路などから構成され、撮像素子２１２の駆動制御と撮像素子２１２からの出力信号の読み出しと、該出力信号に基づく焦点検出演算と交換レンズ２０２の焦点調節を繰り返し行うとともに、該出力信号に基づく画像処理演算と記録、カメラの動作制御などを行う。また、ボディ駆動制御装置２１４は電気接点２１３を介してレンズ駆動制御装置２０６と通信を行い、レンズ情報の受信とカメラ情報（デフォーカス量や絞り値など）の送信を行う。

液晶表示素子２１６は電子ビューファインダー（ＥＶＦ：Electronic View Finder）として機能する。液晶表示素子駆動回路２１５は撮像素子２１２によるスルー画像を液晶表示素子２１６に表示し、撮影者は接眼レンズ２１７を介してスルー画像を観察することができる。メモリカード２１９は、撮像素子２１２により撮像された画像を記憶する画像ストレージである。

交換レンズ２０２を通過した光束により、撮像素子２１２の受光面上に被写体像が形成される。この被写体像は撮像素子２１２の各画素で光電変換され、各画素の出力信号がボディ駆動制御装置２１４へ送られる。

ボディ駆動制御装置２１４は、撮像素子２１２の各画素からの出力信号に基づいてデフォーカス量を算出し、このデフォーカス量をレンズ駆動制御装置２０６へ送る。また、ボディ駆動制御装置２１４は、撮像素子２１２の各画素からの出力信号を処理して画像データを生成し、メモリカード２１９に格納するとともに、撮像素子２１２からのスルー画像信号を液晶表示素子駆動回路２１５へ送り、スルー画像を液晶表示素子２１６に表示させる。さらに、ボディ駆動制御装置２１４は、レンズ駆動制御装置２０６へ絞り制御情報を送って絞り２１１の開口制御を行う。

レンズ駆動制御装置２０６は、フォーカシング状態、ズーミング状態、絞り設定状態、絞り開放Ｆ値などに応じてレンズ情報を更新する。具体的には、ズーミング用レンズ２０８とフォーカシング用レンズ２１０の位置と絞り２１１の絞り値を検出し、これらのレンズ位置と絞り値に応じてレンズ情報を演算したり、あるいは予め用意されたルックアップテーブルからレンズ位置と絞り値に応じたレンズ情報を選択する。

レンズ駆動制御装置２０６は、受信したデフォーカス量に基づいてレンズ駆動量を算出し、レンズ駆動量に応じてフォーカシング用レンズ２１０を合焦位置へ駆動する。また、レンズ駆動制御装置２０６は受信した絞り値に応じて絞り２１１を駆動する。

（焦点検出エリア１０１の説明）
図２は、交換レンズ２０２の撮影画面上における焦点検出位置（図１に不図示の操作部材の操作によりユーザーにより設定される）を示す図であり、後述する撮像素子２１２上の画素列が焦点検出の際に撮影画面上で像をサンプリングする領域（焦点検出エリア、焦点検出位置）の一例を示す。この例では、矩形の撮影画面１００上の中央に第２焦点検出エリア１０１ｂが配置されると共に、その上方に第１焦点検出エリア１０１ａが、下方に第３焦点検出エリア１０１ｃがそれぞれ配置される。換言すると、矩形の撮影画面１００の上方向から下方向にかけて、第１焦点検出エリア１０１ａ、第２焦点検出エリア１０１ｂ、第３焦点検出エリア１０１ｃが順に配置される。以下の説明において、これら３つの焦点検出エリアを、焦点検出エリア１０１と総称する。長方形で示す焦点検出エリア１０１は、撮影画面１００において水平方向に延在し、焦点検出エリア１０１の長手方向に沿って直線的に配列された画素の出力信号が焦点検出に用いられる。

（撮像素子２１２の説明）
図３、図４は撮像素子２１２の詳細な構成を示す正面図であり、撮像素子２１２上の焦点検出エリア１０１の近傍を拡大して示したものである。図３は撮像画素兼焦点検出画素となる画素３１１（以降焦点検出画素３１１と称す）のレイアウトを示す図であって、焦点検出画素３１１が行方向（水平方光）および列方向（垂直方向）において二次元正方格子状に稠密に配列される。図４は図３に示す焦点検出画素３１１の配列における色フィルタの配列を示した図であって、焦点検出画素３１１にはベイヤー配列の規則に従って色フィルタ（Ｒ：赤色フィルタ、Ｇ：緑色フィルタ、Ｂ：青色フィルタ）が配置されている。

焦点検出画素３１１は、図５に示すように矩形のマイクロレンズ１０、垂直方向に延在する素子分離領域１５により２分割された一対の光電変換部１３，１４から構成される。一対の光電変換部１３，１４を統合すると、通常の撮像画素の光電変換部と同等のサイズとなる。なお簡潔のため図５において色フィルタは不図示としている。なお焦点検出画素３１１の一対の光電変換部１３，１４の出力を加算した場合、加算した出力が通常の撮像画素の光電変換部の出力と同等になるようにするため、素子分離領域１５の幅は出来る限り狭くし、一対の光電変換部１３，１４を近接させることが望ましい。

図６は図５に示した焦点検出画素３１１の断面図であって、光電変換部１３，１４の上に近接して遮光マスク３０が形成され、遮光マスク３０の開口部３０ｄを通過した光を光電変換部１３，１４は受光する。遮光マスク３０の上には平坦化層３１が形成され、その上に色フィルタ３８が形成される。色フィルタ３８の上には平坦化層３２が形成され、その上にマイクロレンズ１０が形成される。マイクロレンズ１０により開口部３０ｄに制限された光電変換部１３，１４の形状が前方に投影されて、一対の測距瞳を形成する。光電変換部１３，１４は半導体回路基板２９上に形成される。また光電変換部１３，１４を分離するために素子分離領域１５が形成される。以上のような構成により光電変換部１３，１４は交換レンズの射出瞳の一対の測距瞳を通過する一対の焦点検出光束をそれぞれ受光する。

図７は、マイクロレンズを用いた瞳分割型位相差検出方式の焦点検出光学系の構成を示す。なお焦点検出エリア１０１の焦点検出画素配列の一部分を拡大して示す。図７において、射出瞳９０は、交換レンズ２０２（図１参照）の予定結像面に配置されたマイクロレンズ１０から前方に距離ｄの位置に設定されている。この距離ｄは、マイクロレンズ１０の曲率、屈折率、マイクロレンズ１０と光電変換部１３，１４との間の距離などに応じて決まる距離であって、この明細書では測距瞳距離と呼ぶ。図７には他に、交換レンズの光軸９１、マイクロレンズ１０、光電変換部１３、１４、焦点検出画素３１１、焦点検出光束７３、７４が示されている。

測距瞳９３は、開口部３０ｄにより制限された光電変換部１３がマイクロレンズ１０により投影されたものである。同様に、測距瞳９４は、開口部３０ｄにより制限された光電変換部１４がマイクロレンズ１０により投影されたものである。測距瞳９３，９４は、射出瞳９０のうちの互いに異なる部分領域であり、水平方向に並ぶとともに、光軸９１を通る垂直線に対して線対称な形状となっている。

図７では、撮影光軸９１近傍の焦点検出エリア１０１における隣接する５つの焦点検出画素３１１を模式的に例示しているが、画面周辺に配置された焦点検出画素３１１においても、各光電変換部はそれぞれ対応した測距瞳９３、９４から各マイクロレンズに到来する光束を受光するように構成されている。マイクロレンズ１０により、一対の光電変換部１３および１４と上述した互いに異なる部分領域、すなわち一対の測距瞳９３および９４とが互いに共役関係になる。

以上のような構成により、光電変換部１３は測距瞳９３を通過し、焦点検出画素３１１のマイクロレンズ１０に向かう光束７３によりマイクロレンズ１０上に形成される像の強度に対応した信号を出力する。また、光電変換部１４は測距瞳９４を通過し、焦点検出画素３１１のマイクロレンズ１０に向う光束７４によりマイクロレンズ１０上に形成される像の強度に対応した信号を出力する。

上述した焦点検出エリア１０１において水平方向に配列した複数の焦点検出画素３１１の光電変換部１３，１４の出力を測距瞳９３および測距瞳９４に対応した出力グループにまとめることによって、測距瞳９３と測距瞳９４をそれぞれ通過する焦点検出用光束７３，７４が焦点検出画素３１１の配列上に形成する一対の像の強度分布に関する情報が得られる。この情報に対して後述する像ズレ検出演算処理（相関演算処理、位相差検出処理）を施すことによって、いわゆる瞳分割型位相差検出方式で一対の像の像ズレ量が検出される。さらに、像ズレ量に一対の測距瞳９３，９４の重心間隔と測距瞳距離の比例関係に応じた変換演算を行うことによって、予定結像面に対する現在の結像面（予定結像面上のマイクロレンズアレイの位置に対応した焦点検出位置における結像面）の偏差（デフォーカス量）が算出される。具体的には像ズレ量（光軸９１に垂直な面内の量）に対し所定の変換係数（測距瞳距離ｄを測距瞳９３，９４の重心間隔で除した値）を乗ずることによりデフォーカス量（光軸９１の方向における結像面と予定結像面との偏差）が算出されることになる。

また全画面において各焦点検出画素３１１の光電変換部１３，１４の出力を加算した出力信号を得ることにより、通常の撮像画素をベイヤー配列した場合と同等の画像信号を得ることが出来る。

図８は、本発明に関連する部分の撮像素子２１２とボディ駆動制御装置２１４との関係を詳細に示すブロック図であって、ボディ駆動制御装置２１４内には撮像素子制御部２２０、バッファメモリ２２１、ＣＰＵａ（マイクロコンピュータ）２２２、ＣＰＵｂ（マイクロコンピュータ）２２３が収納される。撮像素子２１２は撮像素子制御部２２０の制御に従って焦点検出画素３１１の電荷蓄積制御（電荷蓄積時間および電荷蓄積タイミング）および信号の出力制御を行なう。撮像素子２１２は後述するように焦点検出画素３１１の一対の光電変換部１３，１４の出力信号をＡＤ変換するとともにチャネル１からデジタルデータ（焦点検出用のデータ）として出力すると同時に焦点検出画素３１１の一対の光電変換部１３，１４のデジタルデータをデジタル加算したデジタルデータ（通常の撮像画素の出力信号と同等な信号）をチャネル２からデジタルデータとして出力する。チャネル１およびチャネル２から出力されたデジタルデータは、それぞれ１フレーム分のデジタルデータとしてバッファメモリ２２１に一時的に格納される。ＣＰＵａ２２２はバッファメモリ２２１に格納された焦点検出エリアの焦点検出画素３１１の一対の光電変換部１３，１４のデジタルデータ（焦点検出信号）に対して後述する処理を行なって焦点検出を行なう。ＣＰＵｂ２２３はバッファメモリ２２１に格納された１フレーム分のデジタルデータ（画像信号）に対して周知の画像処理を行なって画像データを生成し、画像表示や画像記録を行う。

以上のように撮像素子２１２からは焦点検出信号と画像信号が別チャネルを介して時間的にオーバーラップして出力される。また焦点検出信号と画像信号は個別のＣＰＵ２２２，２２３において処理されるので、焦点検出処理と画像処理を時間的に分離する必要がなく、同時に独立して行なうことができる。

次に２つのチャネルから同時に焦点検出画素３１１の一対の光電変換部１３，１４のデジタルデータと、焦点検出画素３１１の一対の光電変換部１３，１４のデジタルデータをデジタル加算したデジタルデータ（通常の撮像画素の出力信号と同等な信号）を出力可能な撮像素子２１２の構成について図９を用いて説明する。

図９は、撮像素子２１２（ＣＭＯＳイメージセンサ）の構成を示すブロック図である。撮像素子２１２は、一対の光電変換部１３，１４を含む焦点検出画素３１１が行列状（マトリックス状）に多数２次元配置されてなる画素アレイ部４０に加えて、行走査回路４１、カラムＡＤ変換装置４２、第２ラインメモリ４４、第２列走査回路５１、第２水平出力回路４５、カラムデジタル加算装置４６、第１ラインメモリ４８、第１列走査回路５２、第１水平出力回路４９およびタイミング制御回路５０を有する構成となっている。

このシステム構成において、タイミング制御回路５０は、外部から入力されるマスタークロックおよび撮像素子制御部２２０から入力される制御信号に基づいて、行走査回路４１、カラムＡＤ変換装置４２、カラムデジタル加算装置４６、第１ラインメモリ４８、第２ラインメモリ４４、第１列走査回路５２、第２列走査回路５１などの動作の基準となるクロック信号や制御信号などを生成し、行走査回路４１、カラムＡＤ変換装置４２、カラムデジタル加算装置４６、第１ラインメモリ４８、第２ラインメモリ４４、第１列走査回路５２、第２列走査回路５１などに対して与える。

また、画素アレイ部４０の各焦点検出画素３１１を駆動制御する周辺の駆動系や信号処理系、即ち行走査回路４１、カラムＡＤ変換装置４２、カラムデジタル加算装置４６、第１ラインメモリ４８、第２ラインメモリ４４、第１列走査回路５２、第２列走査回路５１、第１水平出力回路４９、第２水平出力回路４５およびタイミング制御回路５０などは、画素アレイ部４０と同一のチップ（半導体基板）上に集積される。これらが集積されるチップは、画素アレイ部４０のチップに積層される。

焦点検出画素３１１としては、ここでは図示を省略するが、一対の光電変換素部１３，１４（例えば、フォトダイオード）に加えて、例えば、当該光電変換部１３，１４で光電変換して得られる電荷をＦＤ（フローティングディフュージョン）部に転送する転送トランジスタと、当該ＦＤ部の電位を制御するリセットトランジスタと、ＦＤ部の電位に応じた信号を出力する増幅トランジスタとを有する３トランジスタ構成のものや、さらに画素選択を行うための選択トランジスタを別に有する４トランジスタ構成のものなどを用いることができる。

画素アレイ部４０には、焦点検出画素３１１が２Ｎ行２Ｍ列分だけ２次元配置される。換言すると、画素アレイ部４０は、２Ｍ個の焦点検出画素３１１が水平方向に配列された焦点検出画素群を各行に有し、その焦点検出画素群が、水平方向に交差する垂直方向に２Ｎ行配置される。図９において左上の焦点検出画素３１１が１行目、１列目の画素であり、この画素にはベイヤー配列の緑色のフィルタが配置され、１行目の画素群として配列される焦点検出画素には緑色のフィルタと青色のフィルタが配置される。この２Ｎ行２Ｍ列の画素配置に対して行毎に１系統の行制御線２１（２１（１）〜２１（２Ｎ））が配線され、列毎に２本の列信号線（２２（１）ａ、２２（１）ｂ〜２２（２Ｍ）ａ、２２（２Ｍ）ｂ）が配線されている。行制御線２１（２１（１）〜２１（２Ｎ））の各一端は、行走査回路４１の各行に対応した各出力端に接続され、各行制御線２１には制御信号Ｒ（１）〜Ｒ（２Ｎ）が出力される。行走査回路４１は、シフトレジスタなどによって構成され、行制御線２１（２１（１）〜２１（２Ｎ））を介して画素アレイ部４０の行アドレスや行走査の制御を行う。

同一行の各焦点検出画素３１１の一対の光電変換部１３，１４は同一の行制御線２１により行走査回路４１と接続されており、制御信号Ｒ（１），・・・，Ｒ（Ｌ），・・・，Ｒ（２Ｎ）に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。また各焦点検出画素３１１の一対の光電変換部１３，１４の一方の光電変換部１３は列毎に設けられた２本の列信号線の一方の列信号線２２（ｍ）ｂに接続され、光電変換部１３の出力信号（アナログ信号）は列信号線２２（ｍ）ｂに出力される。また各焦点検出画素３１１の一対の光電変換部１３，１４の他方の光電変換部１４は列毎に設けられた２本の列信号線の他方の列信号線２２（ｍ）ａに接続され、光電変換部１４の出力信号（アナログ信号）は列信号線２２（ｍ）ａに出力される。例えば行走査回路４１から与えられる制御信号Ｒ（Ｌ）により画素アレイ部４０のＬ行目の焦点検出画素群を構成する焦点検出画素３１１が選択された場合には、Ｌ行目の焦点検出画素３１１の一対の光電変換部１３，１４の出力信号が列信号線（２２（１）ａ、２２（１）ｂ〜２２（２Ｍ）ａ、２２（２Ｍ）ｂ）に出力されることになる。

カラムＡＤ変換装置４２は、画素アレイ部４０の画素列に対応して設けられた列信号線２２（１）ａ、２２（１）ｂ〜２２（２Ｍ）ａ、２２（２Ｍ）ｂ毎に設けられたＡＤＣ（アナログ−デジタル変換回路）２３（１）ａ、２３（１）ｂ〜２３（２Ｍ）ａ、２３（２Ｍ）ｂを有し、画素アレイ部４０の各焦点検出画素３１１から列毎に出力される一対のアナログ信号を、タイミング制御回路５０から与えられる制御信号ＴＡ１に応じて、Ｈビットのデジタル信号に変換して出力する。「Ｈビット」はビット数を表し、例えば１０ビット、１２ビット、１４ビット等である。

第２ラインメモリ４４は、カラムＡＤ変換装置４２を構成する各ＡＤＣ（２３（１）ａ、２３（１）ｂ〜２３（２Ｍ）ａ、２３（２Ｍ）ｂ）毎に設けられたメモリ（２５（１）ａ、２５（１）ｂ〜２５（２Ｍ）ａ、２５（２Ｍ）ｂ）を有し、ＡＤＣ（２３（１）ａ、２３（１）ｂ〜２３（２Ｍ）ａ、２３（２Ｍ）ｂ）毎に出力されるデジタル信号を、タイミング制御回路５０から与えられる制御信号ＴＭ２に応じて、Ｈビットのデジタル信号として記憶する。ここで第２ラインメモリ４４の各メモリ（２５（１）ａ、２５（１）ｂ〜２５（２Ｍ）ａ、２５（２Ｍ）ｂ）には１行分の焦点検出画素について一対の光電変換部１３，１４の出力信号がデジタル信号として記憶されることになる。

カラムデジタル加算装置４６は、カラムＡＤ変換装置４２を構成する一対のＡＤＣ（（２３（１）ａ、２３（１）ｂ）〜（２３（２Ｍ）ａ、２３（２Ｍ）ｂ））毎に設けられたデジタル加算回路（２６（１）〜２６（２Ｍ））を有し、一対のＡＤＣ（（２３（１）ａ、２３（１）ｂ）〜（２３（２Ｍ）ａ、２３（２Ｍ）ｂ））から出力されるデジタル信号を、タイミング制御回路５０から与えられる制御信号ＴＤ１に応じて加算し、Ｈビットの加算デジタル信号として出力する。

第１ラインメモリ４８は、カラムデジタル加算装置４６を構成する各デジタル加算回路（２６（１）〜２６（２Ｍ））毎に設けられたメモリ（２８（１）〜２８（２Ｍ））を有し、デジタル加算回路（２６（１）〜２６（２Ｍ））毎に出力される加算デジタル信号を、タイミング制御回路５０から与えられる制御信号ＴＭ１に応じて、Ｈビットのデジタル信号として記憶する。ここで第１ラインメモリ４８の各メモリ（２８（１）〜２８（２Ｍ））には１行分の焦点検出画素について一対の光電変換部１３，１４の出力信号を加算した加算信号（撮像画素の出力信号に相当する）がデジタル信号として記憶されることになる。

第２列走査回路５１は、シフトレジスタなどによって構成され、タイミング制御回路５０の制御のもとに第２ラインメモリ４４におけるメモリ（２５（１）ａ、２５（１）ｂ〜２５（２Ｍ）ａ、２５（２Ｍ）ｂ）の列アドレスや列走査の制御を行う。第２ラインメモリ４４は第２列走査回路５１から与えられる走査信号ＴＳ２に応じて動作し、メモリ（２５（１）ａ、２５（１）ｂ〜２５（２Ｍ）ａ、２５（２Ｍ）ｂ）の各々で記憶されたＨビットのデジタル信号は順に第２水平出力回路４５に読み出され、当該第２水平出力回路４５を経由して焦点検出用の一対の光電変換部１３，１４の出力信号（デジタル信号）として外部にシリアル出力される。

第１列走査回路５２は、シフトレジスタなどによって構成され、タイミング制御回路５０の制御のもとに第１ラインメモリ４８におけるメモリ（２８（１）〜２８（２Ｍ））の列アドレスや列走査の制御を行う。第１ラインメモリ４８は第１列走査回路５２から与えられる走査信号ＴＳ１に応じて動作し、メモリ（２８（１）〜２８（２Ｍ））の各々で記憶されたＨビットの加算デジタル信号は順に第１水平出力回路４９に読み出され、当該第１水平出力回路４９を経由して撮像画素の出力信号と同等な出力信号（デジタル信号）として外部にシリアル出力される。

次に、図９に示した撮像素子の構成において、１フレーム期間中に焦点検出画素の一対の光電変換部の出力信号の個別読出し動作と一対の光電変換部の出力信号を加算した加算信号の読出し動作を並行して行う場合について、図１０、図１１のタイミングチャートを用いて説明する。図１０、図１１において、ＶＳは１フレーム期間を示す垂直同期信号、ＨＳは１水平走査期間を示す水平同期信号である。

図１０に示す動作では、水平同期信号ＨＳに同期して行走査回路４１から画素アレイ部４０に制御信号Ｒ（１）、Ｒ（２）、Ｒ（３）〜Ｒ（２ｎ＋１）、Ｒ（２ｎ＋２）、Ｒ（２ｎ＋３）〜Ｒ（Ｎ）が順次発せられ、制御信号Ｒ（１）、Ｒ（２）、Ｒ（３）〜Ｒ（２ｎ＋１）、Ｒ（２ｎ＋２）、Ｒ（２ｎ＋３）〜Ｒ（Ｎ）に応じた行の１ライン分の焦点検出画素３１１の一対の光電変換部１３，１４のアナログ信号が列信号線（２２（１）ａ、２２（１）ｂ〜２２（２Ｍ）ａ、２２（２Ｍ）ｂ）に順次出力される。

図１１は、図１０における（２ｎ＋１）行、（２ｎ＋２）行、（２ｎ＋３）行の動作部分を拡大した図である。制御信号Ｒ（２ｎ＋１）により画素アレイ部４０の（２ｎ＋１）行が選択されると、（２ｎ＋１）行の１ライン分の焦点検出画素３１１の一対の光電変換部１３，１４のアナログ信号が列信号線（２２（１）ａ、２２（１）ｂ〜２２（２Ｍ）ａ、２２（２Ｍ）ｂ）に出力される。列信号線（２２（１）ａ、２２（１）ｂ〜２２（２Ｍ）ａ、２２（２Ｍ）ｂ）に出力された（２ｎ＋１）行の１ライン分の焦点検出画素３１１の一対の光電変換部１３，１４のアナログ信号は制御信号ＴＡ１に応じて、列信号線２２（１）ａ、２２（１）ｂ〜２２（２Ｍ）ａ、２２（２Ｍ）に接続されたカラムＡＤ変換装置４２のＡＤＣ（２３（１）ａ、２３（１）ｂ〜２３（２Ｍ）ａ、２３（２Ｍ）ｂ）によりデジタル信号に変換される。

デジタル変換された（２ｎ＋１）行の１ライン分の焦点検出画素３１１の一対の光電変換部１３，１４のデジタル信号は、制御信号ＴＭ２に応じて、カラムＡＤ変換装置４２のＡＤＣ（２３（１）ａ、２３（１）ｂ〜２３（２Ｍ）ａ、２３（２Ｍ）ｂ）に接続された第２ラインメモリ４４のメモリ（２５（１）ａ、２５（１）ｂ〜２５（２Ｍ）ａ、２５（２Ｍ）ｂ）に記憶される。

それと同時にデジタル変換された（２ｎ＋１）行の１ライン分の焦点検出画素３１１の一対の光電変換部１３，１４のデジタル信号は、制御信号ＴＤ１に応じて、カラムＡＤ変換装置４２を構成する一対のＡＤＣ（（２３（１）ａ、２３（１）ｂ）〜（２３（２Ｍ）ａ、２３（２Ｍ）ｂ））毎に設けられたカラムデジタル加算装置４６のデジタル加算回路（２６（１）〜２６（２Ｍ））により加算される。

一対の光電変換部１３，１４の出力信号が加算された（２ｎ＋１）行の１ライン分の焦点検出画素３１１の加算デジタル信号は、制御信号ＴＭ１に応じて、カラムデジタル加算装置４６のデジタル加算回路（２６（１）〜２６（２Ｍ））に接続された第１ラインメモリ４８のメモリ（（２８（１）〜２８（２Ｍ））に記憶される。

第２ラインメモリ４４のメモリ（２５（１）ａ、２５（１）ｂ〜２５（２Ｍ）ａ、２５（２Ｍ）ｂ）に記憶された（２ｎ＋１）行の１ライン分の焦点検出画素３１１の一対の光電変換部１３，１４のデジタル信号は、走査信号ＴＳ２に応じて、次の水平同期信号ＨＳが発生するまでの期間に第２水平出力回路４５から外部に順次シリアル出力される。第２水平出力回路４５から出力されたデジタル信号に基づき、ボディ駆動制御装置２１４の焦点検出用のＣＰＵａ２２２が、交換レンズ２０２（光学系）の焦点状態を検出し、その焦点状態を調節する。

同じく第１ラインメモリ４８のメモリ（（２８（１）〜２８（２Ｍ））に記憶された一対の光電変換部１３，１４の出力信号が加算された（２ｎ＋１）行の１ライン分の焦点検出画素３１１の加算デジタル信号は、走査信号ＴＳ１に応じて、次の水平同期信号ＨＳが発生するまでの期間に第１水平出力回路４９から外部に順次シリアル出力される。第１水平出力回路４９から出力された加算デジタル信号に基づき、ボディ駆動制御装置２１４の画像処理用のＣＰＵｂ２２３が、画像データを生成する。

次の水平同期信号ＨＳに同期して制御信号Ｒ（２ｎ＋２）が発せられ、画素アレイ部４０の（２ｎ＋２）行が選択されると、（２ｎ＋２）行の１ライン分の焦点検出画素３１１の一対の光電変換部１３，１４のアナログ信号に対して同様な動作で処理が繰り返される。さらに次の水平同期信号ＨＳに同期した制御信号Ｒ（２ｎ＋３）の下で同様な処理が繰り返される。

次に、像ズレ検出演算処理（相関演算処理、位相差検出処理）の詳細について以下説明する。なお焦点検出画素３１１の一対のデータはベイヤー配列における同色の色毎に分別される。

焦点検出画素３１１が検出する一対の像は、測距瞳９３，９４がレンズの絞り開口によりけられて光量バランスが崩れている可能性があるので、光量バランスに対して像ズレ検出精度を維持できるタイプの相関演算を施す。焦点検出画素３１１の配列から読み出された一対のデータ列をＡ１_ｎ（Ａ１_１，・・・，Ａ１_ｊ：ｊ）はデータ数）、Ａ２_ｎ（Ａ２_１，・・・，Ａ２_ｊ）として色の相違による区別をなくして一般化して示すと、一対のデータ列をＡ１_ｎ、Ａ２_ｎに対し特開２００７−３３３７２０号公報に開示された下記の相関演算式（１）を行い、相関量Ｃ（ｋ）を演算する。
Ｃ（ｋ）＝Σ｜Ａ１_ｎ・Ａ２_{ｎ＋１＋ｋ}−Ａ２_ｎ＋ｋ・Ａ１_ｎ＋１｜・・・（１）

（１）式において、Σ演算はｎについて累積される。ｎのとる範囲は、像ずらし量ｋに応じてＡ１_ｎ、Ａ１_ｎ＋１、Ａ２_ｎ＋ｋ、Ａ２_{ｎ＋１＋ｋ}のデータが存在する範囲に限定される。ずらし量ｋは整数であり、データ列のデータ間隔を単位とした相対的シフト量である。（１）式の演算結果は、図１２（ａ）に示すように、一対のデータの相関が高いシフト量（図１２（ａ）ではｋ＝ｋｊ＝２）において相関量Ｃ（ｋ）が極小（小さいほど相関度が高い）になる。

次に、（２）式から（５）式の３点内挿の手法を用いて連続的な相関量に対する極小値Ｃ（Ｘ）を与えるシフト量Ｘを求める。
Ｘ＝ｋｊ＋Ｄ／ＳＬＯＰ・・・（２）
Ｃ（Ｘ）＝Ｃ（ｋｊ）−｜Ｄ｜・・・（３）
Ｄ＝｛Ｃ（ｋｊ−１）−Ｃ（ｋｊ＋１）｝／２・・・（４）
ＳＬＯＰ＝ＭＡＸ｛Ｃ（ｋｊ＋１）−Ｃ（ｋｊ），Ｃ（ｋｊ−１）−Ｃ（ｋｊ）｝
・・・（５）

（２）式で算出されたずらし量Xの信頼性があるかどうかは次のようにして判定される。図１２（ｂ）に示すように、一対のデータの相関度が低い場合は、内挿された相関量の極小値Ｃ（Ｘ）の値が大きくなる。したがって、Ｃ（Ｘ）が所定のしきい値以上の場合は、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量Ｘをキャンセルする。あるいは、Ｃ（Ｘ）をデータのコントラストで規格化するために、コントラストに比例した値となるＳＬＯＰでＣ（Ｘ）を除した値が所定値以上の場合は、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量Ｘをキャンセルする。あるいはまた、コントラストに比例した値となるＳＬＯＰが所定値以下の場合は、被写体が低コントラストであり、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量Ｘをキャンセルする。

図１２（ｃ）に示すように、一対のデータの相関度が低く、シフト範囲ｋ_ｍｉｎ〜ｋ_ｍａｘの間で相関量Ｃ（ｋ）の落ち込みがない場合は、極小値Ｃ（Ｘ）を求めることができず、このような場合は焦点検出不能と判定する。

算出されたずらし量Ｘの信頼性があると判定された場合は、（６）式により像ズレ量ｓｈｆｔに換算される。
ｓｈｆｔ＝ＰＹ・Ｘ・・・（６）

（６）式において、ＰＹは焦点検出画素３１１の画素ピッチの２倍の値（同色の焦点検出画素の画素ピッチ）となる。

（６）式により算出された像ズレ量ｓｈｆｔに所定の変換係数ｋを乗じてデフォーカス量ｄｅｆへ変換する。
ｄｅｆ＝ｋ・ｓｈｆｔ１・・・（７）

（７）式において変換係数ｋは一対の測距瞳９３，９４の重心間隔と測距瞳距離の比例関係に応じた変換係数であり、光学系の絞りＦ値に応じて変化するものである。

このようにしてベイヤー配列の３色に対して３つのデフォーカス量が算出されるので、単純平均または重み付け平均などの平均化処理を行なって、選択された焦点検出エリアにおける最終的なデフォーカス量が算出される。

（スルー画の説明）
撮像素子制御部２２０は、液晶表示素子２１６にいわゆるスルー画を表示する際、撮像素子２１２から画像信号の間引き読み出しを行う。例えば、撮像素子２１２が全３０００行の画素列を有している場合、撮像素子制御部２２０は撮像素子２１２から３行おきに読み出しを行う。従って、読み出される画像信号は縦１０００行分の画像信号となる。

なお、３行おきとしたのは、図４に示した色フィルタの配列に適応するためである。例えば２行おきに読み出してしまうと、緑色フィルタと青色フィルタが配置された行しか読み出されなくなったり、赤色フィルタと緑色フィルタが配置された行しか読み出されなくなったりしてしまう。

間引き読み出しにより読み出される行は、焦点検出エリア１０１を含まないように選択される。以下の説明において、画像信号の間引き読み出しの対象となる行に配列された画素３１１の列を、画像用画素列と称する。また、焦点検出エリア１０１が存在する位置に配列された画素３１１の列を、焦点検出用画素列と称する。本実施形態において、画素３１１は、撮像画素兼焦点検出画素であるが、以下に説明する動作において、焦点検出エリア１０１が存在しない位置に配列された画素３１１からは、焦点検出信号を読み出さない。従って、そのような画素３１１は、焦点検出用の画素ではない（焦点検出信号を読み出す対象の画素ではなく、画素列の配列方向に沿った焦点検出を行うための画素ではない）ものとして扱う。同様に、焦点検出エリア１０１が存在する位置に配列された画素３１１からは、画像信号を読み出さないので、そのような画素３１１は、画像用の画素ではない（画像信号を読み出す対象の画素ではない）ものとして扱う。

本実施形態の撮像素子制御部２２０は、１フレーム期間ごとに画像信号の間引き読み出しを行い、撮像素子２１２から画像信号を読み出す。撮像素子制御部２２０は、画像信号の間引き読み出しと並行して、画像信号の間引き読み出しの周期とは異なる周期で、撮像素子２１２から焦点検出信号を読み出す。例えば撮像素子制御部２２０は、画像信号を６０分の１秒ごとに読み出し、焦点検出信号を任意の周期（１０ミリ秒、２０ミリ秒など、画像信号の読み出し周期である６０分の１秒とは無関係な周期）ごとに読み出すことができる。換言すると撮像素子制御部２２０は、焦点検出信号を画像信号とは非同期に読み出す。

なお、焦点検出信号を読み出す際、行走査回路４１は、画像信号の読み出しとは異なる動作を行う。具体的には、各行を１行目から順に走査するのではなく、焦点検出エリア１０１が存在する行のみを先頭行から順に走査する。従って、行走査回路４１は、単純なシフトレジスタ回路のみで構成するのではなく、例えばデコーダ回路等により、焦点検出エリア１０１が存在する行のみを選択的に走査可能に構成しなければならない。

図１３は、スルー画表示に伴う画像信号および焦点検出信号の読み出し例を示すタイミングチャートである。なお、図１３では説明の便宜上、間引き読み出しの対象となる撮像素子２１２の画素列（画像用画素列）の行数を、実際よりも少ない８行（図１３に符号Ｌ１〜Ｌ８で示す行）としている。また、第１焦点検出エリア１０１ａはＬ１とＬ２の間の行（符号Ｌ１１で示す行）に、第２焦点検出エリア１０１ｂはＬ４とＬ５の間の行（符号Ｌ１２で示す行）に、第３焦点検出エリア１０１ｃはＬ７とＬ８の間の行（符号Ｌ１３で示す行）にそれぞれ位置している。つまり、行Ｌ１１〜Ｌ１３に焦点検出用画素列が存在する。

図１３に示すように、画像信号の読み出しは、期間Ｔａごとに行われる。例えば、時刻ｔ２に、行Ｌ１の画像用画素列がリセットされ、電荷蓄積が開始される。その後、行Ｌ２以降の各行の画像用画素列について順次リセットと電荷蓄積の開始とがなされる。時刻ｔ３に、画像信号の読み出し対象となる全ての行Ｌ１〜Ｌ９について、画像用画素列のリセットと電荷蓄積開始が完了する。時刻ｔ２から期間Ｔａが経過した時刻ｔ４において、行Ｌ１から順に画像信号が読み出されると共に、画像用画素列がリセットされ電荷蓄積が再度開始される。これにより、スルー画を生成するために必要な画像信号が読み出される。読み出された１フレーム分の画像信号は、バッファメモリ２２１に格納される。ＣＰＵｂ２２３は、バッファメモリ２２１に格納された画像信号に基づき、画像データを生成する。生成された画像データは、例えば液晶表示素子２１６に表示される。その後、期間Ｔａが経過する度に、同様の動作が繰り返される（時刻ｔ６、時刻ｔ７）。

これと並行して、撮像素子制御部２２０は、焦点検出信号の読み出しを周期的に実行する。図１３に示すように、焦点検出信号の読み出しは、期間Ｔａとは無関係な期間Ｔｂ（期間Ｔａよりも長い期間）ごとに行われる。例えば、時刻ｔ１に、行Ｌ１１の焦点検出用画素列がリセットされ、電荷蓄積が開始される。その後、行Ｌ１２、Ｌ１３の順で、各行の焦点検出用画素列のリセットと電荷蓄積の開始とがなされる。時刻ｔ２に、焦点検出信号の読み出し対象となる全ての行Ｌ１１〜Ｌ１３について、焦点検出用画素列のリセットと電荷蓄積開始が完了する。時刻ｔ１から期間Ｔｂが経過した時刻ｔ５において、行Ｌ１１から順に焦点検出信号が読み出されると共に、焦点検出用画素列がリセットされ電荷蓄積が再度開始される。これにより、焦点調節状態を検出するために必要な焦点検出信号が読み出される。読み出された焦点検出信号は、バッファメモリ２２１に格納される。ＣＰＵａ２２２は、バッファメモリ２２１に格納された焦点検出信号に基づき、前述の焦点検出を行い、デフォーカス量を算出する。ボディ駆動制御装置２１４は、例えば算出されたデフォーカス量をレンズ駆動制御装置２０６に送信し、フォーカシング用レンズ２１０の焦点調節を行わせる。その後、期間Ｔｂが経過する度に、同様の動作が繰り返される（時刻ｔ８）。

前述の通り、期間Ｔａと期間Ｔｂは無関係な期間であるので、画像信号の読み出しと焦点検出信号の読み出しとを繰り返し実行していくと、ある時点で画像信号の読み出しと焦点検出信号の読み出しが衝突する。例えば図１３では、時刻ｔ７に開始された画像信号の読み出し中の時刻ｔ８に、焦点検出信号の読み出しを開始するタイミングが生じる。撮像素子２１２は、同時に複数の行を読み出し可能には構成されていない。換言すると、撮像素子制御部２２０は、各行を排他的に読み出し可能に構成されている。従って、このような衝突が生じた場合、画像信号と焦点検出信号とを同時には読み出せない。本実施形態の撮像素子制御部２２０は、画像信号の読み出しと焦点検出信号の読み出しとが衝突した場合、焦点検出信号の読み出しを画像信号の読み出しよりも優先させる。これは、焦点検出信号の読み出し対象となる行数（行Ｌ１１〜Ｌ１３の３行）の方が、画像信号の読み出し対象となる行数（行Ｌ１〜Ｌ８の８行）よりも少ないため、焦点検出信号の読み出しの方が短期間で終了させることができるためである。例えば図１３では、行Ｌ２の画像信号を読み出した後の時刻ｔ８において、行Ｌ３以降の画像信号の読み出しを一時中止して、行Ｌ１１からの焦点検出信号の読み出しを開始している。その後、行Ｌ１１〜Ｌ１３からの焦点検出信号の読み出しが完了した時刻ｔ９において、画像信号の読み出しが再開される。

このように、画像信号の読み出しを一時中止すると、複数の画像用画素列の間で、読み出し開始時刻や露光時間のずれが発生する。例えば図１３では、時刻ｔ８において、行Ｌ３〜Ｌ８の読み出しが一時中止されるので、行Ｌ３〜Ｌ８の露光時間は行Ｌ１，Ｌ２に比べて長くなる（読み出し時間が遅くなる）。しかしながら、このずれは露光時間に比べて十分に小さいので、生成される画像データにはほとんど影響を与えない。例えば６０分の
１秒ごとに１０００行の画像用画素列から画像信号を読み出すのであれば、１つの行の画像用画素列からは、高々６００００分の１秒（約１６．７マイクロ秒）で画像信号を読み出すことができるはずである。従って、行Ｌ１１〜Ｌ１３から焦点検出信号を読み出すために必要な時間は、高々６００００分の３秒（約５０マイクロ秒）である。ここで露光時間は６０分の１秒（約１６．７ミリ秒）なので、約５０マイクロ秒の露光時間のずれは画像データにほとんど影響を及ぼさないと言うことができる。また、仮に画像データへの影響が生じるとしても、行Ｌ３〜Ｌ８から読み出された画像信号の出力値を、蓄積時間が長くなった分小さくすれば、このような蓄積時間のずれを補正することができる。

なお、本実施形態では、焦点検出エリア１０１は、１つの行全体ではなく、１つの行の一部に設けられている。従って、焦点検出エリア１０１が存在する行の各画素から光電変換信号を読み出す際に、焦点検出エリア１０１外の画素についても光電変換信号が読み出されることになる。この余分な画素からの光電変換信号は、焦点検出信号に含めずに、単に無視する。なお、焦点検出信号の読み出しの際に、この余分な画素が読み出されないように第２列走査回路５１を構成してもよい。

上述した第１の実施の形態に係るデジタルスチルカメラによれば、次の作用効果が得られる。
（１）撮像素子２１２は、所定の走査方向に沿って配列され、走査方向に関する焦点検出信号を出力する焦点検出用画素列を含む第１画素列（行Ｌ１１〜Ｌ１３）と、走査方向に沿って配列され、画像信号を出力する画像用画素列を含み焦点検出用画素列を含まない第２画素列（行Ｌ１〜Ｌ８）とを有する。撮像素子制御部２２０は、第１画素列からの焦点検出信号の読み出しと第２画素列からの画像信号の読み出しとを択一的に且つ非同期に行う。ＣＰＵｂ２２３は、撮像素子制御部２２０により読み出された画像信号に基づき画像データを生成する。ＣＰＵａ２２２は、撮像素子制御部２２０により読み出された焦点検出信号に基づき結像光学系の焦点調節状態を検出する。このようにしたので、画像信号の読み出しと焦点検出信号の読み出しとを非同期的に制御することができる。

（２）撮像素子制御部２２０は、周期Ｔａごとに第２画素列からの画像信号の読み出しを行うと共に、周期Ｔｂごとに第１画素列からの焦点検出信号の読み出しを行い、画像信号の読み出しと焦点検出信号の読み出しとが衝突した場合には焦点検出信号の読み出しを画像信号の読み出しよりも優先する。このようにしたので、画像信号の読み出しと焦点検出信号の読み出しとが衝突した場合であっても、非同期的な制御を確実に行うことができる。

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。

（変形例１）
画像信号の読み出し対象となる画素の電荷蓄積を、画像信号の読み出し周期Ｔａの一部期間のみ行うようにしてもよい。図１４に、そのような読み出しを行うタイミングチャートの例を示す。最初に、時刻ｔ１２において、行Ｌ１から順に画素のリセットを行い、電荷蓄積を開始する。その後、時刻ｔ１２から（周期Ｔａ−蓄積時間Ｔｃ）だけ後の時刻ｔ１４に、再度、行Ｌ１から順に画素のリセットを行う。これにより、行Ｌ１〜Ｌ８の各画素について、蓄積時間Ｔｃだけ電荷蓄積がなされる。そして、時刻ｔ１４から蓄積時間Ｔｃだけ後の時刻ｔ１５に、行Ｌ１から順に画像信号の読み出しを行う。

一方、このような動作と並行して、焦点検出用画素列のリセット、電荷蓄積、焦点検出信号の読み出しが実行される。例えば時刻ｔ１６において、焦点検出用画素列のリセットと画像用画素列からの画像信号の読み出しとが衝突するが、撮像素子制御部２２０は画像信号の読み出しと焦点検出信号の読み出しとを排他的に行うのであって、一方のリセットと他方の読み出しとであれば同時並行的に行うことができる。従って、時刻ｔ１６において、画像用画素列に対する操作と、焦点検出用画素列に対する操作との一方を中止する必要はない。

（変形例２）
焦点検出エリア１０１同士で、蓄積時間に差を設けてもよい。例えば、被写体部分ごとに輝度に差がある場合、輝度の高い被写体部分に位置する焦点検出エリア１０１では、それ以外の焦点検出エリア１０１よりも蓄積時間を短くすることができる。

図１５に、そのような読み出しを行うタイミングチャートの例を示す。焦点検出エリア１０１同士で蓄積時間に差を設ける場合、焦点検出用画素列のリセットを１行ずつ順に行う必要はない。そこで、図１５のタイミングチャートでは、時刻ｔ２１に、行Ｌ１１〜Ｌ１３のリセットを同時に行っている。時刻ｔ２２に行Ｌ１３の電荷蓄積が完了し、行Ｌ１３から焦点検出信号が読み出される。ＣＰＵａ２２２は、行Ｌ１３から焦点検出信号が読み出されると、この焦点検出信号に基づき、第３焦点検出エリア１０１ｃのデフォーカス量を演算する。

その後、時刻ｔ２３において、行Ｌ１１の電荷蓄積が完了し、行Ｌ１１から焦点検出信号が読み出される。ＣＰＵａ２２２は、行Ｌ１１から焦点検出信号が読み出されると、この焦点検出信号に基づき、第１焦点検出エリア１０１ａのデフォーカス量を演算する。その後、時刻ｔ２４において、行Ｌ１２の電荷蓄積が完了し、行Ｌ１２から焦点検出信号が読み出される。ＣＰＵａ２２２は、行Ｌ１２から焦点検出信号が読み出されると、この焦点検出信号に基づき、第２焦点検出エリア１０１ｂのデフォーカス量を演算する。

すべての焦点検出エリア１０１についてデフォーカス量が演算されると、撮像素子制御部２２０は、再び行Ｌ１１〜Ｌ１３のリセットを同時に行い、上述した動作を繰り返す。ボディ駆動制御装置２１４は、このようにして演算された焦点検出エリア１０１ごとのデフォーカス量に基づき、焦点調節の対象となるいずれか１つの焦点検出エリア１０１を選択する。そして、選択した焦点検出エリア１０１において算出されたデフォーカス量をレンズ駆動制御装置２０６に送信し、フォーカシング用レンズ２１０の焦点調節を行わせる。

なお、焦点検出エリア１０１ごとの蓄積時間を、例えば被写体部分の輝度等に応じて、動的に変化させてもよい。例えば、第１焦点検出エリア１０１ａにおける蓄積時間を、毎回変化させてもよい。また、以上の動作を、変形例１と組み合わせることも可能である。

（変形例３）
上述した実施形態では、１つの画素が一対の光電変換部１３，１４を有しており、画像信号と焦点検出信号を１つの画素から同時に読み出し可能な構成となっていた。撮像素子２１２の構成がこれとは異なっていてもよい。例えば、撮像用の画素と焦点検出用の画素とを別個に備える撮像素子を用いる場合でも、本発明を適用することが可能である。また、焦点検出用の画素は、上述した実施形態のように、１つの画素が一対の光電変換部１３，１４を有するものでなく、一対の光電変換部１３，１４をそれぞれ１つずつ有する一対の画素であってもよい。

本発明の特徴を損なわない限り、本発明は上記実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。

１０…マイクロレンズ、１３，１４…光電変換部、１５…素子分離領域、２１…行制御線、２２…列信号線、２３…ＡＤＣ（アナログ−デジタル変換回路）、２５，２８…メモリ、２６…デジタル加算回路、２９…半導体基板、３０…遮光マスク、３１，３２…平坦化層、３８…色フィルタ、４０…画素アレイ部、４１…行走査回路、４２…カラムＡＤ変換装置、４４…第２ラインメモリ、４５…第２水平出力回路、４６…カラムデジタル加算回路、４８…第１ラインメモリ、４９…第１水平出力回路、５０…タイミング制御回路、５１…第２列走査回路、５２…第１列走査回路、１０１…焦点検出エリア、２０１…デジタルスチルカメラ、２０２…交換レンズ、２０３…カメラボディ、２０４…マウント部、２０６…レンズ駆動制御装置、２０８…ズーミング用レンズ、２０９…レンズ、２１０…フォーカシング用レンズ、２１１…絞り、２１２…撮像素子、２１３…電気接点、２１４…ボディ駆動制御装置、２１５…液晶表示素子駆動回路、２１６…液晶表示素子、２１７…接眼レンズ、２１９…メモリカード、２２０…撮像素子制御部、２２１…バッファメモリ、２２２…ＣＰＵａ、２２３…ＣＰＵｂ、３１１…焦点検出画素

Claims

所定の走査方向に沿って配列され、前記走査方向に関する焦点検出信号を出力する焦点検出用画素列を含む第１画素列と、
前記走査方向に沿って配列され、画像信号を出力する画像用画素列を含み前記焦点検出用画素列を含まない第２画素列と、
前記第１画素列からの前記焦点検出信号の読み出しと前記第２画素列からの前記画像信号の読み出しとを択一的に且つ非同期に行う信号読出部と、
前記信号読出部により読み出された前記画像信号に基づき画像データを生成する画像データ生成部と、
前記信号読出部により読み出された前記焦点検出信号に基づき結像光学系の焦点調節状態を検出する焦点検出部と、
を備えることを特徴とする撮像装置。
請求項１に記載の撮像装置において、
前記信号読出部は、第１周期ごとに前記第２画素列からの前記画像信号の読み出しを行うと共に、前記第１周期とは異なる第２周期ごとに前記第１画素列からの前記焦点検出信号の読み出しを行い、前記画像信号の読み出しと前記焦点検出信号の読み出しとが衝突した場合には前記焦点検出信号の読み出しを前記画像信号の読み出しよりも優先することを特徴とする撮像装置。
請求項１または２に記載の撮像装置において、
前記焦点検出用画素列に含まれる焦点検出用画素および前記画像用画素列に含まれる画像用画素は、それぞれ一対のフォトダイオードを有し、
前記信号読出部は、前記焦点検出用画素が有する一対のフォトダイオードの受光信号を前記焦点検出信号として読み出し、前記画像用画素が有する一対のフォトダイオードの受光信号を加算した信号を前記画像信号として読み出すことを特徴とする撮像装置。