JP2015153803A - semiconductor device - Google Patents
semiconductor device Download PDFInfo
- Publication number
- JP2015153803A JP2015153803A JP2014024131A JP2014024131A JP2015153803A JP 2015153803 A JP2015153803 A JP 2015153803A JP 2014024131 A JP2014024131 A JP 2014024131A JP 2014024131 A JP2014024131 A JP 2014024131A JP 2015153803 A JP2015153803 A JP 2015153803A
- Authority
- JP
- Japan
- Prior art keywords
- radiating element
- integrated circuit
- package
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
本発明は、集積回路内のノイズを低減させる半導体装置に関する。 The present invention relates to a semiconductor device that reduces noise in an integrated circuit.
不要な放射ノイズを抑制する集積回路が特許文献1に開示されている。集積回路のパッケージ内にシールドが施され、このシールドがグランドに接続されている。これにより、集積回路のパッケージから放射されるノイズを低減することができる。 An integrated circuit that suppresses unnecessary radiation noise is disclosed in Patent Document 1. A shield is provided in the package of the integrated circuit, and this shield is connected to the ground. Thereby, noise radiated from the package of the integrated circuit can be reduced.
高周波ノイズ電流がコネクタを経由してケーブルへ伝搬することを防止するフィルタが、特許文献2に開示されている。特許文献2に開示されたフィルタにおいては、プリント基板のコネクタ周辺部に高インピーダンスを示す領域が形成されている。高インピーダンスを示す領域は、所定の周波数帯で電磁波の伝搬を阻止するバンドギャップを持つ電磁バンドギャップ構造を有する。複数の周波数帯で高インピーダンスを示す表面構造が、特許文献3に開示されている。 A filter that prevents high-frequency noise current from propagating to a cable via a connector is disclosed in Patent Document 2. In the filter disclosed in Patent Document 2, a region showing high impedance is formed around the connector periphery of the printed circuit board. The region exhibiting high impedance has an electromagnetic band gap structure having a band gap that prevents propagation of electromagnetic waves in a predetermined frequency band. A surface structure showing high impedance in a plurality of frequency bands is disclosed in Patent Document 3.
高インピーダンスを示す領域は、第1の導体層に周期的に配置された複数の導体小片と、第2の導体層に配置されたグランド導体膜と、複数の導体小片をグランド導体膜に接続する導体柱とを含む。 The region exhibiting high impedance connects the plurality of conductor pieces periodically arranged on the first conductor layer, the ground conductor film arranged on the second conductor layer, and the plurality of conductor pieces to the ground conductor film. Including conductor pillars.
特許文献1に開示された集積回路のグランド端子は、集積回路が実装されているプリント基板の他の回路に接続されている。集積回路で発生したノイズは、プリント基板上のグランド導体を通して他の回路に伝搬してしまう。ノイズがプリント基板の他の回路に広がると、二次的な放射を発生させる場合がある。 The ground terminal of the integrated circuit disclosed in Patent Document 1 is connected to another circuit on the printed circuit board on which the integrated circuit is mounted. Noise generated in the integrated circuit propagates to other circuits through the ground conductor on the printed circuit board. If noise spreads to other circuits on the printed circuit board, secondary radiation may be generated.
特許文献2及び3に開示された技術により、プリント基板に接続されたコネクタのグランドに流れるコモンモード電流を抑制することが可能である。ところが、プリント基板上の一部の回路で発生したノイズが、同一基板上の他の回路に伝搬することを抑制することは困難である。このため、ノイズが基板全体に広がりやすい。ノイズが基板内に広がることで、二次的な放射が発生してしまうことがある。 With the techniques disclosed in Patent Documents 2 and 3, it is possible to suppress the common mode current flowing in the ground of the connector connected to the printed circuit board. However, it is difficult to suppress noise generated in some circuits on the printed board from propagating to other circuits on the same board. For this reason, noise tends to spread over the entire substrate. If the noise spreads in the substrate, secondary radiation may occur.
本発明の目的は、周囲の他の回路へのノイズの広がりを抑制することができる半導体装置を提供することである。 An object of the present invention is to provide a semiconductor device capable of suppressing the spread of noise to other peripheral circuits.
本発明の一観点によると、
集積回路が形成されている半導体チップと、
前記集積回路で発生したノイズ電流が流入することにより、電磁波を放射する放射素子と、
前記放射素子から放射された電磁波を遮蔽する外部遮蔽層と
を有する半導体装置が提供される。
According to one aspect of the invention,
A semiconductor chip on which an integrated circuit is formed;
A radiating element that radiates electromagnetic waves when noise current generated in the integrated circuit flows, and
There is provided a semiconductor device having an external shielding layer for shielding electromagnetic waves radiated from the radiating element.
ノイズのエネルギが放射素子から電磁波として放射されるため、周囲の他の回路へのノイズの広がりを抑制することができる。 Since noise energy is radiated as an electromagnetic wave from the radiating element, it is possible to suppress the spread of noise to other peripheral circuits.
前記半導体装置が、さらに、
前記集積回路との電気信号の入出力を行う複数の信号端子と、
前記集積回路にグランド電位を与えるグランド端子と、
前記グランド端子に接続されたグランド導体と
を有する構成とし、
前記放射素子が、前記グランド導体と容量結合している構成としてもよい。
The semiconductor device further includes:
A plurality of signal terminals for inputting and outputting electrical signals to and from the integrated circuit;
A ground terminal for applying a ground potential to the integrated circuit;
And having a ground conductor connected to the ground terminal,
The radiating element may be capacitively coupled to the ground conductor.
グランド導体に発生しているノイズ電流は、容量結合を通して放射素子に流入する。 The noise current generated in the ground conductor flows into the radiating element through capacitive coupling.
前記半導体装置が、さらに、前記放射素子と前記半導体チップとの間に配置され、前記放射素子から放射されて前記半導体チップに向かう電磁波を遮蔽する内部遮蔽層を有する構成としてもよい。 The semiconductor device may further include an internal shielding layer that is disposed between the radiating element and the semiconductor chip and shields an electromagnetic wave radiated from the radiating element toward the semiconductor chip.
半導体チップ内の集積回路が、放射素子から放射された電磁波ノイズの影響を受けにくい。このため、集積回路の動作を、より安定させることができる。 The integrated circuit in the semiconductor chip is not easily affected by electromagnetic noise radiated from the radiating element. For this reason, the operation of the integrated circuit can be further stabilized.
前記半導体装置が、さらに、
前記半導体チップを収容するパッケージと、
前記パッケージの少なくとも一部の表面を被覆する絶縁被覆層と
を有する構成とし、
前記放射素子が前記パッケージの外側に配置されており、
前記絶縁被覆層が、前記パッケージの表面、及び前記放射素子を被覆しており、
前記外部遮蔽層が前記パッケージ及び前記絶縁被覆層の外側に配置されている構成としてもよい。
The semiconductor device further includes:
A package containing the semiconductor chip;
An insulation coating layer covering at least a part of the surface of the package;
The radiating element is disposed outside the package;
The insulating coating layer covers the surface of the package and the radiating element;
The external shielding layer may be arranged outside the package and the insulating coating layer.
前記外部遮蔽層が、前記放射素子から見て全方位に配置されている構成としてもよい。 The external shielding layer may be arranged in all directions as viewed from the radiating element.
ノイズのエネルギが放射素子から電磁波として放射されるため、周囲の他の回路へのノイズの広がりを抑制することができる。 Since noise energy is radiated as an electromagnetic wave from the radiating element, it is possible to suppress the spread of noise to other peripheral circuits.
[実施例1]
図1Aに、実施例1による半導体装置の斜視図を示す。パッケージ10の対向する2つの辺から複数の外部リード11が引き出されている。パッケージ10の上面に、放射素子
15が配置されている。パッケージ10及び放射素子15が、外部遮蔽層20で取り囲まれている。
[Example 1]
FIG. 1A is a perspective view of a semiconductor device according to the first embodiment. A plurality of
図1Bに、実施例1による半導体装置の断面図を示す。ダイパッド12に半導体チップ(ダイ)16が接着されている。半導体チップ16には集積回路が形成されており、その表面に複数のパッドが露出している。複数のパッドが、それぞれボンディングワイヤ17により内部リード13に接続されている。内部リード13は外部リード11に連続する。複数の外部リード11の一部は、集積回路との電気信号の入出力を行う信号端子であり、他の一部は、集積回路にグランド電位を与えるグランド端子11Gである。
FIG. 1B shows a cross-sectional view of the semiconductor device according to the first embodiment. A semiconductor chip (die) 16 is bonded to the die
グランド端子11Gに連続する内部リード13を、グランド導体13Gということとする。浮遊導体18がグランド導体13Gに容量結合している。例えば、浮遊導体18は、グランド導体13Gから、面内方向に間隔を隔てて配置されている。
The
ダイパッド12、半導体チップ16、内部リード13、ボンディングワイヤ17、及び浮遊導体18がパッケージ10内に収容されている。パッケージ10には、例えばモールド樹脂が用いられる。パッケージ10の上面に放射素子15が配置されている。放射素子15は、例えば正方形または長方形の平面形状を有する導電膜で構成されており、パッチアンテナとして動作する。放射素子15は、パッケージ10内に配置された配線19により、浮遊導体18に接続されている。これにより、放射素子15はグランド導体13Gに容量結合する。
The
絶縁被覆層21が、パッケージ10の上面、及び放射素子15を被覆している。絶縁被覆層21には、例えば絶縁性の樹脂が用いられる。外部遮蔽層20が、パッケージ10及び絶縁被覆層21の外側に配置されている。例えば、外部遮蔽層20は、パッケージ10及び絶縁被覆層21の外側の表面を覆う。外部遮蔽層20には、例えば銅等の導電材料が用いられる。外部遮蔽層20は、グランド端子11Gに電気的に接続されており、他の外部リード11からは電気的に絶縁されている。
An insulating
図2に、グランド導体13G、浮遊導体18、放射素子15、及び外部遮蔽層20の等価回路図を示す。グランド導体13Gが、キャパシタ23を介して浮遊導体18に接続されている。キャパシタ23は、図1Bに示したグランド導体13Gと、浮遊導体18との間の間隙に起因して生じる静電容量に基づく。
FIG. 2 shows an equivalent circuit diagram of the
半導体チップ16(図1B)に形成された集積回路で発生したノイズ電流が、グランド導体13G、キャパシタ23、浮遊導体18を介して放射素子15に流入し、放射素子15から電磁波が放射される。放射素子15から放射された電磁波は、外部遮蔽層20で遮蔽される。このように、グランド導体13Gに生じたノイズ電流が、放射素子15により電磁エネルギに変換される。放射素子15から放射された電磁エネルギは、外部遮蔽層20により外部に放射されないため、最終的には半導体装置内で消費される。その結果、半導体装置全体として、ノイズレベルの低減が図られる。
Noise current generated in the integrated circuit formed on the semiconductor chip 16 (FIG. 1B) flows into the radiating
実施例1では、外部遮蔽層20がパッケージ10及び絶縁被覆層21からなる本体の六面すべてを覆っている。すなわち、放射素子15から見て全方位に外部遮蔽層20が配置されている。この構成に代えて、外部遮蔽層20が本体の一部分のみを覆う構成としてもよい。例えば、本体の上面(絶縁被覆層21の上面)のみを覆うようにしてもよいし、本体の上面と側面とを覆うようにしてもよい。この場合、半導体チップ16から遠ざかる向きに、放射素子15から放射された電磁波が外部遮蔽層20で遮蔽される。
In the first embodiment, the
一般的に、電磁的ノイズをグランド導体13Gに帰還させることにより、ノイズレベル
の低減を図ることができる。ところが、グランド導体13Gの電位が安定していない場合、グランド導体13Gに帰還されたノイズが、グランド電位を共有する他の回路に悪影響を及ぼす場合がある。効果的なノイズ対策を行うには、ノイズエネルギそのものを消失させることが有効である。上述の実施例1では、ノイズエネルギが電磁エネルギとして放射されるため、グランド導体13Gの電位が安定していない場合であっても、ノイズレベルの低減を図ることが可能である。例えば、実施例1による半導体装置を、携帯情報端末のプリント基板に実装する場合に、ノイズ低減の顕著な効果が得られる。
Generally, the noise level can be reduced by returning electromagnetic noise to the
キャパシタ23の静電容量、放射素子15の形状及び寸法は、除去すべきノイズの周波数帯の電磁波を効率よく放射させることができるように決定することが好ましい。例えば、半導体チップ16に形成されている集積回路の動作周波数に相当する電磁波を効率よく放射させることができるように、キャパシタ23の静電容量、放射素子15の形状及び寸法が決定される。これにより、ノイズの除去効果を高めることができる。
The capacitance of the
図1A及び図1Bでは、パッケージ10の2つの辺から外部リードが引き出されたスモールアウトラインパッケージ(SOP)を示したが、上述の実施例1は、他の形態のパッケージ、例えば4つの辺から4方向に外部リードが引き出されたクワッドフラットパッケージ(QFP)等にも適用することが可能である。
1A and 1B show a small outline package (SOP) in which external leads are drawn from two sides of the
実施例1では、外部遮蔽層20に導電材料を用いたが、導電材料に代えて磁性材料、例えばフェライトを用いてもよい。磁性材料からなる外部遮蔽層20も、放射素子15から放射された電磁波を遮蔽することができる。外部遮蔽層20に磁性材料を用いる場合には、外部遮蔽層20をグランド導体13Gに接続する必要はない。
In Embodiment 1, a conductive material is used for the
[実施例2]
図3に、実施例2による半導体装置の斜視図を示す。以下、実施例1との相違点に着目して説明し、同一の構成については説明を省略する。
[Example 2]
FIG. 3 is a perspective view of a semiconductor device according to the second embodiment. Hereinafter, description will be made by paying attention to differences from the first embodiment, and description of the same configuration will be omitted.
実施例1では、放射素子15(図1A)が、正方形または長方形の平面形状を持つ導電膜で構成されており、パッチアンテナとして動作する。実施例2では、放射素子15がスパイラル状の平面形状を有する。放射素子15は、スパイラルアンテナとして動作する。スパイラルの形状及び寸法は、ノイズの周波数帯の電磁波を効率的に放射することができるように設計されている。なお、放射素子15をモノポールアンテナで構成してもよい。
In Example 1, the radiating element 15 (FIG. 1A) is composed of a conductive film having a square or rectangular planar shape, and operates as a patch antenna. In the second embodiment, the radiating
実施例2においても、実施例1と同様に、ノイズレベルの低減を図ることができる。 In the second embodiment, similarly to the first embodiment, the noise level can be reduced.
[実施例3]
図4に、実施例3による半導体装置の断面図を示す。以下、実施例1との相違点に着目して説明し、同一の構成については説明を省略する。
[Example 3]
FIG. 4 is a sectional view of a semiconductor device according to the third embodiment. Hereinafter, description will be made by paying attention to differences from the first embodiment, and description of the same configuration will be omitted.
実施例1では、半導体チップ16と放射素子15との間に、パッケージ10の一部を構成するモールド樹脂のみが配置されていた。実施例3では、半導体チップ16と放射素子15との間に、内部遮蔽層25が配置されている。内部遮蔽層25の上に層間絶縁膜26が配置されている。放射素子15は、この層間絶縁膜26に上に配置されている。内部遮蔽層25は、外部遮蔽層20と同様に導電材料で形成されており、外部遮蔽層20に電気的に接続されている。浮遊導体18と放射素子15とを接続する配線19は、内部遮蔽層25に設けられた開口を通過する。
In the first embodiment, only the mold resin constituting a part of the
実施例3では、放射素子15から半導体チップ16に向かう電磁波が、内部遮蔽層25で遮蔽される。このため、半導体チップ16に形成されている集積回路が、放射素子15
から放射される電磁波ノイズの影響を受けにくい。これにより、集積回路の、より安定な動作を確保することができる。
In the third embodiment, the electromagnetic wave traveling from the
Less susceptible to electromagnetic noise radiated from Thereby, a more stable operation of the integrated circuit can be ensured.
[実施例4]
図5に、実施例4による半導体装置の断面図を示す。以下、実施例1との相違点に着目して説明し、同一の構成については説明を省略する。実施例1では、図1Bに示したように、半導体チップ16の機械的支持及び電気的接続のためにリードフレームを用いたが、実施例4では、リードフレームに代えてインターポーザが用いられる。
[Example 4]
FIG. 5 is a sectional view of a semiconductor device according to the fourth embodiment. Hereinafter, description will be made by paying attention to differences from the first embodiment, and description of the same configuration will be omitted. In the first embodiment, as shown in FIG. 1B, the lead frame is used for mechanical support and electrical connection of the
図5に示すように、インターポーザ31に半導体チップ16が接着されている。インターポーザ31のチップ搭載面に、グランド導体36、信号配線37、浮遊導体18等が形成されており、底面に、複数の半田ボール35が配置されている。グランド導体36及び信号配線37は、それぞれ半導体チップ16の対応するパッドに、ボンディングワイヤ17により接続されている。インターポーザ31のチップ搭載面、半導体チップ16、及びボンディングワイヤ17が、モールド樹脂32で覆われている。インターポーザ31及びモールド樹脂32により、パッケージ10が構成される。
As shown in FIG. 5, the
パッケージ10の上面に放射素子15が配置されている。放射素子15は、配線19により浮遊導体18に接続されている。パッケージ10の上面、及び放射素子15が、絶縁被覆層21で被覆されている。絶縁被覆層21の表面、及びパッケージ10の側面が、外部遮蔽層20で覆われている。外部遮蔽層20は、配線38によりグランド導体36に接続されている。なお、外部遮蔽層20に磁性材料を用いる場合には、外部遮蔽層20をグランド導体36に接続する必要はない。
A
実施例4においても、実施例1と同様に、ノイズレベルの低減を図ることができる。 In the fourth embodiment, similarly to the first embodiment, the noise level can be reduced.
[実施例5]
図6に、実施例5による半導体装置の断面図を示す。以下、図5に示した実施例4との相違点に着目して説明し、同一の構成については説明を省略する。実施例4では、図5に示したように、浮遊導体18がインターポーザ31に配置されていた。実施例5では、浮遊導体18が半導体チップ16内に配置されている。
[Example 5]
FIG. 6 is a sectional view of a semiconductor device according to the fifth embodiment. Hereinafter, description will be made by paying attention to differences from the fourth embodiment shown in FIG. 5, and description of the same configuration will be omitted. In Example 4, as shown in FIG. 5, the floating
半導体チップ16内に配置されているグランド導体40が、パッド、及びボンディングワイヤ42により、インターポーザ31上のグランド導体36に接続されている。浮遊導体18は、半導体チップ16内のグランド導体40に容量結合している。また、浮遊導体18は、パッド41及び配線19により、放射素子15に接続されている。
A
実施例5では、図2に示したキャパシタ23が、半導体チップ16内に配置される。実施例5においても、実施例4と同様に、ノイズレベルの低減を図ることができる。
In the fifth embodiment, the
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
10 パッケージ
11 外部リード
11G グランド端子
12 ダイパッド
13 内部リード
13G グランド導体
15 放射素子
16 半導体チップ(ダイ)
17 ボンディングワイヤ
18 浮遊導体
19 配線
20 外部遮蔽層
21 絶縁被覆層
23 キャパシタ
25 内部遮蔽層
26 層間絶縁膜
31 インターポーザ
32 モールド樹脂
35 半田ボール
36 グランド導体
37 信号配線
38 配線
40 グランド導体
41 パッド
42 ボンディングワイヤ
10
17
Claims (5)
前記集積回路で発生したノイズ電流が流入することにより、電磁波を放射する放射素子と、
前記放射素子から放射された電磁波を遮蔽する外部遮蔽層と
を有する半導体装置。 A semiconductor chip on which an integrated circuit is formed;
A radiating element that radiates electromagnetic waves when noise current generated in the integrated circuit flows, and
A semiconductor device having an external shielding layer for shielding electromagnetic waves radiated from the radiation element.
前記集積回路との電気信号の入出力を行う複数の信号端子と、
前記集積回路にグランド電位を与えるグランド端子と、
前記グランド端子に接続されたグランド導体と
を有し、
前記放射素子は、前記グランド導体と容量結合している請求項1に記載の半導体装置。 further,
A plurality of signal terminals for inputting and outputting electrical signals to and from the integrated circuit;
A ground terminal for applying a ground potential to the integrated circuit;
A ground conductor connected to the ground terminal;
The semiconductor device according to claim 1, wherein the radiating element is capacitively coupled to the ground conductor.
前記半導体チップを収容するパッケージと、
前記パッケージの少なくとも一部の表面を被覆する絶縁被覆層と
を有し、
前記放射素子が前記パッケージの外側に配置されており、
前記絶縁被覆層が、前記パッケージの表面、及び前記放射素子を被覆しており、
前記外部遮蔽層が前記パッケージ及び前記絶縁被覆層の外側に配置されている請求項1乃至3のいずれか1項に記載の半導体装置。 further,
A package containing the semiconductor chip;
An insulating coating layer covering at least a part of the surface of the package;
The radiating element is disposed outside the package;
The insulating coating layer covers the surface of the package and the radiating element;
4. The semiconductor device according to claim 1, wherein the external shielding layer is disposed outside the package and the insulating coating layer. 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024131A JP6244958B2 (en) | 2014-02-12 | 2014-02-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024131A JP6244958B2 (en) | 2014-02-12 | 2014-02-12 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015153803A true JP2015153803A (en) | 2015-08-24 |
JP6244958B2 JP6244958B2 (en) | 2017-12-13 |
Family
ID=53895795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014024131A Active JP6244958B2 (en) | 2014-02-12 | 2014-02-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6244958B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108255247A (en) * | 2018-03-22 | 2018-07-06 | 京东方科技集团股份有限公司 | Display module and display device |
JPWO2018155162A1 (en) * | 2017-02-23 | 2019-12-12 | 株式会社村田製作所 | Electronic component with shield plate and shield plate for electronic component |
US10811344B2 (en) | 2018-04-27 | 2020-10-20 | Renesas Electronics Corporation | Electronic device |
JP2020178016A (en) * | 2019-04-17 | 2020-10-29 | 富士通株式会社 | Integrated circuit package |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10284873A (en) * | 1997-04-04 | 1998-10-23 | Hitachi Ltd | Semiconductor integrated circuit device and ic card, and lead frame used for manufacturing the device |
JP2001211047A (en) * | 2000-01-28 | 2001-08-03 | Hitachi Koki Co Ltd | Printed board |
JP2009081175A (en) * | 2007-09-25 | 2009-04-16 | Hitachi Ltd | Multilayer wiring board |
JP2010182742A (en) * | 2009-02-03 | 2010-08-19 | Sony Corp | Radiation level reducing device |
WO2011111314A1 (en) * | 2010-03-08 | 2011-09-15 | 日本電気株式会社 | Wiring substrate, electronic device, and noise shielding method |
JP2013539218A (en) * | 2010-08-26 | 2013-10-17 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | Multi-plane printed wiring board for use in high frequency |
-
2014
- 2014-02-12 JP JP2014024131A patent/JP6244958B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10284873A (en) * | 1997-04-04 | 1998-10-23 | Hitachi Ltd | Semiconductor integrated circuit device and ic card, and lead frame used for manufacturing the device |
JP2001211047A (en) * | 2000-01-28 | 2001-08-03 | Hitachi Koki Co Ltd | Printed board |
JP2009081175A (en) * | 2007-09-25 | 2009-04-16 | Hitachi Ltd | Multilayer wiring board |
JP2010182742A (en) * | 2009-02-03 | 2010-08-19 | Sony Corp | Radiation level reducing device |
WO2011111314A1 (en) * | 2010-03-08 | 2011-09-15 | 日本電気株式会社 | Wiring substrate, electronic device, and noise shielding method |
JP2013539218A (en) * | 2010-08-26 | 2013-10-17 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | Multi-plane printed wiring board for use in high frequency |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018155162A1 (en) * | 2017-02-23 | 2019-12-12 | 株式会社村田製作所 | Electronic component with shield plate and shield plate for electronic component |
CN108255247A (en) * | 2018-03-22 | 2018-07-06 | 京东方科技集团股份有限公司 | Display module and display device |
US10811344B2 (en) | 2018-04-27 | 2020-10-20 | Renesas Electronics Corporation | Electronic device |
JP2020178016A (en) * | 2019-04-17 | 2020-10-29 | 富士通株式会社 | Integrated circuit package |
JP7298265B2 (en) | 2019-04-17 | 2023-06-27 | 富士通株式会社 | integrated circuit package |
Also Published As
Publication number | Publication date |
---|---|
JP6244958B2 (en) | 2017-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10206274B2 (en) | Printed circuit board | |
JP5730159B2 (en) | Antenna board and antenna module | |
US20190162769A1 (en) | Electromagnetic interference (emi) evaluation system for image sensors | |
TW201412036A (en) | High-frequency circuit module | |
TWI605564B (en) | Package structure and method for fabricating the same | |
US10244668B2 (en) | Heat dissipating structure and electronic apparatus | |
US9406622B2 (en) | Electronic circuit and semiconductor component | |
JP6244958B2 (en) | Semiconductor device | |
US9484311B2 (en) | Chip package and packaging method | |
US20190131712A1 (en) | Wireless device | |
JP5686232B1 (en) | Antenna device and communication terminal device | |
JP2011187812A (en) | High-frequency module | |
US11245184B2 (en) | Antenna device and electrical appliance | |
US10076022B2 (en) | Noise reducing electronic component | |
JP2007005477A (en) | Noise removal method by underfill | |
WO2019232749A1 (en) | Integrated circuit | |
KR101535914B1 (en) | Semiconductor package, circuit module having emi shield structure and circuit system comprising the same | |
JP2010205797A (en) | Shield structure of electronic circuit | |
JP2008311379A (en) | Semiconductor device | |
US20220159834A1 (en) | Module | |
JP2018056356A (en) | Semiconductor device | |
JP2011192709A (en) | Semiconductor device | |
KR20100118349A (en) | Electronic apparatus having electro-magnetic interference shielding | |
TWI405518B (en) | Electronic apparatus with flexible board | |
KR101174817B1 (en) | Package for embedding rf semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6244958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |