KR101535914B1 - Semiconductor package, circuit module having emi shield structure and circuit system comprising the same - Google Patents

Semiconductor package, circuit module having emi shield structure and circuit system comprising the same Download PDF

Info

Publication number
KR101535914B1
KR101535914B1 KR1020140016211A KR20140016211A KR101535914B1 KR 101535914 B1 KR101535914 B1 KR 101535914B1 KR 1020140016211 A KR1020140016211 A KR 1020140016211A KR 20140016211 A KR20140016211 A KR 20140016211A KR 101535914 B1 KR101535914 B1 KR 101535914B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor package
chip
electrode pad
circuit
Prior art date
Application number
KR1020140016211A
Other languages
Korean (ko)
Inventor
전계익
심상훈
Original Assignee
알에프코어 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알에프코어 주식회사 filed Critical 알에프코어 주식회사
Priority to KR1020140016211A priority Critical patent/KR101535914B1/en
Application granted granted Critical
Publication of KR101535914B1 publication Critical patent/KR101535914B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The purpose of the present invention is to provide a semiconductor package having an electromagnetic shield structure, a circuit module, and a circuit system capable of blocking electromagnetic waves which are emitted from the semiconductor package, the circuit module, and the circuit system itself or delivered from the outside without a separate electromagnetic shield structure. Disclosed are the semiconductor package having an electromagnetic shield structure, the circuit module, and the circuit system including the same. The semiconductor package according to the present invention comprises: a semiconductor IC chip; a conductive shield which is provided as a shape surrounding a space capable of accommodating the semiconductor IC chip with a conductive material and is connected to a grounding terminal of the semiconductor IC chip and has a mounting area of a plane type capable of being surface-mounted on an external circuit substrate; and an electrode pad exposing unit which is formed as a shape in which a part of the mounting area is removed and exposes an electrode pad connected to an input and output terminal of the semiconductor IC chip and surrounds the electrode pad across an insulator. The circuit system according to the present invention is a thing, wherein the semiconductor package is surface-mounted on a circuit substrate. The circuit substrate comprises: an insulating layer, wherein a conductive circuit pattern is filled in the inner side; a first grounding electrode layer formed on an upper side of the insulating layer; a second grounding layer formed on a lower side of the insulating layer; and a connection pad exposing unit which is formed as a shape in which a part of the first grounding electrode layer is removed and exposes a connection pad which is electrically connected with the conductive circuit pattern to be corresponded to the electrode pad and surrounds around the connection pad across the insulator. The mounting area of the circumference of the electrode pad exposing unit is electrically connected with the first grounding electrode layer of the circumference of the connection pad exposing unit.

Description

전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템 {SEMICONDUCTOR PACKAGE, CIRCUIT MODULE HAVING EMI SHIELD STRUCTURE AND CIRCUIT SYSTEM COMPRISING THE SAME} TECHNICAL FIELD [0001] The present invention relates to a semiconductor package having an electromagnetic wave shielding structure, a circuit module, and a circuit system including the circuit package,

본 발명은 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템에 관한 것으로, 더 상세하게는, 반도체 집적 회로를 포함하는 회로에서 발생하는 전자파를 차폐하거나 외부로부터의 전자파 노이즈를 차단하는 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, a circuit module, and a circuit system including the semiconductor package. More particularly, the present invention relates to a semiconductor package having an electromagnetic wave shielding structure for shielding electromagnetic waves generated from a circuit including a semiconductor integrated circuit, A semiconductor package, a circuit module, and a circuit system including the same.

반도체 패키지는 회로가 고집적화된 반도체 IC 칩의 입출력 단자를 외부 회로와의 연결이 용이하도록 인출하고, 반도체 IC 칩에서 발생하는 열을 외부로 전달하는 등의 목적으로 만들어진 것으로서, 다양한 형태로 제조되고 있다. 회로 모듈은 이러한 반도체 패키지와 함께 여러 수동 소자들을 결합하여 어떤 기능을 수행하는 회로를 한 부품의 형태로 모듈화한 것을 일컫는다. 회로 시스템은 설계된 회로 패턴이 형성된 회로기판에 반도체 패키지 또는 회로 모듈 등의 여러 부품이 실장된 것을 일컫는다. The semiconductor package is made for various purposes such as drawing out the input / output terminal of the highly integrated semiconductor IC chip for easy connection with an external circuit and transmitting heat generated from the semiconductor IC chip to the outside . A circuit module refers to a module in which a circuit that performs a certain function by combining several passive elements together with such a semiconductor package is formed as a component. The circuit system refers to the mounting of various components such as a semiconductor package or a circuit module on a circuit board on which a designed circuit pattern is formed.

근래에는 휴대 전화, 스마트폰, 태블릿PC에서부터 Wifi 통신 기능이 있는 카메라에 이르기까지 무선 통신 기능을 가진 제품이 증가하고 있다. 이러한 무선 통신 기기 및 이들을 운용하는 무선 통신 중계기에는 고주파용 반도체 IC 칩을 포함하는 고주파 반도체 패키지 또는 고주파 반도체 IC와 일반 전자 부품 등을 포함하여 특정 기능을 수행하는 고주파 회로 모듈 등이 탑재되는 것이 일반적이다.In recent years, there have been a growing number of products with wireless communication capabilities, ranging from mobile phones, smartphones, and tablet PCs to cameras with Wifi communication capabilities. In such a wireless communication device and a wireless communication repeater for operating them, a high-frequency semiconductor module including a high-frequency semiconductor IC chip or a high-frequency circuit module carrying a specific function including a high-frequency semiconductor IC and general electronic components is generally mounted .

이러한 반도체 패키지의 고주파용 반도체 IC 칩과 일반 전자 부품은 작동 중에 전자기파(Electro-Magnetic Wave)를 발산하고, 이는 전자파장애(EMI, Electro-Magnetic Interference; EMI)를 유발한다. 특히, 고주파용 반도체 IC는 작동 중에 일반 전자 부품에 비해 많은 전자파를 발생시킨다. 이로 인해, 고주파용 반도체 IC에 인접한 일반 전자 부품이 직·간접적으로 영향을 받아 손상되거나 오동작하는 경우가 발생할 수 있다. 또한, 그와 반대로 주변에 전자파를 발산하는 타 부품이 있는 경우 고주파용 반도체 IC가 노이즈의 영향을 받아 성능이 저하될 수 있다. The high-frequency semiconductor IC chip and general electronic parts of such a semiconductor package emit an electromagnetic wave during operation, which causes EMI (Electro-Magnetic Interference). In particular, high frequency semiconductor ICs generate more electromagnetic waves during operation than ordinary electronic components. As a result, general electronic parts adjacent to the high-frequency semiconductor IC may be directly or indirectly damaged and may be damaged or malfunctioned. On the other hand, if there are other components that emit electromagnetic waves in the periphery, the high-frequency semiconductor IC may be affected by noise and deteriorate its performance.

반도체 패키지는 핀의 타입에 따라 쓰루홀(through hole) 패키지와 표면 실장형(surface mount) 패키지 두 종류로 나뉠 수 있다. 쓰루홀 타입은 패키지의 리드(lead)가 패키지 외부로 돌출되어 있어서 회로기판의 홀을 통해 기판과 연결된다. 대표적으로 DIP(Dual in-line Package)가 여기에 속한다. 사용하기 쉽고 테스트가 용이하다는 장점이 있으나 돌출된 리드에 의해 신호가 전달되어야 하므로 고주파 반도체 IC에 대해서는 기생 성분 및 큰 손실로 인해 사용이 어렵다. 현재 200MHz이하의 주파수에서 많이 사용되고 있다. 표면 실장형 패키지는 도 6 및 도 7에 보이는 바와 같이 회로기판의 표면에 실장할 수 있도록 패키지 리드가 패드 형태로 구성되어 있다. Semiconductor packages can be divided into two types, a through hole package and a surface mount package depending on the type of pin. In the through hole type, a lead of the package protrudes from the package and is connected to the substrate through the hole of the circuit board. Typically, DIP (Dual in-line Package) is included here. Although it is easy to use and easy to test, it is difficult to use high-frequency semiconductor IC due to parasitic component and large loss because the signal must be transmitted by the protruded lead. Currently, it is widely used at frequencies below 200MHz. As shown in FIGS. 6 and 7, the surface mount type package has a package lead formed in a pad shape so as to be mounted on the surface of a circuit board.

도 6은 종래의 표면 실장형 패키지(10)를 실장면(17) 측에서 도시한 사시도이고, 도 7은 종래의 표면 실장형 패키지(10)가 인쇄회로기판(20)에 표면 실장된 모습을 도시한 단면도이다. 종래의 표면 실장형 패키지(10)는 반도체 IC 칩(120)을 포함하는 부분을 세라믹 또는 합성수지로 몰딩한 패키지 몸체(11)와 베이스기판 등으로 이루어진 실장면(17)을 갖는다. 실장면(17)에는 와이어 본딩(121)을 통해 반도체 IC 칩(120)의 입출력 단자에 연결된 패키지 리드(14)와 상기 반도체 IC 칩(120)의 접지 단자와 연결된 접지 패드(13)가 배치된다. 상기 접지 패드(13)는 인쇄회로기판(20) 하면의 접지 전극층(23)으로부터 접지 비아(via)(25)를 통해 연결되어 그 상면으로 노출된 접지 납땜부(26)에 납땜 접합 된다.6 is a perspective view showing a conventional surface mount type package 10 from the mount surface 17 side and Fig. 7 is a view showing a state in which the conventional surface mount type package 10 is surface mounted on the printed circuit board 20 Fig. The conventional surface mount type package 10 has a package body 11 formed by molding a portion including the semiconductor IC chip 120 with ceramic or synthetic resin and a mounting surface 17 composed of a base substrate or the like. A package lead 14 connected to the input and output terminals of the semiconductor IC chip 120 through the wire bonding 121 and a ground pad 13 connected to the ground terminal of the semiconductor IC chip 120 are disposed in the mounting surface 17 . The grounding pad 13 is connected from the ground electrode layer 23 on the lower surface of the printed circuit board 20 via a ground via 25 and soldered to the exposed ground soldering portion 26 on the upper surface thereof.

도 6을 보면, 패키지 리드(14)가 평면형의 패드로 구성되는데 리드가 돌출되어있지 않다고 해서 QFN(Quad Flat Nolead)이라고 한다. QFN은 패키지 리드(14)가 돌출되어있지 않고 평면형의 패드에 의해서 인쇄회로기판(PCB)(20)과 바로 납땜 접합(15) 되므로 고주파 소자에 비교적 적합하여 수 GHz의 주파수까지 많이 사용되고 있다. Referring to FIG. 6, the package lead 14 is formed of a planar pad, and is referred to as a QFN (Quad Flat Nole) because the lead does not protrude. QFN is relatively suitable for a high-frequency device and is often used up to a frequency of several GHz because the package lead 14 does not protrude and is directly soldered to the printed circuit board (PCB) 20 by a planar pad.

그러나 주파수가 더욱 올라가면 전자파 방출(radiation) 문제가 발생하게 된다. 도면에 물결 모양 화살표로 표시된 바와 같이, 상기 패키지 몸체(11)를 통해서, 그리고 고주파 신호가 입출력되는 패키지 리드(14)와 접속 패드(24)가 노출된 부분에서도 많은 양의 전자파가 방출된다. 이러한 문제를 해결하기 위해서 수 GHz이상의 고주파 회로 모듈에는 별도의 전자파 차폐 구조물을 설치하기도 한다. 전자파 차폐 구조물은 주로 금속 등의 도전체로 만들어지며 전자 부품들이 실장된 회로기판의 전부 또는 일부를 덮을 수 있도록 형성되므로 부피가 크고, 구조물의 제조와 조립에 많은 시간과 비용이 소요된다. 특히 고주파 반도체 패키지가 둘 이상 설치되는 회로 모듈 또는 회로 시스템에는 전자파 차폐 구조물에 격벽을 설치하여 블록과 블록 사이를 전자기적으로 차폐를 시키는 구조로 제작이 되는데, 별도의 격벽 구조물을 가공하여야 하므로 제작 비용이 커지고 크기도 커지는 등의 문제가 있다.
However, when the frequency is further increased, a problem of electromagnetic radiation arises. A large amount of electromagnetic waves are also emitted from the exposed portion of the package lead 14 and the connection pad 24 through which the high frequency signal is input and output through the package body 11 as indicated by the wavy arrow in the drawing. To solve this problem, a separate electromagnetic shielding structure may be installed in the high frequency circuit module of several GHz or more. The electromagnetic wave shielding structure is mainly made of a conductor such as a metal, and is formed to cover all or a part of the circuit board on which the electronic components are mounted, so that the electromagnetic wave shielding structure is bulky and takes a lot of time and cost to manufacture and assemble the structure. In particular, a circuit module or a circuit system in which two or more high-frequency semiconductor packages are installed has a structure in which electromagnetic shielding is provided between blocks and blocks by providing barrier walls on electromagnetic shielding structures. There is a problem such that the size becomes large and the size becomes large.

본 발명은 이러한 기존 반도체 패키지, 회로 모듈 및 회로 시스템의 문제점을 해결하기 위해 제안된 것으로서, 별도의 전자파 차폐 구조물 없이도 반도체 패키지, 회로 모듈 또는 회로 시스템 그 자체로서 외부로 발산되거나 외부로부터 전달되는 전자파를 차단할 수 있는, 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템을 제공하는 데에 그 목적이 있다.
The present invention has been proposed in order to solve the problems of the conventional semiconductor package, circuit module and circuit system, and it is an object of the present invention to provide a semiconductor package, a circuit module or a circuit system itself without any separate electromagnetic wave shielding structure, An object of the present invention is to provide a semiconductor package, a circuit module, and a circuit system including the semiconductor package, which have an electromagnetic wave shielding structure.

전술한 과제의 해결을 위하여, 본 발명에 따른 반도체 패키지는, 반도체 IC 칩; 상기 반도체 IC 칩을 수용하는 공간을 도전성 소재로 둘러싼 형태로 제공되고, 상기 반도체 IC 칩의 접지 단자와 연결되며, 외부 회로기판상에 표면 실장 되는 평면 형태의 실장면을 가지는 도전성 실드; 및 상기 실장면의 일 부분이 삭제된 형태로 형성되어, 상기 반도체 IC 칩의 입출력 단자와 연결된 전극 패드를 노출시키되, 절연체를 사이에 두고 상기 전극 패드의 주위를 둘러싸는, 전극 패드 노출부;를 포함한다. In order to solve the above-described problems, a semiconductor package according to the present invention includes: a semiconductor IC chip; A conductive shield provided in a space surrounding the space for accommodating the semiconductor IC chip with a conductive material and connected to a ground terminal of the semiconductor IC chip and having a surface mounted on a surface of an external circuit board; And exposing an electrode pad connected to an input / output terminal of the semiconductor IC chip and surrounding the electrode pad with an insulator interposed therebetween; .

상기 실장면과 상기 전극 패드는 실질적으로 동일한 평면상에 배치될 수 있다.  The mounting surface and the electrode pad may be disposed on substantially the same plane.

상기 전극 패드 노출부는, 하나의 전극 패드를 노출시키는 제 1 전극 패드 노출부; 및 다수의 전극 패드를 노출시키는 제 2 전극 패드 노출부;를 포함할 수 있다.The electrode pad exposing unit may include: a first electrode pad exposing unit exposing one electrode pad; And a second electrode pad exposing portion for exposing the plurality of electrode pads.

본 발명에 따른 회로 모듈은, 반도체 IC 칩과 적어도 하나의 전자 부품을 포함하여 임의의 기능을 수행하는 회로 모듈에 있어서, 상기 반도체 IC 칩과 다수의 전자 부품이 서로 연결된 회로를 수용하는 공간을 도전성 소재로 둘러싼 형태로 제공되고, 상기 회로의 접지 단자와 연결되며, 외부 회로기판상에 표면 실장 되는 평면 형태의 실장면을 가지는 도전성 실드; 및 상기 실장면의 일 부분이 삭제된 형태로 형성되어, 상기 반도체 IC 칩의 입출력 단자와 연결된 전극 패드를 노출시키되, 절연체를 사이에 두고 상기 전극 패드의 주위를 둘러싸는, 전극 패드 노출부;를 포함한다. A circuit module according to the present invention is a circuit module that performs a certain function including a semiconductor IC chip and at least one electronic component. The circuit module includes a semiconductor IC chip and a plurality of electronic components, A conductive shield provided in a form surrounded by a material and connected to a ground terminal of the circuit, the conductive shield having a flat mount surface mounted on an external circuit board; And exposing an electrode pad connected to an input / output terminal of the semiconductor IC chip and surrounding the electrode pad with an insulator interposed therebetween; .

상기 실장면과 상기 전극 패드는 동일한 평면상에 배치될 수 있다. The mounting surface and the electrode pad may be disposed on the same plane.

상기 전극 패드 노출부는, 하나의 전극 패드를 노출시키는 제 1 전극 패드 노출부; 및 다수의 전극 패드를 노출시키는 제 2 전극 패드 노출부;를 포함할 수 있다. The electrode pad exposing unit may include: a first electrode pad exposing unit exposing one electrode pad; And a second electrode pad exposing portion for exposing the plurality of electrode pads.

본 발명에 따른 회로 시스템은, 회로기판과 상기 회로기판상에 표면 실장된 반도체 패키지를 포함하는 회로 시스템에 있어서, 상기 반도체 패키지는, 반도체 IC 칩; 상기 반도체 IC 칩을 수용하는 공간을 도전성 소재로 둘러싼 형태로 제공되고, 상기 반도체 IC 칩의 접지 단자와 연결되며, 외부 회로기판상에 표면 실장 되는 평면 형태의 실장면을 가지는 도전성 실드; 상기 실장면의 일 부분이 삭제된 형태로 형성되어, 상기 반도체 IC 칩의 입출력 단자와 연결된 전극 패드를 노출시키되, 절연체를 사이에 두고 상기 전극 패드의 주위를 둘러싸는, 전극 패드 노출부;를 포함하고, 상기 회로기판은, 내부에 도전성 회로 패턴이 매립된 절연층; 상기 절연층의 상부 면에 형성된 제 1 접지 전극층; 상기 절연층의 하부 면에 형성된 제 2 접지 전극층; 및 상기 제 1 접지 전극층의 일 부분이 삭제된 형태로 형성되어, 상기 도전성 회로 패턴과 전기적으로 연결된 접속 패드를 상기 전극 패드에 대응되게 노출시키되, 절연체를 사이에 두고 상기 접속 패드의 주위를 둘러싸는 접속 패드 노출부;를 포함하며, 전극 패드 노출부 둘레의 상기 실장면과 상기 접속 패드 노출부 둘레의 상기 제 1 접지 전극층이 서로 전기적으로 접합된다. A circuit system according to the present invention is a circuit system including a circuit board and a semiconductor package surface-mounted on the circuit board, wherein the semiconductor package includes: a semiconductor IC chip; A conductive shield provided in a space surrounding the space for accommodating the semiconductor IC chip with a conductive material and connected to a ground terminal of the semiconductor IC chip and having a surface mounted on a surface of an external circuit board; And an electrode pad exposing portion which is formed in a shape in which a part of the mounting surface is removed so as to expose an electrode pad connected to an input / output terminal of the semiconductor IC chip and surrounds the electrode pad with an insulator interposed therebetween Wherein the circuit board comprises: an insulating layer in which a conductive circuit pattern is embedded; A first ground electrode layer formed on an upper surface of the insulating layer; A second ground electrode layer formed on a lower surface of the insulating layer; And a portion of the first ground electrode layer is formed in an erased form so that a connection pad electrically connected to the conductive circuit pattern is exposed correspondingly to the electrode pad, And the first ground electrode layer around the connection pad exposing portion is electrically connected to the mounting pad around the electrode pad exposing portion.

상기 제 2 접지 전극층은 상기 절연층을 관통하는 접지 비아(via)를 통해 상기 제 1 접지 전극층과 전기적으로 연결된 것일 수 있다.The second ground electrode layer may be electrically connected to the first ground electrode layer through a ground via through the insulation layer.

상기 반도체 패키지의 실장면 중 상기 전극 패드 노출부를 제외한 나머지 부분은 상기 제 1 접지 전극층에 전기적으로 접합된 것일 수 있다.The remaining part of the surface of the semiconductor package other than the exposed portion of the electrode pad may be electrically connected to the first ground electrode layer.

상기 전극 패드는 상기 실장면과, 상기 접속 패드는 상기 제 1 접지 전극층의 표면과 동일한 평면상에 배치된 것일 수 있다.
The electrode pad may be disposed on the same plane as the mounting surface, and the connection pad may be disposed on the same plane as the surface of the first ground electrode layer.

본 발명에 따르면, 별도의 전자파 차폐 구조물 없이도 반도체 패키지가 회로기판에 실장된 구조 그 자체로서 외부로 발산되거나 외부로부터 전달되는 전자파를 차단할 수 있는, 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템을 제공할 수 있다. 이를 통해 고주파 반도체 IC를 포함하는 반도체 패키지, 회로 모듈 및 회로 시스템에 있어서 전자파를 차폐하면서도 과도하게 부피를 차지하지 않고, 추가적인 구조물의 제작과 조립에 드는 시간과 노력을 절약할 수 있도록 하는 효과가 있다.
According to the present invention, there is provided a semiconductor package, a circuit module, and a semiconductor package having an electromagnetic wave shielding structure capable of shielding electromagnetic waves radiated to the outside or transmitted from the outside as a structure itself in which a semiconductor package is mounted on a circuit board without a separate electromagnetic wave shielding structure A circuit system can be provided. Accordingly, in the semiconductor package, the circuit module, and the circuit system including the high-frequency semiconductor IC, it is possible to save the time and effort to manufacture and assemble additional structures without shielding the electromagnetic waves and occupying an excessive volume .

도 1은 본 발명의 한 실시예에 따른 반도체 패키지를 실장면 측에서 도시한 사시도이다.
도 2는 상기 도 1의 Ⅱ-Ⅱ' 단면을 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 회로 시스템을 도시한 사시도이다.
도 4는 상기 도 3의 Ⅳ-Ⅳ' 단면을 도시한 단면도이다.
도 5는 상기 도 3의 실시예에서 반도체 패키지가 표면 실장되지 않은 회로기판의 모습을 보이는 사시도이다.
도 6은 종래의 표면 실장형 패키지를 실장면 측에서 도시한 사시도이다.
도 7은 종래의 표면 실장형 패키지가 회로기판에 표면 실장된 모습을 도시한 단면도이다.1 is a perspective view showing a semiconductor package according to an embodiment of the present invention on the side of a mounting surface.
2 is a cross-sectional view taken along line II-II 'of FIG.
3 is a perspective view illustrating a circuit system according to an embodiment of the present invention.
4 is a cross-sectional view taken along line IV-IV 'of FIG.
5 is a perspective view showing a circuit board in which the semiconductor package is not surface-mounted in the embodiment of FIG.
6 is a perspective view showing a conventional surface mounting type package from a mounting scene side.
7 is a cross-sectional view showing a state in which a conventional surface-mount type package is surface-mounted on a circuit board.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 설명한다. 다음에서 설명되는 실시예는 여러 가지 다양한 형태로 변형할 수 있으며, 본 발명의 범위가 이하의 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 해당 분야에서 통상의 지식을 가진 자에게 발명의 기술적 사상을 명확히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below can be modified into various forms, and the scope of the present invention is not limited to the following embodiments. The embodiments of the present invention are provided to clearly convey the technical idea of the present invention to those skilled in the art.

도 1은 본 발명의 한 실시예에 따른 반도체 패키지를 실장면 측에서 도시한 사시도이고, 도 2는 상기 도 1의 Ⅱ-Ⅱ' 단면을 도시한 단면도이다. 본 실시예에 따른 반도체 패키지(100)는 반도체 IC 칩(120)과 상기 반도체 IC 칩(120)을 수용하는 공간을 도전성 소재로 둘러싼 형태로 제공되는 도전성 실드(110)로 구성된다. 상기 도전성 실드(110)는 반도체 패키지(100) 외부의 회로기판상에 표면 실장 되는 평면 형태의 실장면(111)을 갖는다. 상기 도전성 실드(110)는 내부에 수용된 상기 반도체 IC 칩(120)의 접지 단자와 전기적으로 연결되며, 표면 실장을 통해 외부 회로기판의 접지 전극과도 전기적으로 연결된다. 상기 도전성 실드(110)는 다양한 형태로 제공될 수 있다. 금속 하우징과 같이 소재 자체가 강성을 가져 반도체 IC 칩(120)을 수용하는 공간을 형성하도록 제공될 수도 있고, 합성 수지나 세라믹 등으로 반도체 IC 칩을 감싼 구조물을 도전성의 금속 막이나 금속 메시, 또는 기타의 도전성 소재로 덮어씌운 형태로 제공될 수도 있다. FIG. 1 is a perspective view showing a semiconductor package according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. The semiconductor package 100 according to the present embodiment includes a semiconductor IC chip 120 and a conductive shield 110 provided in a space surrounding the semiconductor IC chip 120 with a conductive material. The conductive shield 110 has a flat mount surface 111 which is surface mounted on a circuit board outside the semiconductor package 100. The conductive shield 110 is electrically connected to a ground terminal of the semiconductor IC chip 120 accommodated therein and electrically connected to a ground electrode of an external circuit board through a surface mount. The conductive shield 110 may be provided in various forms. The material itself may be provided with a rigidity to form a space for accommodating the semiconductor IC chip 120, or a structure wrapping the semiconductor IC chip with synthetic resin, ceramic, or the like may be formed of a conductive metal film or a metal mesh, Or may be provided in a form covered with other conductive material.

상기 실장면(111)에는 그 일부분이 삭제된 형태로 형성되어, 상기 반도체 IC 칩(120)의 입출력 단자와 도전성 와이어(121) 등을 통해 연결된 전극 패드(114)를 노출시키는 전극 패드 노출부(112, 113)가 구비된다. 상기 전극 패드 노출부(112, 113)와 상기 전극 패드(114)의 사이는 절연체로 이루어져 이들은 서로 전기적으로 절연된다. 여기서 절연체에는 절연성 합성 수지뿐만 아니라 공기도 포함된다. 따라서, 상기 전극 패드 노출부(112, 113)와 상기 전극 패드(114)는 서로 빈 공간을 사이에 두고 이격되도록 배치될 수도 있다. 또한, 상기 도전성 실드(110)는 전체가 상기 실장면(111)을 포함하여 일체로 형성될 수도 있을 뿐만 아니라, 상기 실장면(111)을 이루는 부분과 나머지 부분으로 이루어지는 등, 둘 이상의 부분이 조립되어 형성될 수도 있다. 둘 이상의 부분이 조립되어 형성되는 경우, 전자파 누설을 방지하기 위해 상기 반도체 IC 칩(120)을 포함하는 공간을 도전성 소재로 상기 전극 패드 노출부(112, 113)를 제외하고는 빈틈이 없도록 둘러싸는 것이 바람직하다. 여기서 빈틈이 없도록 둘러싼다는 것은 물리적으로 완전히 둘러싸는 것뿐만 아니라, 내부의 반도체 IC 칩에서 방출되거나 그에 영향을 미칠 수 있는 주파수대의 전자기파를 투과시키지 않도록 둘러싸는 것을 포함한다. A portion of the mounting surface 111 is formed in an erased shape so that the electrode pad exposing portion exposing the electrode pad 114 connected to the input / output terminal of the semiconductor IC chip 120 through the conductive wire 121 or the like 112, and 113 are provided. The electrode pad exposed portions 112 and 113 and the electrode pad 114 are made of an insulator and are electrically insulated from each other. Here, the insulator includes air as well as insulating synthetic resin. Accordingly, the electrode pad exposed portions 112 and 113 and the electrode pad 114 may be spaced apart from each other with an empty space therebetween. In addition, the conductive shield 110 may be formed integrally with the mounting surface 111 as well as two or more portions such as the mounting surface 111 and the remaining portion. . In the case where two or more portions are assembled and formed, a space including the semiconductor IC chip 120 is formed of a conductive material so as to prevent leakage of electromagnetic waves, except for the electrode pad exposing portions 112 and 113, . The tightly enclosing includes not only completely enclosing the IC chip physically but also surrounding the semiconductor IC chip so that it does not transmit electromagnetic waves in the frequency band that may be emitted from or affecting the IC chip.

상기 실장면(111)은 반도체 패키지(100)에서 외부 회로기판에 표면 실장될 평평한 부분을 의미한다. 상기 실장면(111)과 상기 전극 패드(114)는 동일한 평면상에 배치된다. 동일한 평면상에 배치된다고 함은 상기 실장면(111)을 표면이 평평한 외부 회로기판에 표면 실장함에 있어서 높이 조절을 위한 별도의 조치 없이 동시에 표면 실장 공정을 진행할 수 있는 정도의 레벨로 배치되는 것을 의미한다. The mounting surface 111 refers to a flat portion to be surface-mounted on the external circuit board in the semiconductor package 100. [ The mounting surface 111 and the electrode pad 114 are disposed on the same plane. The placement of the mounting surface 111 on the same plane means that the mounting surface 111 is disposed at a level such that the surface mounting process can be simultaneously performed without any additional measures for height adjustment when the surface mounting is performed on an external circuit board having a flat surface. do.

상기 전극 패드 노출부(112, 113)는 하나의 전극 패드(114)를 평면적으로 둘러싸는 형태의 제 1 전극 패드 노출부(112)와 복수의 전극 패드(114)들 평면적으로 둘러싸는 형태의 제 2 전극 패드 노출부(113)를 포함하여 구성될 수 있다. 상대적으로 강한 세기의 고주파 신호가 입력 또는 출력되는 단자의 전극 패드에 대하여 제 1 전극 패드 노출부(112)를 대응시키는 것이 바람직하다. The electrode pad exposed portions 112 and 113 may include a first electrode pad exposed portion 112 that surrounds one electrode pad 114 in a planar manner and a plurality of electrode pads 114, And a two-electrode pad exposing unit 113. It is preferable that the first electrode pad exposed portion 112 is made to correspond to the electrode pad of a terminal to which a high-frequency signal having a relatively strong intensity is input or output.

전술한 구성은 단일 반도체 IC 칩을 갖는 반도체 패키지(100)뿐만 아니라, 다수의 반도체 IC 칩, 또는 하나 이상의 반도체 IC 칩과 다른 전자 소자 부품들을 포함하여 임의의 기능을 수행하도록 설계되는 회로 모듈에도 적용될 수 있다. 이 경우, 실장면은 반도체 IC 칩과 전자 소자 부품들이 실장된 기판의 저면일 수 있고, 도전성 실드는 상기 실장면과 함께 상기 반도체 IC 칩과 전자 소자 부품들이 수용된 공간을 둘러싸는 도전성 하우징의 형태로 제공될 수도 있다. The above-described configuration is applicable not only to the semiconductor package 100 having a single semiconductor IC chip, but also to a plurality of semiconductor IC chips, or circuit modules designed to perform arbitrary functions including one or more semiconductor IC chips and other electronic component parts . In this case, the mounting surface may be the bottom surface of the substrate on which the semiconductor IC chip and the electronic component parts are mounted, and the conductive shield may be formed in the form of a conductive housing surrounding the space for accommodating the semiconductor IC chip and the electronic component parts together with the mounting surface May be provided.

도 3은 본 발명의 한 실시예에 따른 회로 시스템을 도시한 사시도이고, 도 4는 상기 도 3의 Ⅳ-Ⅳ' 단면을 도시한 단면도이다. 본 실시예에 따른 회로 시스템은, 회로기판(200)과 상기 회로기판(200)상에 표면 실장된 반도체 패키지(100)를 포함한다. 여기서, 상기 반도체 패키지(100)는 상기 도 1 및 도 2를 참조하여 설명한 것과 같다. 상기 회로기판(200)은 반도체 패키지(100)가 실장되는 면 쪽에서부터 보면, 금속막과 같은 도전성 소재로 형성된 제 1 접지 전극층(210)과, 내부에 도전성 회로 패턴(224)이 매립된 절연층(220), 그리고 상기 절연층(220)을 가운데에 두고 상기 제 1 접지 전극층(210)과 마주보게 설치된 제 2 접지 전극층(230)을 포함하여 구성된다. 상기 제 2 접지 전극층(230)은 상기 절연층(220)을 관통하는 접지 비아(via)(235)를 통해 상기 제 1 접지 전극층(210)과 전기적으로 연결된다. 상기 접지 비아(235)는 상기 절연층(220) 내부에 매립된 도전성 회로 패턴(224)과 서로 접촉하지 않도록 배치된다. FIG. 3 is a perspective view showing a circuit system according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line IV-IV 'of FIG. The circuit system according to the present embodiment includes a circuit board 200 and a semiconductor package 100 surface mounted on the circuit board 200. Here, the semiconductor package 100 is the same as that described with reference to FIGS. 1 and 2. FIG. The circuit board 200 includes a first ground electrode layer 210 formed of a conductive material such as a metal film and a second ground electrode layer 210 formed of a conductive material, And a second ground electrode layer 230 facing the first ground electrode layer 210 with the insulating layer 220 as a center. The second ground electrode layer 230 is electrically connected to the first ground electrode layer 210 through a ground via via 235 penetrating the insulating layer 220. The ground vias 235 are disposed so as not to contact with the conductive circuit patterns 224 buried in the insulating layer 220.

상기 제 1 접지 전극층(210)에는 그 일부분이 삭제된 형태로 형성된 접속 패드 노출부(212, 213)가 마련된다. 상기 접속 패드 노출부(212, 213) 내에는 상기 도전성 회로 패턴(224)과 비아(via)를 통해 전기적으로 연결된 접속 패드(214)가 반도체 패키지(100)의 상기 전극 패드(114)에 대응되게 노출된다. 상기 접속 패드 노출부(212, 213)는 절연체를 사이에 두고 상기 접속 패드(214)의 주위를 평면적으로 둘러싸는 형태를 갖는다. 여기서 절연체에는 절연성 합성 수지뿐만 아니라 공기도 포함된다. 따라서, 상기 접속 패드 노출부(212, 213)와 상기 접속 패드(214)는 서로 빈 공간을 사이에 두고 이격되도록 배치될 수도 있다. The first ground electrode layer 210 is provided with connection pad exposing portions 212 and 213 formed in a shape in which a part thereof is removed. A connection pad 214 electrically connected to the conductive circuit pattern 224 through a via hole is formed in the connection pad exposed portion 212 or 213 so as to correspond to the electrode pad 114 of the semiconductor package 100 Exposed. The connection pad exposed portions 212 and 213 have a shape that surrounds the connection pad 214 in a planar manner with an insulator interposed therebetween. Here, the insulator includes air as well as insulating synthetic resin. Accordingly, the connection pad exposed portions 212 and 213 and the connection pad 214 may be spaced apart from each other with an empty space therebetween.

또한, 상기 접속 패드 노출부(212, 213)는 하나의 접속 패드(214)를 평면적으로 둘러싸는 형태의 제 1 접속 패드 노출부(212)와 복수의 접속 패드(214)들 평면적으로 둘러싸는 형태의 제 2 접속 패드 노출부(213)를 포함하여 구성될 수 있다. 이는 상기 회로기판(200)에 표면 실장될 반도체 패키지(100)의 전극 패드(114) 및 전극 패드 노출부(112, 113)의 배치 형태에 따라 결정될 수 있다. The connection pad exposing portions 212 and 213 may include a first connection pad exposing portion 212 in a planarly surrounding one connection pad 214 and a plurality of connection pads 214 in a planarly- And a second connection pad exposing portion 213 of the second connection pad. This may be determined according to the arrangement of the electrode pads 114 and the electrode pad exposed portions 112 and 113 of the semiconductor package 100 to be surface mounted on the circuit board 200.

상기 실장면(111)의 전극 패드 노출부(112, 113) 둘레를 포함하는 부분과 상기 제 1 접지 전극층(210)에서 그에 대응되는 상기 접속 패드 노출부(212, 213) 둘레를 포함하는 부분은 접합부(150)를 통해 서로 전기적으로 접합 된다. 전기적인 접합의 예로서 일반적인 표면 실장에서는 주로 납땜이 이용되나 이에 한정되는 것은 아니고 도전성 소재끼리의 융착이나, 용접, 가압에 의한 접촉, 기타 도전성 매질을 이용한 부착 등 다양한 방법에 의한 전기적 접합이 적용될 수 있다. 전기적 접합은 상기 전극 패드(114)와 상기 접속 패드(214) 사이에도 이루어진다. 상기 접합부(150)는 상기 전극 패드(114)와 상기 접속 패드(214)로부터 발생한 전자파가 외부로 방출되지 않도록, 서로 대응되는 상기 전극 패드 노출부(112, 113)의 둘레부와 상기 접속 패드 노출부(212, 213)의 둘레부 사이를 접합하여 외부로부터 차단한다. A portion of the mount 111 including the periphery of the electrode pad exposed portions 112 and 113 and a portion of the first ground electrode layer 210 surrounding the connection pad exposed portions 212 and 213 corresponding thereto And are electrically connected to each other through the bonding portion 150. As an example of electrical bonding, soldering is generally used in a general surface mounting, but the present invention is not limited thereto, and electrical bonding by various methods such as fusing of conductive materials, adhesion by welding, pressing, or attachment using other conductive medium can be applied have. An electrical connection is also made between the electrode pad 114 and the connection pad 214. The bonding portion 150 is formed on the periphery of the electrode pad exposing portions 112 and 113 and the connection pad exposing portions 112 and 113 corresponding to each other so that electromagnetic waves generated from the electrode pad 114 and the connection pad 214 are not emitted to the outside, And the peripheral portions of the portions 212 and 213 are bonded to each other and cut off from the outside.

한편, 상기 반도체 패키지(100)의 실장면(111)은 상기 전극 패드 노출부(112, 113)를 제외한 모든 부분이 상기 회로기판(200)의 제 1 접지 전극층(210)의 표면에 전기적으로 접합 될 수도 있다. 도 5는 상기 도 3의 실시예에서 반도체 패키지가 표면 실장되지 않은 회로기판의 모습을 보이는 사시도이다. 상기 도 5에서 점선으로 표시된 반도체 패키지 대응 영역(M)에 반도체 패키지의 실장면을 전체적으로 납땜할 수 있다. 이렇게 함으로써 전자파 차폐 목적을 달성할 수 있을 뿐만 아니라, 반도체 IC 칩(120)에서 발생하는 열을 효과적으로 발산할 수 있다. 반도체 패키지(100) 실장면(111)의 중앙부, 즉 내부의 반도체 IC 칩(120)과 가까운 부분과 그에 대응되는 상기 반도체 패키지 대응 영역(M)의 중앙부만 추가적으로 납땜하여 열 방출 효과를 얻을 수도 있음은 물론이다. The mounting surface 111 of the semiconductor package 100 is electrically connected to the surface of the first ground electrode layer 210 of the circuit board 200 except for the electrode pad exposed portions 112 and 113. [ . 5 is a perspective view showing a circuit board in which the semiconductor package is not surface-mounted in the embodiment of FIG. The mounting surface of the semiconductor package can be entirely soldered to the semiconductor package corresponding region M indicated by a dotted line in FIG. By doing so, not only the object of electromagnetic wave shielding can be achieved, but also the heat generated from the semiconductor IC chip 120 can be effectively dissipated. Only a central portion of the semiconductor package 100 mounting surface 111, that is, a portion close to the semiconductor IC chip 120 inside and a central portion of the semiconductor package corresponding region M corresponding thereto may be additionally soldered to obtain a heat radiation effect Of course.

상기 회로기판(200)의 상면에서 상기 접속 패드(214)는 상기 제 1 접지 전극층(210)의 표면과 동일한 평면상에 배치된다. 동일한 평면상에 배치된다고 함은 평평한 실장면(111)을 가지는 반도체 패키지(100)를 상기 회로기판(200)에 표면 실장함에 있어서 높이 조절을 위한 별도의 조치 없이 동시에 표면 실장 공정을 진행할 수 있는 정도의 레벨로 배치되는 것을 의미한다. The connection pad 214 is disposed on the same plane as the surface of the first ground electrode layer 210 on the upper surface of the circuit board 200. The semiconductor package 100 having the flat mounting surface 111 is mounted on the circuit board 200 to a degree that the surface mounting process can be simultaneously performed without any additional measures for height adjustment As shown in FIG.

또한, 도면에 도시되지는 않았으나, 상기 절연층(220)에 매설된 도전성 회로 패턴(224)은 상기 제 1 접지 전극층(210)과 제 2 접지 전극층(230) 사이에서 연장되다가 실드 커넥터 등의 전자파 차폐 기능을 가진 부품을 통해 외부 회로와 연결될 수 있다. The conductive circuit pattern 224 buried in the insulating layer 220 may extend between the first ground electrode layer 210 and the second ground electrode layer 230 so that the electromagnetic wave It can be connected to an external circuit through a component having a shielding function.

전술한 구조를 통해서 상기 반도체 IC 칩(120)뿐만 아니라 그 입출력 경로까지 모든 부분이 도전성 부재들로 둘러싸이게 되고, 이러한 도전성 부재들은 접지되어 전자파 차폐 막으로서의 기능을 수행한다. 이로써 상기 반도체 IC 칩(120)이 200MHz이상, 수 GHz 수준의 고주파 신호를 입출력하는 소자라 하더라도 외부로 전자파가 방출되는 것을 입력단에서부터 출력단까지 원천적으로 봉쇄할 수 있다. 또한, 전자파 차폐를 위해 반도체 패키지 또는 회로 모듈과 이들이 실장되는 회로기판 이외에 실드 케이스, 격벽 등과 같은 별도의 구조물을 필요로 하지도 않는다.
Through the above-described structure, not only the semiconductor IC chip 120 but also the input / output paths thereof are surrounded by the conductive members, and these conductive members are grounded to function as an electromagnetic wave shielding film. Accordingly, even if the semiconductor IC chip 120 inputs and outputs a high frequency signal of 200 MHz or more and several GHz, the electromagnetic wave can be radiated to the outside from the input terminal to the output terminal. Further, in addition to the semiconductor package or the circuit module and the circuit board on which they are mounted for shielding electromagnetic waves, a separate structure such as a shield case, a partition wall and the like is not required.

100: 반도체 패키지
110: 도전성 실드 111: 실장면
112, 113: 전극 패드 노출부 114: 전극 패드
150: 접합부 200: 회로기판
210: 제 1 접지 전극층 212, 213: 접속 패드 노출부
214: 접속 패드 220: 절연층
224: 도전성 회로 패턴 230: 제 2 접지 전극층100: semiconductor package
110: conductive shield 111: room scene
112, 113: electrode pad exposed portion 114: electrode pad
150: junction 200: circuit board
210: first ground electrode layer 212, 213: connection pad exposed portion
214: connection pad 220: insulating layer
224: conductive circuit pattern 230: second ground electrode layer

Claims (10)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 회로기판과 상기 회로기판상에 표면 실장된 반도체 패키지를 포함하는 회로 시스템에 있어서,
상기 반도체 패키지는,
반도체 IC 칩;
상기 반도체 IC 칩을 수용하는 공간을 도전성 소재로 둘러싼 형태로 제공되고, 상기 반도체 IC 칩의 접지 단자와 연결되며, 외부 회로기판상에 표면 실장 되는 평면 형태의 실장면을 가지는 도전성 실드;
상기 실장면의 일 부분이 삭제된 형태로 형성되어, 상기 반도체 IC 칩의 입출력 단자와 연결된 전극 패드를 노출시키되, 절연체를 사이에 두고 상기 전극 패드의 주위를 둘러싸는, 전극 패드 노출부;를 포함하고,
상기 회로기판은,
내부에 도전성 회로 패턴이 매립된 절연층;
상기 절연층의 상부 면에 형성된 제 1 접지 전극층;
상기 절연층의 하부 면에 형성된 제 2 접지 전극층; 및
상기 제 1 접지 전극층의 일 부분이 삭제된 형태로 형성되어, 상기 도전성 회로 패턴과 전기적으로 연결된 접속 패드를 상기 전극 패드에 대응되게 노출시키되, 절연체를 사이에 두고 상기 접속 패드의 주위를 둘러싸는 접속 패드 노출부;를 포함하며,
전극 패드 노출부 둘레의 상기 실장면과 상기 접속 패드 노출부 둘레의 상기 제 1 접지 전극층이 서로 전기적으로 접합된 것을 특징으로 하는, 회로 시스템.
A circuit system comprising a circuit board and a semiconductor package surface-mounted on the circuit board,
The semiconductor package includes:
A semiconductor IC chip;
A conductive shield provided in a space surrounding the space for accommodating the semiconductor IC chip with a conductive material and connected to a ground terminal of the semiconductor IC chip and having a surface mounted on a surface of an external circuit board;
And an electrode pad exposing portion which is formed in a shape in which a part of the mounting surface is removed so as to expose an electrode pad connected to an input / output terminal of the semiconductor IC chip and surrounds the electrode pad with an insulator interposed therebetween and,
The circuit board includes:
An insulating layer in which a conductive circuit pattern is embedded;
A first ground electrode layer formed on an upper surface of the insulating layer;
A second ground electrode layer formed on a lower surface of the insulating layer; And
Wherein a portion of the first ground electrode layer is formed in an erased shape so that a connection pad electrically connected to the conductive circuit pattern is exposed correspondingly to the electrode pad, Pad exposed portion,
And the first ground electrode layer around the connection pad exposing portion and the mounting surface around the electrode pad exposing portion are electrically connected to each other.
청구항 7에 있어서,
상기 제 2 접지 전극층은 상기 절연층을 관통하는 접지 비아(via)를 통해 상기 제 1 접지 전극층과 전기적으로 연결된 것을 특징으로 하는, 회로 시스템.
The method of claim 7,
Wherein the second ground electrode layer is electrically connected to the first ground electrode layer through a ground via through the insulation layer.
청구항 7에 있어서,
상기 반도체 패키지의 실장면 중 상기 전극 패드 노출부를 제외한 나머지 부분은 상기 제 1 접지 전극층에 전기적으로 접합된 것을 특징으로 하는, 회로 시스템.
The method of claim 7,
Wherein the remaining portion of the mounting surface of the semiconductor package excluding the electrode pad exposed portion is electrically connected to the first ground electrode layer.
청구항 7에 있어서,
상기 전극 패드는 상기 실장면과, 상기 접속 패드는 상기 제 1 접지 전극층의 표면과 동일한 평면상에 배치된 것을 특징으로 하는, 회로 시스템. The method of claim 7,
Wherein the electrode pad is disposed on the same plane as the mounting surface, and the connection pad is disposed on the same plane as the surface of the first ground electrode layer.
KR1020140016211A 2014-02-12 2014-02-12 Semiconductor package, circuit module having emi shield structure and circuit system comprising the same KR101535914B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140016211A KR101535914B1 (en) 2014-02-12 2014-02-12 Semiconductor package, circuit module having emi shield structure and circuit system comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140016211A KR101535914B1 (en) 2014-02-12 2014-02-12 Semiconductor package, circuit module having emi shield structure and circuit system comprising the same

Publications (1)

Publication Number Publication Date
KR101535914B1 true KR101535914B1 (en) 2015-07-10

Family

ID=53792755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140016211A KR101535914B1 (en) 2014-02-12 2014-02-12 Semiconductor package, circuit module having emi shield structure and circuit system comprising the same

Country Status (1)

Country Link
KR (1) KR101535914B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133510A (en) * 2020-09-04 2020-12-25 广东风华高新科技股份有限公司 Resistor with signal-to-noise shielding function and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050065395A (en) * 2003-12-24 2005-06-29 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 High frequency module and method of manufacturing the same
KR20100070487A (en) * 2008-12-18 2010-06-28 앰코 테크놀로지 코리아 주식회사 Semiconductor package device for shielding electromagnetic waves
KR20110029541A (en) * 2009-09-15 2011-03-23 앰코 테크놀로지 코리아 주식회사 Semiconductor package device for shielding electromagnetic waves
KR20120101965A (en) * 2011-03-07 2012-09-17 삼성전자주식회사 Semiconductor package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050065395A (en) * 2003-12-24 2005-06-29 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 High frequency module and method of manufacturing the same
KR20100070487A (en) * 2008-12-18 2010-06-28 앰코 테크놀로지 코리아 주식회사 Semiconductor package device for shielding electromagnetic waves
KR20110029541A (en) * 2009-09-15 2011-03-23 앰코 테크놀로지 코리아 주식회사 Semiconductor package device for shielding electromagnetic waves
KR20120101965A (en) * 2011-03-07 2012-09-17 삼성전자주식회사 Semiconductor package and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133510A (en) * 2020-09-04 2020-12-25 广东风华高新科技股份有限公司 Resistor with signal-to-noise shielding function and preparation method thereof
CN112133510B (en) * 2020-09-04 2022-09-20 广东风华高新科技股份有限公司 Resistor with signal-to-noise shielding function and preparation method thereof

Similar Documents

Publication Publication Date Title
CN108987378B (en) Microelectronic device
US20070176281A1 (en) Semiconductor package
JP5730159B2 (en) Antenna board and antenna module
KR101208241B1 (en) Semiconductor package
US20120008288A1 (en) Module and portable terminal
US20030197250A1 (en) Semiconductor device and method of fabricating the same
US20060208347A1 (en) Semiconductor device package
JP6139585B2 (en) High frequency module and microwave transceiver
KR101926797B1 (en) Printed circuit board
JP6790902B2 (en) Electronic device
KR101535914B1 (en) Semiconductor package, circuit module having emi shield structure and circuit system comprising the same
KR20150050189A (en) Semiconductor Package
KR20180023488A (en) Semiconductor Package and Manufacturing Method for Semiconductor Package
JP6244958B2 (en) Semiconductor device
US20160081234A1 (en) Package structure
KR100698570B1 (en) Package device with electromagnetic interference shield
KR101053296B1 (en) Electronic device with electromagnetic shielding
KR20150076816A (en) Electronic device module
JP6776280B2 (en) Wireless communication module, printed circuit board, and manufacturing method
KR100505241B1 (en) electromagnetic wave shielding structure of BGA package
CN111554664B (en) Signal isolation structure for electromagnetic communication
US10172230B1 (en) Surface mount technology device
KR101305581B1 (en) Shield member and pcb comprising the shield member
KR102444299B1 (en) Electronic device module and manufacturing method thereof
US20230378103A1 (en) Multi chip front end module with shielding vias

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5