KR101174817B1 - Package for embedding rf semiconductor chip - Google Patents

Package for embedding rf semiconductor chip Download PDF

Info

Publication number
KR101174817B1
KR101174817B1 KR1020110104252A KR20110104252A KR101174817B1 KR 101174817 B1 KR101174817 B1 KR 101174817B1 KR 1020110104252 A KR1020110104252 A KR 1020110104252A KR 20110104252 A KR20110104252 A KR 20110104252A KR 101174817 B1 KR101174817 B1 KR 101174817B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor chip
disposed
insulating layer
metal pad
Prior art date
Application number
KR1020110104252A
Other languages
Korean (ko)
Inventor
김경오
정민수
김보은
Original Assignee
주식회사 라온텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라온텍 filed Critical 주식회사 라온텍
Priority to KR1020110104252A priority Critical patent/KR101174817B1/en
Application granted granted Critical
Publication of KR101174817B1 publication Critical patent/KR101174817B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE: An RFID semiconductor chip embedded package is provided to efficiently suppress electromagnetic interference due to an RF semiconductor chip by arranging a passive device for impedance matching on the upper side of a top shield layer. CONSTITUTION: A first insulation layer(200) is formed on a first metal pad layer(100). A bottom shield layer(260) made of metal materials is formed on the first insulation layer. A first via(150) conducted with the first metal pad layer is formed by passing through the first insulation layer. A second insulation layer(310) is formed on the bottom shield layer. An RF semiconductor chip(400) is located on the second insulation layer to overlap the bottom shield layer.

Description

알에프 반도체 칩을 내장한 패키지{Package for embedding RF Semiconductor Chip}Package for embedding RF semiconductor chip

본 발명은 알에프 반도체 칩을 내장한 패키지에 관한 것으로서, 보다 상세하게는 하부 차폐층의 상면에 알에프 반도체 칩을 배치하고 알에프 반도체 칩의 상면에 상부 차폐층을 배치하고 임피던스 매칭에 필요한 수동 소자를 상부 차폐층의 상면에 배치함으로써 알에프 반도체 칩에서 발생되는 전자기파를 효과적으로 차폐할 수 있으면서도 알에프 반도체 칩으로 유입되는 외부 전자기파를 효과적으로 차폐할 수 있을 뿐만 아니라 패키지의 면적을 효과적으로 감소시킬 수 있는 알에프 반도체 칩을 내장한 패키지에 관한 것이다.
The present invention relates to a package incorporating an RF semiconductor chip, and more particularly, an RF semiconductor chip is disposed on an upper surface of the lower shielding layer, an upper shielding layer is disposed on an upper surface of the RF semiconductor chip, and a passive element required for impedance matching is upper part. By arranging on the upper surface of the shielding layer, it is possible to effectively shield electromagnetic waves generated from the RF semiconductor chip, but also to effectively shield external electromagnetic waves flowing into the RF semiconductor chip, and to embed the RF semiconductor chip that can effectively reduce the package area. It's about one package.

일반적으로 반도체 패키지란 웨이퍼 공정에 의해서 만들어진 개개의 반도체 칩을 실제 전자 부픔으로 사용할 수 있도록 전기적으로 연결해주고, 외부의 충격에 보호되도록 밀봉 포장한 것을 말한다.In general, a semiconductor package is a package that is electrically sealed to each semiconductor chip made by a wafer process so that it can be used as an actual electronic component and is protected from external impact.

최근에 멀티미디어 및 정보 통신 산업이 급격히 발전하면서, 알에프(RF; Radio Frequency) 반도체 칩에 대한 지속적인 수요가 증대되고 있다. 이러한 알에프 반도체 칩이 채용되는 멀티미디어 장치는 휴대를 간편하게 하기 위해서 경박단소화가 필수적이다. 따라서 알에프 반도체 칩이 내장되는 패키지도 면적을 줄이는 연구가 활발하게 진행되고 있다.Recently, with the rapid development of the multimedia and telecommunications industry, the continuous demand for RF (Radio Frequency) semiconductor chips is increasing. In the multimedia device employing the RF semiconductor chip, light and small size is essential for easy portability. Therefore, studies are being actively conducted to reduce the area of the package in which the RF semiconductor chip is embedded.

그런데, 종래의 알에프 반도체 칩이 내장되는 패키지는 알에프 반도체 칩에서 발생되는 전자기파 방해를 효과적으로 억제하지 못하는 문제점이 있었다.
However, there is a problem in that a package in which a conventional RF semiconductor chip is embedded does not effectively suppress electromagnetic interference generated from the RF semiconductor chip.

따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는, 하부 차폐층의 상면에 알에프 반도체 칩을 배치하고 알에프 반도체 칩의 상면에 상부 차폐층을 배치하고 임피던스 매칭에 필요한 수동 소자를 상부 차폐층의 상면에 배치함으로써 알에프 반도체 칩에서 발생되는 전자기파를 효과적으로 차폐할 수 있으면서도 알에프 반도체 칩으로 유입되는 외부 전자기파를 효과적으로 차폐할 수 있을 뿐만 아니라 패키지의 면적을 효과적으로 감소시킬 수 있는 알에프 반도체 칩을 내장한 패키지를 제공하는 것이다.Therefore, the present invention has been made to solve the problems of the prior art, the technical problem to be achieved by the present invention is to place the RF semiconductor chip on the upper surface of the lower shielding layer and the upper shielding layer on the upper surface of the RF semiconductor chip and impedance By placing the passive elements required for matching on the upper surface of the upper shielding layer, it is possible to effectively shield electromagnetic waves generated from the RF semiconductor chip, while effectively shielding external electromagnetic waves flowing into the RF semiconductor chip, as well as effectively reducing the package area. To provide a package containing a semiconductor chip can be.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the precise forms disclosed. Other objects, which will be apparent to those skilled in the art, It will be possible.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 알에프 반도체 칩을 내장한 패키지는 제 1 금속 패드층, 상기 제 1 금속 패드층 상에 배치되는 제 1 절연층, 상기 제 1 절연층 상에 배치되며 금속 물질로 구성되는 하부 차폐층, 상기 제 1 절연층을 관통하여 상기 제 1 금속 패드층에 도통되는 제 1 비아, 상기 하부 차폐층 상에 배치되는 제 2 절연층, 상기 제 2 절연층 상에 상기 하부 차폐층과 오버랩되도록 배치되어, 알에프 전기 신호를 수신하거나 송신하는 알에프 반도체 칩, 상기 제 2 절연층을 관통하여 상기 제 1 비아와 상기 알에프 반도체 칩을 도통시키는 제 2 비아, 상기 알에프 반도체 칩의 측면과 상면을 둘러싸도록 배치되는 제 3 절연층, 상기 제 3 절연층 상에 상기 알에프 반도체 칩과 오버랩되도록 배치되며 금속 물질로 구성되는 상부 차폐층, 상기 상부 차폐층 상에 배치되는 제 4 절연층, 상기 제 4 절연층 상에 배치되는 제 2 금속 패드층, 상기 제 4 절연층을 관통하여 상기 제 2 금속 패드층에 도통되는 제 3 비아, 상기 제 2 금속 패드층 상에 배치되는 하부 몰딩층, 상기 하부 몰딩층 상에 배치되는 수동 소자부 및 상기 수동 소자부의 측면과 상면을 둘러싸며 배치되는 상부 몰딩층을 포함하며, 상기 수동 소자부와 상기 제 2 금속 패드층은 상기 하부 몰딩층을 관통하여 배치되는 솔더 패드를 통해서 서로 도통한다.In order to achieve the above object, a package incorporating an RF semiconductor chip according to an embodiment of the present invention may include a first metal pad layer, a first insulating layer disposed on the first metal pad layer, and the first insulating layer. A lower shielding layer disposed on the lower shielding layer, the lower via layer formed of a metallic material, a first via penetrating the first insulating layer to the first metal pad layer, and a second insulating layer disposed on the lower shielding layer; An RF semiconductor chip disposed on the insulating layer so as to overlap the lower shielding layer, the second via passing through the second insulating layer to conduct the first via and the RF semiconductor chip to pass through the second insulating layer; A third insulating layer disposed to surround side surfaces and an upper surface of the RF semiconductor chip, and disposed on the third insulating layer to overlap with the RF semiconductor chip and formed of a metallic material An upper shielding layer, a fourth insulating layer disposed on the upper shielding layer, a second metal pad layer disposed on the fourth insulating layer, and a second conductive layer penetrating through the fourth insulating layer to the second metal pad layer; A third via, a lower molding layer disposed on the second metal pad layer, a passive element portion disposed on the lower molding layer, and an upper molding layer disposed around the side surfaces and the upper surface of the passive element portion. The device portion and the second metal pad layer are connected to each other through solder pads disposed through the lower molding layer.

본 발명의 일 실시예에 따른 알에프 반도체 칩을 내장한 패키지는 상기 제 1 절연층 내지 제 4 절연층 중 어느 하나가 에폭시 수지 또는 세라믹을 포함할 수 있다.In the package containing the RF semiconductor chip according to the exemplary embodiment of the present invention, any one of the first to fourth insulating layers may include an epoxy resin or a ceramic.

본 발명의 일 실시예에 따른 알에프 반도체 칩을 내장한 패키지는 상기 하부 차폐층은 주석을 포함할 수 있다.In a package incorporating an RF semiconductor chip according to an embodiment of the present invention, the lower shielding layer may include tin.

본 발명의 일 실시예에 따른 알에프 반도체 칩을 내장한 패키지는 상기 상부 차폐층은 구리 또는 주석을 포함할 수 있다.
In a package incorporating an RF semiconductor chip according to an embodiment of the present invention, the upper shielding layer may include copper or tin.

본 발명의 실시예들에 따른 알에프 반도체 칩을 내장한 패키지는 하부 차폐층의 상면에 알에프 반도체 칩을 배치하고 알에프 반도체 칩의 상면에 상부 차폐층을 배치함으로써 알에프 반도체 칩에서 발생되는 전자기파를 효과적으로 차폐할 수 있으면서도 알에프 반도체 칩으로 유입되는 외부 전자기파를 효과적으로 차폐할 수 있다. In the package containing the RF semiconductor chip according to the embodiments of the present invention, the RF semiconductor chip is disposed on the upper surface of the lower shielding layer and the upper shielding layer is disposed on the upper surface of the RF semiconductor chip to effectively shield electromagnetic waves generated from the RF semiconductor chip. In addition, it can effectively shield external electromagnetic waves flowing into the RF semiconductor chip.

또한, 본 발명의 실시예들에 따른 알에프 반도체 칩을 내장한 패키지는 임피던스 매칭에 필요한 수동 소자를 상부 차폐층의 상면에 배치함으로써 알에프 반도체 칩에 의한 전자기파의 간섭을 효과적으로 억제할 수 있을 뿐만 아니라 패키지의 면적을 효과적으로 감소시킬 수 있다.
In addition, the package incorporating the RF semiconductor chip according to the embodiments of the present invention can effectively suppress the interference of electromagnetic waves caused by the RF semiconductor chip by disposing a passive element necessary for impedance matching on the upper surface of the upper shielding layer. It can effectively reduce the area of.

도 1은 본 발명의 일 실시예에 따른 알에프 반도체 칩을 내장한 패키지의 단면도.1 is a cross-sectional view of a package containing an RF semiconductor chip according to an embodiment of the present invention.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 일 실시예에 따른 알에프 반도체 칩을 내장한 패키지는 도 1에 도시된 것처럼, 제 1 금속 패드층(100), 제 1 절연층(200), 하부 차폐층(260), 제 1 비아(150), 제 2 절연층(310), 알에프 반도체 칩(400), 제 2 비아(250), 제 3 절연층(320), 상부 차폐층(450), 제 4 절연층(500), 제 2 금속 패드층(600), 제 3 비아(550), 하부 몰딩층(710), 수동 소자부(800) 및 상부 몰딩층(720)을 포함한다.As shown in FIG. 1, a package incorporating an RF semiconductor chip according to an exemplary embodiment of the present invention may include a first metal pad layer 100, a first insulating layer 200, a lower shielding layer 260, and a first via. 150, the second insulating layer 310, the RF semiconductor chip 400, the second via 250, the third insulating layer 320, the upper shielding layer 450, the fourth insulating layer 500, and the second insulating layer 310. The second metal pad layer 600, the third via 550, the lower molding layer 710, the passive element portion 800, and the upper molding layer 720 are included.

제 1 금속 패드층(100)은 구리를 포함하는 금속 물질로 구성될 수 있으며, 제 1 절연층(200)은 제 1 금속 패드층(100) 상에 배치되며, 에폭시 수지 또는 세라믹을 포함하여 구성될 수 있다.The first metal pad layer 100 may be made of a metal material including copper, and the first insulating layer 200 is disposed on the first metal pad layer 100 and includes an epoxy resin or ceramic. Can be.

하부 차폐층(260)은 제 1 절연층(200) 상에 배치되며, 구리 또는 주석을 포함하는 금속 물질로 구성될 수 있다.The lower shielding layer 260 is disposed on the first insulating layer 200 and may be made of a metal material including copper or tin.

제 1 비아(150)는 제 1 절연층(200)을 관통하여 상기 제 1 금속 패드층(100)에 도통되며, 구리를 포함하는 금속 물질로 구성될 수 있다.The first via 150 penetrates the first insulating layer 200 to be conductive to the first metal pad layer 100 and may be made of a metal material including copper.

제 2 절연층(310)은 하부 차폐층(260) 상에 배치되며, 에폭시 수지 또는 세라믹을 포함하여 구성될 수 있다.The second insulating layer 310 is disposed on the lower shielding layer 260, and may include an epoxy resin or a ceramic.

알에프 반도체 칩(400)은 제 2 절연층(310) 상에 하부 차폐층(260)과 오버랩되도록 배치되어, 알에프 전기 신호를 수신하거나 송신한다.The RF semiconductor chip 400 is disposed on the second insulating layer 310 to overlap with the lower shielding layer 260 to receive or transmit the RF electrical signal.

제 2 비아(250)는 제 2 절연층(310)을 관통하여 제 1 비아(150)와 알에프 반도체 칩(400)을 도통시키며, 구리를 포함하는 금속 물질로 구성될 수 있다.The second via 250 penetrates the second insulating layer 310 to conduct the first via 150 and the RF semiconductor chip 400, and may be made of a metal material including copper.

제 3 절연층(320)은 알에프 반도체 칩(400)의 측면과 상면을 둘러싸도록 배치되며, 에폭시 수지 또는 세라믹을 포함하여 구성될 수 있다.The third insulating layer 320 is disposed to surround the side surface and the upper surface of the RF semiconductor chip 400, and may include an epoxy resin or a ceramic.

상부 차폐층(450)은 제 3 절연층 상에 알에프 반도체 칩(400)과 오버랩되도록 배치되며, 구리 또는 주석을 포함하는 금속 물질로 구성될 수 있다.The upper shielding layer 450 is disposed on the third insulating layer to overlap the RF semiconductor chip 400, and may be made of a metal material including copper or tin.

본 발명의 일 실시예에 따른 알에프 반도체 칩을 내장한 패키지는 하부 차폐층(260)의 상면에 하부 차폐층(260)과 오버랩되도록 알에프 반도체 칩(400)을 배치하고 알에프 반도체 칩(400)의 상면에 알에프 반도체 칩(400)과 오버랩하도록 상부 차폐층(450)을 배치함으로써 알에프 반도체 칩(400)에서 발생될 수 있는 전자기파를 효과적으로 차폐할 수 있으면서도 알에프 반도체 칩(400)으로 유입되는 외부 전자기파를 효과적으로 차폐할 수 있다.In a package incorporating an RF semiconductor chip according to an embodiment of the present invention, the RF semiconductor chip 400 is disposed on the upper surface of the lower shielding layer 260 so as to overlap the lower shielding layer 260. By arranging the upper shielding layer 450 to overlap the RF semiconductor chip 400 on the upper surface, it is possible to effectively shield the electromagnetic waves that may be generated from the RF semiconductor chip 400, but also to absorb external electromagnetic waves flowing into the RF semiconductor chip 400. It can shield effectively.

한편, 제 4 절연층(500)은 상부 차폐층(450) 상에 배치되며, 에폭시 수지 또는 세라믹을 포함하여 구성될 수 있다.Meanwhile, the fourth insulating layer 500 may be disposed on the upper shielding layer 450 and may include an epoxy resin or a ceramic.

제 2 금속 패드층(600)은 제 4 절연층(500) 상에 배치되며, 구리를 포함하는 금속 물질로 구성될 수 있고, 이러한 제 2 금속 패드층(600)은 제 1 금속 패드층(100)과 연결된다.The second metal pad layer 600 is disposed on the fourth insulating layer 500, and may be made of a metal material including copper, and the second metal pad layer 600 may include the first metal pad layer 100. ).

제 3 비아(550)는 제 4 절연층(500)을 관통하여 제 2 금속 패드층(600)에 도통되며, 구리를 포함하는 금속 물질로 구성될 수 있다.The third via 550 penetrates through the fourth insulating layer 500 to be connected to the second metal pad layer 600, and may be made of a metal material including copper.

하부 몰딩층(710)은 제 2 금속 패드층(600) 상에 배치되며, 에폭시 수지 또는 세라믹을 포함하여 구성될 수 있다.The lower molding layer 710 is disposed on the second metal pad layer 600, and may include an epoxy resin or a ceramic.

수동 소자부(800)는 하부 몰딩층(710) 상에 배치되며, 이러한 수동 소자부(800)에는 저항, 인덕터, 커패시터, 크리스탈 오실레이터 등이 포함될 수 있다.The passive element unit 800 is disposed on the lower molding layer 710, and the passive element unit 800 may include a resistor, an inductor, a capacitor, a crystal oscillator, and the like.

한편, 수동 소자부(800)와 제 2 금속 패드층(600)은 하부 몰딩층(710)을 관통하여 배치되는 솔더 패드(810)를 통해서 서로 도통할 수 있다.On the other hand, the passive element portion 800 and the second metal pad layer 600 may be connected to each other through the solder pad 810 disposed through the lower molding layer 710.

본 발명의 실시예들에 따른 알에프 반도체 칩을 내장한 패키지는 임피던스 매칭에 필요한 수동 소자를 상부 차폐층(450)의 상면에 배치함으로써 알에프 반도체 칩(400)에 의한 전자기파의 간섭을 효과적으로 억제할 수 있을 뿐만 아니라 패키지의 면적을 효과적으로 감소시킬 수 있다.The package incorporating the RF semiconductor chip according to the embodiments of the present invention can effectively suppress the interference of electromagnetic waves by the RF semiconductor chip 400 by disposing a passive element necessary for impedance matching on the upper surface of the upper shielding layer 450. In addition, the area of the package can be effectively reduced.

상부 몰딩층(720)은 수동 소자부(800)의 측면과 상면을 둘러싸며 배치되며, 에폭시 수지 또는 세라믹을 포함하여 구성될 수 있다. The upper molding layer 720 may be disposed to surround the side and the top surface of the passive element unit 800 and may include an epoxy resin or a ceramic.

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.

오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.Rather, those skilled in the art will appreciate that many modifications and variations of the present invention are possible without departing from the spirit and scope of the appended claims.

따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.Accordingly, all such appropriate modifications and changes, and equivalents thereof, should be regarded as within the scope of the present invention.

Claims (4)

제 1 금속 패드층;
상기 제 1 금속 패드층 상에 배치되는 제 1 절연층;
상기 제 1 절연층 상에 배치되며 금속 물질로 구성되는 하부 차폐층;
상기 제 1 절연층을 관통하여 상기 제 1 금속 패드층에 도통되는 제 1 비아;
상기 하부 차폐층 상에 배치되는 제 2 절연층;
상기 제 2 절연층 상에 상기 하부 차폐층과 오버랩되도록 배치되어, 알에프 전기 신호를 수신하거나 송신하는 알에프 반도체 칩;
상기 제 2 절연층을 관통하여 상기 제 1 비아와 상기 알에프 반도체 칩을 도통시키는 제 2 비아;
상기 알에프 반도체 칩의 측면과 상면을 둘러싸도록 배치되는 제 3 절연층;
상기 제 3 절연층 상에 상기 알에프 반도체 칩과 오버랩되도록 배치되며 금속 물질로 구성되는 상부 차폐층;
상기 상부 차폐층 상에 배치되는 제 4 절연층;
상기 제 4 절연층 상에 배치되는 제 2 금속 패드층;
상기 제 4 절연층을 관통하여 상기 제 2 금속 패드층에 도통되는 제 3 비아;
상기 제 2 금속 패드층 상에 배치되는 하부 몰딩층;
상기 하부 몰딩층 상에 배치되는 수동 소자부; 및
상기 수동 소자부의 측면과 상면을 둘러싸며 배치되는 상부 몰딩층을 포함하며, 상기 수동 소자부와 상기 제 2 금속 패드층은 상기 하부 몰딩층을 관통하여 배치되는 솔더 패드를 통해서 서로 도통하며,
상기 하부 차폐층은 주석을 포함하는 것을 특징으로 하는 알에프 반도체 칩을 내장한 패키지.
A first metal pad layer;
A first insulating layer disposed on the first metal pad layer;
A lower shielding layer disposed on the first insulating layer and composed of a metal material;
A first via penetrating the first insulating layer and conductive to the first metal pad layer;
A second insulating layer disposed on the lower shielding layer;
An RF semiconductor chip disposed on the second insulating layer so as to overlap the lower shielding layer and receiving or transmitting an RF electric signal;
A second via penetrating the second insulating layer to electrically connect the first via and the RF semiconductor chip;
A third insulating layer disposed to surround side and top surfaces of the RF semiconductor chip;
An upper shielding layer disposed on the third insulating layer to overlap the RF semiconductor chip and formed of a metal material;
A fourth insulating layer disposed on the upper shielding layer;
A second metal pad layer disposed on the fourth insulating layer;
A third via penetrating the fourth insulating layer and conductive to the second metal pad layer;
A lower molding layer disposed on the second metal pad layer;
A passive element part disposed on the lower molding layer; And
And an upper molding layer disposed to surround side surfaces and an upper surface of the passive element portion, wherein the passive element portion and the second metal pad layer are connected to each other through a solder pad disposed through the lower molding layer.
And the lower shielding layer comprises tin.
제1항에 있어서,
상기 제 1 절연층 내지 제 4 절연층 중 어느 하나는 에폭시 수지 또는 세라믹을 포함하는 것을 특징으로 하는 알에프 반도체 칩을 내장한 패키지.
The method of claim 1,
Any one of the first to fourth insulating layers comprises an epoxy resin or a ceramic package.
삭제delete 제1항에 있어서,
상기 상부 차폐층은 구리 또는 주석을 포함하는 것을 특징으로 하는 알에프 반도체 칩을 내장한 패키지.The method of claim 1,
The upper shielding layer is a package containing an RF semiconductor chip, characterized in that containing copper or tin.
KR1020110104252A 2011-10-12 2011-10-12 Package for embedding rf semiconductor chip KR101174817B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110104252A KR101174817B1 (en) 2011-10-12 2011-10-12 Package for embedding rf semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110104252A KR101174817B1 (en) 2011-10-12 2011-10-12 Package for embedding rf semiconductor chip

Publications (1)

Publication Number Publication Date
KR101174817B1 true KR101174817B1 (en) 2012-08-17

Family

ID=46887398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110104252A KR101174817B1 (en) 2011-10-12 2011-10-12 Package for embedding rf semiconductor chip

Country Status (1)

Country Link
KR (1) KR101174817B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714917B1 (en) * 2005-10-28 2007-05-04 삼성전자주식회사 Chip stack structure interposing shield plate and system in package comprising the same
KR100792145B1 (en) 2006-11-13 2008-01-04 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714917B1 (en) * 2005-10-28 2007-05-04 삼성전자주식회사 Chip stack structure interposing shield plate and system in package comprising the same
KR100792145B1 (en) 2006-11-13 2008-01-04 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR101274460B1 (en) Semiconductor package and manufacturing method threrof
US9508656B2 (en) Package structure and method for fabricating the same
US8264070B2 (en) Package structure with ESD and EMI preventing functions
CN103811472A (en) Semiconductor package and manufacturing method thereof
TWI594390B (en) Semiconductor package and method of manufacture
WO2017014949A1 (en) System in package (sip) module with emi shield
KR102251001B1 (en) Semiconductor package
US20120086110A1 (en) Ic package
TW201507099A (en) Chip package
TW201505535A (en) Electronic packaging device and manufacturing method thereof
CN103617991A (en) Semiconductor encapsulation electromagnetic shielding structure and manufacturing method
KR20170057692A (en) Semiconductor package and method of manufacturing the same
CN205303447U (en) Packaging structure of fingerprint identification sensor
JP6244958B2 (en) Semiconductor device
KR101174817B1 (en) Package for embedding rf semiconductor chip
CN104409447A (en) Embedded capacitor-containing semiconductor package and manufacturing method thereof
KR20150050189A (en) Semiconductor Package
KR101070799B1 (en) Semiconductor package and method for manufacturing the same
US20160081234A1 (en) Package structure
CN106206547A (en) A kind of integrated circuit package structure and manufacture method thereof
KR101994714B1 (en) High frequency module
KR101053296B1 (en) Electronic device with electromagnetic shielding
TWI581380B (en) Package structure and shielding member and method for fabricating the same
CN103354228A (en) Semiconductor packaging part and manufacturing method thereof
US8912641B1 (en) Low profile electronic package and associated methods

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170810

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 8