JP2007005477A - Noise removal method by underfill - Google Patents
Noise removal method by underfill Download PDFInfo
- Publication number
- JP2007005477A JP2007005477A JP2005182300A JP2005182300A JP2007005477A JP 2007005477 A JP2007005477 A JP 2007005477A JP 2005182300 A JP2005182300 A JP 2005182300A JP 2005182300 A JP2005182300 A JP 2005182300A JP 2007005477 A JP2007005477 A JP 2007005477A
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- connection terminal
- underfill material
- metal conductor
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、集積回路に使用するアンダーフィルの塗布に係り、特にアンダーフィルを用いたノイズ除去の技術に関する。 The present invention relates to application of underfill used in an integrated circuit, and more particularly to a technique for removing noise using the underfill.
従来、アンダーフィルは、BGA(Ball Grid Array)パッケージなどのLSI(集積回路)を基板に実装した際の接合強度を向上させるために用いられている。例えば、携帯機器などのように、振動や衝撃または温度変化などの環境下で使用される場合、LSIの端子とマザーボード(基板)の電極を半田ボールで接続しただけでは、接合強度が保てないため、アンダーフィルを使用して接合強度を向上させる必要がある。また、アンダーフィルの材料は絶縁材料が使用される。 Conventionally, the underfill is used to improve the bonding strength when an LSI (integrated circuit) such as a BGA (Ball Grid Array) package is mounted on a substrate. For example, when used in environments such as mobile devices such as vibrations, shocks, or temperature changes, the bonding strength cannot be maintained by simply connecting the LSI terminals and the motherboard (substrate) electrodes with solder balls. Therefore, it is necessary to improve the bonding strength using an underfill. An insulating material is used as the underfill material.
しかしながら、近年の機器の小型化にともない部品実装スペースが確保しにくくなり、LSI周辺に部品を実装するスペースを確保することが困難である。LSIは基本的に単独で機能するが、大抵の場合、マザーボードにLSI以外に、LSIの性能を向上させるために必要な部品を実装する必要がある(例えば、パスコンなどがあげられる)。そのため、部品実装位置を考慮した基板設計が必要になり、部品点数の増加、コストの増加につながる。 However, with the recent miniaturization of devices, it is difficult to secure a component mounting space, and it is difficult to secure a space for mounting components around the LSI. An LSI basically functions alone, but in most cases, it is necessary to mount components necessary for improving the performance of the LSI in addition to the LSI on the motherboard (for example, a bypass capacitor). Therefore, it is necessary to design a board in consideration of the component mounting position, which leads to an increase in the number of components and an increase in cost.
さらに、LSIからノイズ成分を発信していることがある。これらのノイズ分はフロアノイズなどになり、ダイナミックレンジの低下につながる。また、通信機器などに使用するLSIは、RF(Radio frequency)など高い周波数帯で動作するものが多く、高周波成分が漏れることでVCCI(情報処理装置等電波障害自主規制協議会)、FCC(Federal Communications Commission)などの定める規格に収まらないなどの問題が発生することがある。 Further, a noise component may be transmitted from the LSI. These noises become floor noises and the like, leading to a decrease in dynamic range. Many LSIs used for communication devices operate in a high frequency band such as RF (Radio frequency), and leakage of high frequency components causes VCCI (Radio Frequency Interference Regulations for Information Processing Equipment), FCC (Federal). There are cases where problems such as falling outside the standards defined by Communications Commission) occur.
また、LSIは極力ワンパッケージ内に多くの機能を詰め込む方向で設計がされる場合がある。そのため、最近ではアナログ回路、デジタル回路がワンパッケージに混在したLSIが多くでてきている。このような場合にアナログ系にデジタル系のノイズが重畳されてしまう場合や、その逆の場合も考えられる。また、LSIの入出力にノイズ成分が重畳することで様々な影響を機器におよぼすことがある。 Further, there are cases where an LSI is designed in such a direction that many functions are packed in one package as much as possible. Therefore, recently, there are many LSIs in which analog circuits and digital circuits are mixed in one package. In such a case, a digital system noise may be superimposed on an analog system, and vice versa. In addition, a noise component may be superimposed on the input / output of the LSI, and various effects may be exerted on the device.
また、特許文献1によれば、チップ接続と端子の高密度エリアアレイ接続が可能になり、低誘電率化と内部配線長の短縮によりディレーとノイズが削除され、アンダーフィルとエンカプスラントにより耐応力、耐湿信頼性が向上する提案がされている。特許文献2によれば、比誘電率が低いために誘電損失が少なく、雑音特性が良好な樹脂封止型半導体装置を容易に得ることができる提案がされている。
Also, according to Patent Document 1, high-density area array connection of chips and terminals is possible, delay and noise are eliminated by lowering the dielectric constant and shortening the internal wiring length, and resistance is improved by underfill and encapsulant. Proposals have been made to improve stress and moisture resistance reliability. According to
また、特許文献3によれば、回路基板の側面を覆設する樹脂が高誘電率になることから電磁波の波長を自由空間の1/√εr(εrは比誘電率)に短縮できるので、アンテナを小型化でき、データキャリア自体の小型化を図ることができ、回路基板あるいは封止樹脂の可撓性を損なうことなく小型化ができる提案がされている。 According to Patent Document 3, since the resin covering the side surface of the circuit board has a high dielectric constant, the wavelength of the electromagnetic wave can be shortened to 1 / √εr (εr is a relative dielectric constant) of free space. It has been proposed that the data carrier itself can be reduced in size, and that the size can be reduced without impairing the flexibility of the circuit board or the sealing resin.
しかし、特許文献1,2,3に記載の方法は、アンダーフィル材を用いているが、アンダーフィル材にフィルタ特性を持たせて積極的にノイズ成分を除去するための方法ではない。
本発明は上記のような実情に鑑みてなされたものであり、少なくとも1種類以上の特性をもつアンダーフィルを使用し、機器のノイズ成分を除去し性能を向上させるアンダーフィルの塗布方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides an underfill coating method that uses an underfill having at least one kind of characteristic and removes noise components of equipment to improve performance. For the purpose.
本発明にひとつの態様であるアンダーフィルの塗布方法は、異なる基板間にアンダーフィル材料を注入して、前記アンダーフィル材料の比誘電率または比透磁率を調整して、前記基板の有する接続端子と金属導体パターンに発生するノイズの周波数帯域の利得を減衰することを特徴とする。 The underfill coating method according to one aspect of the present invention includes injecting an underfill material between different substrates, adjusting a relative permittivity or a relative permeability of the underfill material, and connecting terminals of the substrate. Further, the present invention is characterized in that the gain in the frequency band of noise generated in the metal conductor pattern is attenuated.
また、前記アンダーフィル材料を注入するときは、前記接続端子または前記金属導体パターンから発生するノイズの種類に対応したアンダーフィル材を、前記接続端子または前記金属導体パターン付近に塗布してもかまわない。 When the underfill material is injected, an underfill material corresponding to the type of noise generated from the connection terminal or the metal conductor pattern may be applied in the vicinity of the connection terminal or the metal conductor pattern. .
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブを設け、比誘電率または比透磁率を調整することでフィルタ特性とする。 Further, the characteristics of the underfill material are set as filter characteristics by providing an open stub in the vicinity of the predetermined connection terminal and the metal conductor pattern in the coating range, and adjusting the relative permittivity or relative permeability.
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にミアンダーラインを設け、比誘電率または比透磁率を調整することでフィルタ特性とする。 Further, the characteristics of the underfill material are set as filter characteristics by providing a meander line in the vicinity of the predetermined connection terminal and the metal conductor pattern in the coating range and adjusting the relative permittivity or relative permeability.
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブとミアンダーラインを設け、比誘電率または比透磁率を調整することで減衰極を有する共振特性とする。 In addition, the characteristics of the underfill material are determined by providing an open stub and a meander line in the vicinity of the predetermined connection terminal and the metal conductor pattern within the coating range, and adjusting the relative permittivity or the relative permeability. It has resonance characteristics.
また、前記アンダーフィル材料は、比誘電率または比透磁率のどちらか一方だけ有することを特徴とする。
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にスパイラルを設け、比誘電率または比透磁率を調整することでフィルタ特性とする。
The underfill material has only one of a relative permittivity and a relative permeability.
Further, the characteristics of the underfill material are set as filter characteristics by providing a spiral in the vicinity of the predetermined connection terminal and the metal conductor pattern within the coating range and adjusting the relative permittivity or relative permeability.
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブとスパイラルを設け、比誘電率または比透磁率を調整することで減衰極を有する共振特性とする。 In addition, the characteristics of the underfill material are resonances having an attenuation pole by providing an open stub and a spiral in the vicinity of the predetermined connection terminal and the metal conductor pattern within the coating range, and adjusting the relative permittivity or relative permeability. Characteristic.
本発明にひとつの態様であるアンダーフィルの塗布方法は、異なる基板間の電極毎の特性に合わせて、2種類以上のアンダーフィル材料を注入して、前記アンダーフィル材料の比誘電率または比透磁率を調整して、前記基板の有する接続端子と金属導体パターンに発生するノイズの周波数帯域の利得を減衰することを特徴とする。 In the underfill coating method according to one aspect of the present invention, two or more types of underfill materials are injected in accordance with the characteristics of each electrode between different substrates, and the relative permittivity or relative permeability of the underfill material is injected. The magnetic susceptibility is adjusted to attenuate the frequency band gain of noise generated in the connection terminal and the metal conductor pattern of the substrate.
本発明によれば、部品点数を削減でき、さらに機器自身の発するノイズ成分および、外来ノイズの影響を低減することができる。 According to the present invention, the number of parts can be reduced, and further, the influence of noise components generated by the device itself and external noise can be reduced.
以下図面に基づいて、本発明の実施形態について詳細を説明する。
次に、アンダーフィル材料に接合強度の向上以外の利用方法として、異なる特性の複数のアンダーフィルを用いることでノイズ成分を除去する方法について説明する。図1(a)は、BGAのパッケージで製造されるIC1をマザーボード2(基板)に実装した図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Next, a method for removing noise components by using a plurality of underfills having different characteristics will be described as a method of using the underfill material other than improving the bonding strength. FIG. 1A is a diagram in which an IC 1 manufactured in a BGA package is mounted on a mother board 2 (substrate).
BGAパッケージのIC1は、例えば集積回路(LSI)3をインターポーザ4(基板)に搭載し、ワイヤ5により集積回路3の電極とインターポーザ4上の電極とを接続する。次に、シールドケース6とインターポーザ4の間に、樹脂を注入する。本例に示すBGAパッケージのIC1の接続端子7である半田ボールとマザーボード2に形成されるパターン(金属導体)を、半田により接合される。
In the IC 1 of the BGA package, for example, an integrated circuit (LSI) 3 is mounted on an interposer 4 (substrate), and the electrodes of the integrated circuit 3 and the electrodes on the interposer 4 are connected by wires 5. Next, a resin is injected between the shield case 6 and the interposer 4. A solder ball, which is the
ところが、インターポーザ4やマザーボード2は、環境の変化により様々な変化が基板に発生する。例えば温度変化であれば、基板は熱により伸縮が発生する。また、湿度変化であれば、基板が吸水することで基板が変形することがある。このような基板の変化によって半田ボールがインターポーザ4またはマザーボード2から剥がれ、欠落することがある。そこで、通常アンダーフィル8をインターポーザ4とマザーボード2の間に注入して、接合することで接合強度を向上させる。
However, in the interposer 4 and the
図1の点線範囲9が示す点線で囲まれた接続端子7は、RFの信号入力端子である。点線範囲10が示す点線で囲まれた接続端子7は、RF信号出力端子である。また、点線範囲11は電源端子であり、点線範囲12はロジックインターフェース(制御信号の入出力端子など)を示す。
A
また、図1(a)のように配置されたBGAの端子の場合に、同図(b)に示すように、複数のアンダーフィル8a、8bを塗布する(ここで底面図にマザーボード2を示さず、アンダーフィル材料8a、8bを便宜上一緒に示す)。RFブロック(RFの信号入力端子9、RFの信号出力端子10)には低損失、低誘電率、低透磁率の材料により構成されたアンダーフィル材料8aを塗布する。
Further, in the case of BGA terminals arranged as shown in FIG. 1A, a plurality of
電源ブロック(点線範囲11:電源端子)、制御ブロック(点線範囲12:制御信号の入出力端子)については、高損失、高誘電率、高透磁率の材料により構成されるアンダーフィル材料8bを塗布する。
For the power supply block (dotted line range 11: power supply terminal) and control block (dotted line range 12: control signal input / output terminal), an
電源ブロック、制御ブロックはアンダーフィル材料の特性により、高インピーダンスとなるため外部からの高調波成分を伝播しにくくする。
また、損失を大きくすることで不要な高調波成分は熱に変換され電気的に無害化されるので、さらにノイズ対策を進めることが可能である。
Since the power supply block and the control block have high impedance due to the characteristics of the underfill material, it is difficult to propagate harmonic components from the outside.
Further, by increasing the loss, unnecessary harmonic components are converted into heat and made electrically harmless, so it is possible to further take measures against noise.
上記のようにアンダーフィル材料に誘電材料、磁性材料を用いることで給電線路部分にフィルタ特性を持たせることが可能である。
誘電材料は、チタン酸バリウム等の高誘電体材料やエポキシ等の樹脂材を使用する。また、磁性材料は、フェライト等の高透磁率材料やエポキシ等の樹脂材を使用する。
As described above, by using a dielectric material or a magnetic material as the underfill material, it is possible to give the feed line portion a filter characteristic.
As the dielectric material, a high dielectric material such as barium titanate or a resin material such as epoxy is used. The magnetic material is a high permeability material such as ferrite or a resin material such as epoxy.
図1に示した塗布のパターンは、ノイズ除去の効率を上げるために、IC1の接続端子の配置により、アンダーフィル材料8の特性と塗布パターンを考慮する必要がある。
(アンダーフィル材料のシミュレーション)
上記説明したアンダーフィル材料に誘電材料、磁性材料を用いて給電線路部分にフィルタ特性をもたせた構成について、シミュレーション結果を用い説明する。
The application pattern shown in FIG. 1 needs to consider the characteristics of the
(Underfill material simulation)
A configuration in which the above-described underfill material is made of a dielectric material and a magnetic material and the feed line portion has a filter characteristic will be described using simulation results.
シミュレーション条件は、マザーボード2側線路を50Ωマイクロストリップ線路(MSL線路)とし、線路幅=1.5mm、基材厚=0.8mm、基材εr=4.4とする。
インターポーザ4(BGA製品など)側線路も50Ωマイクロストリップ線路とし線路幅=0.7mm、基材厚=0.3mm、基材εr=4.4とする。
(実施例1)
図2にインターポーザ上に設けられた金属導体13とマザーボード2上に設けられた金属導体14を、接続端子7(図1で示した半田ボール7に相当する)により接続した図を示す。マザーボード2とインターポーザ4の間にはアンダーフィル材料8が塗布されている。接続端子7には、マザーボード2とインターポーザ4に垂直給電を行い、周波数0〜1.2GHzまで変化させSパラメータを計測するシミュレーションを行った。ここで、本シミュレーションでは数MHz以上の領域を計測するため、特性インピーダンスで入出力を終端した状態で、容易に測定を行うことができるSパラメータを用いている。特に、S21(順方向伝達係数)に注目し、S11(入力反射係数)、S22(出力反射係数)もグラフに一緒に示す。
The simulation condition is that the
The interposer 4 (BGA product, etc.) side line is also a 50Ω microstrip line, the line width = 0.7 mm, the base material thickness = 0.3 mm, and the base material εr = 4.4.
Example 1
FIG. 2 shows a diagram in which the
図3は、図2の構成において、アンダーフィル定数を比誘電率εr=1、損失係数tanδ=0/比透磁率μr=1、損失係数tanδ=0としたときのシミュレーション結果である。 FIG. 3 shows a simulation result when the underfill constant is set to the relative permittivity εr = 1, the loss coefficient tan δ = 0 / the relative permeability μr = 1, and the loss coefficient tan δ = 0 in the configuration of FIG.
損失係数tanδは、誘電率の場合、tanδ=εr´´/εr´で示され、透磁率の場合はtanδ=μr´´/μr´で示される。
S21は、50MHzのとき0〔dB〕、250MHzのとき0.02〔dB〕、550MHzのとき0.03〔dB〕、750MHzのとき0.05〔dB〕、1050MHzのとき0.07〔dB〕となる。
The loss coefficient tan δ is represented by tan δ = εr ″ / εr ′ in the case of the dielectric constant, and is represented by tan δ = μr ″ / μr ′ in the case of the magnetic permeability.
S21 is 0 [dB] at 50 MHz, 0.02 [dB] at 250 MHz, 0.03 [dB] at 550 MHz, 0.05 [dB] at 750 MHz, and 0.07 [dB] at 1050 MHz It becomes.
図4は、図2の構成において、アンダーフィル定数を比誘電率εr=100、損失係数tanδ=0/比透磁率μr=1、損失係数tanδ=0としたときのシミュレーション結果である。 FIG. 4 shows a simulation result when the underfill constant is set to the relative dielectric constant εr = 100, the loss coefficient tan δ = 0 / the relative permeability μr = 1, and the loss coefficient tan δ = 0 in the configuration of FIG.
S21は、50MHzのとき0.02〔dB〕、250MHzのとき0.40〔dB〕、550MHzのとき1.62〔dB〕、750MHzのとき2.65〔dB〕、1050MHzのとき4.23〔dB〕となる。
(実施例2)
次に、図5にインターポーザ上に設けられた金属導体13とマザーボード2上に設けられた金属導体14を、接続端子7(図1で示した半田ボール7に相当する)により接続した図を示す。このときに、マザーボード2にオープンスタブ15を接続端子7と接続して付近に設ける。マザーボード2とインターポーザ4の間にはアンダーフィル材料8が塗布されている。接続端子7には、マザーボート2とインターポーザ4に垂直給電を行い、周波数を0〜1.2GHzまで変化させSパラメータを計測するシミュレーションを行った。
S21 is 0.02 [dB] at 50 MHz, 0.40 [dB] at 250 MHz, 1.62 [dB] at 550 MHz, 2.65 [dB] at 750 MHz, and 4.23 at 1050 MHz. dB].
(Example 2)
Next, FIG. 5 shows a diagram in which the
図6に図5の詳細な図面を示す。オープンスタブ15は、マザーボード2に接続端子7を略中心に、左右に配設する。
本実施例では、オープンスタブ15をマザーボード2側でレイアウトしたが、インターポーザ4側でもレイアウトすることも可能である。
FIG. 6 shows a detailed drawing of FIG. The
In this embodiment, the
また、矩形スタブをシミュレーションで使用したが、バタフライタイプ(扇形)等でもよい。
図7は、図5の構成において、アンダーフィル定数を比誘電率εr=100、損失係数tanδ=0.1/比透磁率μr=1、損失係数tanδ=0としたときのシミュレーション結果である。
Moreover, although the rectangular stub was used in the simulation, a butterfly type (fan shape) or the like may be used.
FIG. 7 is a simulation result when the underfill constant is set to a relative dielectric constant εr = 100, loss coefficient tan δ = 0.1 / relative magnetic permeability μr = 1, and loss coefficient tan δ = 0 in the configuration of FIG.
S21は、50MHzのとき0.99〔dB〕、250MHzのとき7.61〔dB〕、550MHzのとき13.74〔dB〕、750MHzのとき16.46〔dB〕、1050MHzのとき19.64〔dB〕となる。 S21 is 0.99 [dB] at 50 MHz, 7.61 [dB] at 250 MHz, 13.74 [dB] at 550 MHz, 16.46 [dB] at 750 MHz, 19.64 [1050] at 1050 MHz. dB].
ここで、実施例1においては比誘電率=100の場合、1GHz付近でS21は4〔dB〕程度の減衰しか得られないが、給電部パターンを工夫しオープンスタブを付加することで20〔dB〕程度に減衰することができる。また、金属導体パターンを最適化することでさらに減衰量を多く取ることも可能である。
(実施例3)
次に、図8は、インターポーザ上に設けられた金属導体13とマザーボード2上に設けられた金属導体14を、接続端子7(図1で示した半田ボール7に相当する)により接続した図を示す。このときに、マザーボード2にミアンダーライン16を接続端子7から伸ばして接続端子7付近に設ける。マザーボード2とインターポーザ4の間にはアンダーフィル材料8が塗布されている。接続端子7には、マザーボート2とインターポーザ4に垂直給電を行い、周波数0〜1.2GHzまで変化させSパラメータを計測するシミュレーションを行った。
Here, in Example 1, when the relative permittivity is 100, S21 can only attenuate about 4 [dB] in the vicinity of 1 GHz. However, by devising the power feeding portion pattern and adding an open stub, 20 [dB It can be attenuated to a degree. Further, it is possible to further increase the attenuation by optimizing the metal conductor pattern.
(Example 3)
Next, FIG. 8 is a diagram in which the
図9に図8の詳細な図面を示す。本実施例では、ミアンダーライン16は、ハイインピーダンスラインとするため、50Ω線路よりも細くレイアウトし、線路幅=0.1mm、ギャップ0.1mm、折り返し数=10回とする。
FIG. 9 shows a detailed drawing of FIG. In this embodiment, since the
ミアンダーライン16は、マザーボード2側にレイアウトしたが、インターポーザ4側に配設してもかまわない。
また、円形、矩形でスパイラル状にレイアウトしても同様の効果を得ることができる。
The
Moreover, the same effect can be obtained even if the layout is circular or rectangular and spiral.
図10は、図8の構成において、アンダーフィル定数を比誘電率εr=1、損失係数tanδ=0/比透磁率μr=1、損失係数tanδ=0としたときのシミュレーション結果である。 FIG. 10 shows a simulation result when the underfill constant is set to the relative dielectric constant εr = 1, the loss coefficient tan δ = 0 / the relative permeability μr = 1, and the loss coefficient tan δ = 0 in the configuration of FIG.
S21は、50MHzのとき0.2〔dB〕、250MHzのとき0.08〔dB〕、550MHzのとき0.19〔dB〕、750MHzのとき0.29〔dB〕、1050MHzのとき0.49〔dB〕となる。 S21 is 0.2 [dB] at 50 MHz, 0.08 [dB] at 250 MHz, 0.19 [dB] at 550 MHz, 0.29 [dB] at 750 MHz, and 0.49 [at 1050 MHz. dB].
図11は、図2の構成において、アンダーフィル定数を比誘電率εr=1、損失係数tanδ=0/比透磁率μr=1000、損失係数tanδ=0としたときのシミュレーション結果である。 FIG. 11 shows a simulation result when the underfill constant is set to the relative permittivity εr = 1, the loss coefficient tan δ = 0 / the relative permeability μr = 1000, and the loss coefficient tan δ = 0 in the configuration of FIG.
S21は、50MHzのとき0.43〔dB〕、250MHzのとき5.31〔dB〕、550MHzのとき10.71〔dB〕、750MHzのとき12.79〔dB〕、1050MHzのとき12.03〔dB〕となる。 S21 is 0.43 [dB] at 50 MHz, 5.31 [dB] at 250 MHz, 10.71 [dB] at 550 MHz, 12.79 [dB] at 750 MHz, and 12.03 at 1050 MHz. dB].
比透磁率=1000の場合、ミアンダーラインを配する事で1GHz減衰量を12〔dB〕程度得ることが可能である。ミアンダーラインは、L成分を得るためのものである。ハイインピーダンス線(High Impedance Line)を用いていればスパイラル(Spiral)などを用いても同様の効果が得られる。さらに、パターンの最適化により減衰量を多く取ることも可能である。
(実施例4)
次に、図12は、インターポーザ上に設けられた金属導体13とマザーボード2上に設けられた金属導体14を、接続端子7(図1で示した半田ボール7に相当する)により接続した図を図7に示す。このときに、マザーボード2にオープンスタブ15とミアンダーライン16を接続端子7から伸ばして接続端子7付近に設ける。マザーボード2とインターポーザ4の間にはアンダーフィル材料8が塗布されている。接続端子7には、マザーボート2とインターポーザ4に垂直給電を行い、周波数0〜1.2GHzまで変化させSパラメータを計測するシミュレーションを行った。
When the relative magnetic permeability = 1000, it is possible to obtain a 1 GHz attenuation of about 12 [dB] by arranging a meander line. The meander line is for obtaining the L component. If a high impedance line is used, the same effect can be obtained even if a spiral or the like is used. Furthermore, a large amount of attenuation can be obtained by optimizing the pattern.
Example 4
Next, FIG. 12 is a diagram in which the
図13に図12の詳細な図面を示す。マザーボード2にミアンダーラインとオープンスタブをレイアウトすることで、インダクタンス成分(ミアンダーライン等)、キャパシタンス成分(オープンスタブ等)を構成することで電気的共振を得る。
FIG. 13 shows a detailed drawing of FIG. By laying out a meander line and an open stub on the
図14に図12の構成において、アンダーフィル定数を比誘電率εr=100、損失係数tanδ=0/比透磁率μr=1000、損失係数tanδ=0としたときのシミュレーション結果である。 FIG. 14 shows simulation results when the underfill constant is set to a relative dielectric constant εr = 100, loss coefficient tan δ = 0 / relative magnetic permeability μr = 1000, and loss coefficient tan δ = 0 in the configuration of FIG.
S21は、50MHzのとき0.22dB、150MHzのとき32.15〔dB〕、300MHzのとき31.83〔dB〕、600MHzのとき34.57〔dB〕、1000MHzのとき35.67〔dB〕となる。 S21 is 0.22 dB at 50 MHz, 32.15 [dB] at 150 MHz, 31.83 [dB] at 300 MHz, 34.57 [dB] at 600 MHz, and 35.67 [dB] at 1000 MHz. Become.
給電部にオープンスタブ、ミアンダーラインを組合せることで共振回路を構成し、減衰極を作ることが可能である。シミュレーションでは、減衰極における減衰量は30〔dB〕以上得られた。 A resonance circuit can be formed by combining an open stub and a meander line in the power supply unit, and an attenuation pole can be formed. In the simulation, an attenuation amount at the attenuation pole of 30 [dB] or more was obtained.
金属導体13、14および接続端子7のレイアウトや、アンダーフィル材料の誘電材料、磁性材料の定数を調整することで減衰極を所望の周波数ポイントに設定可能であり、所望の高調波カットに応用することが出来る。
The attenuation pole can be set to a desired frequency point by adjusting the layout of the
上記構成により、高誘電率材料を使用することによるパスコン効果を得ることができる。
さらにノイズ除去の効率を上げるには、各アンダーフィル材料の特性を考慮したレイアウトをする。例えば半田ボールを接続する基板面の電極の大きさ、半田ボールの形状を変える。
With the above configuration, a bypass capacitor effect can be obtained by using a high dielectric constant material.
In order to further improve the noise removal efficiency, the layout is made in consideration of the characteristics of each underfill material. For example, the size of the electrode on the substrate surface to which the solder ball is connected and the shape of the solder ball are changed.
上記、実施例において、ハイインピーダンスライン(ミアンダ、スパイラル等含む)を長くすること、インピーダンスを大きくすることで遮断周波数を低域側にシフトできる。また、スタブの大型化、伝送線路を太くする(インピーダンスを下げる)ことで、遮断周波数を低域側にシフトできる。 In the above-described embodiment, the cutoff frequency can be shifted to the low frequency side by lengthening the high impedance line (including meander, spiral, etc.) and increasing the impedance. Moreover, the cutoff frequency can be shifted to the low frequency side by increasing the size of the stub and making the transmission line thicker (lowering the impedance).
なお、当然ではあるが、インターポーザ4とマザーボード2で、剥がれ易い部分と剥がれ難い部分が分かっていれば、アンダーフィルの硬化が異なる複数種類のアンダーフィルを用いて適切な場所に、適切なアンダーフィル材料を適量塗布する。
As a matter of course, if the interposer 4 and the
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。 The present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the gist of the present invention.
1 ・・・ IC
2 ・・・ マザーボード(基板)
3 ・・・ 集積回路(LSI)
4 ・・・ インターポーザ(基板)
5 ・・・ ワイヤー
6 ・・・ シールドケース
7 ・・・ 接続端子(半田ボール)
8 ・・・ アンダーフィル
8a ・・・ 低損失、低誘電率、低透磁率の材料により構成されたアンダーフィル材料
8b ・・・ 高損失、高誘電率、高透磁率の材料により構成されたアンダーフィル材料
9 ・・・ RFブロック(RFの信号入力端子)
10 ・・・ RFブロック(RFの信号出力端子)
11 ・・・ 電源ブロック(電源端子)
12 ・・・ 制御ブロック(制御信号の入出力端子)
1 ... IC
2 ... Motherboard (substrate)
3 ... Integrated circuit (LSI)
4 ... Interposer (substrate)
5 ... Wire 6 ...
8:
10 ... RF block (RF signal output terminal)
11 ... Power supply block (power supply terminal)
12 ... Control block (input / output terminals for control signals)
Claims (9)
Two or more types of underfill materials are injected in accordance with the characteristics of each electrode between different substrates, and the relative permittivity or relative permeability of the underfill material is adjusted to provide the connection terminals and metal conductors of the substrate. A method of applying an underfill, comprising attenuating a gain in a frequency band of noise generated in a pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182300A JP2007005477A (en) | 2005-06-22 | 2005-06-22 | Noise removal method by underfill |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182300A JP2007005477A (en) | 2005-06-22 | 2005-06-22 | Noise removal method by underfill |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007005477A true JP2007005477A (en) | 2007-01-11 |
Family
ID=37690813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005182300A Withdrawn JP2007005477A (en) | 2005-06-22 | 2005-06-22 | Noise removal method by underfill |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007005477A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102356A (en) * | 2011-11-08 | 2013-05-23 | Panasonic Corp | Wireless unit and manufacturing method thereof |
JP2015207630A (en) * | 2014-04-18 | 2015-11-19 | キヤノン株式会社 | printed circuit board |
JP2016012704A (en) * | 2014-06-30 | 2016-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Joined structure, joining method, substrate structure, wireless module, and wireless communication device (filling material structure designed to avoid transmission path) |
US11809820B2 (en) | 2018-04-24 | 2023-11-07 | Nippon Telegraph And Telephone Corporation | Language characteristic extraction device, named entity extraction device, extraction method, and program |
-
2005
- 2005-06-22 JP JP2005182300A patent/JP2007005477A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102356A (en) * | 2011-11-08 | 2013-05-23 | Panasonic Corp | Wireless unit and manufacturing method thereof |
JP2015207630A (en) * | 2014-04-18 | 2015-11-19 | キヤノン株式会社 | printed circuit board |
US9953743B2 (en) | 2014-04-18 | 2018-04-24 | Canon Kabushiki Kaisha | Printed circuit board |
JP2016012704A (en) * | 2014-06-30 | 2016-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Joined structure, joining method, substrate structure, wireless module, and wireless communication device (filling material structure designed to avoid transmission path) |
US9780442B2 (en) | 2014-06-30 | 2017-10-03 | International Business Machines Corporation | Wireless communication device with joined semiconductors |
US10090586B2 (en) | 2014-06-30 | 2018-10-02 | International Business Machines Corporation | Wireless communication device with joined semiconductors |
US11809820B2 (en) | 2018-04-24 | 2023-11-07 | Nippon Telegraph And Telephone Corporation | Language characteristic extraction device, named entity extraction device, extraction method, and program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10262957B2 (en) | Millimeter wave integrated circuit with ball grid array package including transmit and receive channels | |
US20180197824A1 (en) | Anti-emi shielding package and method of making same | |
US20010052645A1 (en) | Packaged integrated circuit | |
US20070138615A1 (en) | Packaging method of a plurality of chips stacked on each other and package structure thereof | |
KR20010110421A (en) | Multiple chip module with integrated rf capabilities | |
TWI605564B (en) | Package structure and method for fabricating the same | |
US8310062B2 (en) | Stacked semiconductor package | |
US10553954B2 (en) | Wireless device | |
TW201740487A (en) | Integrated circuit encapsulation apparatus provided with antenna, and manufacturing method therefor | |
EP1577947A1 (en) | Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference | |
JP6973667B2 (en) | Circuit boards and electronic devices | |
KR101926797B1 (en) | Printed circuit board | |
JP2007005477A (en) | Noise removal method by underfill | |
CN102956605B (en) | A kind of semiconductor device and preparation method thereof | |
US20070077686A1 (en) | Packaging method for preventing chips from being interfered and package structure thereof | |
JP6244958B2 (en) | Semiconductor device | |
KR101053296B1 (en) | Electronic device with electromagnetic shielding | |
JP2011096954A (en) | Wiring board | |
JP2940478B2 (en) | Shielded surface mount components | |
JP2008263360A (en) | High-frequency substrate device | |
CN100483661C (en) | Package method for preventing chip interference and its package structure | |
JP2001326432A (en) | Connection structure of printed wiring board and cable, and electronic equipment | |
CN112490201B (en) | Chip packaging device | |
US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
US11605583B2 (en) | High-performance integrated circuit packaging platform compatible with surface mount assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |