JP2015138899A - Semiconductor device and electronic apparatus - Google Patents

Semiconductor device and electronic apparatus Download PDF

Info

Publication number
JP2015138899A
JP2015138899A JP2014010100A JP2014010100A JP2015138899A JP 2015138899 A JP2015138899 A JP 2015138899A JP 2014010100 A JP2014010100 A JP 2014010100A JP 2014010100 A JP2014010100 A JP 2014010100A JP 2015138899 A JP2015138899 A JP 2015138899A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
solder
terminal portion
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014010100A
Other languages
Japanese (ja)
Inventor
勝呂　肇
Hajime Suguro
肇 勝呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014010100A priority Critical patent/JP2015138899A/en
Publication of JP2015138899A publication Critical patent/JP2015138899A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and an electronic apparatus, which can improve reliability relevant to solder bonding without hindering a stress relaxation function by a lead terminal.SOLUTION: A semiconductor device comprises a lead frame 20 on a whole area of which a surface treatment for improving solder bondability is performed. Each lead frame 20 includes a first terminal part 21 on a semiconductor element 11 side and a second terminal part 22 on a land 4 side which are connected in a bent manner. The second terminal part 22 has a stepped part 22a which is formed to be thinner on the land 4 side in comparison with the first terminal part 21 side.

Description

本発明は、はんだ接合される複数のリード端子を備える半導体装置および電子装置に関するものである。   The present invention relates to a semiconductor device and an electronic device including a plurality of lead terminals to be soldered.

ＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）のような半導体装置を回路基板にはんだ接合する実装方法に関する技術として、下記特許文献１に開示されるＱＦＰ実装方法が知られている。このＱＦＰ実装方法では、まず、ＱＦＰのリードフレームをプリント基板のランド上に供給されたクリームはんだに押圧した状態で加熱することで、リードフレームとランドとをはんだ接合して、ＱＦＰをプリント基板に固定する。その後、ＱＦＰの本体のコーナー部とプリント基板に跨って熱硬化性の接着剤を塗布する。そして、ＱＦＰがはんだ付けされたプリント基板を反転した後、その裏面のランド上にもクリームはんだを供給してチップ部品をマウントした状態で加熱することで、チップ部品のはんだ接合を行う。これにより、チップ部品のはんだ接合時に熱硬化性の接着剤が硬化するため、ＱＦＰのリードフレームとプリント基板のランドとを接続しているクリームはんだが再溶融しても、ＱＦＰは接着剤によりプリント基板に固定された状態に保持される。   As a technique related to a mounting method for soldering a semiconductor device such as a SOP (Small Outline Package) or a QFP (Quad Flat Package) to a circuit board, a QFP mounting method disclosed in Patent Document 1 is known. In this QFP mounting method, first, the QFP lead frame is heated while pressed against the cream solder supplied onto the land of the printed circuit board, so that the lead frame and the land are soldered together, and the QFP is applied to the printed circuit board. Fix it. Thereafter, a thermosetting adhesive is applied across the corner portion of the main body of the QFP and the printed board. Then, after reversing the printed circuit board to which the QFP is soldered, the solder paste is supplied to the lands on the back surface of the printed circuit board and heated in a state where the chip component is mounted, thereby soldering the chip components. As a result, the thermosetting adhesive is cured when soldering the chip components. Even if the cream solder that connects the QFP lead frame and the printed circuit board land is remelted, the QFP is printed by the adhesive. It is held in a fixed state on the substrate.

特開平０６−０８５４５２号公報Japanese Patent Laid-Open No. 06-085452

ところで、上記特許文献１に開示されるように構成されるリード端子には、はんだ接合性を良くするためにリード端子の全面にめっき等の表面処理が施される。このような表面処理によりリード端子のはんだ濡れ上がり性が良くなることから、ランドに塗布されたはんだがリード端子の表面に沿って濡れ上がるため、はんだとリード端子との接触面積が増加することとなる。   Incidentally, the lead terminal configured as disclosed in Patent Document 1 is subjected to a surface treatment such as plating on the entire surface of the lead terminal in order to improve solderability. Such surface treatment improves the solder wettability of the lead terminal, so that the solder applied to the land wets along the surface of the lead terminal, increasing the contact area between the solder and the lead terminal. Become.

しかしながら、濡れ上がったはんだによりリード端子の大部分が覆われると、リード端子の剛性が不必要に上がる場合がある。このように剛性が上がってしまうと、リード端子に求められる応力緩和機能が低下してしまい、熱応力等に起因したクラックがはんだに生じやすくなるという問題が生じる。   However, if the majority of the lead terminals are covered with wet solder, the lead terminals may be unnecessarily increased in rigidity. When the rigidity is increased in this way, the stress relaxation function required for the lead terminal is lowered, and there is a problem that cracks due to thermal stress or the like are likely to occur in the solder.

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、リード端子による応力緩和機能を損なうことなくはんだ接合に関する信頼性を向上させ得る半導体装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device capable of improving the reliability related to solder bonding without impairing the stress relaxation function by the lead terminal. It is in.

上記目的を達成するため、特許請求の範囲の請求項１に記載の発明は、封止部材（１３）により封止される半導体素子（１１）と、前記封止部材から導出されて回路基板（３）のランド（４）にはんだ接合される複数のリード端子（２０，３０）と、を備える半導体装置（１０）であって、前記リード端子は、前記半導体素子側の第１端子部（２１）と前記ランド側の第２端子部（２２，３１）とが屈曲して連結されるように形成され、前記第２端子部には、前記第１端子部側に対して前記ランド側が薄くなる段部（２２ａ，３１ａ）が形成されることを特徴とする。
なお、特許請求の範囲および上記手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In order to achieve the above object, the invention according to claim 1 of the claims includes a semiconductor element (11) sealed by a sealing member (13), and a circuit board ( 3) A semiconductor device (10) comprising a plurality of lead terminals (20, 30) soldered to the lands (4), wherein the lead terminals are first terminal portions (21) on the semiconductor element side. ) And the second terminal portion (22, 31) on the land side are bent and connected to each other, and the land side of the second terminal portion is thinner than the first terminal portion side. Steps (22a, 31a) are formed.
In addition, the code | symbol in the parenthesis of a claim and the said means shows a corresponding relationship with the specific means as described in embodiment mentioned later.

請求項１の発明では、ランドにはんだ接合されるリード端子は、半導体素子側の第１端子部とランド側の第２端子部とが屈曲して連結されるように形成され、第２端子部には、第１端子部側に対してランド側が薄くなる段部が形成されている。   In the first aspect of the invention, the lead terminal soldered to the land is formed such that the first terminal portion on the semiconductor element side and the second terminal portion on the land side are bent and connected, and the second terminal portion A step portion is formed in which the land side is thinner than the first terminal portion side.

第１端子部および第２端子部が屈曲して連結されるリード端子では、第２端子部を濡れ上がるはんだが屈曲部まで達すると、硬化したはんだにより屈曲部が弾性変形しにくくなり、リード端子による応力緩和機能が低下しやすくなる。そこで、第１端子部側に対してランド側が薄くなる段部を第２端子部に形成することで、リード端子の全面にはんだ接合性を向上させるための表面処理が施される場合でも、第２端子部におけるはんだの濡れ上がりが段部により抑制され、上記屈曲部まではんだが濡れ上がることもない。したがって、段部によりはんだの濡れ上がりが抑制される一方で、第２端子部のうち段部までははんだが濡れ上がるので、リード端子による応力緩和機能を損なうことなくはんだ接合に関する信頼性を向上させることができる。   In the lead terminal in which the first terminal portion and the second terminal portion are bent and connected, when the solder that wets the second terminal portion reaches the bent portion, the bent portion is less likely to be elastically deformed by the hardened solder. The stress relaxation function due to is likely to deteriorate. Therefore, by forming a step portion in which the land side is thinner with respect to the first terminal portion side in the second terminal portion, even when surface treatment for improving solderability is performed on the entire surface of the lead terminal, The solder wetting in the two terminal portions is suppressed by the stepped portion, and the solder does not wet up to the bent portion. Therefore, while the soldering is suppressed by the stepped portion, the solder is wetted up to the stepped portion of the second terminal portion, thereby improving the reliability of the solder joint without impairing the stress relaxation function by the lead terminal. be able to.

第１実施形態に係る電子装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the electronic device which concerns on 1st Embodiment. 図１の半導体装置を示す上面図である。FIG. 2 is a top view showing the semiconductor device of FIG. 1. 図２のＸ−Ｘ線相当の切断面による断面図である。It is sectional drawing by the cut surface equivalent to the XX line of FIG. 図３のリードフレーム近傍を拡大して示す拡大断面図である。FIG. 4 is an enlarged sectional view showing the vicinity of the lead frame in FIG. 3 in an enlarged manner. 第１実施形態の変形例に係る半導体装置を示す上面図である。It is a top view which shows the semiconductor device which concerns on the modification of 1st Embodiment. 第２実施形態に係る半導体装置の要部を示す拡大断面図である。It is an expanded sectional view showing an important section of a semiconductor device concerning a 2nd embodiment.

［第１実施形態］
以下、本発明に係る半導体装置および電子装置を具現化した第１実施形態について、図面を参照して説明する。
図１に示す電子装置１は、温度変化が大きな使用環境にて採用されており、例えば、車両に搭載されたエンジン等の車載機器を制御する電子制御装置（Electronic Control Unit）として構成されている。電子装置１は、筐体２内にプリント基板（回路基板）３や他の基板等を収容して構成されている。 [First Embodiment]
A first embodiment that embodies a semiconductor device and an electronic device according to the present invention will be described below with reference to the drawings.
The electronic device 1 shown in FIG. 1 is employed in an environment where the temperature change is large, and is configured as an electronic control unit (Electronic Control Unit) that controls in-vehicle equipment such as an engine mounted on the vehicle, for example. . The electronic device 1 is configured by housing a printed circuit board (circuit board) 3, another board, and the like in a housing 2.

プリント基板３の実装面３ａには、半導体装置１０や外部コネクタ３ｂ等が実装されている。半導体装置１０は、実装面３ａの所定の位置に配置されるランド４とはんだ５を介してはんだ接合されている。   A semiconductor device 10, an external connector 3 b, and the like are mounted on the mounting surface 3 a of the printed circuit board 3. The semiconductor device 10 is solder-bonded via lands 4 and solder 5 arranged at predetermined positions on the mounting surface 3a.

次に、半導体装置１０の構成について、図２および図３を用いて説明する。なお、図２は、図１の半導体装置１０を示す上面図である。図３は、図２のＸ−Ｘ線相当の切断面による断面図である。
図２および図３に示すように、半導体装置１０は、ＱＦＰ型の半導体パッケージであり、主に、半導体素子１１、ヒートシンク１２および複数のリードフレーム２０を備え、半導体素子１１とヒートシンク１２および各リードフレーム２０の一部とがエポキシ系樹脂等をモールドして形成される封止部材１３により封止されて構成されている。 Next, the configuration of the semiconductor device 10 will be described with reference to FIGS. FIG. 2 is a top view showing the semiconductor device 10 of FIG. 3 is a cross-sectional view taken along the line XX in FIG.
As shown in FIGS. 2 and 3, the semiconductor device 10 is a QFP type semiconductor package, and mainly includes a semiconductor element 11, a heat sink 12, and a plurality of lead frames 20, and the semiconductor element 11, the heat sink 12, and each lead. A part of the frame 20 is sealed with a sealing member 13 formed by molding an epoxy resin or the like.

半導体素子１１は、シリコン基板などからなるもので、半導体プロセス技術を用いてトランジスタなどの素子が形成されたＩＣチップ等である。ヒートシンク１２は、Ｃｕ、Ｆｅ、Ｍｏ、４２アロイ、コバールなどの金属など、放熱性に優れた材料からなる矩形板状の放熱部材として構成されている。このヒートシンク１２の一面側に接着剤１４を介して半導体素子１１の裏面が固定され、ヒートシンク１２の他面側１２ａが封止部材１３から露出することで、半導体素子１１の放熱性を向上させている。   The semiconductor element 11 is made of a silicon substrate or the like, and is an IC chip or the like on which elements such as transistors are formed using semiconductor process technology. The heat sink 12 is configured as a rectangular plate-like heat radiating member made of a material having excellent heat radiating properties such as metals such as Cu, Fe, Mo, 42 alloy, and Kovar. The back surface of the semiconductor element 11 is fixed to the one surface side of the heat sink 12 via the adhesive 14, and the other surface side 12 a of the heat sink 12 is exposed from the sealing member 13, thereby improving the heat dissipation of the semiconductor element 11. Yes.

次に、本発明の特徴的部分であるリードフレーム２０の形状について、図面を用いて詳述する。なお、図４は、図３のリードフレーム２０近傍を拡大して示す拡大断面図である。
リードフレーム２０は、４２合金（４２％Ｎｉ−Ｆｅ合金）や銅合金等の金属薄板をエッチングや金型プレスによりパターニングすることでリード端子として機能するもので、そのアウターリード側が封止部材１３の四辺から導出するように配置されている（図２参照）。各リードフレーム２０には、その全面に、はんだ接合性を向上させるため、錫、金、銀、パラジウム、ニッケル等の材料によるめっきなどの表面処理がそれぞれ施されている。 Next, the shape of the lead frame 20 which is a characteristic part of the present invention will be described in detail with reference to the drawings. FIG. 4 is an enlarged cross-sectional view showing the vicinity of the lead frame 20 of FIG. 3 in an enlarged manner.
The lead frame 20 functions as a lead terminal by patterning a thin metal plate such as a 42 alloy (42% Ni—Fe alloy) or a copper alloy by etching or die pressing, and the outer lead side of the sealing member 13 is the outer lead side. It arrange | positions so that it may derive | lead-out from four sides (refer FIG. 2). Each lead frame 20 is subjected to a surface treatment such as plating with a material such as tin, gold, silver, palladium, or nickel in order to improve solderability on the entire surface thereof.

図４に示すように、リードフレーム２０は、第１端子部２１、第２端子部２２および第３端子部２３を備えており、第１端子部２１および第３端子部２３が平行となるように第２端子部２２の一端側および他端側に対して屈曲部２４ａおよび屈曲部２４ｂを介して連結されている。すなわち、第１端子部２１と第２端子部２２とが屈曲部２４ａを介して屈曲するように連結されており、第２端子部２２と第３端子部２３とが屈曲部２４ｂを介して屈曲するように連結されている。   As shown in FIG. 4, the lead frame 20 includes a first terminal portion 21, a second terminal portion 22, and a third terminal portion 23 so that the first terminal portion 21 and the third terminal portion 23 are parallel to each other. Are connected to one end side and the other end side of the second terminal portion 22 via a bent portion 24a and a bent portion 24b. That is, the first terminal portion 21 and the second terminal portion 22 are connected so as to be bent via the bent portion 24a, and the second terminal portion 22 and the third terminal portion 23 are bent via the bent portion 24b. To be connected.

第１端子部２１は、封止部材１３により封止されるインナーリード部分にて、ボンディングワイヤ１５等を介して半導体素子１１に電気的に接続されている（図３参照）。   The first terminal portion 21 is electrically connected to the semiconductor element 11 via a bonding wire 15 or the like at the inner lead portion sealed by the sealing member 13 (see FIG. 3).

第２端子部２２には、その半導体素子１１側（封止部材３の中央側）の表面に、第１端子部２１側（図４の上側）に対してランド４側（図４の下側）が薄くなる段部２２ａが形成されている。この段部２２ａは、ランド４側の端部（屈曲部２４ｂ）までの距離Ｌ１が屈曲部２４ａまでの距離Ｌ２よりも長くなる位置に配置されている（図４参照）。   The second terminal portion 22 has a surface on the semiconductor element 11 side (center side of the sealing member 3) on the surface of the land 4 side (lower side of FIG. ) Is formed to be thin. The step portion 22a is disposed at a position where the distance L1 to the end portion (bending portion 24b) on the land 4 side is longer than the distance L2 to the bending portion 24a (see FIG. 4).

第３端子部２３は、ランド４に対して対向するように配置され、はんだ５を介してランド４に電気的に接続されている。   The third terminal portion 23 is disposed so as to face the land 4 and is electrically connected to the land 4 via the solder 5.

次に、上述のように構成される半導体装置１０の各リードフレーム２０とランド４とのはんだ５を用いたはんだ接合について詳述する。
各リードフレーム２０の第２端子部２２に段部２２ａがそれぞれ形成された半導体装置１０を用意する。そして、各リードフレーム２０の第３端子部２３がペースト状のはんだ５を介してプリント基板３の各ランド４に乗るように、半導体装置１０をプリント基板３の実装面３ａに載置する。 Next, the solder joint using the solder 5 between each lead frame 20 and the land 4 of the semiconductor device 10 configured as described above will be described in detail.
A semiconductor device 10 is prepared in which stepped portions 22a are formed in the second terminal portions 22 of the lead frames 20, respectively. Then, the semiconductor device 10 is placed on the mounting surface 3 a of the printed circuit board 3 so that the third terminal portions 23 of the lead frames 20 ride on the lands 4 of the printed circuit board 3 via the paste-like solder 5.

続いて、プリント基板３に載置された半導体装置１０をリフロー工程へ搬送し、炉内ではんだ５をリフローさせる。このとき、第３端子部２３とランド４との間に介在されたはんだ５は、溶融すると、第２端子部２２の半導体素子１１側を濡れ上がり段部２２ａまで到達するが、この段部２２ａによりさらに第１端子部２１側への濡れ上がりが抑制される。これにより、図４に示すように、段部２２ａにより濡れ上がりが妨げられた状態ではんだフィレットが形成されて、各リードフレーム２０とランド４とのはんだ５を用いたはんだ接合が完了する。   Subsequently, the semiconductor device 10 placed on the printed circuit board 3 is transferred to a reflow process, and the solder 5 is reflowed in a furnace. At this time, when the solder 5 interposed between the third terminal portion 23 and the land 4 is melted, it wets the semiconductor element 11 side of the second terminal portion 22 and reaches the step portion 22a. As a result, wetting up toward the first terminal portion 21 is further suppressed. As a result, as shown in FIG. 4, solder fillets are formed in a state where wetting is prevented by the step portion 22 a, and solder joining using the solder 5 between each lead frame 20 and the land 4 is completed.

第１端子部２１および第２端子部２２が屈曲して連結されるリードフレーム２０では、第２端子部２２を濡れ上がるはんだ５が屈曲部２４ａまで達すると、硬化したはんだ５により屈曲部２４ａが弾性変形しにくくなり、リードフレーム２０による応力緩和機能が低下しやすくなる。   In the lead frame 20 in which the first terminal portion 21 and the second terminal portion 22 are bent and connected, when the solder 5 that wets the second terminal portion 22 reaches the bent portion 24a, the bent portion 24a is formed by the hardened solder 5. It becomes difficult to elastically deform, and the stress relaxation function by the lead frame 20 tends to decrease.

本実施形態では、上述したように、第１端子部２１側に対してランド４側が薄くなる段部２２ａが第２端子部２２に形成されているので、第２端子部２２におけるはんだ５の濡れ上がりが段部２２ａにより抑制され、上記屈曲部２４ａまではんだ５が濡れ上がることもない。   In the present embodiment, as described above, the stepped portion 22a that is thinner on the land 4 side than the first terminal portion 21 side is formed on the second terminal portion 22, so that the solder 5 is wetted in the second terminal portion 22. The rise is suppressed by the step portion 22a, and the solder 5 does not wet up to the bent portion 24a.

以上説明したように、本実施形態に係る半導体装置１０では、ランド４にはんだ接合されるリードフレーム２０は、半導体素子１１側の第１端子部２１とランド４側の第２端子部２２とが屈曲して連結されるように形成され、第２端子部２２には、第１端子部２１側に対してランド４側が薄くなる段部２２ａが形成されている。   As described above, in the semiconductor device 10 according to the present embodiment, the lead frame 20 soldered to the land 4 includes the first terminal portion 21 on the semiconductor element 11 side and the second terminal portion 22 on the land 4 side. The second terminal portion 22 is formed with a step portion 22a that is thinner on the land 4 side than the first terminal portion 21 side.

これにより、リードフレーム２０の全面にはんだ接合性を向上させるための表面処理が施される場合でも、第２端子部２２におけるはんだ５の濡れ上がりが段部２２ａにより抑制され、屈曲部２４ａまではんだ５が濡れ上がることもない。したがって、段部２２ａによりはんだ５の濡れ上がりが抑制される一方で、第２端子部２２のうち段部２２ａまでははんだ５が濡れ上がるので、各リードフレーム２０による応力緩和機能を損なうことなくはんだ接合に関する信頼性を向上させることができる。   Thereby, even when the surface treatment for improving the solderability is performed on the entire surface of the lead frame 20, wetting of the solder 5 in the second terminal portion 22 is suppressed by the step portion 22a, and the solder reaches the bent portion 24a. 5 does not get wet. Therefore, the stepped portion 22a suppresses the solder 5 from being wetted up, while the solder 5 is wetted up to the stepped portion 22a in the second terminal portion 22, so that the stress relaxation function by each lead frame 20 is not impaired. The reliability regarding joining can be improved.

そして、上述のように構成される半導体装置１０と、各リードフレーム２０がそれぞれはんだ５を介してはんだ接合されるランド４を有するプリント基板３とを備えるように電子装置１を構成することで、各リードフレーム２０による応力緩和機能を損なうことなくはんだ接合に関する信頼性を向上させ得る効果を奏する電子装置１を実現することができる。   Then, by configuring the electronic device 1 to include the semiconductor device 10 configured as described above and the printed circuit board 3 having the lands 4 to which each lead frame 20 is soldered via the solder 5, respectively. It is possible to realize the electronic device 1 that has the effect of improving the reliability related to solder bonding without impairing the stress relaxation function of each lead frame 20.

特に、段部２２ａが形成されない場合と比較して、第２端子部２２のランド４側の厚さが薄くなるので、リードフレーム２０の剛性が低下し、リードフレーム２０の応力緩和機能が向上し、はんだ接合に関する信頼性を向上させることができる。   In particular, since the thickness of the second terminal portion 22 on the land 4 side is reduced compared to the case where the step portion 22a is not formed, the rigidity of the lead frame 20 is reduced and the stress relaxation function of the lead frame 20 is improved. In addition, reliability related to solder bonding can be improved.

また、段部２２ａは、第２端子部２２の半導体素子１１側に形成されている。第３端子部２３に対して第２端子部２２が傾斜しているため、はんだ５は第２端子部２２の半導体素子１１側を濡れ上がることから、はんだ５の濡れ上がりを確実に抑制することができる。なお、はんだ５の濡れ上がり経路を考慮して、段部２２ａを半導体素子１１側と異なる位置に形成してもよい。   The step portion 22 a is formed on the semiconductor element 11 side of the second terminal portion 22. Since the 2nd terminal part 22 inclines with respect to the 3rd terminal part 23, since the solder 5 wets the semiconductor element 11 side of the 2nd terminal part 22, it suppresses the wetting of the solder 5 reliably. Can do. Note that the step portion 22a may be formed at a position different from the semiconductor element 11 side in consideration of the wetting up path of the solder 5.

特に、段部２２ａは、ランド４側の端部（屈曲部２４ｂ）までの距離Ｌ１が第１端子部２１との屈曲部２４ａまでの距離Ｌ２よりも長くなる位置に形成されている。これにより、屈曲部２４ａまでのはんだ５の濡れ上がりを抑制しつつ、はんだ５と第２端子部２２との接触面積を大きくできることから、はんだ接合に関する信頼性をより向上させることができる。   In particular, the step portion 22a is formed at a position where the distance L1 to the end portion (bending portion 24b) on the land 4 side is longer than the distance L2 to the bending portion 24a from the first terminal portion 21. Thereby, since the contact area of the solder 5 and the 2nd terminal part 22 can be enlarged, suppressing the wetting-up of the solder 5 to the bending part 24a, the reliability regarding solder joining can be improved more.

図５は、第１実施形態の変形例に係る半導体装置１０を示す上面図である。
第１実施形態の変形例として、段部２２ａは、全てのリードフレーム２０の第２端子部２２に形成されることに限らず、一部のリードフレーム２０の第２端子部２２に形成されてもよい。これにより、第２端子部２２を設けることによる加工コストを低減することができる。 FIG. 5 is a top view showing a semiconductor device 10 according to a modification of the first embodiment.
As a modification of the first embodiment, the step portion 22 a is not limited to being formed on the second terminal portions 22 of all the lead frames 20, but is formed on the second terminal portions 22 of some lead frames 20. Also good. Thereby, the processing cost by providing the 2nd terminal part 22 can be reduced.

特に、温度変化に起因する応力は、封止部材１３の一辺から導出する複数のリードフレーム２０のうち、内側に配置されるリードフレーム（図５の符号２０ｂ参照）よりも外側に配置されるリードフレーム（図５の符号２０ａ参照）の方が大きくなる。そこで、例えば、外側に配置されるリードフレーム２０ａに対してのみ段部２２ａを形成することで、リードフレーム２０による応力緩和機能の低下を好適に抑制しつつ、段部２２ａに関する加工コストの低減を図ることができる。   In particular, the stress caused by the temperature change is the lead arranged outside the lead frame (see reference numeral 20b in FIG. 5) arranged inside among the plurality of lead frames 20 derived from one side of the sealing member 13. The frame (see reference numeral 20a in FIG. 5) is larger. Therefore, for example, by forming the stepped portion 22a only on the lead frame 20a arranged on the outer side, it is possible to reduce the processing cost related to the stepped portion 22a while suitably suppressing the decrease in the stress relaxation function due to the lead frame 20. Can be planned.

［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置について、図６を用いて説明する。なお、図６は、第２実施形態に係る半導体装置の要部を示す拡大断面図である。
本第２実施形態では、段部２２ａの一形態として凹部３１ａを採用する点が主に上記第１実施形態と異なる。このため、第１実施形態と実質的に同様の構成部分には同一符号を付して説明を省略する。 [Second Embodiment]
Next, a semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 6 is an enlarged cross-sectional view showing the main part of the semiconductor device according to the second embodiment.
The second embodiment is mainly different from the first embodiment in that a recess 31a is adopted as one form of the step portion 22a. For this reason, substantially the same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.

本実施形態に係る半導体装置１０のリードフレーム３０は、図６に示すように、上述したリードフレーム２０に対して、第２端子部２２に代えて、第２端子部３１を有するように構成されている。この第２端子部３１には、その半導体素子１１側（封止部材３の中央側）に、凹部３１ａが形成されている。この凹部３１ａは、ランド４側の端部（屈曲部２４ｂ）までの距離Ｌ１が屈曲部２４ａまでの距離Ｌ２よりも長くなる位置に配置されている。   As shown in FIG. 6, the lead frame 30 of the semiconductor device 10 according to the present embodiment is configured to have a second terminal portion 31 instead of the second terminal portion 22 with respect to the lead frame 20 described above. ing. In the second terminal portion 31, a recess 31a is formed on the semiconductor element 11 side (center side of the sealing member 3). The recess 31a is disposed at a position where the distance L1 to the end (bending portion 24b) on the land 4 side is longer than the distance L2 to the bending portion 24a.

このようにしても、第３端子部２３とランド４との間に介在されたはんだ５は、溶融すると、第２端子部３１の半導体素子１１側を濡れ上がり凹部３１ａまで到達するが、この凹部３１ａによりさらに第１端子部２１側への濡れ上がりが抑制される。   Even in such a case, when the solder 5 interposed between the third terminal portion 23 and the land 4 is melted, it wets the semiconductor element 11 side of the second terminal portion 31 and reaches the concave portion 31a. 31a further suppresses wetting up to the first terminal portion 21 side.

したがって、凹部３１ａによりはんだ５の濡れ上がりが抑制される一方で、第２端子部３１のうち凹部３１ａまでははんだ５が濡れ上がるので、各リードフレーム３０による応力緩和機能を損なうことなくはんだ接合に関する信頼性を向上させることができる。   Therefore, while the concave portion 31a prevents the solder 5 from being wetted up, the solder 5 is wetted up to the concave portion 31a in the second terminal portion 31, so that the stress relaxation function by each lead frame 30 is not impaired. Reliability can be improved.

なお、上記第１実施形態の変形例と同様に、凹部３１ａは、全てのリードフレーム３０の第２端子部３１に形成されることに限らず、一部のリードフレーム３０の第２端子部３１に形成されてもよい。これにより、凹部３１ａを設けることによる加工コストを低減することができる。   As in the modification of the first embodiment, the recess 31 a is not limited to being formed in the second terminal portions 31 of all the lead frames 30, but the second terminal portions 31 of some lead frames 30. May be formed. Thereby, the processing cost by providing the recessed part 31a can be reduced.

特に、外側に配置されるリードフレーム３０に対して凹部３１ａを形成することで、リードフレーム３０による応力緩和機能の低下を好適に抑制しつつ、凹部３１ａに関する加工コストの低減を図ることができる。   In particular, by forming the recess 31a with respect to the lead frame 30 arranged on the outside, it is possible to reduce the processing cost related to the recess 31a while suitably suppressing a decrease in the stress relaxation function due to the lead frame 30.

なお、本発明は上記各実施形態に限定されるものではなく、例えば、以下のように具体化してもよい。
（１）第２端子部２２に形成される段部２２ａは、第１端子部２１側に対してランド４側が薄くなるように形成されることに限らず、はんだ５の濡れ上がりが阻害されるような段差状に形成されてもよい。 In addition, this invention is not limited to said each embodiment, For example, you may actualize as follows.
(1) The step portion 22a formed in the second terminal portion 22 is not limited to being formed so that the land 4 side is thinner than the first terminal portion 21 side, and the wetting of the solder 5 is inhibited. It may be formed in such a step shape.

（２）半導体装置１０は、半導体素子１１の発熱量に応じてヒートシンク１２を採用しないように構成されてもよい。 (2) The semiconductor device 10 may be configured not to employ the heat sink 12 according to the amount of heat generated by the semiconductor element 11.

（３）本発明の特徴的構成は、ＱＦＰのリードフレームに適用されることに限らず、例えば、ＳＯＰのリードフレームなど、半導体素子側の端子部（２１）とランド側の端子部（２２，３１）とが屈曲して連結されるリード端子に適用することができる。 (3) The characteristic configuration of the present invention is not limited to being applied to a QFP lead frame. For example, a semiconductor element-side terminal portion (21) and a land-side terminal portion (22, 31) can be applied to lead terminals that are bent and connected.

１…電子装置
３…プリント基板（回路基板）
４…ランド
５…はんだ
１０…半導体装置
１１…半導体素子
１３…封止部材
２０，３０…リードフレーム（リード端子）
２１…第１端子部
２２，３１…第２端子部
２２ａ…段部
３１ａ…凹部（段部） DESCRIPTION OF SYMBOLS 1 ... Electronic device 3 ... Printed circuit board (circuit board)
DESCRIPTION OF SYMBOLS 4 ... Land 5 ... Solder 10 ... Semiconductor device 11 ... Semiconductor element 13 ... Sealing member 20, 30 ... Lead frame (lead terminal)
21 ... 1st terminal part 22, 31 ... 2nd terminal part 22a ... Step part 31a ... Recessed part (step part)

Claims (7)

封止部材（１３）により封止される半導体素子（１１）と、
前記封止部材から導出されて回路基板（３）のランド（４）にはんだ接合される複数のリード端子（２０，３０）と、を備える半導体装置（１０）であって、
前記リード端子は、前記半導体素子側の第１端子部（２１）と前記ランド側の第２端子部（２２，３１）とが屈曲して連結されるように形成され、
前記第２端子部には、前記第１端子部側に対して前記ランド側が薄くなる段部（２２ａ，３１ａ）が形成されることを特徴とする半導体装置。 A semiconductor element (11) sealed by a sealing member (13);
A plurality of lead terminals (20, 30) led out from the sealing member and solder-bonded to the lands (4) of the circuit board (3), and a semiconductor device (10),
The lead terminal is formed such that the first terminal part (21) on the semiconductor element side and the second terminal part (22, 31) on the land side are bent and connected,
The second terminal portion is formed with step portions (22a, 31a) in which the land side is thinner than the first terminal portion side. 前記段部は、前記第２端子部の前記半導体素子側に形成されることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the step portion is formed on the semiconductor element side of the second terminal portion. 前記段部は、前記第２端子部に設けられる凹部（３１ａ）により形成されることを特徴とする請求項１または２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the step portion is formed by a concave portion (31 a) provided in the second terminal portion. 前記段部は、前記ランド側の端部（２４ｂ）までの距離（Ｌ１）が前記第１端子部との屈曲部（２４ａ）までの距離（Ｌ２）よりも長くなる位置に形成されることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。   The step portion is formed at a position where a distance (L1) to the end portion (24b) on the land side is longer than a distance (L2) to the bent portion (24a) with respect to the first terminal portion. The semiconductor device according to claim 1, wherein the semiconductor device is characterized in that: 前記段部は、前記複数のリード端子のうち、一部のリード端子に設けられることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the stepped portion is provided on a part of the plurality of lead terminals. 6. 前記段部は、前記封止部材の一辺から導出する複数のリード端子のうち、外側に配置されるリード端子（２０ａ）に設けられることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。   The said step part is provided in the lead terminal (20a) arrange | positioned among the several lead terminals derived | led-out from one side of the said sealing member, The Claim 1 characterized by the above-mentioned. The semiconductor device described. 請求項１〜６のいずれか一項に記載の半導体装置と、
前記複数のリード端子がそれぞれはんだ（５）を介してはんだ接合されるランド（４）を有する回路基板（３）と、
を備えることを特徴とする電子装置（１）。 A semiconductor device according to any one of claims 1 to 6;
A circuit board (3) having lands (4) to which the plurality of lead terminals are respectively soldered via solder (5);
An electronic device (1) comprising:
JP2014010100A 2014-01-23 2014-01-23 Semiconductor device and electronic apparatus Pending JP2015138899A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014010100A JP2015138899A (en) 2014-01-23 2014-01-23 Semiconductor device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014010100A JP2015138899A (en) 2014-01-23 2014-01-23 Semiconductor device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2015138899A true JP2015138899A (en) 2015-07-30

Family

ID=53769698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014010100A Pending JP2015138899A (en) 2014-01-23 2014-01-23 Semiconductor device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2015138899A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0276289A (en) * 1988-09-12 1990-03-15 Hitachi Ltd Pin structure of electronic component
JPH05243462A (en) * 1992-03-02 1993-09-21 Mitsubishi Electric Corp Semiconductor package
JPH07263610A (en) * 1994-03-18 1995-10-13 Fujitsu Ltd Surface packaged semiconductor device and printed-wiring board
JP2000228476A (en) * 1999-02-05 2000-08-15 Seiko Epson Corp Semiconductor device and its manufacture
JP2007242743A (en) * 2006-03-07 2007-09-20 Hitachi Ltd Electronic component with lead using lead-free soldering
WO2010042119A1 (en) * 2008-10-09 2010-04-15 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0276289A (en) * 1988-09-12 1990-03-15 Hitachi Ltd Pin structure of electronic component
JPH05243462A (en) * 1992-03-02 1993-09-21 Mitsubishi Electric Corp Semiconductor package
JPH07263610A (en) * 1994-03-18 1995-10-13 Fujitsu Ltd Surface packaged semiconductor device and printed-wiring board
JP2000228476A (en) * 1999-02-05 2000-08-15 Seiko Epson Corp Semiconductor device and its manufacture
JP2007242743A (en) * 2006-03-07 2007-09-20 Hitachi Ltd Electronic component with lead using lead-free soldering
WO2010042119A1 (en) * 2008-10-09 2010-04-15 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking

Similar Documents

Publication Publication Date Title
JP6193510B2 (en) Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method
JP4691455B2 (en) Semiconductor device
WO2015151273A1 (en) Semiconductor device
JP2004266096A (en) Semiconductor device and method for manufacturing it, and electronic device
JP2009054690A (en) Lead frame structure
JP7089388B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
WO2014203798A1 (en) Semiconductor device
JP2008160163A (en) Semiconductor device and method for manufacturing it, and electronic device
JP2007012895A (en) Circuit device and manufacturing method thereof
JP2007150045A (en) Semiconductor device
JP2008016469A (en) Semiconductor device
JP7173487B2 (en) semiconductor equipment
JP5025394B2 (en) Semiconductor device and manufacturing method thereof
KR101698431B1 (en) Semiconductor power module pakage and methods of fabricating the same
US9466556B2 (en) Lead frame and semiconductor device
JP2015138899A (en) Semiconductor device and electronic apparatus
JP7022541B2 (en) Semiconductor device
JP2011151109A (en) Semiconductor device and method for manufacturing the same
JP2006332275A (en) Semiconductor device and method of manufacturing the same
JP2006147918A (en) Semiconductor device
JP2007281122A (en) Mounting structure of molded package
JP2015138898A (en) Lead frame, semiconductor device and electronic apparatus
JP2018152390A (en) Electronic component and method of manufacturing electronic component
JP5261025B2 (en) Resin-sealed semiconductor device and method for manufacturing resin-sealed semiconductor device
JP2016197636A (en) Molded package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425