JP2015138896A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015138896A
JP2015138896A JP2014010023A JP2014010023A JP2015138896A JP 2015138896 A JP2015138896 A JP 2015138896A JP 2014010023 A JP2014010023 A JP 2014010023A JP 2014010023 A JP2014010023 A JP 2014010023A JP 2015138896 A JP2015138896 A JP 2015138896A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
contact
sealing body
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014010023A
Other languages
English (en)
Inventor
浩二 赤堀
Koji Akahori
浩二 赤堀
増井 浩司
Koji Masui
浩司 増井
田中 彰一
Shoichi Tanaka
彰一 田中
裕人 大崎
Hiroto Osaki
裕人 大崎
常泰 勝間
Tsuneyasu Katsuma
常泰 勝間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2014010023A priority Critical patent/JP2015138896A/ja
Publication of JP2015138896A publication Critical patent/JP2015138896A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】パッケージの内側に電極が存在する半導体装置において、パッケージの電気特性検査時に、半導体装置の電極とソケットの接触子が安定して接触できるパッケージ形状を提供する。
【解決手段】半導体チップを搭載し、その周囲を封止体1で覆った半導体パッケージからなる半導体装置である。封止体1の表面に半導体チップと接続された電極2が露出しており、封止体1における電極2の露出領域の周辺部は、周辺部の外側から電極との境界に向かって窪む方向の傾斜形状3を示す封止体傾斜部を有する。
【選択図】図1

Description

本発明は、半導体装置に関し、特に、半導体チップを封止した封止体(パッケージ)の実装面側において、複数の端子を露出させた半導体装置に関するものである。
近年、パッケージの小型化により、半導体装置の電極がパッケージの内側にあって外側に突出していないSON(Small Outline Nonleaded package)型やQFN(Quad Flat Nonleaded package)型のパッケージが使用されるようになってきている(例えば、特許文献1参照)。
具体的に、特許文献1の図1には、アウターリードレスの樹脂封止半導体パッケージが開示されている。ここで、半導体チップが樹脂封止パッケージングされている樹脂封止半導体パッケージにおいて、インナーリードの下面及び側面はモールド樹脂部から露出しており、これら露出しているインナーリードの下面及び側面がハンダ層を介してプリント配線基板の配線パターンに接続されている。即ち、モールド樹脂部から露出しているインナーリードの下面及び側面が樹脂封止半導体パッケージの外部接続端子として機能している。
特開平11−297917号公報
しかしながら、従来のSON型やQFN型のパッケージにおいても、さらなる小型化が求められており、半導体装置の電極の面積、電極間のピッチが非常に小さくなってきている。
このようにパッケージが小型化すると、パッケージの電気特性検査時において、例えば、図22(a)に示すように、検査装置(図示せず)側のソケット11の接触子11aの先端部が円錐形であれば、半導体装置の電極2とソケット11の接触子11aの先端部の円錐形の頂点との位置合わせが正常に行われた場合には、検査装置と半導体装置とは電気的に接続する。しかしながら図22(b)に示すように、ソケット11の筐体11fが位置ずれを起こす等により半導体装置の電極2とソケット11の接触子11aの先端部の円錐形の頂点とが位置ずれを起こした場合には、半導体装置の電極2とソケット11の接触子11aの先端部とは接触されないため、検査装置と半導体装置とは電気的に接続できず、検査不能になるという課題が発生する。
この課題に対し、ソケット11の接触子11aの先端を平面形状にして、半導体装置の電極2とソケット11の接触子11aの位置ずれに対する許容量を増やす方法も考えられるが、ソケット11の接触子11aの表面が平面形状であると半導体装置の電極2とソケットの接触子11aとの間に異物を噛み込みやすくなり、接触不良を起こす可能性が大きくなる。
本発明は、上記課題に鑑みて、例えばSON型やQFN型のパッケージに代表されるパッケージの内側に電極が存在する半導体装置においても、外側に電極が出ているQFP型パッケージと同様に、半導体装置の電極2とソケット11の接触子が安定して接触できるパッケージ形状を提供することを目的とする。
上記の課題を解決するために、本発明の半導体装置は、半導体チップを搭載し、その周囲を封止体で覆った半導体パッケージからなる半導体装置であって、前記封止体の表面に前記半導体チップと接続された電極が露出しており、前記封止体における前記電極の露出領域の周辺部は、前記周辺部の外側から前記電極との境界に向かって窪む方向の傾斜形状を示す封止体傾斜部を有する。
また、本発明の半導体装置において、前記封止体傾斜部の断面形状は直線形状であることが好ましい。
また、本発明の半導体装置において、前記封止体傾斜部の断面形状は前記封止体の内側に向かって凸型の曲線形状であることが好ましい。
また、本発明の半導体装置において、前記封止体傾斜部の断面形状は前記封止体の外側に向かって凸型の曲線形状であることが好ましい。
また、本発明の半導体装置において、前記封止体傾斜部の断面形状は階段形状であることが好ましい。
また、本発明の半導体装置において、前記電極の露出領域は、中央から前記封止体との境界に向かって窪む方向の傾斜形状を示す電極傾斜部を有することが好ましい。
また、本発明の半導体装置において、前記電極傾斜部の断面形状は直線形状であることが好ましい。
また、本発明の半導体装置において、前記電極傾斜部の断面形状は前記封止体の内側に向かって凸型の曲線形状であることが好ましい。
また、本発明の半導体装置において、前記電極傾斜部の断面形状は前記封止体の外側に向かって凸型の曲線形状であることが好ましい。
また、本発明の半導体装置において、前記電極傾斜部の断面形状は階段形状であることが好ましい。
本発明の半導体装置によれば、ソケットの接触子の遊びを利用することで、電極周辺に形成した封止体傾斜部に接触したソケットの接触子の先端が窪みの傾斜に沿って半導体装置の電極の方向へ誘導され、電極に接触することが可能となる。この結果、サイズの小さい半導体装置の電極に対してもソケットの接触子を安定して電極と接触することが容易となる。
本発明の実施の形態1に係る半導体装置の電極近傍の立体斜視図 同実施の形態1に係る半導体装置の電極近傍の側面図 同実施の形態1に係る半導体装置に関するQFN型パッケージの構造を示す断面図 同実施の形態1に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 同実施の形態1に係る第1の変形例に係る半導体装置の電極近傍の側面図 同実施の形態1の第2の変形例に係る半導体装置の電極近傍の側面図 同実施の形態1の第2の変形例に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 同実施の形態1の第3の変形例に係る半導体装置の電極近傍の側面図 同実施の形態1の第3の変形例に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 同実施の形態1の第4の変形例に係る半導体装置の電極近傍の側面図 同実施の形態1の第4の変形例に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 本発明の実施の形態2に係る半導体装置の電極近傍の立体斜視図 同実施の形態2に係る半導体装置の電極近傍の側面図 同実施の形態2に係る半導体装置の傾斜部を作製する方法を示す図 同実施の形態2に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 同実施の形態2の第1の変形例に係る半導体装置の電極近傍の側面図 同実施の形態2の第1の変形例に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 同実施の形態2の第2の変形例に係る半導体装置の電極近傍の側面図 同実施の形態2の第2の変形例に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 同実施の形態2の第3の変形例に係る半導体装置の電極近傍の側面図 同実施の形態2の第3の変形例に係る半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図 従来のQFN型半導体装置の電気特性検査時の電極とソケットの接触子との接続状況を示す図
(実施の形態1)
図1は本発明の実施の形態1に係る半導体装置の電極2まわりの一部立体斜視図であり、図2は本実施の形態の半導体装置の電極2およびその近傍領域を、図1の側面A方向から見た側面図である。
本実施の形態の一例として説明するQFN型パッケージは図3に示すように、ダイパッド19上に接着剤層20で搭載された半導体チップ17がワイヤ21によって半導体装置の電極2に接続され、封止体1によって覆われた半導体チップ17より若干大きい程度のパッケージである。それは封止体1によって形成された半導体実装面(以降裏面と称する)内に、プリント基板などの実装基板の基板側端子と電気的に接続するための電極2が配置されたパッケージ形状を有している。
本実施の形態のQFN型パッケージの特徴は、図2に示すように、QFN型パッケージの裏面に形成された電極2の周辺の封止体1を除去して溝部3を形成していることである。
ここで、電極2の周辺の封止体1を除去した後の封止体1の形状は、電極2と封止体1との境界部が一番深く、電極との境界部から離れるに従って直線状に浅くなる傾斜形状の溝部3を設けたものであって、半導体装置の電極2の側面が封止体1から露出した半導体パッケージ形状を示す。この溝部3は封止体1を形成する際に用いる金型の構造を変更することによって形成できる。
以下、本実施の形態の半導体装置に対して検査装置を用いて電気特性検査を行う際の、検査装置のソケット11の接触子11aと半導体装置の電極2との接触に関して、図4(a)、図4(b)を参照しながら説明する。
ここで、電極2については幅が0.2mm程度、長さが0.4mm程度、厚さが0.15mm程度である。隣り合う電極の両端の間隔は0.4mmであり、そのほぼ中間の位置に隣り合う溝部3の境界がある。
電極2は表面が半田もしくはPdメッキで覆われた銅合金よりなる。
また、ソケット11の接触子11aは直径が0.15mm程度、先端形状が円錐形の形状、先端角度は30度程度である。ソケット11の筐体11fは接触子11aを保持し、接触子11aよりも0.03mm程度大きい開口部を有している。すなわち、ソケット11の筐体11fは、接触子11aに対し若干の遊びを有している。
また、封止体1は、エポキシ樹脂よりなる。
従来技術での検査状況における図22(b)に示すような、半導体装置の電極2とソケット11の接触子11aの先端部の円錐形の頂点とが位置ずれを起こした場合には、本実施の形態では、まず、図4(a)に示すように、ソケット11の接触子11aの先端部の円錐形の頂点は半導体装置の電極2の周辺の封止体1と接触する。この封止体1との接触点は電極2の端部に向かう溝部3の面上にある。
その後、半導体装置と検査装置とをさらに近づけると、図4(b)に示すようにソケット11の接触子11aには遊びがあるため、ソケットの接触子11aと封止体1との接触点は溝部3の面上を半導体装置の電極2の方向へ移動し、最終的に電極2に接触することになる。
ここで、封止体1に電極配線2aに向かう傾斜があるため、傾斜部に接触子11aの先端が当たれば、接触子11aの先端は電極配線2a側に誘導され、必ず、電極配線2aと接触する。
この結果、サイズの小さい半導体装置の電極2に対してもソケット11の接触子11aを安定して接触させることができ、半導体装置の電気特性検査を確実に行うことができる。
次に、溝部3の傾斜形状の変形例について、詳細を以下に説明する。
(第1の変形例)
第1の変形例に係る半導体装置についてその電極2近傍の形状は、図5に示すように、図2に示す溝部3の傾斜形状が直線状に浅くなる形状を維持しつつ、電極2との境界部において電極2の厚さ分よりも深い位置まで掘られた形状を示すものである。ここでは電極2の厚さ分より0.1mm程度深い位置まで掘られた溝部3が形成されている。
なお、半導体装置に係る封止体1や電極2等の材料や寸法、検査装置については上記実施の形態と同様である。
第1の変形例の半導体装置に対して検査装置を用いて電気特性検査を行う際の、検査装置のソケット11の接触子11aと半導体装置の電極2との接触に関しては、図4(a)、図4(b)と同様であるため、説明は省略する。このような形状とすることで、パッケージの実装強度をより向上させることができる。
この溝部3は封止体1を形成する際に用いる金型の構造を変更することによって形成できる。
(第2の変形例)
第2の変形例に係る半導体装置についてその電極2近傍の形状は、図6に示す形状であり、溝部4が図2に示す直線状の傾斜形状を有する溝部3よりも封止体1の内部側に湾曲した凹型の曲線形状に形成されているものである。
なお、半導体装置に係る封止体1や電極2等の材料や寸法については上記実施の形態と同様である。また、検査装置については、接触子11c先端の曲率半径が電極2の幅寸法の半分程度の寸法(例えば曲率半径が0.1〜0.15mm程度)としている以外は上記実施の形態と同様である。
図6に示す形状とすることで、接触子11c先端の曲率半径が電極2の幅寸法の半分程度の寸法(例えば曲率半径が0.1〜0.15mm程度)の太い接触子の場合、図7(a)に示すように接触子11cの先端部の円錐形の頂点とが位置ずれをした時、接触子11cの先端部の円錐形の頂点は電極2の付近の傾斜が緩く、離れるにしたがって傾斜がきつくなる傾斜形状の溝部4において、傾斜のきつい部分で接触する。
その後、半導体装置と検査装置とをさらに近づけると、図7(b)に示すようにソケット11の接触子11cには遊びがあるため、ソケット11の接触子11cと封止体1との接触点は溝部4の面上を半導体装置の電極2の方向へ移動し、最終的に電極2に接触することになる。
その結果、接触子11cが電極部2aに接触する際の接触圧は図2の溝部3と比較して傾斜がきついため大きい接触圧となり、電気特性検査のための接触性を向上させる(接触抵抗を低減する)ことができる。
この溝部4は封止体1を形成する際に用いる金型の構造を変更することによって形成できる。
(第3の変形例)
第3の変形例に係る半導体装置についてその電極2近傍の形状は、図8に示す形状であり、傾斜形状の中央部分が図2に示す直線状の傾斜形状3よりも封止体1の外部側に湾曲した凸型の曲線形状5に形成されているものである。
なお、半導体装置に係る封止体1や電極2等の材料や寸法については上記実施の形態と同様である。また、検査装置については、接触子11d先端の曲率半径が電極2の幅寸法の1/4以下の寸法(例えば曲率半径が0.05mm以下)としている以外は上記実施の形態と同様である。
図9(a)に示すように、接触子11d先端の曲率半径が電極2の幅寸法の1/4以下の寸法(例えば曲率半径が0.05mm程度)の細い接触子の場合、接触子11dの先端部の円錐形の頂点とが位置ずれをした時、接触子11dの先端部の円錐形の頂点は電極2の付近の傾斜がきつく、離れるにしたがって傾斜が緩くなる溝部5において、電極2付近の傾斜のきつい部分で接触する。
その後、図9(b)に示すように半導体装置と検査装置とをさらに近づけると、ソケット11の接触子11dには遊びがあるため、ソケット11の接触子11dと封止体1との接触点は溝部5の面上を半導体装置の電極2の方向へ移動し、最終的に電極2に接触することになる。
その結果、接触子11dが電極部2aに接触する際の接触圧は図2の傾斜形状3と比較して傾斜が大きいことから、より大きい接触圧となり、電気特性検査のための接触性を向上させる(接触抵抗を低減する)ことができる。
この凸型の溝部5は封止体1を形成する際に用いる金型の構造を変更することによって形成できる。
(第4の変形例)
第4の変形例は、図10に示す形状であり、傾斜形状が電極2との境界部から離れるに従って階段形状の溝部6に浅くなるように形成されているものである。なお、溝部6の階段の幅は30μm程度であり、階段の高さは30μm程度である。
なお、半導体装置に係る封止体1や電極2等の材料や寸法については上記実施の形態と同様である。また、検査装置については、接触子11eの直径寸法が上記実施の形態における接触子11aと同じであり、他の構成についても同じである。
図11(a)に示すように、溝部6の間の角度Aとソケット11の接触子11eの先端の頂点の角度Bが同じ場合(例えば接触子11eの先端の角度が120〜130度程度)、図2の傾斜形状3では接触子11eの先端部と傾斜形状3が面接触となり、面接触による摩擦によって溝部3の面上を接触子11eが移動することが困難となる。一方、溝部6では点接触となるため、図11(b)に示すように容易に接触子11eが階段形状6を移動することができる。
この階段形状6はレーザー照射による封止体1のパターニングで形成できる。
また、本実施の形態による派生効果として、本実施の形態では従来のQFN型パッケージと比較して、電極2の側面部分を露出させたことにより、プリント基板などの実装基板の基板側端子と接続する実装面積が拡がり、パッケージの実装強度を向上させることができる。
なお、上記実施の形態において、溝部3〜溝部6の寸法や電極2の長さや幅、厚さおよび封止体1の材料は上記に限定されない。例えば、封止体1の材料として例えばセラミックでもよい。
(実施の形態2)
図12は本発明の実施の形態2に係る半導体装置の一部立体斜視図を示し、図13は本実施の形態の図12の半導体装置の電極およびその近傍領域を、側面A方向から見た側面図である。
本実施の形態は、実施の形態1に示した封止体1に溝部3を設けた半導体装置に、さらに、電極2にも電極2と封止体1との境界部が一番深く、封止体1との境界部から離れるに従って直線状に浅くなる傾斜部7を設けたものであって、半導体装置の電極2の側面が封止体1から露出した半導体パッケージ形状を示す。この電極2の直線状の傾斜部7は、図14に示すように、半導体装置の組立工程で用いられているダイシング設備のブレード14によって半導体装置の電極2と封止体1の境界部分にブレード14の刃の先端を当ててカットすることにより、容易に形成することが可能である。
以下、本実施の形態の半導体装置に対して検査装置を用いて電気特性検査を行う際の、検査装置のソケットの接触子11bと半導体装置の電極2との接触に関して、図15(a)、図15(b)を参照しながら説明する。
なお、半導体装置に係る封止体1や電極2等の材料や寸法、検査装置については第1の実施の形態と同様である。
従来技術での検査状況における図22(b)に示すような、半導体装置の電極2とソケット11の接触子11aの先端部の円錐形の頂点とが位置ずれを起こした場合には、本実施の形態では、まず、図15(a)に示すように、ソケット11の接触子11bの先端部の円錐形の頂点は半導体装置の電極2の周辺の封止体1と接触する。この封止体1との接触点は電極2の端部に向かう溝部3の面上にある。
その後、半導体装置と検査装置とをさらに近づけると、ソケット11の接触子には遊びがあるため、ソケット11の接触子11bと封止体1との接触点は傾斜形状3の面上を半導体装置の電極2の方向へ移動し、最終的に電極2に接触することになる。
この結果、サイズの小さい半導体装置の電極2に対してもソケット11の接触子11bを安定して接触させることができ、半導体装置の電気特性検査を確実に行うことができる。
なお、図15(a)、図15(b)に示す傾斜形状3と傾斜形状7とによって作られる角度Cと、ソケット11の接触子11bの先端の角度Dの関係は
Figure 2015138896
とすればよい。
次に、傾斜部7の変形例について詳細に説明する。
(第1の変形例)
第1の変形例は、図16に示す形状であり、傾斜部7の中央部分が図13に示す直線状の傾斜部7よりも電極2の内部側に湾曲した凹型の曲線形状を有する傾斜部8に形成されているものである。
なお、半導体装置に係る封止体1や電極2等の材料や寸法、検査装置については第1の実施の形態と同様である。
このような形状とすることで、図17(a)、図17(b)に示すように、接触子11bは電極2に接触した時に点接触となるため、接触圧が高くなる。よって電気特性検査のための接触性を向上させる(接触抵抗を低減する)ことができる。
この凹型の曲線形状8は電極2を形成する際のエッチングによって形成できる。
(第2の変形例)
第2の変形例は、図18に示す形状であり、傾斜部9の中央部分が図13に示す直線状の傾斜部7よりも電極2の外部側に湾曲した凸型の曲線形状を有するようにに形成されているものである。
なお、半導体装置に係る封止体1や電極2等の材料や寸法、検査装置については第1の実施の形態の第2の変形例と同様である。
このような形状とすることで、図19(a)、図19(b)に示すように、接触子11bは電極2に接触した時に点接触となるため、接触圧が高くなる。よって電気特性検査のための接触性を向上させる(接触抵抗を低減する)ことができる。
この凸型の曲線形状9は電極2を形成する際のエッチングによって形成できる。
(第3の変形例)
第3の変形例は、図20に示す形状であり、傾斜部10が封止体1との境界部から離れるに従って階段形状に浅くなるように形成されているものである。
なお、半導体装置に係る封止体1や電極2等の材料や寸法、検査装置については第1の実施の形態の第2の変形例と同様である。
このような形状とすることで、図21(a)、図21(b)に示すように、接触子11bは電極2に接触した時に点接触となるため、接触圧が高くなる。よって電気特性検査のための接触性を向上させる(接触抵抗を低減する)ことができる。
この階段形状10はレーザー照射による電極2のパターニングで形成できる。
なお、図4の溝部を除く実施の形態1に示した4種類の封止体1の溝部3〜溝部6と実施の形態2に示した4種類の電極2の傾斜部7〜傾斜部10とはそれぞれ自由に組み合すことが可能である。
また、本実施の形態による派生効果として、本実施の形態では従来の半導体装置と比較して、電極2の側面部分を露出させたことにより、プリント基板などの実装基板の基板側端子と接続する実装面積が拡がり、パッケージの実装強度を向上させることができる。
なお、実施の形態1、2においてはQFN型パッケージを取り上げ、封止体に形成する傾斜部は封止体に溝部を形成することで作製する場合について説明したが、これに限定されるものではなく、パッケージの電気特性検査時において、半導体装置の封止体における電極の周辺領域に検査装置のソケット11の接触子11aの先端を誘導する傾斜形状を備えた傾斜部が存在すれば本発明の効果を発揮するものであり、本発明の範囲に含まれる。
なお、上記実施の形態1、2において、封止体1の材料としてエポキシ樹脂を用いたが、他にセラミックを用いることも可能である。
本発明の半導体装置は、半導体チップを内蔵する封止体パッケージからなる半導体装置の電気特性検査時において、半導体装置の電極とソケットの接触子が安定して接触できるものであり、特に、SON型やQFN型のパッケージに代表されるパッケージの内側に電極が存在する半導体装置において有用である。
1 封止体
2 電極
3〜6 溝部
7〜10 傾斜部
11 ソケット
11a〜e 接触子
11f 筐体
14 ブレード
17 半導体チップ
19 ダイパッド
20 接着剤層
21 ワイヤ

Claims (10)

  1. 半導体チップを搭載し、その周囲を封止体で覆った半導体パッケージからなる半導体装置であって、
    前記封止体の表面に前記半導体チップと接続された電極が露出しており、
    前記封止体における前記電極部の露出領域の周辺部は、前記周辺部の外側から前記電極部との境界に向かって窪む方向の傾斜形状を示す封止体傾斜部を有する半導体装置。
  2. 前記封止体傾斜部の断面形状は直線形状である請求項1に記載の半導体装置。
  3. 前記封止体傾斜部の断面形状は前記封止体の内側に向かって凸型の曲線形状である請求項1に記載の半導体装置。
  4. 前記封止体傾斜部の断面形状は前記封止体の外側に向かって凸型の曲線形状である請求項1に記載の半導体装置。
  5. 前記封止体傾斜部の断面形状は階段形状である請求項1に記載の半導体装置。
  6. 前記電極の露出領域は、中央から前記封止体との境界に向かって窪む方向の傾斜形状を示す電極傾斜部を有する請求項1から5のうちのいずれか1項に記載の半導体装置。
  7. 前記電極傾斜部の断面形状は直線形状である請求項6に記載の半導体装置。
  8. 前記電極傾斜部の断面形状は前記封止体の内側に向かって凸型の曲線形状である請求項6に記載の半導体装置。
  9. 前記電極傾斜部の断面形状は前記封止体の外側に向かって凸型の曲線形状である請求項6に記載の半導体装置。
  10. 前記電極傾斜部の断面形状は階段形状である請求項6に記載の半導体装置。
JP2014010023A 2014-01-23 2014-01-23 半導体装置 Pending JP2015138896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014010023A JP2015138896A (ja) 2014-01-23 2014-01-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014010023A JP2015138896A (ja) 2014-01-23 2014-01-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2015138896A true JP2015138896A (ja) 2015-07-30

Family

ID=53769695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014010023A Pending JP2015138896A (ja) 2014-01-23 2014-01-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2015138896A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102066886B1 (ko) * 2019-12-02 2020-01-16 장병철 가압 거동이 개선된 표면 실장형 집적회로 패키지용 테스트 소켓
KR102058927B1 (ko) * 2019-12-02 2020-02-11 장병철 개선된 표면 실장형 집적회로 패키지용 테스트 소켓

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102066886B1 (ko) * 2019-12-02 2020-01-16 장병철 가압 거동이 개선된 표면 실장형 집적회로 패키지용 테스트 소켓
KR102058927B1 (ko) * 2019-12-02 2020-02-11 장병철 개선된 표면 실장형 집적회로 패키지용 테스트 소켓

Similar Documents

Publication Publication Date Title
TWI587414B (zh) 先進四方扁平無引腳封裝結構及其製造方法
US10930581B2 (en) Semiconductor package with wettable flank
TWI598971B (zh) Semiconductor device
TW201725675A (zh) 引線架及其製造方法、半導體裝置
JP5876669B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
US11251110B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8426254B2 (en) Leadless semiconductor package with routable leads, and method of manufacture
JP2013239740A (ja) 半導体装置
KR20150039105A (ko) 반도체 장치 및 그 제조 방법
JP2015138896A (ja) 半導体装置
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2007005569A (ja) リードフレームおよび半導体装置および切断装置および切断方法
JP2005167292A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP2019153766A (ja) 発光装置およびその製造方法
JP2015060876A (ja) 半導体装置の製造方法
US20120153473A1 (en) Lead pin for package substrate and semiconductor package printed circuit board including the same
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2008235557A (ja) リードフレームおよび半導体装置
JP2002076232A (ja) リードフレーム
JP5266371B2 (ja) 半導体装置及びその製造方法
JP2008258289A (ja) 半導体チップ支持体およびそれを用いた半導体装置の製造方法
KR101612182B1 (ko) 반도체 패키지의 제조 방법 및 반도체 패키지